JP6003819B2 - Transistor drive circuit - Google Patents

Transistor drive circuit Download PDF

Info

Publication number
JP6003819B2
JP6003819B2 JP2013129604A JP2013129604A JP6003819B2 JP 6003819 B2 JP6003819 B2 JP 6003819B2 JP 2013129604 A JP2013129604 A JP 2013129604A JP 2013129604 A JP2013129604 A JP 2013129604A JP 6003819 B2 JP6003819 B2 JP 6003819B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
drive
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013129604A
Other languages
Japanese (ja)
Other versions
JP2015005866A (en
Inventor
裕介 村田
裕介 村田
一範 渡邉
一範 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013129604A priority Critical patent/JP6003819B2/en
Publication of JP2015005866A publication Critical patent/JP2015005866A/en
Application granted granted Critical
Publication of JP6003819B2 publication Critical patent/JP6003819B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、トランジスタを駆動する回路に関する。   The present invention relates to a circuit for driving a transistor.

特許文献１では、液晶を駆動するＩＣを含む半導体装置と、半導体装置を試験するための半導体テスタを用いた半導体テストシステムが提案されている。この半導体装置は、ＩＣの内部回路と、内部回路の出力端子と電気的に接続された複数のパッドと、出力端子と複数のパッドとの間に設けられたマルチプレクサとを備える。   Patent Document 1 proposes a semiconductor test system using a semiconductor device including an IC for driving liquid crystal and a semiconductor tester for testing the semiconductor device. The semiconductor device includes an internal circuit of the IC, a plurality of pads electrically connected to the output terminals of the internal circuit, and a multiplexer provided between the output terminals and the plurality of pads.

複数のパッドには、半導体テスタのテスタ端子が接続されるが、パッドの数に対してテスタ端子の数が少ないことがある。そこで、半導体テスタから制御信号を内部回路へ入力し、内部回路によりマルチプレクサを制御して、パッドに接続される出力端子を切り替えさせている。このようにして、内部回路の全ての出力端子についてオープン不良の検出を行っている。   A plurality of pads are connected to tester terminals of a semiconductor tester, but the number of tester terminals may be smaller than the number of pads. Therefore, a control signal is input from the semiconductor tester to the internal circuit, and the multiplexer is controlled by the internal circuit to switch the output terminal connected to the pad. In this way, open defects are detected for all output terminals of the internal circuit.

特開２０１２−６３１９８号公報JP 2012-63198 A

特許文献１では、ＩＣの内部回路は、複数の出力信号を出力する端子以外に、パッドに接続される出力端子を切り替えるための制御信号を入力する端子を備える必要がある。しかしながら、内部回路の端子数には限りがあるため、制御信号用の端子を削減したいという要望がある。   In Patent Document 1, an internal circuit of an IC needs to include a terminal for inputting a control signal for switching an output terminal connected to a pad, in addition to a terminal for outputting a plurality of output signals. However, since the number of terminals in the internal circuit is limited, there is a desire to reduce the number of terminals for control signals.

なお、液晶を駆動するＩＣに限らず、一般にトランジスタを駆動するトランジスタ駆動回路（ＩＣ）でも、概ね共通した要望がある。   In addition, not only the IC that drives the liquid crystal but also the transistor drive circuit (IC) that drives the transistor generally has a common demand.

本発明は、上記実情を鑑み、設定用の端子を削減することが可能なトランジスタ駆動回路を提供することを主たる目的とする。   In view of the above circumstances, it is a primary object of the present invention to provide a transistor drive circuit capable of reducing setting terminals.

上記課題を解決するため、第１の構成は、所定端子と、トランジスタをオン駆動する信号を出力する出力端子と、前記出力端子から前記信号を出力している時に所定処理を行い、且つ前記出力端子から前記信号を出力していない時に前記所定処理を行わない処理回路と、前記トランジスタの駆動に関する設定を行う設定回路と、を備える駆動回路であって、前記処理回路は、前記出力端子から前記信号を出力している時に前記所定端子を介した入出力により前記所定処理を行い、前記設定回路は、前記出力端子から前記信号を出力していない時に前記所定端子に入力される入力電圧により前記設定を行う。 In order to solve the above-described problem, the first configuration includes a predetermined terminal, an output terminal that outputs a signal for driving the transistor on, a predetermined process when the signal is output from the output terminal, and the output A driving circuit comprising: a processing circuit that does not perform the predetermined processing when the signal is not output from a terminal; and a setting circuit that performs settings related to driving of the transistor, wherein the processing circuit is connected to the output terminal from the output terminal. When the signal is output, the predetermined process is performed by input / output through the predetermined terminal, and the setting circuit is configured to input the input voltage to the predetermined terminal when the signal is not output from the output terminal. Set up.

第１の構成によれば、トランジスタをオン駆動する信号を出力する駆動回路は、オン駆動する信号を出力している時に所定処理を行い、信号を出力していない時に所定処理を行わない処理回路と、トランジスタの駆動に関する設定を行う設定回路を備える。 According to the first configuration , the drive circuit that outputs a signal for driving the transistor on performs a predetermined process when the signal for driving on is output, and a processing circuit that does not perform the predetermined process when the signal is not output And a setting circuit for performing setting related to driving of the transistor.

本発明者は、トランジスタをオン駆動する信号が出力されていない時に、処理回路に対して入出力に使用する所定端子が使用されないことに着目し、信号が出力されていない時に、所定端子を設定回路の入力端子として使用することにした。   The inventor pays attention to the fact that the predetermined terminal used for input / output is not used for the processing circuit when the signal for driving the transistor on is not output, and sets the predetermined terminal when the signal is not output. I decided to use it as the input terminal of the circuit.

そこで、トランジスタをオン駆動する信号が出力されていない時に、所定端子から設定回路に入力される電圧によりトランジスタの駆動に関する設定が行われる。よって、トランジスタをオン駆動する信号を出力していない時に使用しない所定端子と、設定用の入力端子とを共通化できるため、駆動回路の端子数を削減できる。   Therefore, when the signal for driving the transistor on is not output, the setting for driving the transistor is performed by the voltage input from the predetermined terminal to the setting circuit. Therefore, since a predetermined terminal that is not used when a signal for driving the transistor to be turned on is not output and a setting input terminal can be shared, the number of terminals of the driving circuit can be reduced.

また、第２の構成は、トランジスタのオフ状態を保持するオフ保持回路と、前記オフ保持回路が作動している時に作動しないオフ駆動回路と、前記オフ駆動回路及び前記トランジスタの制御端子に接続されているオフ駆動端子と、前記トランジスタの駆動に関する設定を行う設定回路と、を備える駆動回路であって、前記オフ保持回路が作動していない時に、前記オフ駆動端子を前記設定回路から切断し、前記オフ保持回路が作動している時に、前記オフ駆動端子を前記設定回路に接続するとともに、前記設定回路は、前記オフ駆動端子に入力される入力電圧により前記設定を行う。 Further, the second configuration is connected to an off holding circuit that holds the off state of the transistor, an off drive circuit that does not operate when the off holding circuit is operating, the off drive circuit, and a control terminal of the transistor. A drive circuit comprising: an off drive terminal being configured; and a setting circuit configured to perform settings related to driving of the transistor, wherein the off drive terminal is disconnected from the setting circuit when the off hold circuit is not operating, When the off hold circuit is operating, the off drive terminal is connected to the setting circuit, and the setting circuit performs the setting by an input voltage input to the off drive terminal.

第２の構成によれば、オフ駆動回路によりトランジスタがオフされ、トランジスタの制御端子に印可される電圧がオンオフ閾値よりも十分に低くなると、オフ状態を保持するためのオフ保持回路が作動し、オフ駆動回路は作動しなくなる。よって、オフ駆動回路の作動時には、オフ駆動回路及びトランジスタの制御端子に接続されたオフ駆動端子は使用されるが、オフ保持回路の作動時には、オフ駆動端子は使用されない。 According to the second configuration, when the transistor is turned off by the off-driving circuit and the voltage applied to the control terminal of the transistor is sufficiently lower than the on-off threshold, the off-holding circuit for holding the off state is activated, The off drive circuit will not operate. Therefore, the off drive circuit connected to the off drive circuit and the transistor control terminal is used when the off drive circuit operates, but the off drive terminal is not used when the off hold circuit operates.

したがって、オフ保持回路を作動していない時には、オフ駆動端子を設定回路から切断する必要があるが、オフ保持回路を作動している時には、オフ駆動端子を設定回路に接続するとともに、オフ駆動端子に設定用の入力電圧を入力してもよい。   Therefore, when the off hold circuit is not operated, it is necessary to disconnect the off drive terminal from the setting circuit. However, when the off hold circuit is operated, the off drive terminal is connected to the setting circuit and the off drive terminal is connected. An input voltage for setting may be input.

そこで、オフ保持回路が作動していない時には、オフ駆動端子は設定回路から切断され、オフ保持回路が作動している時には、オフ駆動端子は設定回路に接続され、オフ駆動端子から設定回路に入力電圧が入力されて、トランジスタの駆動に関する設定が行われる。これにより、オフ駆動端子と設定用の入力端子とを共通化でき、駆動回路の端子数を削減できる。   Therefore, when the off hold circuit is not activated, the off drive terminal is disconnected from the setting circuit, and when the off hold circuit is activated, the off drive terminal is connected to the setting circuit and input from the off drive terminal to the setting circuit. A voltage is input, and settings relating to driving of the transistor are performed. As a result, the off drive terminal and the setting input terminal can be shared, and the number of terminals of the drive circuit can be reduced.

第１実施形態に係るドライブＩＣの回路を示す模式図。The schematic diagram which shows the circuit of the drive IC which concerns on 1st Embodiment. 第２実施形態に係るドライブＩＣの回路を示す模式図。The schematic diagram which shows the circuit of the drive IC which concerns on 2nd Embodiment. 第３実施形態に係るドライブＩＣの回路を示す模式図。The schematic diagram which shows the circuit of the drive IC which concerns on 3rd Embodiment. 第４実施形態に係るドライブＩＣの回路を示す模式図。The schematic diagram which shows the circuit of the drive IC which concerns on 4th Embodiment. 第５実施形態に係るドライブＩＣの回路を示す模式図。FIG. 10 is a schematic diagram showing a circuit of a drive IC according to a fifth embodiment.

以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の駆動に適用したトランジスタ駆動回路を具体化した各実施形態について、図面を参照しつつ説明する。以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。   Hereinafter, embodiments embodying a transistor drive circuit applied to drive an IGBT (Insulated Gate Bipolar Transistor) will be described with reference to the drawings. In the following embodiments, portions that are the same or equivalent to each other are denoted by the same reference numerals in the drawings, and the description of the portions with the same reference numerals is incorporated.

（第１実施形態）
第１実施形態に係るドライブＩＣ（トランジスタ駆動回路）の構成について、図１を参照しつつ説明する。ドライブＩＣ２０は、ＩＧＢＴ１０（トランジスタ）を駆動する駆動回路であり、駆動用電源２９、オン駆動用定電流回路２１、オフ駆動回路２２、オフ保持回路２３、電流制御回路２８、クランプ回路２５（処理回路）、ＡＤ変換回路３０、短絡閾値設定回路３１、過電流閾値設定回路３２、複数の端子４０を備える。なお、ＩＧＢＴ１０は図示されていない他のＩＧＢＴと直列に接続されており、ＩＧＢＴ１０と他のＩＧＢＴとの直列体は他の直列体と並列に接続されている。 (First embodiment)
The configuration of the drive IC (transistor drive circuit) according to the first embodiment will be described with reference to FIG. The drive IC 20 is a drive circuit that drives the IGBT 10 (transistor), and includes a drive power supply 29, an on drive constant current circuit 21, an off drive circuit 22, an off holding circuit 23, a current control circuit 28, and a clamp circuit 25 (processing circuit). ), An AD conversion circuit 30, a short-circuit threshold setting circuit 31, an overcurrent threshold setting circuit 32, and a plurality of terminals 40. In addition, IGBT10 is connected in series with the other IGBT which is not shown in figure, and the serial body of IGBT10 and another IGBT is connected in parallel with the other serial body.

オン駆動用定電流回路２１は、電流制御用のＦＥＴ２１ａ及び電流検出用のシャント抵抗２１ｂを備え、ＩＧＢＴ１０をオン駆動する信号を出力端子４０ａから出力する。具体的には、ＦＥＴ２１ａがオンされることにより、ＩＧＢＴ１０の制御端子であるゲート端子に所定の定電流を流し込んで電荷を充電して、ゲート電圧をオンオフ閾値よりも高くし、ＩＧＢＴ１０をオンする回路である。   The on-drive constant current circuit 21 includes a current control FET 21a and a current detection shunt resistor 21b, and outputs a signal for turning on the IGBT 10 from the output terminal 40a. Specifically, when the FET 21a is turned on, a circuit that turns on the IGBT 10 by charging a charge by flowing a predetermined constant current into the gate terminal that is the control terminal of the IGBT 10 to increase the gate voltage above the on / off threshold value. It is.

ＦＥＴ（Field Effect Transistor）２１ａは、ＦＥＴ２１ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子に所定の定電流を流し込んで電荷を充電する素子である。具体的には、ＦＥＴ２１ａはＰチャネルＭＯＳＦＥＴである。シャント抵抗２１ｂは、ＩＧＢＴ１０に流し込む電流を検出する素子である。ＦＥＴ２１ａのソース端子は、シャント抵抗２１ｂを介して駆動用電源２９の正極端子に接続されている。また、ドレイン端子は、ＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２１ａのゲート端子は、電流制御回路２８に接続されている。   The FET (Field Effect Transistor) 21 a is an element that is driven by controlling the gate voltage of the FET 21 a and charges a charge by flowing a predetermined constant current into the gate terminal of the IGBT 10. Specifically, the FET 21a is a P-channel MOSFET. The shunt resistor 21b is an element that detects a current flowing into the IGBT 10. The source terminal of the FET 21a is connected to the positive terminal of the driving power source 29 via the shunt resistor 21b. The drain terminal is connected to the gate terminal of the IGBT 10. Further, the gate terminal of the FET 21 a is connected to the current control circuit 28.

オフ駆動回路２２は、オフ駆動用のスイッチング素子であるＦＥＴ２２ａ及びオフ駆動用のオフ抵抗２２ｂを備え、ＩＧＢＴ１０をオフ駆動する信号をオフ駆動端子４０ｂから出力する。具体的には、ＦＥＴ２２ａがオンされることにより、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介して電荷を放電して、ゲート電圧をオンオフ閾値よりも低くし、ＩＧＢＴ１０をオフする回路である。   The off drive circuit 22 includes an FET 22a that is a switching element for off driving and an off resistance 22b for off driving, and outputs a signal for driving off the IGBT 10 from the off driving terminal 40b. More specifically, when the FET 22a is turned on, a charge is discharged from the gate terminal of the IGBT 10 via the off drive terminal 40b, the gate voltage is made lower than the on / off threshold value, and the IGBT 10 is turned off.

ＦＥＴ２２ａは、ＦＥＴ２２ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子から電荷を放電するスイッチング素子である。具体的には、ＦＥＴ２２ａはＮチャネルＭＯＳＦＥＴである。ＦＥＴ２２ａのソース端子は、グランドに接続されている。また、ＦＥＴ２２ａのドレイン端子は、オフ抵抗２２ｂを介してＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２２ａのゲート端子は、ドライブＩＣ２０が備える制御回路（図示なし）に接続されている。   The FET 22a is a switching element that is driven by controlling the gate voltage of the FET 22a and discharges electric charges from the gate terminal of the IGBT 10. Specifically, the FET 22a is an N-channel MOSFET. The source terminal of the FET 22a is connected to the ground. Further, the drain terminal of the FET 22a is connected to the gate terminal of the IGBT 10 via the off-resistance 22b. Further, the gate terminal of the FET 22a is connected to a control circuit (not shown) provided in the drive IC 20.

オフ保持回路２３は、オフ保持用のスイッチング素子であるＦＥＴ２３ａを備え、ＩＧＢＴ１０のオフ状態を保持する回路である。具体的には、ＩＧＢＴ１０のゲート電圧がオンオフ閾値よりも低いオフ保持閾値よりも小さくなるとＦＥＴ２３ａがオンされ、オフ駆動回路２２よりも速やかにＩＧＢＴ１０のゲート端子から電荷を放電して、ＩＧＢＴ１０のオフ状態を保持する回路である。   The off hold circuit 23 includes a FET 23a that is a switching element for holding off, and is a circuit that holds the IGBT 10 in an off state. Specifically, the FET 23a is turned on when the gate voltage of the IGBT 10 becomes lower than the off-hold threshold that is lower than the on-off threshold, and the charge is discharged from the gate terminal of the IGBT 10 more quickly than the off drive circuit 22, thereby turning off the IGBT 10 Is a circuit that holds

ＦＥＴ２３ａは、オフ保持端子４０ｆからの出力によってＦＥＴ２３ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子から電荷を放電でするスイッチング素子である。具体的には、ＦＥＴ２３ａはＮチャネルＭＯＳＦＥＴである。ＦＥＴ２３ａのソース端子は、グランドに接続されている。また、ＦＥＴ２３ａのドレイン端子は、ＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２３ａのゲート端子は、ドライブＩＣ２０が備える制御回路に接続されている。   The FET 23a is a switching element that is driven by controlling the gate voltage of the FET 23a by the output from the off-holding terminal 40f and discharges the charge from the gate terminal of the IGBT 10. Specifically, the FET 23a is an N-channel MOSFET. The source terminal of the FET 23a is connected to the ground. Further, the drain terminal of the FET 23a is connected to the gate terminal of the IGBT 10. Further, the gate terminal of the FET 23a is connected to a control circuit provided in the drive IC 20.

電流制御回路２８は、ドライブＩＣ２０が備える制御回路に含まれ、オン駆動用定電流回路２１を制御する回路である。電流制御回路２８は、抵抗２８ａ、定電流源２８ｂ、及びオペアンプ２８ｃを備え、外部からドライブＩＣ２０に入力された駆動信号がＩＧＢＴ１０のオンを指示している時に、シャント抵抗２１ｂの電圧に基づいてＦＥＴ２１ａを制御する回路である。   The current control circuit 28 is a circuit that is included in the control circuit included in the drive IC 20 and controls the on-drive constant current circuit 21. The current control circuit 28 includes a resistor 28a, a constant current source 28b, and an operational amplifier 28c. When a drive signal input from the outside to the drive IC 20 instructs to turn on the IGBT 10, the FET 21a is based on the voltage of the shunt resistor 21b. Is a circuit for controlling

抵抗２８ａと定電流源２８ｂとは直列接続されている。抵抗２８ａの両端のうち定電流源２８ｂ側と反対側の一端は、シャント抵抗２１ｂに接続されている。また、定電流源２８ｂの両端のうち抵抗２８ａ側と反対側の一端は、グランに接続されている。オペアンプ２８ｃの非反転入力端子は、抵抗２８ａと定電流源２８ｂとの接続点に接続されている。また、オペアンプ２８ｃの反転入力端子は、シャント抵抗２１ｂとＦＥＴ２１ａのソース端子との接続点に接続されている。さらに、オペアンプ２８ｃの出力端子は、ＦＥＴ２１ａのゲート端子に接続されている。   The resistor 28a and the constant current source 28b are connected in series. One end of the resistor 28a opposite to the constant current source 28b is connected to the shunt resistor 21b. One end of the constant current source 28b opposite to the resistor 28a side is connected to the ground. The non-inverting input terminal of the operational amplifier 28c is connected to a connection point between the resistor 28a and the constant current source 28b. The inverting input terminal of the operational amplifier 28c is connected to a connection point between the shunt resistor 21b and the source terminal of the FET 21a. Furthermore, the output terminal of the operational amplifier 28c is connected to the gate terminal of the FET 21a.

制御回路は、外部からドライブＩＣ２０に入力される駆動信号がＩＧＢＴ１０のオンを指示しているときに、オン駆動用定電流回路２１をオンさせ、出力端子４０ａからＩＧＢＴ１０へオン駆動信号を出力させる。そして、制御回路は、外部からドライブＩＣ２０に入力される駆動信号がＩＧＢＴ１０のオンの指示を終了したときに、オン駆動用定電流回路２１をオフするとともに、オフ駆動回路２２をオンさせ、オフ駆動端子４０ｂからＩＧＢＴ１０へオフ駆動信号を出力させる。また、オフ保持回路２３は、ＩＧＢＴ１０のゲート電圧に基づいて制御回路により制御される。   The control circuit turns on the on-drive constant current circuit 21 and outputs an on-drive signal from the output terminal 40 a to the IGBT 10 when a drive signal input from the outside to the drive IC 20 instructs the turn-on of the IGBT 10. Then, the control circuit turns off the on-drive constant current circuit 21 and turns on the off-drive circuit 22 when the drive signal input from the outside to the drive IC 20 completes the ON instruction of the IGBT 10, and turns off the drive. An off drive signal is output from the terminal 40b to the IGBT 10. The off hold circuit 23 is controlled by the control circuit based on the gate voltage of the IGBT 10.

クランプ回路２５は、スイッチング素子のＦＥＴ２５ａ及びダイオード２５ｂを備え、ＩＧＢＴ１０に印可されるゲート電圧を制限してＩＧＢＴ１０を保護する回路である。   The clamp circuit 25 includes a switching element FET 25a and a diode 25b, and protects the IGBT 10 by limiting a gate voltage applied to the IGBT 10.

ＦＥＴ２５ａは、ＦＥＴ２５ａのゲート電圧が制御されることにより駆動されるＮチャネルＭＯＳＦＥＴである。ＦＥＴ２５ａのソース端子は、グランドに接続されている。また、ＦＥＴ２５ａのドレイン端子は、ドライブＩＣ２０が備える端子４０の一つであるクランプ端子４０ｃ（所定端子）と接続及び切断可能になっている。さらに、ＦＥＴ２５ａのゲート端子は、図示しない制御回路に接続されている。ダイオード２５ｂは、ＩＧＢＴ１０のゲート端子と、クランプ端子４０ｃとの間に、ＩＧＢＴ１０のゲート端子からクランプ端子４０ｃへの向きが順方向となるように接続されている。   The FET 25a is an N-channel MOSFET that is driven by controlling the gate voltage of the FET 25a. The source terminal of the FET 25a is connected to the ground. Further, the drain terminal of the FET 25a can be connected to and disconnected from a clamp terminal 40c (predetermined terminal) which is one of terminals 40 included in the drive IC 20. Further, the gate terminal of the FET 25a is connected to a control circuit (not shown). The diode 25b is connected between the gate terminal of the IGBT 10 and the clamp terminal 40c so that the direction from the gate terminal of the IGBT 10 to the clamp terminal 40c is the forward direction.

ＩＧＢＴ１０のゲート電圧が高いほど、ダイオード２５ｂにかかる順方向のバイアス電圧が大きくなり、ダイオード２５ｂの順方向に電流が流れやすくなる。よって、ＩＧＢＴ１０をオン駆動している時に、クランプ端子４０ｃをＦＥＴ２５ａのドレイン端子に接続してＦＥＴ２５ａを駆動すると、ＦＥＴ２１ａのゲート端子に充電される電荷が増加するのに伴い、電荷がクランプ回路２５へ放電されるようになる。それゆえ、ＩＧＢＴ１０のゲート端子に印可される電圧が制限され、ＩＧＢＴ１０が保護される。   The higher the gate voltage of the IGBT 10, the larger the forward bias voltage applied to the diode 25b, and the easier the current flows in the forward direction of the diode 25b. Therefore, when the IGBT 10 is being turned on and the clamp terminal 40c is connected to the drain terminal of the FET 25a to drive the FET 25a, the charge charged to the gate terminal of the FET 21a increases and the charge is transferred to the clamp circuit 25. It becomes discharged. Therefore, the voltage applied to the gate terminal of the IGBT 10 is limited, and the IGBT 10 is protected.

短絡閾値設定回路３１及び過電流閾値設定回路３２は、ＩＧＢＴ１０の駆動に関する設定を行う設定回路である。短絡閾値設定回路３１は、図示しない短絡検出回路に含まれ、ＩＧＢＴ１０に対して直列に接続されたＩＧＢＴと、ＩＧＢＴ１０とがともにオンした短絡状態か否か判定するための短絡閾値を設定する回路である。短絡検出回路は、ＩＧＢＴ１０に流れる電流が、短絡閾値設定回路３１により設定された短絡閾値よりも大きければ短絡と判定する。   The short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 are setting circuits that perform settings related to driving of the IGBT 10. The short-circuit threshold setting circuit 31 is a circuit that is included in a short-circuit detection circuit (not shown) and sets a short-circuit threshold for determining whether or not both the IGBT connected in series to the IGBT 10 and the IGBT 10 are in a short-circuit state. is there. If the current flowing through the IGBT 10 is larger than the short-circuit threshold set by the short-circuit threshold setting circuit 31, the short-circuit detection circuit determines that a short circuit has occurred.

過電流閾値設定回路３２は、図示しない過電流検出回路に含まれ、ＩＧＢＴ１０に流れ電流が過電流の状態か否か判定するための過電流閾値を設定する回路である。過電流閾値は短絡閾値よりも小さい。過電流検出回路は、ＩＧＢＴ１０に流れる電流が、過電流閾値設定回路３２により設定された過電流閾値よりも大きければ過電流と判定する。   The overcurrent threshold setting circuit 32 is a circuit that is included in an overcurrent detection circuit (not shown) and sets an overcurrent threshold for determining whether or not the current flowing through the IGBT 10 is in an overcurrent state. The overcurrent threshold is smaller than the short circuit threshold. The overcurrent detection circuit determines an overcurrent if the current flowing through the IGBT 10 is larger than the overcurrent threshold set by the overcurrent threshold setting circuit 32.

短絡検出回路及び過電流検出回路は制御回路に接続されており、短絡や過電流が検出されると、制御回路は図示しない遮断回路を制御して、オフ駆動回路２２よりも緩やかにＩＧＢＴ１０のゲート端子から電荷を放電し、ＩＧＢＴ１０をオフする。なお、ドライブＩＣ２０が、ＩＧＢＴ１０とＩＧＢＴ１０に並列接続されたＩＧＢＴとを並列に駆動する場合は、並列接続された複数のＩＧＢＴに対して、ＩＧＢＴの駆動に関する同じ設定を用いる。   The short circuit detection circuit and the overcurrent detection circuit are connected to the control circuit, and when a short circuit or overcurrent is detected, the control circuit controls a cutoff circuit (not shown) so that the gate of the IGBT 10 is more gradual than the off drive circuit 22. The charge is discharged from the terminal, and the IGBT 10 is turned off. Note that when the drive IC 20 drives the IGBT 10 and the IGBT connected in parallel to the IGBT 10 in parallel, the same setting regarding the driving of the IGBT is used for a plurality of IGBTs connected in parallel.

ＡＤ変換回路３０は、後述する設定値入力用回路５０から入力された電圧をＡＤ変換して一つのデジタル値にするとともに、一つのデジタル値を変換して二つの設定値にする。ＡＤ変換回路３０は、短絡閾値設定回路３１及び過電流閾値設定回路３２に接続されているとともに、クランプ端子４０ｃに接続及び切断可能になっている。二つの設定値はそれぞれ、短絡閾値設定回路３１及び過電流閾値設定回路３２に入力され、短絡閾値及び過電流閾値として設定される。   The AD conversion circuit 30 AD-converts a voltage input from a setting value input circuit 50, which will be described later, into one digital value, and converts one digital value into two setting values. The AD conversion circuit 30 is connected to the short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32, and can be connected to and disconnected from the clamp terminal 40c. The two set values are input to the short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32, respectively, and set as the short-circuit threshold and the overcurrent threshold.

なお、オン駆動用定電流回路２１、オフ駆動回路２２、電流制御回路２８を含む制御回路、ＡＤ変換回路３０、短絡閾値設定回路３１を含む短絡検出回路、過電流閾値設定回路３２を含む過電流検出回路は、一体的に構成されている。   It should be noted that the on-drive constant current circuit 21, the off-drive circuit 22, the control circuit including the current control circuit 28, the AD conversion circuit 30, the short-circuit detection circuit including the short-circuit threshold setting circuit 31, and the overcurrent including the over-current threshold setting circuit 32. The detection circuit is integrally formed.

次に、ドライブＩＣ２０に外付けする設定値入力用回路５０について説明する。設定値入力用回路５０は、ドライブＩＣ２０へ、ＩＧＢＴ１０の駆動に関する設定値となる電圧を入力する回路である。設定値入力用回路５０は、抵抗５１、抵抗５２、設定値入力用のスイッチング素子であるＦＥＴ５３、及び電源５４を備える。具体的には、ＦＥＴ５３は、ＮチャネルＭＯＳＦＥＴである。   Next, the setting value input circuit 50 externally attached to the drive IC 20 will be described. The set value input circuit 50 is a circuit that inputs a voltage that is a set value related to driving of the IGBT 10 to the drive IC 20. The set value input circuit 50 includes a resistor 51, a resistor 52, an FET 53 that is a set value input switching element, and a power supply 54. Specifically, the FET 53 is an N-channel MOSFET.

電源５４と、抵抗５１と、抵抗５２と、ＦＥＴ５３とは、直列に接続されている。抵抗５１の一端は電源５４の正極端子に接続されており、抵抗５１の他端は抵抗５２と接続されている。抵抗５２の両端のうち抵抗５１側と反対側の一端はＦＥＴ５３のソース端子と接続されている。また、ＦＥＴ５３のドレイン端子はグランドに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、ＦＥＴ２３ａがオンされるのに伴い、ＦＥＴ５３もオンされる。さらに、抵抗５１と抵抗５２との接続点は、ドライブＩＣ２０のクランプ端子４０ｃに接続されている。したがって、オフ保持回路２３の作動に伴い、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、ドライブＩＣ２０のクランプ端子４０ｃに入力される。   The power supply 54, the resistor 51, the resistor 52, and the FET 53 are connected in series. One end of the resistor 51 is connected to the positive terminal of the power supply 54, and the other end of the resistor 51 is connected to the resistor 52. One end of the resistor 52 opposite to the resistor 51 side is connected to the source terminal of the FET 53. The drain terminal of the FET 53 is connected to the ground, and the gate terminal of the FET 53 is connected to the gate terminal of the FET 23 a of the off hold circuit 23. Therefore, as the FET 23a is turned on, the FET 53 is also turned on. Further, the connection point between the resistor 51 and the resistor 52 is connected to the clamp terminal 40 c of the drive IC 20. Therefore, in accordance with the operation of the off hold circuit 23, a voltage obtained by dividing the power supply 54 by the resistor 51 and the resistor 52 is input to the clamp terminal 40c of the drive IC 20.

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、クランプ回路２５に電流は流れない。そのため、オン駆動信号を出力していない時は、クランプ端子４０ｃをＦＥＴ２５ａのドレイン端子に接続していても、クランプ端子４０ｃは入出力に使用されない。したがって、クランプ端子４０ｃは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にクランプ回路２５に接続される必要があるが、オン駆動する信号が出力されていない時にクランプ回路２５に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、クランプ端子４０ｃを設定用の入力端子として使用できる。   Next, the threshold setting operation of the drive IC 20 and the set value input circuit 50 will be described. When the drive IC 20 is not outputting a signal for turning on the IGBT 10, no current flows through the clamp circuit 25. Therefore, when the ON drive signal is not output, even if the clamp terminal 40c is connected to the drain terminal of the FET 25a, the clamp terminal 40c is not used for input / output. Therefore, the clamp terminal 40c needs to be connected to the clamp circuit 25 when a signal for driving the IGBT 10 to be turned on is output, but needs to be connected to the clamp circuit 25 when a signal for driving the on-state is not output. Absent. Therefore, when a signal for driving the IGBT 10 to be turned on is not output, the clamp terminal 40c can be used as an input terminal for setting.

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、クランプ端子４０ｃをクランプ回路２５に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、クランプ端子４０ｃをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、クランプ端子４０ｃは、オン駆動用定電流回路２１の作動に伴いクランプ回路２５のＦＥＴ２５ａに接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。   Therefore, when the signal for driving the IGBT 10 to be turned on is output, the clamp terminal 40c is connected to the clamp circuit 25, and when the signal for driving the IGBT 10 to be turned on is not output, particularly when the OFF holding circuit 23 is operated, the clamp terminal 40 c is connected to the short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 via the AD conversion circuit 30. Specifically, the clamp terminal 40 c is connected to the FET 25 a of the clamp circuit 25 with the operation of the on-drive constant current circuit 21, and is connected to the AD conversion circuit 30 with the operation of the off-hold circuit 23.

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、クランプ端子４０ｃを介してＩＧＢＴ１０のゲート端子からクランプ回路２５へ電流が流れ、ＩＧＢＴ１０が保護される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、クランプ端子４０ｃを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。   As a result, when a signal for driving the IGBT 10 to be turned on is output, a current flows from the gate terminal of the IGBT 10 to the clamp circuit 25 via the clamp terminal 40c, and the IGBT 10 is protected. On the other hand, when the off hold circuit 23 is operated, the FET 53 of the set value input circuit 50 is turned on, and a voltage obtained by dividing the power supply 54 by the resistor 51 and the resistor 52 is input to the AD conversion circuit 30 via the clamp terminal 40c. The short circuit threshold and the overcurrent threshold are set according to the input voltage.

以上説明した第１実施形態によれば、以下の効果を奏する。   According to 1st Embodiment described above, there exist the following effects.

・オン駆動する信号が出力されている時には、クランプ端子４０ｃはクランプ回路２５に接続され、オン駆動する信号が出力されていない時には、クランプ端子４０ｃはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、クランプ端子４０ｃと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。   The clamp terminal 40c is connected to the clamp circuit 25 when the signal for driving on is output, and the clamp terminal 40c is connected to the short-circuit threshold setting circuit 31 via the AD converter circuit 30 when the signal for driving on is not output. And an overcurrent threshold setting circuit 32. Thereby, the clamp terminal 40c and the setting input terminal can be shared, and the number of terminals of the drive IC 20 can be reduced.

・ＩＧＢＴ１０の制御端子に印可される電圧がオンオフ閾値よりも十分に低くなると、オフ状態を保持するためのオフ保持回路２３がオンされ、オフ保持回路２３が作動を始める。したがって、オフ保持回路２３の作動時には確実に、クランプ端子４０ｃはクランプ回路２５に対する入出力に使われていない。よって、オフ保持回路２３の作動に伴い入力電圧がクランプ端子４０ｃに入力されれば、クランプ回路２５による処理を妨げることなく、ＩＧＢＴ１０の駆動に関する設定を行うことができる。   When the voltage applied to the control terminal of the IGBT 10 is sufficiently lower than the on / off threshold, the off holding circuit 23 for holding the off state is turned on, and the off holding circuit 23 starts operating. Therefore, the clamp terminal 40 c is not used for input / output with respect to the clamp circuit 25 without fail when the off-hold circuit 23 is operated. Therefore, if the input voltage is input to the clamp terminal 40c along with the operation of the off hold circuit 23, the setting related to the driving of the IGBT 10 can be performed without disturbing the processing by the clamp circuit 25.

・１つの値の入力電圧により複数の設定が行われるため、１つの設定用の入力端子があればよい。それゆえ、複数の入力端子にそれぞれ異なる入力電圧を入力して複数の設定を行う場合と比較して、ドライブＩＣ２０の端子数の削減効果が大きい。   -Since a plurality of settings are performed by one value of input voltage, only one setting input terminal is required. Therefore, the effect of reducing the number of terminals of the drive IC 20 is greater than when a plurality of settings are performed by inputting different input voltages to a plurality of input terminals.

・クランプ端子４０ｃに入力された電圧により、短絡閾値設定回路３１や過電流閾値設定回路３２のような、ＩＧＢＴ１０の異常判定を行う回路で用いる閾値を設定できる。   A threshold value used in a circuit that performs abnormality determination of the IGBT 10, such as the short-circuit threshold setting circuit 31 or the overcurrent threshold setting circuit 32, can be set by the voltage input to the clamp terminal 40c.

・並列に接続されたＩＧＢＴを並列駆動する場合には、各ＩＧＢＴの駆動条件が同じになるため、ＩＧＢＴの駆動に関して同じ設定を用いることができる。   When the IGBTs connected in parallel are driven in parallel, the driving conditions of each IGBT are the same, and therefore the same setting can be used for driving the IGBT.

・クランプ端子４０ｃをクランプ回路２５に接続した時、設定値入力用回路５０の電源５４の電圧がクランプ端子４０ｃに印加されるが、クランプ回路２５に電流が流れるため、問題は生じない。また、クランプ端子４０ｃに印可される電圧によりＩＧＢＴ１０のゲート端子に電流が流入することは、ダイオード２５ｂにより防ぐことができる。   When the clamp terminal 40c is connected to the clamp circuit 25, the voltage of the power supply 54 of the set value input circuit 50 is applied to the clamp terminal 40c. However, since a current flows through the clamp circuit 25, no problem occurs. Further, the diode 25b can prevent the current from flowing into the gate terminal of the IGBT 10 due to the voltage applied to the clamp terminal 40c.

（第２実施形態）
次に、第２実施形態に係るドライブＩＣ２０の構成について、図２を参照しつつ、第１実施形態と異なる点について説明する。第２実施形態では、ドライブＩＣ２０は、クランプ回路２５の代わりにセンス回路２６（処理回路）を備える。また、設定値入力用回路５０が異なる。 (Second Embodiment)
Next, the configuration of the drive IC 20 according to the second embodiment will be described with respect to differences from the first embodiment with reference to FIG. In the second embodiment, the drive IC 20 includes a sense circuit 26 (processing circuit) instead of the clamp circuit 25. Further, the set value input circuit 50 is different.

ＩＧＢＴ１０のエミッタ端子には、ＩＧＢＴ１０に流れる電流を検出するためのセンス抵抗１１が接続されている。センス抵抗１１の両端のうちＩＧＢＴ１０のエミッタ端子に接続されていない側の一端は、グランドに接続されている。センス抵抗１１とＩＧＢＴ１０のエミッタ端子との接続点は、ドライブＩＣ２０が備える端子４０の一つであるセンス端子４０ｄ（所定端子）に接続されている。   A sense resistor 11 for detecting a current flowing through the IGBT 10 is connected to the emitter terminal of the IGBT 10. One end of the sense resistor 11 that is not connected to the emitter terminal of the IGBT 10 is connected to the ground. A connection point between the sense resistor 11 and the emitter terminal of the IGBT 10 is connected to a sense terminal 40d (predetermined terminal) which is one of the terminals 40 included in the drive IC 20.

センス回路２６は、センス抵抗１１に流れる電流を検出する回路であり、センス端子４０ｄと接続及び切断可能になっている。また、ＡＤ変換回路３０も、センス端子４０ｄと接続及び切断可能になっている。   The sense circuit 26 is a circuit that detects a current flowing through the sense resistor 11, and can be connected to and disconnected from the sense terminal 40d. The AD conversion circuit 30 can also be connected to and disconnected from the sense terminal 40d.

ドライブＩＣ２０に外付けする設定値入力用回路５０は、抵抗５１、抵抗５２、設定値入力用のスイッチング素子であるＦＥＴ５３、及び電源５４を備える。電源５４と、抵抗５１と、抵抗５２とは、直列に接続されている。抵抗５１の一端は電源５４の正極端子に接続されており、抵抗５１の他端は抵抗５２と接続されている。そして、抵抗５１と抵抗５２との接続点は、ＦＥＴ５３のソース端子に接続されている。また、ＦＥＴ５３のドレイン端子はセンス端子４０ｄに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、ＦＥＴ２３ａがオンされるのに伴い、ＦＥＴ５３もオンされる。   A set value input circuit 50 externally attached to the drive IC 20 includes a resistor 51, a resistor 52, an FET 53 serving as a setting value input switching element, and a power supply 54. The power supply 54, the resistor 51, and the resistor 52 are connected in series. One end of the resistor 51 is connected to the positive terminal of the power supply 54, and the other end of the resistor 51 is connected to the resistor 52. The connection point between the resistor 51 and the resistor 52 is connected to the source terminal of the FET 53. Further, the drain terminal of the FET 53 is connected to the sense terminal 40 d, and the gate terminal of the FET 53 is connected to the gate terminal of the FET 23 a of the OFF holding circuit 23. Therefore, as the FET 23a is turned on, the FET 53 is also turned on.

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、センス回路２６に電流はほぼ流れない。そのため、オン駆動信号を出力していない時は、センス端子４０ｄをセンス回路２６に接続していても、センス端子４０ｄは入出力に使用されない。したがって、センス端子４０ｄは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にセンス回路２６に接続される必要があるが、オン駆動する信号が出力されていない時にセンス回路２６に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、センス端子４０ｄを設定用の入力端子として使用できる。   Next, the threshold setting operation of the drive IC 20 and the set value input circuit 50 will be described. When the drive IC 20 does not output a signal for turning on the IGBT 10, almost no current flows through the sense circuit 26. For this reason, when the ON drive signal is not output, even if the sense terminal 40d is connected to the sense circuit 26, the sense terminal 40d is not used for input / output. Therefore, the sense terminal 40d needs to be connected to the sense circuit 26 when a signal for driving the IGBT 10 to be on is output, but it needs to be connected to the sense circuit 26 when a signal for driving the on-state is not output. Absent. Therefore, when the signal for turning on the IGBT 10 is not output, the sense terminal 40d can be used as a setting input terminal.

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、センス端子４０ｄをセンス回路２６に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、センス端子４０ｄをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、センス端子４０ｄは、オン駆動用定電流回路２１の作動に伴いセンス回路２６に接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。   Therefore, when a signal for driving the IGBT 10 to be turned on is output, the sense terminal 40d is connected to the sense circuit 26, and when a signal for driving the IGBT 10 to be turned on is not output, particularly when the off holding circuit 23 is operated, the sense terminal 40 d is connected to the short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 via the AD conversion circuit 30. Specifically, the sense terminal 40 d is connected to the sense circuit 26 in accordance with the operation of the ON drive constant current circuit 21, and is connected to the AD conversion circuit 30 in accordance with the operation of the OFF holding circuit 23.

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、センス端子４０ｄを介してＩＧＢＴ１０からセンス回路２６へ電流が流れ、ＩＧＢＴ１０に流れる電流が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、ＦＥＴ５３及びセンス端子４０ｄを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。   Thus, when a signal for driving the IGBT 10 to be turned on is output, a current flows from the IGBT 10 to the sense circuit 26 via the sense terminal 40d, and a current flowing through the IGBT 10 is detected. On the other hand, when the off hold circuit 23 is operated, the FET 53 of the set value input circuit 50 is turned on, and the voltage obtained by dividing the power supply 54 by the resistor 51 and the resistor 52 is supplied to the AD conversion circuit 30 via the FET 53 and the sense terminal 40d. The short-circuit threshold and the overcurrent threshold are set according to the input voltage.

以上説明した第２実施形態によれば、オン駆動する信号が出力されている時には、センス端子４０ｄはセンス回路２６に接続され、オン駆動する信号が出力されていない時には、センス端子４０ｄはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、センス端子４０ｄと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。   According to the second embodiment described above, the sense terminal 40d is connected to the sense circuit 26 when an on drive signal is output, and the sense terminal 40d is AD converted when no on drive signal is output. The short circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 are connected via the circuit 30. Thereby, the sense terminal 40d and the setting input terminal can be shared, and the number of terminals of the drive IC 20 can be reduced.

（第３実施形態）
次に、第３実施形態に係るドライブＩＣ２０の構成について、図３を参照しつつ、第１実施形態と異なる点について説明する。第３実施形態では、ドライブＩＣ２０は、過電流閾値設定回路３２及びＡＤ変換回路３０を備えず、短絡閾値設定回路３１のみを備える。また、オフ駆動回路２２が異なる。設定値入力用回路５０は第２実施形態と同じ回路になっている。 (Third embodiment)
Next, the configuration of the drive IC 20 according to the third embodiment will be described with respect to differences from the first embodiment with reference to FIG. In the third embodiment, the drive IC 20 includes only the short-circuit threshold setting circuit 31 without including the overcurrent threshold setting circuit 32 and the AD conversion circuit 30. Further, the off drive circuit 22 is different. The set value input circuit 50 is the same circuit as in the second embodiment.

短絡閾値設定回路３１は、オフ駆動回路２２に接続されたオフ駆動端子４０ｂと接続及び切断可能になっている。また、設定値入力用回路５０のＦＥＴ５３のドレイン端子は、オフ駆動端子４０ｂに接続されている。   The short-circuit threshold setting circuit 31 can be connected to and disconnected from the off drive terminal 40 b connected to the off drive circuit 22. The drain terminal of the FET 53 of the set value input circuit 50 is connected to the off drive terminal 40b.

オフ駆動回路２２は、ＦＥＴ２２ａ、オフ抵抗２２ｂ及びダイオード２２ｃを備える。ダイオード２２ｃは、ＦＥＴ２２ａのドレイン端子とオフ抵抗２２ｂとの間に、オフ抵抗２２ｂからＦＥＴ２２ａのドレイン端子への向きが順方向となるように接続されている。なお、設定値入力用回路５０のＦＥＴ５３のドレイン端子は、オフ駆動端子４０ｂとオフ抵抗２２ｃとの接続点に接続されている。   The off drive circuit 22 includes an FET 22a, an off resistor 22b, and a diode 22c. The diode 22c is connected between the drain terminal of the FET 22a and the off-resistance 22b so that the direction from the off-resistance 22b to the drain terminal of the FET 22a is the forward direction. The drain terminal of the FET 53 of the set value input circuit 50 is connected to a connection point between the off drive terminal 40b and the off resistor 22c.

オン駆動用定電流回路２１がオフされ、オフ駆動回路２２がオンされたとき、ＩＧＢＴ１０のゲート電圧はまだ高いので、ダイオード２２ｃには順方向のバイアス電圧がかかり、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介してＦＥＴ２２ａへ電荷が放電される。そして、ＩＧＢＴ１０のゲート電圧が十分に低くなって、オフ保持回路２３のＦＥＴ２３ａがオンされたときに、設定値入力用回路５０からオフ駆動端子４０ｂにオフ保持閾値よりも十分に高い電圧を入力すると、ダイオード２２ｃに逆方向のバイアス電圧がかかる。そのため、オフ保持回路２３のＦＥＴ２３ａがオンされると、オフ駆動回路２２のＦＥＴ２２ａがオンのままでもオフ駆動回路２２は作動せず、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介してＦＥＴ２２ａへ電荷が放電されない。   When the on-drive constant current circuit 21 is turned off and the off-drive circuit 22 is turned on, the gate voltage of the IGBT 10 is still high. Therefore, a forward bias voltage is applied to the diode 22c, and the IGBT 10 is turned off from the gate terminal. Electric charges are discharged to the FET 22a through 40b. When the gate voltage of the IGBT 10 becomes sufficiently low and the FET 23a of the off hold circuit 23 is turned on, a voltage sufficiently higher than the off hold threshold is input from the set value input circuit 50 to the off drive terminal 40b. A reverse bias voltage is applied to the diode 22c. Therefore, when the FET 23a of the off-hold circuit 23 is turned on, the off-drive circuit 22 does not operate even if the FET 22a of the off-drive circuit 22 remains on, and charge is transferred from the gate terminal of the IGBT 10 to the FET 22a via the off drive terminal 40b. Does not discharge.

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。
オン駆動用定電流回路２１がオンされている時に、オフ駆動端子４０ｂを短絡閾値設定回路３１に接続すると、オン駆動用定電流回路２１からＩＧＢＴ１０のゲート端子に流し込まれた電荷が、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に放電され、ＩＧＢＴ１０がオンされないおそれがある。また、オフ駆動回路２２が作動し、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介して電荷が放電されている時に、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に設定値を入力すると、短絡閾値が不安定になるおそれがある。 Next, the threshold setting operation of the drive IC 20 and the set value input circuit 50 will be described.
When the off-drive terminal 40b is connected to the short-circuit threshold setting circuit 31 when the on-drive constant current circuit 21 is on, the charge flowing from the on-drive constant current circuit 21 to the gate terminal of the IGBT 10 is turned off. There is a possibility that the short circuit threshold setting circuit 31 is discharged via 40b and the IGBT 10 is not turned on. Further, when the off drive circuit 22 is activated and charges are discharged from the gate terminal of the IGBT 10 via the off drive terminal 40b, if a set value is input to the short circuit threshold setting circuit 31 via the off drive terminal 40b, a short circuit occurs. The threshold may become unstable.

一方、オフ保持回路２３が作動している時には、オフ駆動回路２２のＦＥＴ２２ａがオンしていても、オフ駆動端子２２ｂを介して電荷の放電は行われないため、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に設定値を入力しても、短絡閾値が不安定になるおそれはない。   On the other hand, when the off hold circuit 23 is in operation, even if the FET 22a of the off drive circuit 22 is on, the electric charge is not discharged through the off drive terminal 22b. Therefore, a short circuit occurs through the off drive terminal 40b. Even if a set value is input to the threshold setting circuit 31, there is no possibility that the short-circuit threshold becomes unstable.

したがって、オフ駆動端子４０ｂは、オフ保持回路２３が作動していない時には、短絡閾値設定回路３１から切断される必要があるが、オフ保持回路２３が作動している時には、短絡閾値設定回路３１に接続されていてもよい。よって、オフ保持回路２３の作動時には、オフ駆動端子４０ｂを設定用の入力端子として使用できる。   Therefore, the off drive terminal 40b needs to be disconnected from the short-circuit threshold setting circuit 31 when the off-hold circuit 23 is not operating, but when the off-hold circuit 23 is operating, the off-drive terminal 40b is connected to the short-circuit threshold setting circuit 31. It may be connected. Therefore, when the off hold circuit 23 is activated, the off drive terminal 40b can be used as a setting input terminal.

そこで、オフ保持回路２３が作動していない時には、オフ駆動端子４０ｂと短絡閾値設定回路３１を切断し、オフ保持回路２３が作動している時には、オフ駆動端子４０ｂを短絡閾値設定回路３１に接続する。詳しくは、オフ駆動端子４０ｂは、オフ保持回路２３の作動終了に伴い短絡閾値設定回路３１から切断され、オフ保持回路２３の作動に伴い短絡閾値設定回路３１に接続される。   Therefore, when the off hold circuit 23 is not in operation, the off drive terminal 40b and the short circuit threshold setting circuit 31 are disconnected, and when the off hold circuit 23 is in operation, the off drive terminal 40b is connected to the short circuit threshold setting circuit 31. To do. Specifically, the off drive terminal 40 b is disconnected from the short-circuit threshold setting circuit 31 when the operation of the off-holding circuit 23 is terminated, and is connected to the short-circuit threshold setting circuit 31 when the off-holding circuit 23 is operated.

これにより、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、オフ駆動端子４０ｂを介して短絡閾値設定回路３１へ入力され、入力電圧により短絡閾値が設定される。本実施形態では、短絡閾値のみを設定しているため、ＡＤ変換回路３０は必要ない。１つの値の入力電圧により複数の設定を行う場合には、ＡＤ変換回路３０が必要になる。   Thereby, when the off hold circuit 23 is operated, the FET 53 of the set value input circuit 50 is turned on, and the voltage obtained by dividing the power supply 54 by the resistor 51 and the resistor 52 is connected to the short circuit threshold setting circuit 31 via the off drive terminal 40b. The short-circuit threshold is set by the input voltage. In the present embodiment, since only the short-circuit threshold is set, the AD conversion circuit 30 is not necessary. When a plurality of settings are performed with an input voltage of one value, the AD conversion circuit 30 is necessary.

以上説明した第３実施形態によれば、オフ保持回路２３が作動していない時には、オフ駆動端子４０ｂは短絡閾値設定回路３１から切断される。そして、オフ保持回路２３が作動している時には、オフ駆動端子４０ｂは短絡閾値設定回路３１に接続され、オフ駆動端子４０ｂから短絡閾値設定回路３１に入力電圧が入力されて、ＩＧＢＴ１０の駆動に関する設定が行われる。これにより、オフ駆動端子４０ｂと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。   According to the third embodiment described above, the off drive terminal 40b is disconnected from the short circuit threshold setting circuit 31 when the off hold circuit 23 is not operating. When the off hold circuit 23 is in operation, the off drive terminal 40b is connected to the short-circuit threshold setting circuit 31, and an input voltage is input from the off-drive terminal 40b to the short-circuit threshold setting circuit 31 to set the IGBT 10 to be driven. Is done. Thereby, the off drive terminal 40b and the setting input terminal can be shared, and the number of terminals of the drive IC 20 can be reduced.

（第４実施形態）
次に、第４実施形態に係るドライブＩＣ２０の構成について、図４を参照しつつ、第１実施形態と異なる点について説明する。第４実施形態では、ドライブＩＣ２０は、クランプ回路２５の代わりにＤＥＳＡＴ回路２７（処理回路、検出回路）を備える。 (Fourth embodiment)
Next, the configuration of the drive IC 20 according to the fourth embodiment will be described with respect to differences from the first embodiment with reference to FIG. In the fourth embodiment, the drive IC 20 includes a DESAT circuit 27 (processing circuit, detection circuit) instead of the clamp circuit 25.

ＤＥＳＡＴ回路２７は、ＩＧＢＴ１０を保護するために、ＩＧＢＴ１０に過電流が流れる不飽和状態を検出するための回路である。ＤＥＳＡＴ回路２７は、ドライブＩＣ２０が備える端子４０の一つである検出端子４０ｅ（所定端子）と接続及び切断可能になっている。また、ＡＤ変換回路３０も、検出端子４０ｅと接続及び切断可能になっている。さらに、設定値入力用回路５０の抵抗５１と抵抗５２の接続点が、検出端子４０ｅに接続されている。また、検出端子４０ｅとＩＧＢＴ１０のコレクタ端子との間には、検出端子４０ｅからＩＧＢＴ１０のコレクタ端子への向きが順方向となるように、ダイオード２７ａが接続されている。   The DESAT circuit 27 is a circuit for detecting an unsaturated state in which an overcurrent flows through the IGBT 10 in order to protect the IGBT 10. The DESAT circuit 27 can be connected to and disconnected from a detection terminal 40e (predetermined terminal) which is one of the terminals 40 included in the drive IC 20. The AD conversion circuit 30 can also be connected to and disconnected from the detection terminal 40e. Further, the connection point between the resistor 51 and the resistor 52 of the set value input circuit 50 is connected to the detection terminal 40e. A diode 27a is connected between the detection terminal 40e and the collector terminal of the IGBT 10 so that the direction from the detection terminal 40e to the collector terminal of the IGBT 10 is the forward direction.

検出端子４０ｅがＤＥＳＡＴ回路２７に接続されていると、ＤＥＳＡＴ回路２７は検出端子４０ｅに所定電圧を印可する。通常、検出端子４０ｅの電圧は、ＩＧＢＴ１０のコレクタ電圧よりも高い。そのため、ダイオード２７ａに順方向のバイアス電圧が印可され、ダイオード２７ａに電流が流れる。これに対して、ＩＧＢＴ１０が不飽和状態となりコレクタ電圧が高くなると、検出端子４０ｅの電圧よりもＩＧＢＴ１０のコレクタ電圧の方が高くなる。そのため、ダイオード２７ａに逆方向のバイアス電圧が印可され、ダイオード２７ａに電流が流れなくなる。よって、ダイオード２７ａに電流が流れない場合に、ＩＧＢＴ１０の不飽和状態を検出する。   When the detection terminal 40e is connected to the DESAT circuit 27, the DESAT circuit 27 applies a predetermined voltage to the detection terminal 40e. Usually, the voltage of the detection terminal 40e is higher than the collector voltage of the IGBT 10. Therefore, a forward bias voltage is applied to the diode 27a, and a current flows through the diode 27a. On the other hand, when the IGBT 10 becomes unsaturated and the collector voltage increases, the collector voltage of the IGBT 10 becomes higher than the voltage of the detection terminal 40e. Therefore, a reverse bias voltage is applied to the diode 27a, and no current flows through the diode 27a. Therefore, when no current flows through the diode 27a, the unsaturated state of the IGBT 10 is detected.

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、ＩＧＢＴ１０に過電流が流れるおそれはない。そのため、オン駆動信号を出力していない時は、検出端子４０ｅをＤＥＳＡＴ回路２７に接続していても、過電流の検出に使用されない。したがって、検出端子４０ｅは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にＤＥＳＡＴ回路２７に接続される必要があるが、オン駆動する信号が出力されていない時にＤＥＳＡＴ回路２７に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、検出端子４０ｅを設定用の入力端子として使用できる。   Next, the threshold setting operation of the drive IC 20 and the set value input circuit 50 will be described. When the drive IC 20 does not output a signal for driving the IGBT 10 on, there is no possibility that an overcurrent flows through the IGBT 10. Therefore, when the ON drive signal is not output, even if the detection terminal 40e is connected to the DESAT circuit 27, it is not used for detection of overcurrent. Therefore, the detection terminal 40e needs to be connected to the DESAT circuit 27 when the signal for driving the IGBT 10 to be turned on is output, but needs to be connected to the DESAT circuit 27 when the signal for driving the on-state is not output. Absent. Therefore, when the signal for driving the IGBT 10 to be on is not output, the detection terminal 40e can be used as an input terminal for setting.

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、検出端子４０ｅをＤＥＳＡＴ回路２７に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、検出端子４０ｅをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、検出端子４０ｅは、オン駆動用定電流回路２１の作動に伴いＤＥＳＡＴ回路２７に接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。   Therefore, the detection terminal 40e is connected to the DESAT circuit 27 when the signal for turning on the IGBT 10 is output, and the detection terminal 40e is connected when the signal for turning on the IGBT 10 is not output, particularly when the off holding circuit 23 is operated. 40 e is connected to the short-circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 via the AD conversion circuit 30. Specifically, the detection terminal 40 e is connected to the DESAT circuit 27 with the operation of the on-drive constant current circuit 21, and is connected to the AD conversion circuit 30 with the operation of the off hold circuit 23.

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、ＤＥＳＡＴ回路２７から検出端子４０ｅを介してダイオード２７ａへ電流が流れ、ＩＧＢＴ１０の不飽和状態が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、検出端子４０ｅを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。   As a result, when a signal for turning on the IGBT 10 is output, a current flows from the DESAT circuit 27 to the diode 27a via the detection terminal 40e, and the unsaturated state of the IGBT 10 is detected. On the other hand, when the off hold circuit 23 is operated, the FET 53 of the set value input circuit 50 is turned on, and a voltage obtained by dividing the power supply 54 by the resistor 51 and the resistor 52 is input to the AD conversion circuit 30 via the detection terminal 40e. The short circuit threshold and the overcurrent threshold are set according to the input voltage.

以上説明した第４実施形態によれば、オン駆動する信号が出力されている時には、検出端子４０ｅはＤＥＳＡＴ回路２７に接続され、オン駆動する信号が出力されていない時には、検出端子４０ｅはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、検出端子４０ｅと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。   According to the fourth embodiment described above, the detection terminal 40e is connected to the DESAT circuit 27 when an ON drive signal is output, and when the ON drive signal is not output, the detection terminal 40e is AD converted. The short circuit threshold setting circuit 31 and the overcurrent threshold setting circuit 32 are connected via the circuit 30. Thereby, the detection terminal 40e and the setting input terminal can be shared, and the number of terminals of the drive IC 20 can be reduced.

（第５実施形態）
次に、第５実施形態に係るドライブＩＣ２０の構成について、図５を参照しつつ、第４実施形態と異なる点について説明する。第５実施形態では、ＡＤ変換回路３０、短絡閾値設定回路３１及び過電流閾値設定回路３２を備えず、代わりに並列駆動設定回路３３を備える。また、設定値入力用回路５０が異なる。また、ＩＧＢＴ１０は、他のＩＧＢＴと並列接続されている場合と、並列接続されていない場合とがある。 (Fifth embodiment)
Next, the configuration of the drive IC 20 according to the fifth embodiment will be described with respect to differences from the fourth embodiment with reference to FIG. In the fifth embodiment, the AD conversion circuit 30, the short-circuit threshold setting circuit 31, and the overcurrent threshold setting circuit 32 are not provided, but a parallel drive setting circuit 33 is provided instead. Further, the set value input circuit 50 is different. The IGBT 10 may be connected in parallel with other IGBTs or may not be connected in parallel.

並列駆動設定回路３３は、並列駆動設定回路３３は、検出端子４０ｅ（所定端子）と接続及び切断可能になっており、ＩＧＢＴ１０を並列で駆動するか単一で駆動するか設定する回路である。ＩＧＢＴ１０を他のＩＧＢＴと並列に接続して駆動する場合は、並列駆動を設定し、ＩＧＢＴ１０を単一で駆動する場合は、単一駆動を設定する。具体的には、並列駆動設定回路３３は、検出端子４０ｅが並列駆動設定回路３３に接続されている場合に、検出端子４０ｅに入力された電圧がＬｏｗの場合には並列駆動を設定し、入力電圧がＨｉの場合には単一駆動を設定する。あるいは、並列駆動設定回路３３は、検出端子４０ｅに入力された電圧がＬｏｗの場合には単一駆動を設定し、入力電圧がＨｉの場合には並列駆動を設定してもよい。   The parallel drive setting circuit 33 can be connected to and disconnected from the detection terminal 40e (predetermined terminal), and is a circuit for setting whether the IGBT 10 is driven in parallel or single. When the IGBT 10 is connected and driven in parallel with other IGBTs, the parallel drive is set, and when the IGBT 10 is driven singly, the single drive is set. Specifically, when the detection terminal 40e is connected to the parallel drive setting circuit 33, the parallel drive setting circuit 33 sets the parallel drive when the voltage input to the detection terminal 40e is Low, and the input When the voltage is Hi, single drive is set. Alternatively, the parallel drive setting circuit 33 may set single drive when the voltage input to the detection terminal 40e is Low and set parallel drive when the input voltage is Hi.

設定値入力用回路５０は、プルダウン回路又はプルアップ回路である。図５に示す設定値入力用回路５０は、プルダウン回路であり、抵抗５５及びスイッチング素子であるＦＥＴ５３を備える。抵抗５５の一端は、ＦＥＴ５３のソース端子と接続されており、抵抗５５の他端は、検出端子４０ｅに接続されている。また、ＦＥＴ５３のドレイン端子はグランドに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、オフ保持回路２３の作動に伴い、ＦＥＴ５３もオンされ、電圧０(Ｌｏｗ)が検出端子４０ｅに入力される。一方、設定値入力用回路５０がプルアップ回路の場合は、オフ保持回路２３の作動に伴い、電圧１（Ｈｉ）が検出端子４０ｅに入力される。   The set value input circuit 50 is a pull-down circuit or a pull-up circuit. A setting value input circuit 50 shown in FIG. 5 is a pull-down circuit, and includes a resistor 55 and a FET 53 which is a switching element. One end of the resistor 55 is connected to the source terminal of the FET 53, and the other end of the resistor 55 is connected to the detection terminal 40e. The drain terminal of the FET 53 is connected to the ground, and the gate terminal of the FET 53 is connected to the gate terminal of the FET 23 a of the off hold circuit 23. Therefore, with the operation of the off hold circuit 23, the FET 53 is also turned on, and the voltage 0 (Low) is input to the detection terminal 40e. On the other hand, when the set value input circuit 50 is a pull-up circuit, the voltage 1 (Hi) is input to the detection terminal 40e as the OFF holding circuit 23 operates.

第４実施形態において述べたように、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、検出端子４０ｅを設定用の入力端子として使用できる。そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、検出端子４０ｅをＤＥＳＡＴ回路２７に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、検出端子４０ｅを並列駆動設定回路３３に接続する。詳しくは、検出端子４０ｅは、オン駆動用定電流回路２１の作動に伴いＤＥＳＡＴ回路２７に接続され、オフ保持回路２３の作動に伴い並列駆動設定回路３３に接続される。   As described in the fourth embodiment, when the signal for turning on the IGBT 10 is not output, the detection terminal 40e can be used as a setting input terminal. Therefore, the detection terminal 40e is connected to the DESAT circuit 27 when the signal for turning on the IGBT 10 is output, and the detection terminal 40e is connected when the signal for turning on the IGBT 10 is not output, particularly when the off holding circuit 23 is operated. 40 e is connected to the parallel drive setting circuit 33. Specifically, the detection terminal 40 e is connected to the DESAT circuit 27 with the operation of the on-drive constant current circuit 21, and is connected to the parallel drive setting circuit 33 with the operation of the off-holding circuit 23.

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、ＤＥＳＡＴ回路２７から検出端子４０ｅを介してダイオード２７ａへ電流が流れ、ＩＧＢＴ１０の不飽和状態が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、検出端子４０ｅにＬｏｗ又はＨｉの電圧が入力され、ＩＧＢＴ１０を並列駆動するか単一駆動するかが設定される。   As a result, when a signal for turning on the IGBT 10 is output, a current flows from the DESAT circuit 27 to the diode 27a via the detection terminal 40e, and the unsaturated state of the IGBT 10 is detected. On the other hand, when the off hold circuit 23 is operated, the FET 53 of the set value input circuit 50 is turned on, and a Low or Hi voltage is input to the detection terminal 40e, and it is set whether the IGBT 10 is driven in parallel or single. .

以上説明した第５実施形態によれば、オン駆動する信号が出力されている時には、検出端子４０ｅはＤＥＳＡＴ回路２７に接続され、オン駆動する信号が出力されていない時には、検出端子４０ｅは並列駆動設定回路３３に接続される。これにより、検出端子４０ｅに入力された電圧により、並列駆動するか単一駆動するかを設定できる。   According to the fifth embodiment described above, the detection terminal 40e is connected to the DESAT circuit 27 when a signal for driving on is output, and the detection terminal 40e is driven in parallel when a signal for driving on is not output. Connected to the setting circuit 33. Thereby, it is possible to set whether to drive in parallel or to perform single driving according to the voltage input to the detection terminal 40e.

（他の実施形態）
・ドライブＩＣ２０は、短絡閾値設定回路３１、過電流閾値設定回路３２、並列駆動設定回路３３以外にも、例えば、ＩＧＢＴ１０のオンオフ閾値やオン時間閾値等のＩＧＢＴ１０の駆動に関する設定を行う回路を備えていてもよい。ドライブＩＣ２０は、必要に応じた設定回路を備えていればよい。 (Other embodiments)
In addition to the short-circuit threshold setting circuit 31, the overcurrent threshold setting circuit 32, and the parallel drive setting circuit 33, the drive IC 20 includes a circuit that performs settings related to driving of the IGBT 10, such as an on-off threshold of the IGBT 10 and an on-time threshold. May be. The drive IC 20 may be provided with a setting circuit as required.

・設定値入力用回路５０から入力された１つの値の入力電圧から、ＩＧＢＴ１０の駆動に関する３つ以上の設定を行ってもよい。この場合、ＡＤ変換回路３０により、デジタル値に変換された入力電圧を、さらに３つ以上の値に変換する。   -Three or more settings related to driving of the IGBT 10 may be performed from an input voltage of one value input from the set value input circuit 50. In this case, the input voltage converted into a digital value by the AD conversion circuit 30 is further converted into three or more values.

・ドライブＩＣは、クランプ回路２５、センス回路２６及びＤＥＳＡＴ回路２７のうち２つ以上の回路を備えていてもよい。その場合、ＩＧＢＴ１０をオン駆動する信号が出力されていない時に、２つ以上の所定端子のそれぞれに対して異なる入力電圧を入力してもよい。このようにすれば、ＡＤ変換回路３０を備えていなくても、ＩＧＢＴ１０の駆動に関する２つ以上の設定を行うことができる。   The drive IC may include two or more circuits among the clamp circuit 25, the sense circuit 26, and the DESAT circuit 27. In this case, different input voltages may be input to each of the two or more predetermined terminals when the signal for driving the IGBT 10 to be on is not output. In this way, even if the AD conversion circuit 30 is not provided, two or more settings relating to driving of the IGBT 10 can be performed.

・実施形態１、２、４、５では、設定値入力用回路５０のＦＥＴ５３のゲート端子は、オフ駆動回路２２のＦＥＴ２２ａのゲート端子と接続されていてもよい。すなわち、オフ駆動回路２２のオンに伴い、設定値が設定回路に入力されるようにしてもよい。   In the first, second, fourth, and fifth embodiments, the gate terminal of the FET 53 of the setting value input circuit 50 may be connected to the gate terminal of the FET 22 a of the off drive circuit 22. That is, the set value may be input to the setting circuit as the off drive circuit 22 is turned on.

・ドライブＩＣ２０を高耐圧回路にすると、端子削減効果がより高い。高耐圧の駆動回路では、低耐圧の駆動回路よりも必要な端子数が多いため、端子削減要求が強い。それゆえ、高耐圧の駆動回路において、使用しない端子と、設定用の入力端子とを共通化すれば、端子削減効果がより高くなる。   -If the drive IC 20 is a high voltage circuit, the terminal reduction effect is higher. A high withstand voltage drive circuit requires a larger number of terminals than a low withstand voltage drive circuit, and thus there is a strong demand for terminal reduction. Therefore, if the unused terminal and the setting input terminal are shared in the high-breakdown-voltage drive circuit, the terminal reduction effect is further enhanced.

・ドライブＩＣ２０は、ＭＯＳＦＥＴ等のＩＧＢＴ１０以外のトランジスタを駆動する回路であってもよい。   The drive IC 20 may be a circuit that drives a transistor other than the IGBT 10 such as a MOSFET.

１０…ＩＧＢＴ、２０…ドライブＩＣ、２５…クランプ回路、２６…センス回路、２７…ＤＥＳＡＴ回路、３１…短絡閾値設定回路、３２…過電流閾値設定回路、３３…並列駆動設定回路、４０ａ…出力端子、４０ｃ…クランプ端子、４０ｄ…センス端子、４０ｅ…検出端子。   DESCRIPTION OF SYMBOLS 10 ... IGBT, 20 ... Drive IC, 25 ... Clamp circuit, 26 ... Sense circuit, 27 ... DESAT circuit, 31 ... Short-circuit threshold setting circuit, 32 ... Overcurrent threshold setting circuit, 33 ... Parallel drive setting circuit, 40a ... Output terminal 40c, clamp terminals, 40d, sense terminals, 40e, detection terminals.

Claims (10)

所定端子（４０ｃ，４０ｄ，４０ｅ）と、トランジスタ（１０）をオン駆動する信号を出力する出力端子（４０ａ）と、前記出力端子から前記信号を出力している時に所定処理を行い、且つ前記出力端子から前記信号を出力していない時に前記所定処理を行わない処理回路（２５，２６，２７）と、前記トランジスタの駆動に関する設定を行う設定回路（３１，３２，３３）と、を備える駆動回路（２０）であって、
前記処理回路は、前記所定端子と接続及び切断可能にされており、前記出力端子から前記信号を出力している時に前記所定端子と接続されて前記所定端子を介した入出力により前記所定処理を行い、
前記設定回路は、前記所定端子と接続及び切断可能にされており、前記出力端子から前記信号を出力していない時に前記所定端子と接続されて前記所定端子に入力される入力電圧により前記設定を行うことを特徴とするトランジスタ駆動回路。 A predetermined terminal (40c, 40d, 40e), an output terminal (40a) for outputting a signal for turning on the transistor (10), a predetermined process when the signal is output from the output terminal, and the output A drive circuit comprising: a processing circuit (25, 26, 27) that does not perform the predetermined processing when the signal is not output from a terminal; and a setting circuit (31, 32, 33) that performs settings related to driving of the transistor (20)
The processing circuit can be connected to and disconnected from the predetermined terminal, and when the signal is output from the output terminal, the processing circuit is connected to the predetermined terminal and performs the predetermined processing by input / output through the predetermined terminal. Done
The setting circuit can be connected to and disconnected from the predetermined terminal, and the setting is performed by an input voltage that is connected to the predetermined terminal and input to the predetermined terminal when the signal is not output from the output terminal. A transistor driving circuit comprising: 前記処理回路は、前記トランジスタに印可される電圧を制限するクランプ回路（２５）であり、
前記所定端子は、前記信号を出力している時に前記クランプ回路に接続するクランプ端子（４０ｃ）であり、
前記信号を出力していない時に、前記クランプ端子を前記設定回路に接続する請求項１に記載のトランジスタ駆動回路。 The processing circuit is a clamp circuit (25) that limits a voltage applied to the transistor;
The predetermined terminal is a clamp terminal (40c) connected to the clamp circuit when outputting the signal,
The transistor drive circuit according to claim 1, wherein the clamp terminal is connected to the setting circuit when the signal is not output. 前記処理回路は、前記トランジスタに流れる電流を検出するセンス回路（２６）であり、
前記所定端子は、前記信号を出力している時に前記センス回路に接続するセンス端子（４０ｄ）であり、
前記信号を出力していない時に、前記センス端子を前記設定回路に接続する請求項１又は２に記載のトランジスタ駆動回路。 The processing circuit is a sense circuit (26) for detecting a current flowing through the transistor,
The predetermined terminal is a sense terminal (40d) connected to the sense circuit when outputting the signal,
3. The transistor driving circuit according to claim 1, wherein the sense terminal is connected to the setting circuit when the signal is not output. 前記処理回路は、前記トランジスタの不飽和状態を検出する検出回路（２７）であり、
前記所定端子は、前記信号を出力している時に前記検出回路に接続する検出端子（４０ｅ）であり、
前記信号を出力していない時に、前記検出端子を前記設定回路に接続する請求項１〜３のいずれかに記載のトランジスタ駆動回路。 The processing circuit is a detection circuit (27) for detecting an unsaturated state of the transistor,
The predetermined terminal is a detection terminal (40e) connected to the detection circuit when outputting the signal,
The transistor drive circuit according to claim 1, wherein the detection terminal is connected to the setting circuit when the signal is not output. 前記トランジスタのオフ状態を保持するオフ保持回路（２３）を備え、
前記オフ保持回路の作動に伴い、前記入力電圧が前記所定端子に入力される請求項１〜４のいずれかに記載のトランジスタ駆動回路。 An off holding circuit (23) for holding off the transistor;
The transistor drive circuit according to claim 1, wherein the input voltage is input to the predetermined terminal in accordance with the operation of the off hold circuit. １つの値の前記入力電圧により、前記トランジスタの駆動に関する複数の設定を行う請求項１〜５のいずれかに記載のトランジスタ駆動回路。 By the input voltage of one value, the transistor drive circuit according to any one of claims 1 to 5 for a plurality of settings for the driving of the transistor. 前記トランジスタの駆動に関する設定は、前記トランジスタの異常を判定するための閾値の設定である請求項１〜６のいずれかに記載のトランジスタ駆動回路。 The settings for the driving of a transistor, the transistor drive circuit according to any one of claims 1 to 6, which is a set threshold value for determining an abnormality of the transistor. 並列に接続された複数の前記トランジスタを並列に駆動するとともに、
前記複数のトランジスタに対して、前記トランジスタの駆動に関する同じ設定を用いる請求項１〜７のいずれかに記載のトランジスタ駆動回路。 Driving the plurality of transistors connected in parallel in parallel;
Wherein for a plurality of transistors, the transistor drive circuit according to any one of claims 1 to 7, using the same settings for the driving of the transistor. 前記トランジスタの駆動に関する設定は、前記トランジスタを並列駆動するか単一駆動するかの設定である請求項１〜８のいずれかに記載のトランジスタ駆動回路。 The settings for the driving of a transistor, the transistor drive circuit according to any one of claims 1-8 wherein a or configuration either single driving transistor to the parallel drive. 前記トランジスタ駆動回路は高耐圧回路である請求項１〜９のいずれかに記載のトランジスタ駆動回路。 Transistor drive circuit according to any one of claims 1 to 9, wherein the transistor drive circuit is a high voltage circuit.
JP2013129604A 2013-06-20 2013-06-20 Transistor drive circuit Expired - Fee Related JP6003819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013129604A JP6003819B2 (en) 2013-06-20 2013-06-20 Transistor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013129604A JP6003819B2 (en) 2013-06-20 2013-06-20 Transistor drive circuit

Publications (2)

Publication Number Publication Date
JP2015005866A JP2015005866A (en) 2015-01-08
JP6003819B2 true JP6003819B2 (en) 2016-10-05

Family

ID=52301427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013129604A Expired - Fee Related JP6003819B2 (en) 2013-06-20 2013-06-20 Transistor drive circuit

Country Status (1)

Country Link
JP (1) JP6003819B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461737B2 (en) * 2016-10-24 2019-10-29 Infineon Technologies Austria Ag Configurable clamp circuit
JP7013668B2 (en) 2017-04-06 2022-02-01 富士電機株式会社 Semiconductor device
JP2019011700A (en) 2017-06-30 2019-01-24 富士電機株式会社 Semiconductor device for igniting internal combustion engine
JP7124339B2 (en) 2018-02-28 2022-08-24 富士電機株式会社 semiconductor equipment
JP7305303B2 (en) 2018-03-20 2023-07-10 三菱電機株式会社 drive and power module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917379B2 (en) * 2000-01-28 2007-05-23 富士フイルム株式会社 Timing signal generation apparatus and generation method thereof
JP3758931B2 (en) * 2000-03-21 2006-03-22 アルプス電気株式会社 FDD device
JP5195220B2 (en) * 2008-09-22 2013-05-08 株式会社デンソー Driving circuit for power conversion circuit
JP5447983B2 (en) * 2010-11-10 2014-03-19 株式会社デンソー Electronic equipment
JP5633535B2 (en) * 2012-04-16 2014-12-03 株式会社村田製作所 Switching control circuit and switching power supply device

Also Published As

Publication number Publication date
JP2015005866A (en) 2015-01-08

Similar Documents

Publication Publication Date Title
US8729929B2 (en) Gate driving circuit
JP6632794B2 (en) System for powering a load coupled from an input node to an output node
US8766671B2 (en) Load driving apparatus
CN107615664B (en) Power transistor driving device
JP6003819B2 (en) Transistor drive circuit
US9461533B2 (en) Electronic circuit
CN107852159B (en) Drive device
JP2017070051A (en) Load driving device
WO2016204122A1 (en) Semiconductor device
WO2014199970A1 (en) Electronic circuit
JP5800006B2 (en) Semiconductor device
JP7305303B2 (en) drive and power module
US8829951B2 (en) Drive circuit for switching element
JP2015089051A (en) Semiconductor device
JP2007306166A (en) Driving device of insulating gate type semiconductor element and method thereof
JP2014138521A (en) Driving device for semiconductor element
JP2014217249A (en) Drive circuit of switching element to be driven
JP2007185089A (en) Electrical switching device
JP5831527B2 (en) Semiconductor device
JP6512193B2 (en) Transistor drive circuit
CN113544953B (en) Driving device of switch
JP6044476B2 (en) Drive circuit for switching element to be driven
CN116707499A (en) Driver system and method for driving power transistor to drive load
US8294506B2 (en) Driving system for switching power supply to reduce switch noise and switching loss
JP6642074B2 (en) Driving device for switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R151 Written notification of patent or utility model registration

Ref document number: 6003819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees