JP3917379B2

JP3917379B2 - Timing signal generation apparatus and generation method thereof

Info

Publication number: JP3917379B2
Application number: JP2001018554A
Authority: JP
Inventors: 直基久保; 宏玉山; 孝矢野
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2000-01-28
Filing date: 2001-01-26
Publication date: 2007-05-23
Anticipated expiration: 2021-01-26
Also published as: JP2001285705A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数種類のタイミング信号を生成するタイミング信号発生装置およびその発生方法に係り、たとえば、固体撮像素子を駆動するための駆動制御信号や、信号処理回路にて使用されるタイミング信号、さらには、各回路を周期的に制御するための制御信号などのタイミング信号を発生させるタイミング信号発生装置およびその発生方法に関するものである。
【０００２】
【従来の技術】
近年、固体撮像素子にて受光された被写界像に応じた画像信号を処理し、処理された画像信号を情報記録媒体に記録したり、他の装置に送信する撮像装置が知られている。このような装置は、撮像部、信号処理部および記録処理部等の各機能部を有機的に制御する制御回路を有し、さらに各部の動作タイミングを規定するタイミング信号を生成するタイミング信号発生装置、いわゆるタイミングジェネレータを備えている。
【０００３】
このような信号発生装置として、たとえば、特開平10-257398 号公報には、出力パルスφをプログラマブルに設定可能な「固体撮像素子駆動タイミング信号発生装置」が開示されている。この信号発生装置は、クロックを分周する複数の分周器と、分周されてクロックを選択データに応じて選択するセレクタと、選択されたクロックを計数するカウンタと、カウンタの出力クロックをデコード値に応じてデコードするデコーダと、選択データとデコード値とを設定する制御手段とを含み、その段落0017に記載されているように、これら選択データとデコード値とをシリアルポート経由で設定されるものであった。
【０００４】
【発明が解決しようとする課題】
このように、信号発生装置に対するデータ設定を、シリアル系の設定手段にて行っていたので、その設定に多くの時間を要し、また、その設定時間のために、信号発生装置を搭載するシステム全体の動作が遅くなってしまうという問題があった。
【０００５】
最近では、各種の固体撮像素子が開発され、デジタルカメラに採用されているが、このようなカメラでは、多種多様な撮影機能を有している。たとえば、撮像素子を駆動するタイミングは、静止画像を得る場合と、動画像を得る場合とでは異なり、また、画素を間引きして読み出すように撮像素子を駆動する場合もある。したがって、それら駆動方法に応じたタイミング信号が必要となる。また、撮像素子にて得られた画像信号は、各種の信号処理を受けるが、アナログ信号に対するアナログ信号処理や、ディジタル変換処理、さらには各画素のディジタルデータを演算処理するディジタル信号処理などのような各種信号処理では、その処理タイミングを規定するための様々なタイミング信号が各部に供給される必要がある。
【０００６】
このため、このような多機能化に対応するためには、各種タイミングを規定するための多量のデータを信号発生装置に設定しなければならず、その情報量が増大し、設定時間も長時間化する。この結果、データ設定可能な信号発生装置を搭載するシステムでは、たとえば、データ設定を行う時間が必要となるので、たとえば、電源オン後の起動時間は、データ設定に多くの時間を費やしてしまい、システム全体の性能が劣化するという問題があった。
【０００７】
本発明はこのような従来技術の欠点を解消し、各種タイミング信号のもととなる複数の設定データを高速設定可能なタイミング信号発生装置およびその発生方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上述の課題を解決するために、設定情報に応じたタイミング信号を発生させるタイミング信号発生装置において、この装置は、タイミング信号を生成するための第１および第２の設定情報をそれぞれ出力する第１および第２の設定手段と、第１の設定手段から出力される第１の設定情報が入力され、第１の設定情報に応じた第１のタイミング信号を生成する生成手段と、第２の設定手段から出力される第２の設定情報を生成手段に設定するタイミングを規定する制御手段とを含み、生成手段は、制御手段にて規定されたタイミングにて転送される第２の設定情報を受けて、第２の設定情報に応じた第２のタイミング信号を生成することを特徴とする。
【０００９】
また、本発明は上述の課題を解決するために、設定情報に応じたタイミング信号を発生させるタイミング信号発生装置において、この装置は、タイミング信号を生成するための第１および第２の設定情報を出力する設定手段と、光学像に応じた画素信号を生成する撮像手段を駆動するタイミング信号を生成して出力する生成手段と、第２の設定情報を前記生成手段に設定するタイミングを規定する制御手段と、第１および第２の設定情報を生成手段に転送する転送手段であって、タイミング信号を撮像手段に転送する転送手段とを含み、設定手段は、転送手段における情報転送方向を制御し、生成手段は、設定手段から出力される第１の設定情報に応じた第１のタイミング信号を生成し、制御手段にて規定されたタイミングにて転送される第２の設定情報に応じた第２のタイミング信号を生成し、生成した第１および第２のタイミング信号を、転送手段を介して接続された撮像手段に供給することを特徴とする。
【００１０】
さらに、本発明は上述の課題を解決するために、設定情報に応じたタイミング信号を発生させるタイミング信号発生方法において、この方法は、タイミング信号を生成するための第１の設定情報を出力する第１の設定工程と、タイミング信号を生成するための第２の設定情報を出力する第２の設定工程と、第１の設定工程にて出力される第１の設定情報を受けて、第１の設定情報に応じた第１のタイミング信号を生成し、第２の設定工程にて出力される第２の設定情報を受けて、第２の設定情報に応じたタイミング信号を生成する生成工程と、生成工程にて生成されたタイミング信号を出力する出力工程とを含み、第１の設定工程は、タイミング信号を利用するシステムの起動時に第１の設定情報を出力することを特徴とする。
【００１１】
【発明の実施の形態】
次に添付図面を参照して本発明によるタイミング信号発生装置の実施例を詳細に説明する。なお、以下の説明において本発明に直接関係のない部分は、図示およびその説明を省略し、また、信号の参照符号はその現われる接続線の参照番号で表わす。
【００１２】
図１を参照するとデジタルカメラの主要部が示され、このカメラは、CCD 撮像素子もしくはCMOSイメージセンサを含む固体撮像装置100 を駆動するタイミング信号102 と、撮像装置100 から出力される画素信号104 を処理する処理回路106 における処理タイミングを規定するタイミング信号108 とを生成するタイミングパルス生成装置110 を有している。このタイミングパルス生成装置110 は、設定データに応じたタイミング信号を周期的に発生するタイミングパルス生成回路112 と、タイミング信号のタイミング、波形および繰り返しパターンを規定する設定データを生成回路112 に設定する複数のデータ設定回路114,116,118 ・・・とを含む。タイミングパルス生成回路112 は、データ設定回路114,116,118 からそれぞれ供給される設定データに応じたタイミング信号を、制御回路130 から供給される制御信号132 に応動して生成する。概念的に示した接続線134 は本カメラの各部に接続され、制御回路130 は、本カメラの動作モードを制御する機能と、設定データを生成回路112 に設定するタイミングを決定する機能とを有する。
【００１３】
本実施例におけるデータ設定回路Ａ 114は、動画像を撮影する撮影モードに応じた複数のタイミング信号を生成するための複数の設定データを生成回路112 に供給し、データ設定回路Ｂ 116は、静止画像を撮影する撮影モードに応じた複数のタイミング信号を生成するための複数の設定データを生成回路112 に供給する。さらに、データ設定回路Ｃ 118は、カメラにて記録した画像情報を再生する再生モードにて必要とされる各種タイミング信号を生成するための複数の設定データを生成回路112 に供給する。
【００１４】
本実施例では、タイミング信号102 は、撮像装置100 の受光部にて生成される電荷を転送路にシフトするシフトパルスや、垂直および水平電荷転送路を駆動する電荷転送パルス、転送路における電荷を掃き出す掃出信号、転送された電荷を電気信号として読み出す読出信号、さらには読み出された画素信号を相関二重サンプリングするためのフィードスルークランプパルスおよび信号出力クランプパルス等の各種タイミング波形の信号を含む。これらタイミング信号は、撮影モードに応じて異なるパターンのタイミング波形に変化することにより、撮像装置100 は、動画撮影および静止画撮影に応じた画素信号をその出力104 に出力する。たとえば、静止画撮影を行う場合、これら駆動信号によって、自動露出設定される露出値に応じた露光時間にて電荷を生成する電子シャッタ機能などが実現される。
【００１５】
固体撮像装置100 の出力104 は処理回路106 に接続され、処理回路106 は、入力104 に表れる画素信号をタイミング信号108 に応じたタイミングにて処理して、圧縮符号化された画像データを出力120 に出力する。処理回路106 は、画素信号の所定レベルをクランプするクランプ回路と、画素信号をディジタル値に画素クロックに応じたタイミングにて変換する変換回路と、撮像素子のカラーフィルタ配列に応じて画素信号の各色成分を分離する色分離回路と、各色成分の画素値から輝度および色差にて表されるYCデータを生成するYC変換回路と、YCデータを圧縮符号化する圧縮符号化回路とを含む。タイミング信号108 は、これら処理を行うためのクランプパルス、画素クロック、色分離パルスおよびサンプル・ホールド信号、さらには符号化処理タイミングを制御するための制御信号等のタイミング信号を含む。なお、実施例において図の簡略化のためにこれら複数の信号出力線をそれぞれ１つの接続線102,108 にて示している。
【００１６】
処理回路106 の出力120 は、たとえば、不図示の表示装置や、画像データを情報記録媒体に記録する記録再生装置等の出力装置に接続され、画像データは所望の出力形態にて表示、記録および伝送される。また、情報記録媒体に記録された画像データは、再生モードにて処理回路106 に読み出され、処理回路106 にて伸張および復号処理を受けて画像メモリに格納される。その後、画像情報の出力設定に応じて、動画像もしくは静止画像が表示装置に表示され、また、所望の装置に転送される。このとき、タイミングパルス生成装置110 では、データ設定回路Ｃ 118から生成回路112 に設定データが供給されることにより、生成回路112 は画像再生のための各種処理タイミングを規定するタイミング信号を生成する。たとえば、再生モードにおけるタイミングパルス生成装置110 は、伸張復号処理に必要なタイミング信号や、画像をズーム表示する際に画像メモリ記憶制御を行うためのタイミング信号等を生成する。
【００１７】
このように本実施例では、機能の異なるタイミング信号を生成するために必要な設定データをタイミングパルス生成回路112 に供給するデータ設定回路を複数有しているので、たとえば、動作モードに応じたデータ設定を行うことができ、機能の異なる各種タイミング信号を複数生成させることができる。
【００１８】
したがって、カメラ等に電源を投入した際、たとえば、撮像機能を優先してカメラを立ち上げる場合には、撮像画像をモニタ表示するための駆動信号やタイミング信号を生成するための設定データを生成装置110 内に設定することにより、電源オン後にカメラに最低限必要なタイミング信号を各部に供給してカメラを迅速に起動させ、モニタ表示される映像を確認してフレーミングを行うことができる。また、撮像画像をモニタ表示せずに静止画撮像を行うモード動作が設定され得ている場合には、そのカメラの起動時に、シャッタレリーズに応動して静止画撮影を行わせるタイミング信号102 およびタイミング信号108 を生成するための設定データを生成装置110 内にて設定して、電源をオン状態に操作してから撮影可能となるまでの時間を短縮化することができる。こうして撮影し、処理回路106 の画像メモリに格納した画像データを処理する場合、さらに必要なタイミングパルスおよび制御信号を生成するための設定データを生成装置110 にて設定することにより、画像メモリの格納画像を、タイミング信号に応じて処理して情報記録媒体等に記録することができる。
【００１９】
以上は、機能の異なる設定データをそれぞれ出力するデータ設定回路を複数有する構成について説明したが、さらに、複数のデータ設定方法により、各種タイミング信号を生成する実施例について以下に説明する。図２を参照すると、本実施例におけるタイミング信号発生装置200 が示されている。
【００２０】
このタイミング信号発生装置200 は、入力される設定データに応じたタイミング信号を生成するタイミングパルス生成回路210 と、タイミング信号を生成するための設定データを生成回路210 に供給するシリアル設定回路220 とを含み、シリアル設定回路220 は、設定データを３線の接続線222 を介して生成回路210 にシリアル転送する。
【００２１】
また、タイミング信号発生装置200 は、タイミングパルス生成回路210 に内蔵されているタイミング信号データを切り換えるデータ設定切替回路230 を備え、切替回路230 の切替制御に応じてタイミング信号を切り換える機能を有する。本実施例におけるデータ設定切替回路230 は、入力端子232 を基準電位に接地するか否かを選択するスイッチにより、入力端子232 の電位を変化させて、生成回路210 にて生成されるタイミング信号を切り換える。なお、入力端子232 を所定値、たとえば電源電圧にプルアップすることにより機能を選択してもよい。
【００２２】
さらに、タイミング信号発生装置200 は、さらに、バスライン設定回路240 を備え、バスライン設定回路240 は、設定データをパラレルバス250 を介して生成回路210 に転送する。バスライン設定回路240 は、シリアル設定回路220 によるデータ設定よりも高速なデータ設定を行うことができ、たとえば、タイミング信号の基本パターンを表す大量の設定データを生成回路210 に出力する。この設定データは、本実施例の場合、カメラ等の一連の動作途中でタイミング変更を行わないような設定データである。バスライン設定回路240 の出力はバス250 を介してタイミング信号生成回路210 に接続されている。
【００２３】
逆に、シリアル設定を行う際には、少量の設定データを、短時間にて設定する。これにより、タイミングパルス信号生成装置200 が搭載されるカメラ等のシステムの動作中にタイミング信号を変更し、変更されたタイミング信号に応じた動作を行わせることができる。このように本実施例では、システム動作中のタイミング変更をシリアル設定回路220 による設定データ変更処理によって行い、バスライン設定回路240 は、システム動作中のタイミング変更を行わないタイミングパルス信号の設定データを高速転送するように構成されている。したがって、カメラ等のシステム起動時には、パラレルバスを利用したデータ設定を行い、また、システムの動作モード変更時等の場合に、シリアルラインを使用したデータ設定を行って、モード変更に応じた動作を行うためのタイミング信号が得られる。また、このようなパラレル設定およびシリアル設定は、本装置200 が搭載されるたとえばカメラ等のシステムを制御する制御回路260 によって制御線262 および264 を介して行うことができ、制御回路260 は、その設定タイミングを制御することができる。
【００２４】
次に、図３を参照して他の実施例を説明する。本実施例におけるカメラ300 は、撮像素子を有する固体撮像装置310 と、固体撮像装置310 の出力信号を処理する処理回路320 と、これら固体撮像装置310 および処理回路320 に供給する各種のタイミング信号を生成するタイミングパルス生成装置330 と、制御回路370 とを含み、タイミングパルス生成装置330 は、タイミングパルス生成回路332 と、タイミング信号を生成するための設定データを生成回路332 に供給する設定データ出力回路334 とを含み、タイミングパルス生成装置330 は、制御回路370 の制御の下に各種タイミング信号を生成する。
【００２５】
固体撮像装置310 および処理回路320 は、それぞれ、図１に示した実施例における固体撮像装置100 および処理回路106 と同様の構成でよく、さらに以下の特徴的な機能構成を有している。本実施例における撮像装置310 は、基本的には、タイミングパルス生成回路332 の出力が接続された入力350 に表れるタイミングパルス等の駆動信号に応動して、撮像素子や相関二重サンプリング回路が駆動される。固体撮像装置310 は、設定データ出力回路334 から出力される入力イネーブル信号（ローアクティブ）が入力352 に供給されている場合に、入力350 を有効化して、駆動信号350 に応じた動作を行い、逆に入力イネーブル信号352 がイナクティブ（ハイレベル）の場合には、その入力350 に供給される信号を無効化し、さらに撮像素子および各回路の動作をフリーズ状態に制御する。
【００２６】
一方、このような駆動信号を生成するタイミングパルス生成回路332 は、設定データ出力回路334 が接続される入力354 に転送方向切替信号(DIR) を入力し、この信号が”出力”を示す場合には、固体撮像装置310 を駆動する際に、生成した駆動信号を出力350 から出力する。また、転送方向切替信号354 が”入力”を示す場合にはタイミングパルス生成回路332 は、駆動信号を生成せずに、入力350 に表れる信号を入力する。このとき、設定データ出力回路334 はタイミング信号を生成するための設定データを出力350 に出力することにより、設定データが生成回路332 に入力される。このように、本実施例におけるタイミングパルス生成回路332 は、駆動信号を出力する出力端子を、切替信号354 に応じて、設定データを入力する入力端子に変更する入出力切替回路を有する。
【００２７】
設定データを出力する設定データ出力回路334 は、図１に示したデータ設定回路114 〜118 および図２に示したシリアル設定回路220 等と同様の構成でよく、さらに以下の機能構成を有している。本実施例における設定データ出力回路334 は、図４に示すように、固体撮像装置310 を駆動するタイミングでは、”出力”を指示する転送方向切替信号を出力354 に出力するとともに、設定データ出力回路334 の出力350 をハイインピーダンス状態（Hi-Z）に制御する。また、設定データ出力回路334 は、設定データを生成回路332 に供給する際には、入力イネーブル信号352 を無効つまりハイレベルにして、固体撮像装置310 の動作をフリーズ状態に制御する。次いで、設定データ出力回路334 は、”入力”を指示する転送方向切替信号354 を生成回路332 に出力して接続線350 の情報転送方向を制御するとともに、出力350 のハイインピーダンス状態を解除し、それから設定データを出力350 に出力する。こうして、複数の設定データがタイミングパルス生成回路332 に入力されると、各種のタイミングパルスが設定データに基づいて生成される。
【００２８】
なお、この実施例では、タイミングパルス生成回路332 と固体撮像装置310 とを接続する接続線350 を、駆動信号と設定データとを兼用して転送可能に使用したが、そのほか、生成回路332 から出力される各種タイミング信号を処理回路320 に供給する接続線360 を用いて、設定データ出力回路334 から出力される設定データを生成回路332 に供給するようにしてもよい。また、このような設定データ出力回路334 を複数備えてもよい。
【００２９】
このように本実施例では、タイミング信号が出力される出力線を利用して、設定データをタイミングパルス生成回路332 に転送し、データ設定を行うことができる。この結果、データ設定のためだけの接続線および端子数を削減することができる。
【００３０】
次に、図５に示す実施例では、アナログ信号をディジタル値に変換するアナログ・ディジタル変換回路(ADC) 500 の出力バス502 を、データ設定の際に兼用して使用するカメラの構成例である。このカメラは、固体撮像装置504 から出力される画素信号をアナログ処理回路506 にて処理し、処理された画像信号をＡＤＣ 500にてディジタル画像データに変換してバス502 に出力する構成である。固体撮像装置504 、アナログ処理回路506 およびＡＤＣ 500は、タイミングパルス生成回路508 から、それぞれ供給される各種のタイミング信号に応動して駆動される。
【００３１】
ＡＤＣ 500の出力バス502 は、スイッチ回路510 に接続されており、画像データをディジタル信号処理回路512 に出力する際には、スイッチ回路510 は、入力514 に入力される切替信号(DIR) 514 に従って、バス502 とバス516 とを接続する。この結果、ＡＤＣ 500にて変換された画像データがスイッチ回路510 を介してディジタル信号処理回路512 に入力される。
【００３２】
ディジタル処理回路512 は、入力516 に表れる画像データを処理する画像処理回路であり、処理した画像データを出力518 に出力する。本実施例におけるディジタル処理回路512 は、タイミングパルス生成装置508 に供給する設定データを出力する設定回路520 を含む。
【００３３】
設定回路520 は、各種タイミングパルスを生成するための設定データを複数有し、タイミングパルス生成回路508 に対しデータ設定を行う際に、図６に示すように切替信号514 を出力する。スイッチ回路510 はこの切替信号514 が供給されると、バス502 を切り離し、バス516 とバス522 とを接続する。この結果、タイミングパルス生成回路508 とディジタル信号処理回路512 とが接続され、設定回路520 に記憶保持された設定データがスイッチ回路510 を介してタイミングパルス生成回路508 に供給される。
【００３４】
本実施例ではさらに、参照符号530 にて示すように、アナログ処理回路506 、ＡＤＣ 500、タイミングパルス生成回路508 およびスイッチ回路510 を、たとえば１チップ状態、もしくはさらに高密度実装したマルチチップモジュール構成の一体化された集積装置530 として形成している。この場合、固体撮像装置504 をパッケージもしくはモジュールに含む構成としてもよい。このため、集積装置530 およびディジタル信号処理回路512 間は、バス516 にて接続され、設定回路520 からの設定データをこのバス516 を使用して転送することができ、そのデータ転送を切り換える切替信号を転送する接続線514 を集積装置530 に接続することで、実装配線が少ないシステム構成とすることができる。また、本実施例では、パラレル形式の設定データをタイミングパルス生成回路508 に供給することができるので、シリアル転送の場合よりも多量の設定データを転送することができる。
【００３５】
また、各部を制御する制御回路540 は、本カメラの動作を規定する制御信号542 を各部に供給するとともに、カメラの動作に応じたタイミングにて、設定データを設定回路520 から出力させる。
【００３６】
なお、本実施例における設定回路520 は、信号処理回路512 に含まれる構成としたが、これに限らず、設定回路520 は、バス516 に接続される他の回路、たとえば、制御回路540 の一機能として搭載されていてもよい。
【００３７】
本実施例においても、他の実施例と同様に、カメラの電源投入直後には、多量のデータ設定を行って、その後、カメラの動作切替えが発生した場合に、それに必要な設定データをタイミングパルス生成回路508 に設定することができる。たとえば図７に示すように、タイミングパルス生成回路508 には、多量の設定データ700 が高速に設定される。その後カメラの動作状態に応じて、たとえば、制御回路540 により動作モードの変更が行われて、必要な設定データが発生した場合には、その動作切替などの際に所望の設定データ702 を生成回路508 に転送する。このとき設定するデータは、電源投入時に比べて少ないデータ量で済むので、状況に応じてシリアル転送方式を併用して低速に設定してもよい。したがって、上記各実施例では、電源立ち上げ当初にすべての設定データを生成回路508 に転送する必要がなく、その分、立ち上げ時に転送する設定データを削減することができる。これはとくに、電源オン後すぐに撮影したい場合などに、撮像のために必要なタイミング信号を生成するための設定データを転送するだけでよく、カメラの起動時間が短縮化されるから、撮影チャンスを生かすことができる。その後の信号処理や、モード変更に応じて必要となるタイミング信号については、対応する設定データを後から生成回路508 に設定することができる。
【００３８】
次に、タイミングパルスを生成するための設定データを高速もしくは低速で設定する一構成例を図８を参照して説明する。同図には、被写界を撮像してその被写界像に応じた画像データを出力する撮像部800 と、その画像データを処理する信号処理回路802 とを備え、その処理結果の画像をLCD 804 にモニタ表示し、また、画像データをメモリカード806 等の情報記録媒体に圧縮符号化して記録するディジタルカメラが示されている。
【００３９】
本実施例におけるカメラは、撮像部800 を駆動するタイミング信号を生成するタイミングジェネレータ(TG) 810を備え、タイミングジェネレータ810 は、制御回路(CPU)820からシリアルバス830 を介して高速に転送される設定データに基づいて、各種タイミング信号を生成する。シリアルバス830 は、撮像部800 、信号処理回路802 、タイミングジェネレータ810 および制御回路820 を接続する。制御回路820 から選択信号が供給された回路は、シリアルバス830 を介して転送されるデータを入力する。
【００４０】
本実施例における制御回路820 は、タイミングジェネレータ810 にて生成されるタイミング信号のタイミング、波形および繰り返しパターンを定義する設定データを、シリアルバス830 に高速出力する高速転送モードを有する。制御回路820 は、電源立ち上げ後の起動時に、設定データを転送する転送先のタイミングジェネレータ810 に対し、選択信号を供給するとともに高速転送モードを設定して、設定データを出力830 に出力する。この高速転送モードではさらに制御回路820 は、撮像部800 に対して選択信号を送出するともに、撮像部800 に備えられるＣＣＤ 840およびＣＤＳ・ＧＣＡ 846等のアナログ回路にアナログ電圧を供給するための電圧値を表す設定データを出力830 に出力する機能を有する。なお、この設定データは、タイミングジェネレータ810 から撮像部800 に供給してもよい。また、制御回路820 は、カメラが起動されて通常の動作モードに移行すると、タイミングジェネレータ810 や他の回路を制御する制御信号をシリアルバス830 に低速出力する低速転送モードを有する。制御回路820 は、カメラの撮影モードや再生モード等の動作モードを設定し、動作モードに応じた設定データをタイミングジェネレータ810 に設定し、設定した動作モードに応じた撮像処理、信号処理および記録再生処理を、タイミングジェネレータ810 にて生成されるタイミング信号に基づいて各部に行わせる。
【００４１】
撮像部800 の撮像素子(CCD)840は、入力842 および844 に供給されるタイミングパルス、バイアス等の制御電圧に応動して駆動され、撮像面に結像される光学像に応じた画素信号をＣＤＳ・ＧＣＡ 846に出力する２次元イメージセンサである。ＣＤＳ・ＧＣＡ 846は、入力848 に入力されるタイミングパルスと、入力850 に印加される制御電圧に応動して、ＣＣＤ 840の出力信号を相関二重サンプリングし、サンプリングされた画素信号を利得可変に増幅する。ＣＤＳ・ＧＣＡ 846の出力はＡＤＣ 852に接続され、ＡＤＣ 852に入力された画素信号は、ＡＤＣ 852にてディジタル値の画像データに変換される。ＡＤＣ 852は、変換処理後のデジタル画像データを信号処理回路802 が接続された出力854 に出力する。
【００４２】
ディジタルアナログ変換回路(DAC)856は、シリアルバス830 を介して転送される設定データを入力し、データに応じたアナログ電圧をその出力に生成する変換回路である。ＤＡＣ 856は、シリアルバス830 を介して入力される設定データを入力し、データに応じたアナログ電圧をその出力に生成する変換回路である。ＤＡＣ 856の第１の出力は増幅器858 に接続され、増幅器858 は、その印加電圧を所定の増幅率にて増幅する。増幅器858 の出力844 はＣＣＤ 840に接続されて、ＣＣＤ 840にOFD 電圧（オーバーフロードレイン電圧）およびPG電圧（プリチャージドレインバイアス電圧）等の各種制御電圧を印加する。また、ＤＡＣ 856の出力850 はＣＤＳ・ＧＣＡ 846に接続され、ＤＡＣ 856は、設定データに応じた制御電圧をＣＤＳ・ＧＣＡ 846に印加する。
【００４３】
信号処理回路802 は、入力860 に入力される制御回路820 からの制御信号およびシリアルバス830 を介して入力されるタイミング信号に応動して、入力854 に入力される画像データを所定形式の画像データに信号処理するディジタル信号処理回路である。信号処理回路802 は、図５に示した信号処理回路512 の機能構成に加えて、制御回路820 から選択信号が供給されると、シリアルバス830 に表れるタイミング信号や制御信号を入力する機能を有する。信号処理回路802 は、制御部820 にて生成される制御信号を入力860 に入力して、制御信号に応じた動作モードにて、メモリ870 を利用して画像データを演算処理して表示データおよび記録用データを作成する。信号処理回路802 にて処理された表示データはその出力864 に接続された液晶ディスプレイ(LCD)804に供給されて、表示データに応じた映像がそのパネルに表示される。また、信号処理回路802 にて処理された記録用データは、その出力866 に接続されるメモリカード806 に出力されて、記録用データはその所定の記録領域に書き込まれる。
【００４４】
タイミングジェネレータ810 は、制御回路820 および信号処理回路802 より与えられる設定データに応じたタイミング信号を生成するタイミング信号発生回路であり、生成したタイミング信号を出力842 および848 に出力する。また、タイミングジェネレータ810 は、信号処理回路802 にて必要とされる画素クロック等のタイミング信号を生成して、生成したタイミング信号をシリアルバス830 を介して信号処理回路802 に供給する。本実施例におけるタイミングジェネレータ810 は、カメラの起動時に設定データが高速転送モードにて転送され、設定データを格納し、入力データに応じたタイミングおよび波形のタイミング信号を生成する。また、タイミングジェネレータ810 は、制御回路820 によって規定されるカメラの動作モード切替時には、低速転送モードにて転送されて供給される設定データを格納し、変更後の動作モードに応じたタイミング信号を、新たに入力された設定データに基づいて生成する。このようにシリアルバス830 は、高速度転送モードおよび低速度転送モードの少なくとも２種類のモードにて情報が転送される。なお、低速度の転送モードにおける情報転送速度は、その転送先回路の情報受信能力が他の回路に比べて最も遅い回路に対する転送速度に合わせられるとよい。
【００４５】
このタイミングジェネレータ810 の内部構成例を図９に示すと、ジェネレータ810 は、シリアルバス830 を接続するシリアルインタフェース回路900 を備え、制御回路820 より、ジェネレータ810 を選択する選択信号が与えられると、シリアルバス830 に表れる設定データを入力し、設定データに応じた情報をメモリ902 およびレジスタ904 に出力する。
【００４６】
メモリ902 は、設定データ内容のタイミング信号を生成するための波形およびタイミングを表すタイミング情報を格納し、レジスタ904 は、たとえばタイミング信号の繰り返しパターンを表す情報を格納する。これら情報はパルス発生回路906 に供給され、パルス発生回路906 は、供給されるタイミング情報および繰り返しパターンをカウンタにて計数して、その計数タイミングに応じた信号パルスを生成する。タイミングジェネレータ810 は、こうして生成したタイミング信号を撮像部800 および信号処理回路802 に出力する。また、メモリ902 には撮像部800 にて使用されるアナログ電圧値が格納され、これら電圧値を表すデータはシリアルインタフェース回路900 からシリアルバス830 を介して撮像部800 に与えられる。この結果、撮像部800 では、制御電圧値がセットされて、アナログ駆動されるＣＣＤ 840およびＣＤＳ・ＧＣＡ 846に駆動電圧が印加される。
【００４７】
なお、このようなタイミングパルスの発生機構については、たとえば、本願出願人による係属中の特許出願、特願平11-83514号の明細書に記載の構成を採用してよい。具体的には、たとえば、水平同期信号に同期してリセットされるとともに基準クロックをカウントする水平カウンタと、各タイミングパルスを生成するために使用するパターンデータであって、一水平走査期間の最初に発生させる１周期分のタイミングパルスを示すデータと、このタイミングパルスの１水平走査期間内の繰り返し数とを示すパターンデータを記憶する記憶回路と、記憶回路から所要のタイミングパルスに対応するパターンデータを読み出し、このパターンデータを水平レジスタにセットする設定回路と、水平カウンタのカウント値および水平レジスタにセットされたパターンデータに基づいてタイミングパルスを生成して出力するタイミングパルス生成回路とを備える構成でよい。
【００４８】
以上説明したように、上記各実施例では、タイミングパルスが搭載されるカメラ等のシステムにおいて、その電源立ち上げ時等の特定の少数タイミングにて、タイミング信号を生成するための元データである設定データを高速に設定することができるので、その設定時間が短縮化され、また多量のデータを設定することができる。このとき、設定データは、システムのタイミング変更を行わないタイミング信号を表す情報であるとよい。また、システムのタイミング変更を行う必要があるときには、制御回路からの制御に応じてシステムの動作モードが切り替えられる時などに、さらに設定データをタイミングパルス生成回路に転送し設定することができる。この場合、システムの起動時に比べて少量の設定データでよい。また、設定データを転送するバスを、たとえば画像データが転送されるバスと共用するように構成する場合には、タイミングパルス生成回路が搭載されるシステムの小型化が実現される。
【００４９】
このようにタイミングパルス生成回路およびタイミングジェネレータに設定される設定データは、その機能および必要性に応じて、所望のときに設定可能であるので、システムの起動時には最低限の設定データを設定することができ、その分、起動時間が短縮されるとともに、複雑なタイミングを表すタイミング信号を設定することができる。なお、設定データは、カメラ等のシステムの動作モード切替時に限らず、信号処理回路にて連続フレームの動画像信号を処理している際に、そのブランキング期間の際に設定することができ、また、撮像素子における露光時間や非有効画素処理するタイミングなどにてタイミング信号生成回路に設定することができる。また、このような設定タイミングを、システムを制御する制御回路によって規定することができる。
【００５０】
また、設定データを高速転送する第１のバスと低速転送する第２のバスとを設ける場合には、設定データを設定内容に応じて高速転送し、また、その高速転送を行う間、他の設定データを他の回路に低速転送することができる。したがって、電源立ち上げ時において、設定データを高速設定するとともに、第２のバスを用いて他の回路を制御することができる。
【００５１】
【発明の効果】
このように本発明によれば、タイミング信号を生成するための設定データを設定手段を複数備えてデータ設定を行うことにより、とくにシステム起動時におけるデータ設定時間を短縮化することができ、その際、設定データの転送経路を選択することにより高速なデータ設定を行って起動時間をさらに短縮化することができる。また、複数の設定手段のうちいずれかの設定手段により、制御手段によって規定される所定のタイミングにてデータ設定を行うことができるから、起動時にこのような設定データを設定する必要がなく、システムの動作に応じてデータ設定を任意のタイミングにて行うことができる。
【００５２】
したがって、起動時には設定データを高速設定し、システム動作時にはその動作の合間にて設定データを低速設定することが複数の設定手段を用いてそれぞれ行うことができるから、起動時間の短縮化が可能となり、また、システムの様々の動作パターンに対応する設定データを時間的に分散して適切に設定することができる。
【図面の簡単な説明】
【図１】本発明が適用されたタイミング信号発生装置の構成例を概念的に示す実施例のブロック図である。
【図２】タイミング信号発生装置の他の構成例を示すブロック図である。
【図３】タイミング信号発生装置の他の構成例を示すブロック図である。
【図４】図３に示した実施例における動作を示すタイミングチャートである。
【図５】タイミング信号発生装置の他の構成例を示すブロック図である。
【図６】図５に示した実施例における動作を示すタイミングチャートである。
【図７】図５に示した実施例におけるデータ設定タイミングの一例を示すタイミングチャートである。
【図８】タイミング信号発生装置を備えるディジタルカメラの構成例を示すブロック図である。
【図９】図８に示した実施例におけるタイミングジェネレータの構成例を示すブロック図である。
【符号の説明】
100 固体撮像装置
106 処理回路
110 タイミングパルス生成装置
112 タイミングパルス生成回路
114 データ設定回路Ａ
116 データ設定回路Ｂ
118 データ設定回路Ｃ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a timing signal generator and a generation method thereof that generate a plurality of types of timing signals. For example, a drive control signal for driving a solid-state imaging device, a timing signal used in a signal processing circuit, The present invention relates to a timing signal generating apparatus that generates a timing signal such as a control signal for periodically controlling each circuit, and a generation method thereof.
[0002]
[Prior art]
2. Description of the Related Art In recent years, there has been known an imaging device that processes an image signal corresponding to an object scene image received by a solid-state imaging device, and records the processed image signal on an information recording medium or transmits it to another device. . Such an apparatus has a control circuit that organically controls each functional unit such as an imaging unit, a signal processing unit, and a recording processing unit, and further generates a timing signal that defines an operation timing of each unit. A so-called timing generator.
[0003]
As such a signal generator, for example, Japanese Patent Laid-Open No. 10-257398 discloses a “solid-state image sensor driving timing signal generator” capable of setting the output pulse φ in a programmable manner. The signal generator includes a plurality of frequency dividers that divide a clock, a selector that divides and selects a clock according to selection data, a counter that counts the selected clock, and an output clock of the counter that is decoded. A decoder for decoding according to the value, and control means for setting the selection data and the decoding value, and as described in paragraph 0017, the selection data and the decoding value are set via the serial port. It was a thing.
[0004]
[Problems to be solved by the invention]
As described above, since the data setting for the signal generator is performed by the serial setting means, the setting takes a lot of time, and the system in which the signal generator is mounted for the setting time. There was a problem that the whole operation became slow.
[0005]
Recently, various solid-state imaging devices have been developed and adopted in digital cameras, but such cameras have a wide variety of shooting functions. For example, the timing at which the image sensor is driven differs between when a still image is obtained and when a moving image is obtained, and there are also cases where the image sensor is driven so as to read out pixels. Therefore, a timing signal corresponding to these driving methods is required. The image signal obtained by the image sensor is subjected to various types of signal processing, such as analog signal processing for analog signals, digital conversion processing, and digital signal processing for computing digital data of each pixel. In various kinds of signal processing, various timing signals for defining the processing timing need to be supplied to each unit.
[0006]
For this reason, in order to cope with such multi-functionality, a large amount of data for defining various timings must be set in the signal generator, the amount of information increases, and the setting time is also long. Turn into. As a result, in a system equipped with a signal generator capable of setting data, for example, it takes time to perform data setting. For example, the startup time after power-on consumes a lot of time for data setting, There was a problem that the performance of the entire system deteriorated.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a timing signal generating apparatus and a method for generating a timing signal that can solve the above-described drawbacks of the prior art and can set a plurality of setting data as a basis for various timing signals at high speed.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides a timing signal generator for generating a timing signal according to setting information, which outputs first and second setting information for generating a timing signal, respectively. First and second setting means for generating, first setting information output from the first setting means, and generating means for generating a first timing signal corresponding to the first setting information; Control means for defining timing for setting the second setting information output from the second setting means in the generation means, wherein the generation means transfers the second setting transferred at the timing specified by the control means. The information processing apparatus receives the information and generates a second timing signal corresponding to the second setting information.
[0009]
According to another aspect of the present invention, there is provided a timing signal generator for generating a timing signal corresponding to setting information, wherein the apparatus includes first and second setting information for generating a timing signal. A setting means for outputting; a generating means for generating and outputting a timing signal for driving an imaging means for generating a pixel signal corresponding to an optical image; and a control for defining a timing for setting second setting information in the generating means And a transfer means for transferring the first and second setting information to the generation means, and a transfer means for transferring the timing signal to the imaging means. The setting means controls the information transfer direction in the transfer means. The generation unit generates a first timing signal corresponding to the first setting information output from the setting unit, and is transferred at a timing defined by the control unit. Generating a second timing signal corresponding to the setting information of the generated first and second timing signals, and supplying to the connected imaging means via the transfer means.
[0010]
Furthermore, in order to solve the above-described problem, the present invention provides a timing signal generation method for generating a timing signal according to setting information, wherein the method outputs first setting information for generating a timing signal. In response to the first setting step, the second setting step for outputting the second setting information for generating the timing signal, and the first setting information output in the first setting step, Generating a first timing signal corresponding to the setting information, receiving the second setting information output in the second setting step, and generating a timing signal corresponding to the second setting information; And an output step for outputting the timing signal generated in the generation step, wherein the first setting step outputs the first setting information when the system using the timing signal is activated.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of a timing signal generator according to the present invention will be described in detail with reference to the accompanying drawings. In the following description, portions that are not directly related to the present invention are not shown and described, and the reference numerals of the signals are represented by the reference numbers of the connecting lines that appear.
[0012]
Referring to FIG. 1, a main part of a digital camera is shown. This camera has a timing signal 102 for driving a solid-state image pickup device 100 including a CCD image pickup device or a CMOS image sensor, and a pixel signal 104 output from the image pickup device 100. There is a timing pulse generator 110 for generating a timing signal 108 for defining the processing timing in the processing circuit 106 for processing. The timing pulse generation device 110 includes a timing pulse generation circuit 112 that periodically generates a timing signal according to setting data, and a plurality of setting data that sets timing data, timing, waveform, and repetition pattern in the generation circuit 112. The data setting circuits 114, 116, 118,. The timing pulse generation circuit 112 generates a timing signal corresponding to the setting data supplied from the data setting circuits 114, 116, and 118 in response to the control signal 132 supplied from the control circuit 130. The connection line 134 conceptually shown is connected to each part of the camera, and the control circuit 130 has a function of controlling the operation mode of the camera and a function of determining the timing for setting the setting data in the generation circuit 112. .
[0013]
In this embodiment, the data setting circuit A 114 supplies a plurality of setting data for generating a plurality of timing signals corresponding to the shooting mode for capturing a moving image to the generation circuit 112, and the data setting circuit B 116 A plurality of setting data for generating a plurality of timing signals corresponding to a shooting mode for shooting an image is supplied to the generation circuit 112. Further, the data setting circuit C 118 supplies the generation circuit 112 with a plurality of setting data for generating various timing signals required in the reproduction mode for reproducing the image information recorded by the camera.
[0014]
In the present embodiment, the timing signal 102 represents a shift pulse that shifts the charge generated by the light receiving unit of the imaging device 100 to the transfer path, a charge transfer pulse that drives the vertical and horizontal charge transfer paths, and a charge in the transfer path. Sweep signals to be swept out, readout signals to read out transferred charges as electrical signals, and signals of various timing waveforms such as feed-through clamp pulses and signal output clamp pulses for correlated double sampling of the read pixel signals Including. These timing signals change into timing waveforms having different patterns depending on the shooting mode, whereby the imaging device 100 outputs pixel signals corresponding to moving image shooting and still image shooting to its output 104. For example, when a still image is taken, an electronic shutter function for generating charges with an exposure time corresponding to an exposure value set for automatic exposure is realized by these drive signals.
[0015]
The output 104 of the solid-state imaging device 100 is connected to a processing circuit 106, which processes the pixel signal appearing at the input 104 at a timing corresponding to the timing signal 108 and outputs compression-encoded image data 120. Output to. The processing circuit 106 includes a clamp circuit that clamps a predetermined level of the pixel signal, a conversion circuit that converts the pixel signal into a digital value at a timing corresponding to the pixel clock, and each color of the pixel signal according to the color filter array of the image sensor. It includes a color separation circuit that separates components, a YC conversion circuit that generates YC data represented by luminance and color difference from pixel values of each color component, and a compression coding circuit that compresses and encodes the YC data. The timing signal 108 includes a timing signal such as a clamp pulse, a pixel clock, a color separation pulse and a sample / hold signal for performing these processes, and a control signal for controlling the encoding process timing. In the embodiment, for simplification of the drawing, the plurality of signal output lines are shown by one connection line 102 and 108, respectively.
[0016]
The output 120 of the processing circuit 106 is connected to, for example, an output device such as a display device (not shown) or a recording / reproducing device that records image data on an information recording medium, and the image data is displayed, recorded, and output in a desired output form. Is transmitted. In addition, the image data recorded on the information recording medium is read to the processing circuit 106 in the reproduction mode, is subjected to expansion and decoding processing in the processing circuit 106, and is stored in the image memory. Thereafter, a moving image or a still image is displayed on the display device according to the output setting of the image information, and is transferred to a desired device. At this time, in the timing pulse generator 110, the setting data is supplied from the data setting circuit C 118 to the generating circuit 112, so that the generating circuit 112 generates timing signals that define various processing timings for image reproduction. For example, the timing pulse generation device 110 in the reproduction mode generates a timing signal necessary for decompression decoding processing, a timing signal for performing image memory storage control when zooming the image, and the like.
[0017]
As described above, the present embodiment has a plurality of data setting circuits that supply the setting data necessary for generating timing signals having different functions to the timing pulse generation circuit 112. Settings can be made and a plurality of various timing signals having different functions can be generated.
[0018]
Accordingly, when the camera is turned on, for example, when the camera is started with priority on the imaging function, the setting data for generating the drive signal and the timing signal for displaying the captured image on the monitor is generated. By setting it within 110, it is possible to supply a minimum necessary timing signal to each part after the power is turned on, to quickly start the camera, and to check the video displayed on the monitor to perform framing. In addition, when a mode operation for capturing a still image without displaying a captured image on a monitor can be set, a timing signal 102 and a timing for capturing a still image in response to a shutter release when the camera is activated. Setting data for generating the signal 108 can be set in the generation device 110 to shorten the time from when the power is turned on to when shooting is possible. In the case of processing the image data thus captured and stored in the image memory of the processing circuit 106, setting data for generating necessary timing pulses and control signals is further set by the generation device 110, so that the image memory can be stored. The image can be processed according to the timing signal and recorded on an information recording medium or the like.
[0019]
Although the above description has been given of the configuration having a plurality of data setting circuits that output setting data having different functions, an embodiment in which various timing signals are generated by a plurality of data setting methods will be described below. Referring to FIG. 2, a timing signal generator 200 in this embodiment is shown.
[0020]
The timing signal generator 200 includes a timing pulse generation circuit 210 that generates a timing signal according to input setting data, and a serial setting circuit 220 that supplies setting data for generating a timing signal to the generation circuit 210. In addition, the serial setting circuit 220 serially transfers the setting data to the generation circuit 210 via the three connection lines 222.
[0021]
The timing signal generation device 200 includes a data setting switching circuit 230 that switches timing signal data built in the timing pulse generation circuit 210, and has a function of switching timing signals in accordance with switching control of the switching circuit 230. The data setting switching circuit 230 in the present embodiment changes the potential of the input terminal 232 by a switch for selecting whether or not the input terminal 232 is grounded to the reference potential, and outputs the timing signal generated by the generation circuit 210. Switch. The function may be selected by pulling up the input terminal 232 to a predetermined value, for example, a power supply voltage.
[0022]
Further, the timing signal generator 200 further includes a bus line setting circuit 240, and the bus line setting circuit 240 transfers setting data to the generation circuit 210 via the parallel bus 250. The bus line setting circuit 240 can perform data setting faster than the data setting by the serial setting circuit 220. For example, the bus line setting circuit 240 outputs a large amount of setting data representing the basic pattern of the timing signal to the generation circuit 210. In the case of the present embodiment, this setting data is setting data that does not change the timing during a series of operations of the camera or the like. The output of the bus line setting circuit 240 is connected to the timing signal generation circuit 210 via the bus 250.
[0023]
Conversely, when performing serial setting, a small amount of setting data is set in a short time. As a result, the timing signal can be changed during the operation of a system such as a camera in which the timing pulse signal generation device 200 is mounted, and an operation corresponding to the changed timing signal can be performed. As described above, in this embodiment, the timing change during the system operation is performed by the setting data change processing by the serial setting circuit 220, and the bus line setting circuit 240 receives the setting data of the timing pulse signal that does not change the timing during the system operation. It is configured to transfer at high speed. Therefore, when a system such as a camera is started, data is set using the parallel bus, and when the system operation mode is changed, data is set using a serial line to perform operations according to the mode change. A timing signal to do is obtained. Such parallel setting and serial setting can be performed via the control lines 262 and 264 by the control circuit 260 that controls a system such as a camera on which the apparatus 200 is mounted. The setting timing can be controlled.
[0024]
Next, another embodiment will be described with reference to FIG. The camera 300 in this embodiment includes a solid-state imaging device 310 having an imaging element, a processing circuit 320 that processes an output signal of the solid-state imaging device 310, and various timing signals supplied to the solid-state imaging device 310 and the processing circuit 320. The timing pulse generator 330 includes a timing pulse generator 330 and a control circuit 370. The timing pulse generator 330 generates a timing pulse generator 332 and a setting data output circuit for supplying setting data for generating a timing signal to the generator 332. 334, and the timing pulse generator 330 generates various timing signals under the control of the control circuit 370.
[0025]
The solid-state imaging device 310 and the processing circuit 320 may have the same configuration as that of the solid-state imaging device 100 and the processing circuit 106 in the embodiment shown in FIG. 1, respectively, and further have the following characteristic functional configuration. The image pickup apparatus 310 in this embodiment basically drives the image pickup device and the correlated double sampling circuit in response to a drive signal such as a timing pulse appearing at the input 350 to which the output of the timing pulse generation circuit 332 is connected. Is done. When the input enable signal (low active) output from the setting data output circuit 334 is supplied to the input 352, the solid-state imaging device 310 enables the input 350 and performs an operation according to the drive signal 350. Conversely, when the input enable signal 352 is inactive (high level), the signal supplied to the input 350 is invalidated, and the operation of the image sensor and each circuit is controlled to be in a freeze state.
[0026]
On the other hand, the timing pulse generation circuit 332 for generating such a drive signal inputs a transfer direction switching signal (DIR) to the input 354 to which the setting data output circuit 334 is connected, and this signal indicates “output”. Outputs the generated drive signal from the output 350 when the solid-state imaging device 310 is driven. When the transfer direction switching signal 354 indicates “input”, the timing pulse generation circuit 332 inputs a signal appearing at the input 350 without generating a drive signal. At this time, the setting data output circuit 334 outputs setting data for generating a timing signal to the output 350 so that the setting data is input to the generation circuit 332. As described above, the timing pulse generation circuit 332 in this embodiment includes an input / output switching circuit that changes the output terminal that outputs the drive signal to the input terminal that inputs the setting data in accordance with the switching signal 354.
[0027]
The setting data output circuit 334 for outputting the setting data may have the same configuration as the data setting circuits 114 to 118 shown in FIG. 1 and the serial setting circuit 220 shown in FIG. 2, and further has the following functional configuration. Yes. As shown in FIG. 4, the setting data output circuit 334 in this embodiment outputs a transfer direction switching signal instructing “output” to the output 354 at the timing of driving the solid-state imaging device 310, and the setting data output circuit. The output 350 of 334 is controlled to a high impedance state (Hi-Z). In addition, when the setting data output circuit 334 supplies the setting data to the generation circuit 332, the input enable signal 352 is disabled, that is, high level, and controls the operation of the solid-state imaging device 310 to the freeze state. Next, the setting data output circuit 334 outputs a transfer direction switching signal 354 instructing “input” to the generation circuit 332 to control the information transfer direction of the connection line 350 and cancel the high impedance state of the output 350. The setting data is then output to output 350. In this way, when a plurality of setting data is input to the timing pulse generation circuit 332, various timing pulses are generated based on the setting data.
[0028]
In this embodiment, the connection line 350 that connects the timing pulse generation circuit 332 and the solid-state imaging device 310 is used so as to be able to transfer both the drive signal and the setting data, but in addition, the output from the generation circuit 332 The setting data output from the setting data output circuit 334 may be supplied to the generation circuit 332 using a connection line 360 that supplies various timing signals to the processing circuit 320. A plurality of such setting data output circuits 334 may be provided.
[0029]
As described above, in this embodiment, setting data can be transferred to the timing pulse generation circuit 332 by using an output line from which a timing signal is output, and data setting can be performed. As a result, the number of connection lines and terminals only for data setting can be reduced.
[0030]
Next, the embodiment shown in FIG. 5 is a configuration example of a camera in which an output bus 502 of an analog / digital conversion circuit (ADC) 500 that converts an analog signal into a digital value is also used for data setting. . This camera has a configuration in which a pixel signal output from the solid-state imaging device 504 is processed by an analog processing circuit 506, and the processed image signal is converted into digital image data by an ADC 500 and output to a bus 502. The solid-state imaging device 504, the analog processing circuit 506 and the ADC 500 are driven in response to various timing signals supplied from the timing pulse generation circuit 508.
[0031]
The output bus 502 of the ADC 500 is connected to the switch circuit 510, and when the image data is output to the digital signal processing circuit 512, the switch circuit 510 follows the switching signal (DIR) 514 input to the input 514. The bus 502 and the bus 516 are connected. As a result, the image data converted by the ADC 500 is input to the digital signal processing circuit 512 via the switch circuit 510.
[0032]
Digital processing circuit 512 is an image processing circuit that processes the image data appearing at input 516 and outputs the processed image data to output 518. The digital processing circuit 512 in this embodiment includes a setting circuit 520 that outputs setting data to be supplied to the timing pulse generator 508.
[0033]
The setting circuit 520 has a plurality of setting data for generating various timing pulses, and outputs a switching signal 514 as shown in FIG. 6 when setting data to the timing pulse generating circuit 508. When this switching signal 514 is supplied, the switch circuit 510 disconnects the bus 502 and connects the bus 516 and the bus 522. As a result, the timing pulse generation circuit 508 and the digital signal processing circuit 512 are connected, and the setting data stored and held in the setting circuit 520 is supplied to the timing pulse generation circuit 508 via the switch circuit 510.
[0034]
In this embodiment, as indicated by reference numeral 530, the analog processing circuit 506, the ADC 500, the timing pulse generation circuit 508, and the switch circuit 510 are, for example, in a one-chip state or in a multi-chip module configuration in which a higher density is mounted. The integrated integration device 530 is formed. In this case, the solid-state imaging device 504 may be included in a package or module. For this reason, the integrated device 530 and the digital signal processing circuit 512 are connected by a bus 516, and setting data from the setting circuit 520 can be transferred using the bus 516, and a switching signal for switching the data transfer. By connecting the connection line 514 for transferring the signal to the integrated device 530, a system configuration with less mounting wiring can be obtained. Further, in this embodiment, since setting data in parallel format can be supplied to the timing pulse generation circuit 508, a larger amount of setting data can be transferred than in the case of serial transfer.
[0035]
A control circuit 540 that controls each unit supplies a control signal 542 that defines the operation of the camera to each unit and outputs setting data from the setting circuit 520 at a timing according to the operation of the camera.
[0036]
Although the setting circuit 520 in this embodiment is included in the signal processing circuit 512, the setting circuit 520 is not limited to this, and the setting circuit 520 is one of other circuits connected to the bus 516, for example, the control circuit 540. It may be installed as a function.
[0037]
In this embodiment as well, as in the other embodiments, a large amount of data is set immediately after the camera is turned on, and when the camera operation is switched after that, the setting data necessary for that is sent to the timing pulse. The generation circuit 508 can be set. For example, as shown in FIG. 7, a large amount of setting data 700 is set in the timing pulse generation circuit 508 at high speed. Thereafter, for example, when the operation mode is changed by the control circuit 540 according to the operation state of the camera and necessary setting data is generated, the desired setting data 702 is generated when the operation is switched. Forward to 508. Since the data to be set at this time requires a smaller amount of data than when the power is turned on, it may be set at a low speed by using a serial transfer method depending on the situation. Therefore, in each of the above embodiments, it is not necessary to transfer all setting data to the generation circuit 508 at the beginning of power supply startup, and the setting data transferred at startup can be reduced accordingly. This is especially true when you want to take a picture immediately after the power is turned on. You only need to transfer the setting data to generate the timing signal required for imaging, and the startup time of the camera is shortened. Can be used. With respect to timing signals required in accordance with subsequent signal processing and mode change, corresponding setting data can be set in the generation circuit 508 later.
[0038]
Next, a configuration example for setting the setting data for generating the timing pulse at high speed or low speed will be described with reference to FIG. The figure includes an imaging unit 800 that images a scene and outputs image data corresponding to the scene image, and a signal processing circuit 802 that processes the image data. There is shown a digital camera that displays on a monitor on an LCD 804 and compresses and records image data on an information recording medium such as a memory card 806.
[0039]
The camera in this embodiment includes a timing generator (TG) 810 that generates a timing signal for driving the imaging unit 800, and the timing generator 810 is transferred from the control circuit (CPU) 820 via the serial bus 830 at high speed. Various timing signals are generated based on the setting data. The serial bus 830 connects the imaging unit 800, the signal processing circuit 802, the timing generator 810, and the control circuit 820. A circuit to which a selection signal is supplied from the control circuit 820 inputs data transferred via the serial bus 830.
[0040]
The control circuit 820 in this embodiment has a high-speed transfer mode in which setting data defining the timing, waveform, and repetition pattern of the timing signal generated by the timing generator 810 is output to the serial bus 830 at high speed. The control circuit 820 supplies a selection signal to the transfer destination timing generator 810 to which the setting data is transferred, sets the high-speed transfer mode, and outputs the setting data to the output 830 at the start-up after the power is turned on. In this high-speed transfer mode, the control circuit 820 further sends a selection signal to the imaging unit 800 and supplies an analog voltage to analog circuits such as the CCD 840 and CDS / GCA 846 provided in the imaging unit 800. It has a function of outputting setting data representing a value to the output 830. The setting data may be supplied from the timing generator 810 to the imaging unit 800. Further, the control circuit 820 has a low-speed transfer mode in which a control signal for controlling the timing generator 810 and other circuits is output to the serial bus 830 at a low speed when the camera is activated and shifts to a normal operation mode. The control circuit 820 sets an operation mode such as a camera shooting mode and a playback mode, sets setting data according to the operation mode in the timing generator 810, and performs imaging processing, signal processing, and recording / playback according to the set operation mode. Processing is performed by each unit based on the timing signal generated by the timing generator 810.
[0041]
The imaging device (CCD) 840 of the imaging unit 800 is driven in response to a control voltage such as a timing pulse and a bias supplied to the inputs 842 and 844, and outputs a pixel signal corresponding to an optical image formed on the imaging surface. This is a two-dimensional image sensor that outputs to a CDS / GCA 846. The CDS / GCA 846 performs correlated double sampling of the output signal of the CCD 840 in response to the timing pulse input to the input 848 and the control voltage applied to the input 850, and makes the sampled pixel signal variable in gain. Amplify. The output of the CDS / GCA 846 is connected to the ADC 852, and the pixel signal input to the ADC 852 is converted into digital image data by the ADC 852. The ADC 852 outputs the converted digital image data to the output 854 to which the signal processing circuit 802 is connected.
[0042]
A digital-analog conversion circuit (DAC) 856 is a conversion circuit that receives setting data transferred via the serial bus 830 and generates an analog voltage corresponding to the data at its output. The DAC 856 is a conversion circuit that receives setting data input via the serial bus 830 and generates an analog voltage corresponding to the data at its output. The first output of the DAC 856 is connected to the amplifier 858, and the amplifier 858 amplifies the applied voltage at a predetermined amplification factor. An output 844 of the amplifier 858 is connected to the CCD 840, and various control voltages such as an OFD voltage (overflow drain voltage) and a PG voltage (precharge drain bias voltage) are applied to the CCD 840. The output 850 of the DAC 856 is connected to the CDS / GCA 846, and the DAC 856 applies a control voltage corresponding to the setting data to the CDS / GCA 846.
[0043]
In response to the control signal from the control circuit 820 input to the input 860 and the timing signal input via the serial bus 830, the signal processing circuit 802 converts the image data input to the input 854 into image data of a predetermined format. A digital signal processing circuit for performing signal processing. In addition to the functional configuration of the signal processing circuit 512 shown in FIG. 5, the signal processing circuit 802 has a function of inputting a timing signal and a control signal appearing on the serial bus 830 when a selection signal is supplied from the control circuit 820. . The signal processing circuit 802 inputs the control signal generated by the control unit 820 to the input 860, and performs arithmetic processing on the image data using the memory 870 in the operation mode corresponding to the control signal, and displays the display data and Create data for recording. The display data processed in the signal processing circuit 802 is supplied to a liquid crystal display (LCD) 804 connected to the output 864, and an image corresponding to the display data is displayed on the panel. The recording data processed by the signal processing circuit 802 is output to a memory card 806 connected to the output 866, and the recording data is written in the predetermined recording area.
[0044]
The timing generator 810 is a timing signal generation circuit that generates a timing signal according to setting data given from the control circuit 820 and the signal processing circuit 802, and outputs the generated timing signal to outputs 842 and 848. The timing generator 810 generates a timing signal such as a pixel clock required by the signal processing circuit 802 and supplies the generated timing signal to the signal processing circuit 802 via the serial bus 830. In the present embodiment, the timing generator 810 transfers the setting data in the high-speed transfer mode when the camera is activated, stores the setting data, and generates a timing signal having a timing and waveform corresponding to the input data. Further, the timing generator 810 stores setting data transferred and supplied in the low-speed transfer mode when switching the camera operation mode defined by the control circuit 820, and outputs a timing signal corresponding to the changed operation mode. It is generated based on newly input setting data. In this manner, the serial bus 830 transfers information in at least two types of modes, a high speed transfer mode and a low speed transfer mode. Note that the information transfer rate in the low-speed transfer mode is preferably matched to the transfer rate for the circuit having the slowest information reception capability of the transfer destination circuit compared to other circuits.
[0045]
FIG. 9 shows an example of the internal configuration of the timing generator 810. The generator 810 includes a serial interface circuit 900 for connecting a serial bus 830. When a selection signal for selecting the generator 810 is given from the control circuit 820, Setting data appearing on the bus 830 is input and information corresponding to the setting data is output to the memory 902 and the register 904.
[0046]
The memory 902 stores a waveform for generating a timing signal having the contents of the setting data and timing information representing the timing, and the register 904 stores information representing a repetition pattern of the timing signal, for example. These pieces of information are supplied to the pulse generation circuit 906, and the pulse generation circuit 906 counts the supplied timing information and repetition pattern with a counter, and generates a signal pulse corresponding to the counting timing. The timing generator 810 outputs the timing signal thus generated to the imaging unit 800 and the signal processing circuit 802. The memory 902 stores analog voltage values used in the imaging unit 800, and data representing these voltage values is given from the serial interface circuit 900 to the imaging unit 800 via the serial bus 830. As a result, in the imaging unit 800, the control voltage value is set, and the drive voltage is applied to the analog-driven CCD 840 and the CDS / GCA 846.
[0047]
As a mechanism for generating such a timing pulse, for example, a configuration described in the specification of a pending patent application filed by the applicant of the present application, Japanese Patent Application No. 11-83514 may be adopted. Specifically, for example, a horizontal counter that is reset in synchronization with a horizontal synchronizing signal and counts a reference clock, and pattern data that is used to generate each timing pulse, are included at the beginning of one horizontal scanning period. A storage circuit for storing data indicating timing pulses for one cycle to be generated and pattern data indicating the number of repetitions of this timing pulse within one horizontal scanning period, and pattern data corresponding to a required timing pulse from the storage circuit A configuration may be provided that includes a setting circuit that reads and sets the pattern data in the horizontal register, and a timing pulse generation circuit that generates and outputs a timing pulse based on the count value of the horizontal counter and the pattern data set in the horizontal register. .
[0048]
As described above, in each of the above-described embodiments, in a system such as a camera equipped with a timing pulse, setting that is original data for generating a timing signal at a specific minor timing such as when the power is turned on. Since data can be set at high speed, the setting time is shortened and a large amount of data can be set. At this time, the setting data may be information representing a timing signal that does not change the system timing. Further, when it is necessary to change the timing of the system, the setting data can be further transferred to the timing pulse generation circuit and set when the operation mode of the system is switched according to the control from the control circuit. In this case, a small amount of setting data is sufficient compared to when the system is activated. Further, when the bus for transferring the setting data is configured so as to be shared with the bus for transferring the image data, for example, the system in which the timing pulse generation circuit is mounted can be downsized.
[0049]
Since the setting data set in the timing pulse generation circuit and the timing generator in this way can be set at a desired time according to the function and necessity thereof, the minimum setting data should be set at the time of starting the system. Accordingly, the start-up time can be shortened, and a timing signal representing a complicated timing can be set. The setting data can be set not only when the operation mode of the system such as the camera is switched, but also during the blanking period when the moving image signal of the continuous frame is processed in the signal processing circuit. In addition, the timing signal generation circuit can be set based on the exposure time in the image sensor or the timing of ineffective pixel processing. Further, such setting timing can be defined by a control circuit that controls the system.
[0050]
When a first bus that transfers setting data at a high speed and a second bus that transfers data at a low speed are provided, the setting data is transferred at a high speed in accordance with the setting contents. Setting data can be transferred to other circuits at low speed. Therefore, when the power is turned on, the setting data can be set at a high speed and other circuits can be controlled using the second bus.
[0051]
【The invention's effect】
As described above, according to the present invention, it is possible to shorten the data setting time especially at the time of starting the system by providing the setting data for setting the timing signal to generate a plurality of setting means. By selecting a setting data transfer path, high-speed data setting can be performed to further shorten the startup time. In addition, since any one of the plurality of setting means can set data at a predetermined timing defined by the control means, it is not necessary to set such setting data at the time of startup. The data can be set at an arbitrary timing according to the operation.
[0052]
Therefore, since the setting data can be set at high speed during startup and the setting data can be set at low speed during the operation of each system using multiple setting means, the startup time can be shortened. In addition, setting data corresponding to various operation patterns of the system can be appropriately set by being temporally dispersed.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment conceptually showing a configuration example of a timing signal generator to which the present invention is applied.
FIG. 2 is a block diagram showing another configuration example of the timing signal generator.
FIG. 3 is a block diagram showing another configuration example of the timing signal generator.
4 is a timing chart showing an operation in the embodiment shown in FIG. 3;
FIG. 5 is a block diagram showing another configuration example of the timing signal generator.
6 is a timing chart showing an operation in the embodiment shown in FIG.
7 is a timing chart showing an example of data setting timing in the embodiment shown in FIG.
FIG. 8 is a block diagram illustrating a configuration example of a digital camera including a timing signal generation device.
9 is a block diagram showing a configuration example of a timing generator in the embodiment shown in FIG.
[Explanation of symbols]
100 solid-state imaging device
106 Processing circuit
110 Timing pulse generator
112 Timing pulse generator
114 Data setting circuit A
116 Data setting circuit B
118 Data setting circuit C

Claims

In the timing signal generation device that generates the timing signal according to the setting information, the device includes:
First and second setting means for outputting first and second setting information for generating the timing signal, respectively;
Generation means for receiving first setting information output from the first setting means and generating a first timing signal corresponding to the first setting information;
Control means for defining timing for setting the second setting information output from the second setting means in the generating means ;
First transfer means for transferring first setting information to the generation means at a high speed;
Second transfer means for transferring the second setting information to the generation means at a lower speed than the first transfer means ,
The generation means receives second setting information transferred at a timing defined by the control means, generates a second timing signal corresponding to the second setting information ,
The first setting means outputs the first setting information to the generation means via the first transfer means,
The second setting means outputs the second setting information to the generation means via the second transfer means,
The timing signal generator according to claim 1, wherein the generation unit generates a timing signal according to the first or second setting information transferred via the first and second transfer units.

2. The timing signal generator according to claim 1, wherein the first setting means sets the first setting information in the generation means when a system in which the apparatus is mounted is activated.

2. The apparatus according to claim 1 , wherein the first transfer means is a parallel bus connected to the generation means, and the first setting means outputs the first setting information to the parallel bus . A timing signal generator.

4. The timing signal generator according to claim 3 , wherein the first transfer means is connected to an output bus of a conversion means for converting an analog signal into a digital value.

2. The timing signal generator according to claim 1 , wherein the second transfer means is a serial bus, and the second setting means outputs second setting information to the serial bus.

2. The apparatus according to claim 1, wherein the first setting means outputs first setting information representing a first timing signal that does not change the operation of a system in which the apparatus is mounted. Timing signal generator.

2. The apparatus according to claim 1, wherein the second setting means outputs second setting information representing a second timing signal for changing the operation of a system in which the apparatus is mounted. Timing signal generator.

In the timing signal generation device that generates the timing signal according to the setting information, the device includes:
Setting means for outputting first and second setting information for generating the timing signal;
Generating means for generating and outputting a timing signal for driving an imaging means for generating a pixel signal corresponding to the optical image;
And control means for defining a timing for setting the second setting information to said generating means,
Transfer means for transferring the first and second setting information to the generation means, including transfer means for transferring the timing signal to the imaging means,
The setting means controls an information transfer direction in the transfer means;
The generation unit generates a first timing signal corresponding to the first setting information output from the setting unit, and corresponds to the second setting information transferred at a timing defined by the control unit. Generating a second timing signal, and supplying the first and second timing signals to the imaging means connected via the transfer means.

9. The apparatus according to claim 8 , wherein the setting means controls the output of the setting means to a high impedance state when the generating means supplies the first and second timing signals to the imaging means. A timing signal generator characterized by the above.

9. The apparatus according to claim 8 , wherein, when outputting the first and second setting information, the setting means outputs a switching signal for switching the output of the generation means to input to the generation means. A timing signal generator.

11. The timing signal generator according to claim 10 , wherein the setting unit controls the imaging unit to a frozen state when outputting the first and second setting information.

The apparatus according to claim 8, wherein the setting means, timing signal generating apparatus characterized by setting the first setting information to the generation unit when the system starts said device is mounted.

9. The timing signal according to claim 8 , wherein the setting means outputs first setting information representing a first timing signal that does not change the operation of a system in which the apparatus is mounted. Generator.

9. The timing signal according to claim 8 , wherein the setting means outputs second setting information representing a second timing signal for changing the operation of a system in which the apparatus is mounted on the way. Generator.

In a timing signal generation method for generating a timing signal according to setting information, the method includes:
A first setting step for outputting first setting information for generating the timing signal;
A second setting step of outputting second setting information for generating the timing signal;
A generation step of receiving the first setting information, generating a first timing signal according to the first setting information, and receiving the second setting information, generating a timing signal according to the second setting information. When,
An output step of outputting the timing signal generated in the generation step,
The first setting step outputs the first setting information at a high speed when starting the system using the timing signal ,
The second setting step outputs the second setting information at a lower speed than the first setting information .

16. The method according to claim 15 , wherein the first setting step outputs first setting information representing a first timing signal that does not change the operation of the system.

16. The method according to claim 15 , wherein the second setting step outputs second setting information representing a second timing signal for changing the operation of the system in the middle.