JP2012015937A - フェライト・磁石素子、非可逆回路素子及びフェライト・磁石素子の製造方法 - Google Patents

Abstract

【課題】加工変質層の層厚を極力薄くして挿入損失の劣化を抑制することのできるフェライト・磁石素子、非可逆回路素子及びフェライト・磁石素子の製造方法を得る。
【解決手段】互いに電気的に絶縁状態で交差して配置された第１及び第２中心電極を有するフェライト３２と、該フェライト３２に直流磁界を印加するようにフェライト３２の両主面に接着剤４２を介して固着した一対の永久磁石４１とからなるフェライト・磁石素子。永久磁石４１はフェライト３２の主面と対向する面が研磨されており、かつ、該研磨面は加工変質層が０．１μｍ以下の厚みとされている。
【選択図】図１

Description

本発明は、フェライト・磁石素子、該素子を備えたアイソレータやサーキュレータなどの非可逆回路素子及びフェライト・磁石素子の製造方法に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

一般に、この種の非可逆回路素子では、中心電極が形成されたフェライトとそれに直流磁界を印加する永久磁石とからなるフェライト・磁石素子を備えている。特許文献１には、成形体の焼成時の温度管理を適切に行うことにより、磁束密度のばらつきの小さいフェライト系永久磁石を得る製造方法が記載されている。図９に示すように、この種の永久磁石４１はフェライト３２との固着面４１ａに磁場Ｇが発生するが、クラックなど微小な欠陥部分Ｋが発生していると、欠陥部分Ｋを通過する磁場Ｇ’に乱れが生じる。即ち、欠陥部分Ｋで磁場Ｇ’が局所的に弱くなり、これが非可逆回路素子の挿入損失の劣化につながっている。

従来、この種の永久磁石の表面は、研磨加工により表面粗さ（Ｒａ）を０．５μｍ程度まで研磨していたが、この程度の研磨では、表面に形成される加工変質層が５μｍほど残存し、磁場の乱れの原因となっていた。加工変質層とは、研磨加工により表面に生じた内部とは異なった層であって、結晶構造の破壊、乱れ、多結晶化、非結晶化などがあり、歪みや応力が残存する層をいう。

特開２００３−２３４２０５号公報

そこで、本発明の目的は、加工変質層の層厚を極力薄くして挿入損失の劣化を抑制することのできるフェライト・磁石素子、非可逆回路素子及びフェライト・磁石素子の製造方法を提供することにある。

本発明の第１の形態であるフェライト・磁石素子は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石と、を備えたフェライト・磁石素子において、
前記永久磁石は前記フェライトの主面と対向する面が研磨されており、かつ、該研磨面は加工変質層が０．１μｍ以下の厚みであること、
を特徴とする。

本発明の第２の形態である非可逆回路素子は、前記フェライト・磁石素子を備えたことを特徴とする。

また、本発明の第３の形態であるフェライト・磁石素子の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石と、を備えたフェライト・磁石素子の製造方法において、
前記フェライトの主面と対向する前記永久磁石の面を、＃８００、＃２０００、＃４０００、＃８０００の砥粒で順次研磨加工すること、
を特徴とする。

前記フェライト・磁石素子においては、永久磁石のフェライトの主面と対向する面を、その表面の加工変質層が０．１μｍ以下の厚みに研磨されているため、フェライトに印加される磁場の乱れがほとんど発生しなくなり、非可逆回路素子に組み込んだ場合、挿入損失の劣化が抑制される。

本発明によれば、加工変質層の層厚が薄いため、挿入損失の劣化を抑制できる。

一実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 前記フェライトの素体を示す斜視図である。 フェライト・磁石素子を示す分解斜視図である。 ２ポート型アイソレータの一回路例を示す等価回路図である。 永久磁石の表面粗さと加工変質層厚の関係を示すグラフである。 永久磁石の表面粗さと挿入損失の関係を示すグラフである。 永久磁石の加工変質層厚と挿入損失の関係を示すグラフである。 永久磁石の主面から発生する磁場を示す説明図である。

以下、本発明に係るフェライト・磁石素子、非可逆回路素子及びフェライト・磁石素子の製造方法の実施例について添付図面を参照して説明する。なお、各実施例において共通する部品、部分には同じ符号を付し、重複する説明は省略する。

（アイソレータの構成、図１〜図４参照）
一実施例である２ポート型アイソレータ１は、図１に示すように、集中定数型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、整合回路素子としてチップタイプのコンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２，Ｒと、平板状ヨーク１０と、接着剤層１５と、で構成されている。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに対向する平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

また、永久磁石４１はフェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着剤４２を介して接着され（図４参照）、フェライト・磁石素子３０を形成している。永久磁石４１の主面４１ａは前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面３２ａ，４１ａ、主面３２ｂ，４１ａどうしを対向させて配置されている。

第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の第１主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７（図３参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面３２ｃ，３２ｄには各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。

なお、フェライト３２を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるＰｄ，Ａｇ又はＰｄ／Ａｇを用いることになる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン・コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。また、各永久磁石４１の下面両端部には、ダミー電極が設けられていてもよい。

回路基板２０は、その表面に、前記フェライト・磁石素子３０や各種整合回路素子を実装するための端子電極２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅや図示しない入出力用電極、グランド電極が形成されている。

前記フェライト・磁石素子３０は、回路基板２０上に載置され、フェライト３２の下面３２ｄの電極３５ｂ，３５ｃ，３６ｐが回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローにてはんだ接合される。また、チップタイプの整合回路素子Ｃ１，Ｃ２，ＣＳ１，ＣＳ２，Ｒが回路基板２０上の端子電極２５ｄ，２５ｅとリフローにてはんだ付けされる。

（回路構成及び動作、図５参照）
ここで、前記アイソレータ１の一回路例を図５の等価回路に示す。入力ポートＰ１は整合用コンデンサＣＳ１を介して整合用コンデンサＣ１と終端抵抗Ｒとに接続され、整合用コンデンサＣＳ１は第１中心電極３５の一端に接続されている。第１中心電極３５の他端及び第２中心電極３６の一端は、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力ポートＰ２に接続されている。第２中心電極３６の他端及びコンデンサＣ２はグランドポートＰ３に接続されている。

以上の等価回路からなる２ポート型アイソレータ１においては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。

また、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

（永久磁石の製造方法）
前記永久磁石４１は、原料の調整、湿式混合、仮焼成、湿式粉砕、湿式混合、湿式プレス成型、１回目の焼成、冷却、２回目の焼成の各工程を経て製造される。焼成後の冷却時に生じる残留応力を緩和して磁束密度のばらつきを小さくするためには、１回目の焼成温度をＴａとしたとき、冷却温度をＴａ−５００℃以下に設定し、２回目の焼成温度ＴｂをＴａ−２００℃〜Ｔａ＋５０℃の範囲に設定することが好ましい。

具体的には、ストロンチウム系フェライトを原料とする磁石では、１回目の焼成工程において磁石の成形体を昇温速度２００℃／ｈで昇温し、焼成温度Ｔａ＝１２５０℃で２時間保持し、冷却工程では成形体を降温速度３００℃／ｈで室温（２０℃）まで冷却して２時間保持し、次に、２回目の焼成工程において成形体を昇温速度２００℃／ｈで昇温し、焼成温度Ｔｂ＝１０５０℃〜１３００℃で２時間保持し、その後、降温速度３００℃／ｈで室温まで冷却する。

（永久磁石の表面研磨）
さらに、永久磁石４１は、フェライト３２に対向する主面４１ａを砥粒で研磨し、その表面粗さ（加工変質層厚）を所定値よりも小さくする。具体的には、ストロンチウム系フェライト磁石及びランタン・コバルト系フェライト磁石に対して、第１工程として＃８００の砥粒で約４０分研磨し、第２工程として＃２０００の砥粒で約３０分研磨し、第３工程として＃４０００の砥粒で約６０分研磨し、第４工程として＃８０００の砥粒で約３０分研磨することが好ましい。＃８００、＃２０００、＃４０００は炭化ケイ素からなる砥粒を使用し、＃８０００は酸化セリウムからなる砥粒を使用することができる。

以上の研磨工程を経ることによって、加工変質層がほとんどなくなり、加工変質層にはクラックなどの欠陥部分がなくなる、あるいは、欠陥部分が極めて微小なものとなり、フェライト３２に印加される磁場の乱れがほとんど解消される。それゆえ、この永久磁石４１を備えたフェライト・磁石素子３０を搭載したアイソレータ１の挿入損失の劣化が抑制されることになる。

永久磁石の表面粗さと表面の加工変質層厚との関係は、図６に示すとおりであり、表面粗さが小さくなるに伴って加工変質層の層厚が小さくなる。本発明者らの実験によれば、前記第１工程では、表面粗さ（Ｒａ）が０．５μｍ、加工変質層厚は５μｍに研磨された。前記第２工程では、表面粗さ（Ｒａ）が０．２μｍ、加工変質層厚は３μｍに研磨された。前記第３工程では、表面粗さ（Ｒａ）が０．１１μｍ、加工変質層厚は１．５μｍに研磨された。前記第４工程では、表面粗さ（Ｒａ）が０．０６５μｍ、加工変質層厚は０．１μｍに研磨された。

表面粗さと挿入損失との関係は、図７に示すとおりであり、表面粗さが小さくなるに伴って挿入損失が向上する。前記第１工程で表面粗さ（Ｒａ）が０．５μｍのとき、挿入損失は０．３７ｄＢであった。前記第２工程で表面粗さ（Ｒａ）が０．２μｍのとき、挿入損失は０．３５ｄＢであった。前記第３工程で表面粗さ（Ｒａ）が０．１１μｍのとき、挿入損失は０．３４ｄＢであった。前記第４工程で表面粗さ（Ｒａ）が０．０６５μｍのとき、挿入損失は０．３３ｄＢであった。

加工変質層厚と挿入損失との関係は、図８に示すとおりであり、加工変質層厚が小さくなるに伴って挿入損失が向上する。前記第１工程で加工変質層厚が５μｍのとき、挿入損失は０．３７ｄＢであった。前記第２工程で加工変質層厚が３μｍのとき、挿入損失は０．３５ｄＢであった。前記第３工程で加工変質層厚が１．５μｍのとき、挿入損失は０．３４ｄＢであった。前記第４工程で加工変質層厚が０．１μｍのとき、挿入損失は０．３３ｄＢであった。永久磁石の表面研磨による挿入損失の改善は、加工変質層厚が０．１μｍ以下の厚みのとき最も効果的に発揮される。

（他の実施例）
なお、本発明に係るフェライト・磁石素子、非可逆回路素子及びフェライト・磁石素子の製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

特に、整合回路の構成やフェライト・磁石素子を回路基板に搭載する形態は任意である。また、整合回路素子は全てがチップタイプではなく、回路基板を多層基板にて構成し、該多層基板の内部電極として、整合回路素子の一部ないし全てを内蔵してもよい。また、前述した永久磁石の製造工程、研磨工程はあくまで一例である。

以上のように、本発明は、フェライト・磁石素子及び非可逆性回路素子に有用であり、特に、挿入損失の劣化を抑制できる点で優れている。

１…アイソレータ
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
４１ａ…主面（研磨面）

Claims (5)

1. 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石と、を備えたフェライト・磁石素子において、
   前記永久磁石は前記フェライトの主面と対向する面が研磨されており、かつ、該研磨面は加工変質層が０．１μｍ以下の厚みであること、
   を特徴とするフェライト・磁石素子。
2. 前記永久磁石は、ストロンチウム系磁石又はランタン・コバルト系磁石であること、を特徴とする請求項１に記載のフェライト・磁石素子。
3. 請求項１又は請求項２に記載のフェライト・磁石素子を備えたこと、を特徴とする非可逆回路素子。
4. 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石と、を備えたフェライト・磁石素子の製造方法において、
   前記フェライトの主面と対向する前記永久磁石の面を、＃８００、＃２０００、＃４０００、＃８０００の砥粒で順次研磨加工すること、
   を特徴とするフェライト・磁石素子の製造方法。
5. ＃８００の砥粒で約４０分、＃２０００の砥粒で約３０分、＃４０００の砥粒で約６０分、＃８０００の砥粒で約３０分、それぞれ研磨加工すること、を特徴とする請求項４に記載のフェライト・磁石素子の製造方法。

Images