JP2012015157A - 素子収納用パッケージ、およびそれを備えた半導体装置 - Google Patents
素子収納用パッケージ、およびそれを備えた半導体装置 Download PDFInfo
- Publication number
- JP2012015157A JP2012015157A JP2010147401A JP2010147401A JP2012015157A JP 2012015157 A JP2012015157 A JP 2012015157A JP 2010147401 A JP2010147401 A JP 2010147401A JP 2010147401 A JP2010147401 A JP 2010147401A JP 2012015157 A JP2012015157 A JP 2012015157A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- coaxial connector
- central
- insulator
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】本発明は、素子収納用パッケージの同軸コネクタの応力を抑制することができる素子収納用パッケージ、およびそれを備えた半導体装置を提供する。
【解決手段】素子収納用パッケージあって、上側主面に半導体素子6が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを取り囲むように設けられた、側壁を貫通して形成された同軸コネクタ8の取付け部2aを有する枠体2と、外周導体8aおよびその中心軸に沿って設けられた中心導体8cならびにそれらの間に設けられた絶縁体8bを有する、枠体2の取付け部2aに外周導体8aの長さ方向の中央部を合わせて取り付けられた同軸コネクタ8とを備えており、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しており、外周導体8aは、両方の端部がそれぞれ中心導体8cの端部に向かうに連れて傾斜面8dに沿ってすぼまっていることを特徴とする。
【選択図】図1
【解決手段】素子収納用パッケージあって、上側主面に半導体素子6が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを取り囲むように設けられた、側壁を貫通して形成された同軸コネクタ8の取付け部2aを有する枠体2と、外周導体8aおよびその中心軸に沿って設けられた中心導体8cならびにそれらの間に設けられた絶縁体8bを有する、枠体2の取付け部2aに外周導体8aの長さ方向の中央部を合わせて取り付けられた同軸コネクタ8とを備えており、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しており、外周導体8aは、両方の端部がそれぞれ中心導体8cの端部に向かうに連れて傾斜面8dに沿ってすぼまっていることを特徴とする。
【選択図】図1
Description
本発明は、例えば、素子収納用パッケージ、およびそれを備えた半導体装置に関する。
素子収納用パッケージにおいて、筒状の外周導体およびその中心軸に沿って設けられた中心導体ならびにそれらの間に介在させた絶縁体からなる同軸コネクタを有するものがある。このような同軸コネクタとしては、例えば、特許文献1に開示されている。
しかしながら、同軸コネクタの中心導体と絶縁体との接合部における応力が同軸コネクタの絶縁体に及ぼされやすく、応力によって絶縁体にクラック等が発生しやすいという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、素子収納用パッケージの同軸コネクタの応力を抑制することができる素子収納用パッケージ、およびそれを備えた半導体装置に関する。
上記目的を達成するために本発明における素子収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を取り囲むように設けられた、側壁を貫通して形成された同軸コネクタの取付け部を有する枠体と、外周導体およびその中心軸に沿って設けられた中心導体ならびにそれらの間に設けられた絶縁体を有する、前記枠体の前記取付け部に前記外周導体の長さ方向の中央部を合わせて取り付けられた同軸コネクタとを備えており、前記絶縁体は、両方の端部にそれぞれ前記中心導体の端部に向かうに連れて外径が漸次減少する傾斜面を有しており、前記外周導体は、両方の端部がそれぞれ前記中心導体の端部に向かうに連れて前記傾斜面に沿ってすぼまっていることを特徴とするものである。
また、上記目的を達成するために本発明における半導体装置は、本発明に係る素子収納用パッケージと、前記載置部に載置され、前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを備えたことを特徴とするものである。
本発明の素子収納用パッケージ、およびそれを備えた半導体装置は、素子収納用パッケージの同軸コネクタの応力を抑制することができるという効果を奏する。
以下、本発明の一実施形態に係る素子収納用パッケージ、およびそれを備えた半導体装置について、図面を参照しながら説明する。
<実施形態>
<同軸コネクタの構成、素子収納用パッケージの構成、および半導体装置の構成>
本実施形態に係る素子収納用パッケージ、ならびにそれを備えた半導体装置は、図1乃至図2に示すような構成である。素子収納用パッケージは、上側主面に半導体素子6が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを取り囲むように設けられた、側壁を貫通して形成された同軸コネクタ8の取付け部2aを有する枠体2と、外周導体8aおよびその中心軸に沿って設けられた中心導体8cならびにそれらの間に設けられた絶縁体8bを有する、枠体2の取付け部2aに外周導体8aの長さ方向の中央部を合わせて取り付けられた同軸コネクタ8とを備えており、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しており、外周導体8aは、両方の端部がそれぞれ中心導体8cの端部に向かうに連れて傾斜面8dに沿ってすぼまっていることを特徴とする。
<同軸コネクタの構成、素子収納用パッケージの構成、および半導体装置の構成>
本実施形態に係る素子収納用パッケージ、ならびにそれを備えた半導体装置は、図1乃至図2に示すような構成である。素子収納用パッケージは、上側主面に半導体素子6が載置される載置部1aを有する基体1と、基体1の上側主面に載置部1aを取り囲むように設けられた、側壁を貫通して形成された同軸コネクタ8の取付け部2aを有する枠体2と、外周導体8aおよびその中心軸に沿って設けられた中心導体8cならびにそれらの間に設けられた絶縁体8bを有する、枠体2の取付け部2aに外周導体8aの長さ方向の中央部を合わせて取り付けられた同軸コネクタ8とを備えており、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しており、外周導体8aは、両方の端部がそれぞれ中心導体8cの端部に向かうに連れて傾斜面8dに沿ってすぼまっていることを特徴とする。
また、半導体装置は、本発明に係る素子収納用パッケージと、載置部1aに載置され、同軸コネクタ8に電気的に接続された半導体素子6と、枠体2の上面に接合された蓋体7と、を備えている。
基体1は、平面視したとき、矩形状に形成された板状の部材である。基体1は、上側主面に、例えば、LD(半導体レーザ)、PD(フォトダイオード)等の半導体素子6が素子載置基台5を介して載置される載置部1aを有している。基体1は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。
基体1は、例えば、それらの金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状にして製作される。また、基体1は、半導体素子6で発生した熱を放熱するための放熱板として機能する。
なお、基体1は、基体1の外表面に耐蝕性に優れ、かつロウ材との濡れ性が良い金属、具体的には、厚さ0.5(μm)以上9(μm)以下のNi層と厚さ0.5(μm)以上9(μm)以下のAu層を順次、メッキ形成法によりメッキ層を被着させておくのがよい。メッキ層は基体1が酸化腐蝕するのを有効に防止することができる。載置部1aに、素子載置基台5が、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のロウ材を介して接着固定される。
また、素子載置基台5は、同軸コネクタ8の中心導体8cおよび半導体素子6と電気的に接続される線路導体5aが設けられている。素子載値基台5は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。線路導体5aは、タングステン、モリブデンまたはマンガン等で形成されている。また、素子載置基台5が基体1と接合する接合部にはメタライズ層が形成されている。
枠体2は、基体1の上側主面に載置部1aを取り囲むように設けられ、枠体2の内側に半導体素子6を収容するための空所を形成している。枠体2は、例えば、鉄(Fe)−ニ
ッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知の切削加工や打ち抜き加工等の金属加工法により所定の枠状となすことによって製作される。
ッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知の切削加工や打ち抜き加工等の金属加工法により所定の枠状となすことによって製作される。
また、枠体2は、枠体2の外表面に耐蝕性に優れ、かつロウ材との濡れ性が良い金属、具体的には、厚さ0.5(μm)以上9(μm)以下のNi層と厚さ0.5(μm)以上9(μm)以下のAu層を順次、メッキ形成法によりメッキ層を被着させておくのがよい。メッキ層は枠体2が酸化腐蝕するのを有効に防止することができる。また、枠体2に同軸コネクタ8や回路基板3を強固に接合することができる。
また、枠体2は、枠体2の側壁を貫通してまたは切り欠いて形成された同軸コネクタ8の取付け部2aが設けられている。同軸コネクタ8については、後述する。また、枠体2は、枠体2の側壁を貫通してまたは切り欠いて形成された回路基板3の取付け部2bが設けられている。
回路基板3は、平面視したとき、矩形状に形成された板状の部材であり、回路基板3の内部に枠体2の内外を導出するように形成された配線導体3aを有している。
また、回路基板3は、枠体2の回路基板3の取付け部2bに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材から成る接合材9を介して取り付けられる。なお、回路基板3は、回路基板3と枠体2の回路基板3の取付け部2bとの接合部にメタライズ層が形成されている。回路基板3は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、配線導体3aは、タングステン、モリブデンまたはマンガン等で形成されている。
回路基板3の配線導体3aは、セラミックグリーンシートに、素子収納用パッケージの内外を導出するように、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストを予め周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって形成される。そして、セラミックグリーンシートを複数積層することによって回路基板3の内部に配線導体3aを形成する。
また、回路基板3は、外部リード端子4が設けられている。外部リード端子4は、外部電気回路と回路基板3との信号の入出力を行うものである。すなわち、外部リード端子4は、半導体素子6を外部電気回路に電気的に接続する作用をなし、外部リード端子4を外部電気回路に接続することによって半導体素子6は、外部電気回路に接続されることになる。外部リード端子4は、枠体2の外側の回路基板3の配線導体3aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合される。
また、外部リード端子4は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。
また、回路基板3は、半導体素子6と枠体2の内側の配線導体3aとを電気的に接続するためにボンディングワイヤ10で接合される。
蓋体7は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。蓋体7が、基体1と枠体2と回路基板3と同軸コネクタ10とからなる内部に半導体素子6を気密に封止することになる。なお、蓋
体7は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等のインゴットを周知のプレス加工により所定の形状となすことによって製作される。
体7は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等のインゴットを周知のプレス加工により所定の形状となすことによって製作される。
同軸コネクタ8は、枠体2の内部に収容する半導体素子6と外部電気回路とを電気的に接続する機能を有し、素子収納用パッケージ内部を塞ぐ機能を有する。同軸コネクタ8は、高周波信号が伝送される中心導体8cと、この中心導体8cの周囲に設けられた中心導体8cを電気的に絶縁するための絶縁体8bと、この絶縁体8bの外周に設けられてグランドとなる外周導体8aとから構成されている。また、同軸コネクタ8は、図2に示すように、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しており、外周導体8aは、両方の端部がそれぞれ中心導体8cの端部に向かうに連れて傾斜面8dに沿ってすぼまっている。
すなわち、同軸コネクタ8は、筒状の外周導体8aと、外周導体8aの内側から外側に突出するとともに、外周導体8aの中心軸に沿って設けられた中心導体8cと、外周導体8aの内周面と中心導体8cとの間に設けられ、中心導体8cを被覆して絶縁する絶縁体8bと、を備えている。
また、絶縁体8bは、両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しているので、図2(b)に示すように、中心導体8cに対する絶縁体8bの傾斜面8dの傾斜角度αは、枠体2と同軸コネクタ8の外周導体8aとの接合性の点から、例えば、20(°)以上80(°)以下に設定されることが好ましい。
同軸コネクタ8は、枠体2の同軸コネクタ8の取付け部に外周導体8aの長さ方向の中央部を合わせて取り付けられる。すなわち、同軸コネクタ8は、同軸コネクタ8の取付け部2aに取り付けられ、枠体2に挿入され、接合固定される。また、基体1と、枠体2と、同軸コネクタ8とを備えることで素子収納用パッケージが構成される。
同軸コネクタ8の取付け部2aへの同軸コネクタ8の嵌着接合は、同軸コネクタ8の取付け部2aへ同軸コネクタ8を挿入するとともに、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のリング状に形成されたロウ材から成る接合材9で、枠体2の同軸コネクタ8の取付け部2aの内周面と同軸コネクタ8の外周導体8aの長さ方向の中央部分とを全周にわたり封着することによって行なわれる。また、枠体2と同軸コネクタ8の外周導体8aとの接合は、図1に示すように、枠体2の側面から外周導体8aの傾斜面8dの外周導体8aにかけて、接合材9がフィレットを形成して接合されることが好ましい。また、同軸コネクタ8の中心導体8cは、素子載値基台5に設けられた線路導体5aに、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のロウ材を介して電気的に接続される。
外周導体8aは、円筒形等の筒状であり、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成る。例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作される。また、外周導体8aの熱膨張係数は、例えば、5×10−6(/K)以上10×10−6(/K)以下に設定されることが好ましい。
中心導体8cは、円形等の棒状であり、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成り、外周導体8aに対して同軸状に設けられる。例えば、鉄(Fe)−ニッケル(Ni)−コバルト(
Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作される。また、中心導体8cの熱膨張係数は、例えば、5×10−6(/K)以上10×10−6(/K)以下に設定されることが好ましい。
Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作される。また、中心導体8cの熱膨張係数は、例えば、5×10−6(/K)以上10×10−6(/K)以下に設定されることが好ましい。
絶縁体8bは、硼珪酸ガラス、アルミ珪酸塩ガラス等のガラスから成る絶縁体8bであり、中心導体8cを被覆して保持固定している。また、絶縁体8bの熱膨張係数は、例えば、3×10−6(/K)以上6×10−6(/K)以下に設定されることが好ましい。また、絶縁体8bの熱膨張係数は、外周導体8aおよび中心導体8cの熱膨張係数よりも小さいものとするのが好ましい。また、絶縁体8bは、絶縁体8bの中央部分と傾斜面8dの部分で異なる誘電率にして傾斜面8dの部分の誘電率を高くしてもよい。
図1に示すように、基体1の上側主面の載置部1aに半導体素子6が素子載置基台5を間に介して接着固定される。そして、半導体素子6の電極は、素子載置基台5上に設けられている線路導体5aとボンディングワイヤ10を介して電気的に接続される。また、半導体素子6は、半導体素子6の電極がボンディングワイヤ10を介して回路基板3の配線導体3aに電気的に接続される。次に、枠体2の上面に蓋体7が接合されて半導体装置となる。
本実施形態の素子収納用パッケージによれば、絶縁体8bの端部と中心導体8cとの接合部で発生する応力が、傾斜面8dに沿って絶縁体8bの内部に分散されることによって、傾斜面8dの絶縁体8bの端部と中心導体8cとの接合部にクラック等が発生するのを抑制することができる。これによって、同軸コネクタ8の中心導体8cと絶縁体8bとの接合性を向上させることができる。したがって、素子収納用パッケージにおける半導体素子6の気密性を確保することができ、半導体素子6の動作信頼性を向上させることができる。
また、絶縁体8bの傾斜面8dに沿って外周導体8aが設けられていることにより、外部環境または半導体装置内からの電磁ノイズが中心導体8cに伝播するのを抑制することができる。これによって、中心導体8cに伝送される高周波信号への影響を低減することができる。
また、同軸コネクタ8は、絶縁体8bが傾斜面8dを有し、傾斜面8dに沿って外周導体8aが設けられて、傾斜面8dの外周導体8aと枠体2が接合される。接合材9は、枠体2の側面から外周導体8aの傾斜面8dの外周導体8aにかけて、フィレットを形成して接合されることが好ましい。傾斜面8dの外周導体8aと枠体2とが接合材を介して接合されているので、同軸コネクタ8を枠体2に接合する際の応力を傾斜面8dに沿って、外周導体8aおよび絶縁体8bの内部に分散し応力を緩和することができる。すなわち、傾斜面8dの外周導体8aと枠体2との接合部における応力を傾斜面8dの外周導体8aおよび絶縁体8bに分散することができるため、枠体2と同軸コネクタ8との接合部で発生する応力によって絶縁体8bにクラック等が発生するのを抑制することができる。
また、接合材9が傾斜面8dの外周導体8aに沿って濡れ広がっており、枠体2と同軸コネクタ8との接合面積が増加するので、枠体2と同軸コネクタ8との接合性を向上させることができる。また、接合性が向上するため、素子収納用パッケージの気密性が向上し、半導体装置の作動信頼性を向上させることができる。
<素子収納用パッケージ、および半導体装置の製造方法>
ここで、同軸コネクタ、およびそれを備えた素子収納用パッケージ、ならびにそれを備えた半導体装置の製造方法を説明する。
ここで、同軸コネクタ、およびそれを備えた素子収納用パッケージ、ならびにそれを備えた半導体装置の製造方法を説明する。
基体1は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。また、枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。また、蓋体7は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。
また、回路基板3、素子載置基台5は、例えば、酸化アルミニウム質焼結体からなる場合、グリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダ、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
そして、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
回路基板3は、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダ、可塑剤、溶剤等を添加してなる導電ペーストを、上面の所定位置にスクリーン印刷法等によって印刷塗布して、配線導体3aとなるメタライズ層が形成されたグリーンシートを製作する。また、配線導体3aと電気的な接続をするためのビア部に、例えば、スクリーン印刷法を用い、金属ペーストを充填したメタライズ層が形成されたグリーンシートを製作する。また、枠体2との接合部に該当する位置にメタライズ層が形成されたグリーンシートを製作する。これらのグリーンシートを積層して、約1600℃の温度で同時に焼成することにより、焼成後に、回路基板3が製作される。
また、素子載置基台5は、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダ、可塑剤、溶剤等を添加してなる導電ペーストを、上面の所定位置にスクリーン印刷法等によって印刷塗布して、路線導体5aとなるメタライズ層が形成されたグリーンシートを製作する。また、基体1との接合部に該当する位置にメタライズ層が形成されたグリーンシートを製作する。これらのグリーンシートを積層して、約1600℃の温度で同時に焼成することにより、焼成後に、素子載置基台5が製作される。
また、電解メッキ又は無電解メッキ等のメッキ形成方法によって、表面に露出した配線導体3a上、路線導体5a上およびメタライズ層上に厚さ1.0(μm)以上3.0(μm)以下のニッケルメッキ層が形成される。
外部リード端子4は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。そして、回路基板3の配線導体3aの枠体2の外側に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合される。
同軸コネクタ8は、以下の方法により製作される。
外周導体8aおよび中心導体8cは、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料からプレス加工,切削加工等により所定の形状に製作される。
まず、同軸コネクタ8の中央部の形状を有する型枠によって、中心導体8cが挿入される貫通孔が形成された筒状の硼珪酸ガラス体を準備する。そして、同軸コネクタ8の傾斜面8dを有する型枠によって、傾斜面8dが形成され、中心導体8cが挿入される貫通孔が形成された円錐形状の硼珪酸ガラス体を2つ準備する。
次に、周知の金属加工法等によって、同軸コネクタ8の中央部の絶縁体8bの外周面に沿った内周面を有する筒状の外周導体8aとなる金属パイプを鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等で製作して準備する。そして、絶縁体8bの傾斜面8dの外周面に沿った内周面を有する円錐形状の外周導体8aとなる金属パイプを鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等で2つ製作して準備する。
筒状の硼珪酸ガラス体の左右に円錐形状の硼珪酸ガラス体を密着させ、貫通孔に中心導体8cを挿入する。
次に、それぞれの硼珪酸ガラス体に、それぞれの外周形状に合った金属パイプを嵌め込む。そして、これらの部材を同軸コネクタ8の形状に成形された型枠に嵌め込み、硼珪酸ガラス体の表面が溶融する程度の温度を加え、中心導体8cと硼珪酸ガラス体と金属パイプとを接着する。最後に、各金属パイプの接触部を溶接加工によって接合して外周導体8aとし、同軸コネクタ8が製作される。
基体1と枠体2と回路基板3と同軸コネクタ8が銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合されることによって素子収納用パッケージが製作される。
また、素子収納用パッケージから露出してニッケルメッキ層が形成されている配線導体3aは、電解メッキ又は無電解メッキ等のメッキ形成方法によって、更に、厚さ0.5(μm)以上3.0(μm)以下のニッケルメッキ層、厚さ0.5(μm)以上3.0(μm)以下の金メッキ層が形成される。
ここで、半導体装置の製造方法について説明する。
半導体装置は、素子収納用パッケージの基体1の載置部1aに素子載置基台5を、例えば、金(Au)−錫(Sn)半田または金(Au)−ゲルマニウム(Ge)半田等の材料で接着固定する。そして、素子載置基台5上に半導体素子6を金(Au)−錫(Sn)半田等を介して接着固定する。同軸コネクタ8の中心導体8cが、路線導体5aに金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のロウ材を介して電気的に接続される。また、半導体素子6が、線路導体5aと配線導体3aにボンディングワイヤ10を介して電気的に接続される。次に、枠体2の上面に蓋体7を接合し、基体1と枠体2と回路基板3と同軸コネクタ8と蓋体7の内部に半導体素子6を気密に収容して半導体装置とする。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る同軸コネクタのうち、本実施形態に係る同軸コネクタと同様な部分については、同一の符号を付して適宜説明を省略する。
<変形例1>
本実施形態に係る変形例の同軸コネクタは、図3(a)に示すように、中心導体8cは、外周導体8aの傾斜面8dに沿っている部分に対応する部分で、端部に向かうに連れて外径が漸次減少していてもよい。すなわち、絶縁体8bは両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しているため、傾斜面8dでは絶縁体8bの外径が漸次減少するので、絶縁体8bの傾斜面8dでの外径の減少に合わせて、外周導体8aの傾斜面8dに沿っている部分に対応する部分で、中心導体8cの外径を減少させてもよい。
本実施形態に係る変形例の同軸コネクタは、図3(a)に示すように、中心導体8cは、外周導体8aの傾斜面8dに沿っている部分に対応する部分で、端部に向かうに連れて外径が漸次減少していてもよい。すなわち、絶縁体8bは両方の端部にそれぞれ中心導体8cの端部に向かうに連れて外径が漸次減少する傾斜面8dを有しているため、傾斜面8dでは絶縁体8bの外径が漸次減少するので、絶縁体8bの傾斜面8dでの外径の減少に合わせて、外周導体8aの傾斜面8dに沿っている部分に対応する部分で、中心導体8cの外径を減少させてもよい。
中心導体8cの軸方向に断面視して、図3(b)に示すように、絶縁体8bの傾斜面8dが傾斜する始点の部位における、中心導体8cの中心軸から外周導体8aまでの距離をA、中心導体8cの外周から外周導体8aまでの距離をaとする。また、傾斜面8dの外周導体8cの端部が位置する部位における、中心導体8cの中心軸から外周導体8aまでの距離をB、中心導体8cの外周から外周導体8aまでの距離をbとする。
絶縁体8bの誘電率が一定であるため、絶縁体8bの傾斜面8dが傾斜する始点の部位における距離の比率A/aおよび傾斜面8dの外周導体8cの端部が位置する部位における距離の比率B/bは、等しい値とすることが好ましい。これによって、同軸コネクタ8の中心導体8cに沿って、特性インピーダンスの整合性を向上させることができ、高周波信号の伝送特性を向上させることができる。
また、絶縁体8bの体積が、中心導体8cの両端部に向かうに従って減少するとともに、中心導体8cの体積も減少するので、同軸コネクタ8を製造する際に絶縁体8bと中心導体8cとの熱膨張係数差に起因して発生する応力を低減することができる。
<変形例2>
本実施形態に係る変形例の同軸コネクタでは、図4に示すように、外周導体8aは、端部に、傾斜面8dの途中で傾斜面8dから離間して中心導体8cの端部に向かって中心導体8cの周囲を囲んだ状態で絶縁体8bの端部よりも外側に突出している突出部8eを有してもよい。外周導体8aの突出部8eは、外周導体8aと中心導体8cが空気層のみで囲まれている部分と、空気層および絶縁体8bとで囲まれている部分との2つの部分で構成されている。
本実施形態に係る変形例の同軸コネクタでは、図4に示すように、外周導体8aは、端部に、傾斜面8dの途中で傾斜面8dから離間して中心導体8cの端部に向かって中心導体8cの周囲を囲んだ状態で絶縁体8bの端部よりも外側に突出している突出部8eを有してもよい。外周導体8aの突出部8eは、外周導体8aと中心導体8cが空気層のみで囲まれている部分と、空気層および絶縁体8bとで囲まれている部分との2つの部分で構成されている。
突出部8eは、図4に示すように、傾斜面8dの途中で傾斜面8dから離間して中心導体8cの端部に向かって中心導体8cに対して平行に突出されている。突出部8eと素子載置基台5上に設けられた線路導体5aの同軸コネクタ8側の端部との距離Lは、例えば、0.1mm以下に設定されることが好ましい。
また、突出部8eによって外周導体8aと中心導体8cとの間に空気層8fを設けることにより、図4に示すように、突出部8e内部の空気層8fから突出部8eの外側に向かうに従って、静電容量が除々に小さくなるので、同軸コネクタ8の中心導体8cから線路導体5aへの特性インピーダンスの急激な変化を抑制することができ、高周波信号の反射損失を抑制することができる。これによって、特性インピーダンスの急激な変化で生じる伝送特性の劣化が抑制され、同軸コネクタ8を介して高周波信号が効率よく伝送される。
また、枠体2の外側の突出部8eは、外部の同軸ケーブル等に接続する際に、同軸コネクタ8を支持するための支持機能を有する。
1 基体
1a 載置部
2 枠体
2a 同軸コネクタの取付け部
2b 回路基板の取付け部
3 回路基板
3a 配線導体
4 外部リード端子
5 素子載置基台
5a 路線導体
6 半導体素子
7 蓋体
8 同軸コネクタ
8a 外周導体
8b 絶縁体
8c 中心導体
8d 傾斜面
8e 突出部
9 接合材
10 ボンディングワイヤ
1a 載置部
2 枠体
2a 同軸コネクタの取付け部
2b 回路基板の取付け部
3 回路基板
3a 配線導体
4 外部リード端子
5 素子載置基台
5a 路線導体
6 半導体素子
7 蓋体
8 同軸コネクタ
8a 外周導体
8b 絶縁体
8c 中心導体
8d 傾斜面
8e 突出部
9 接合材
10 ボンディングワイヤ
Claims (4)
- 上側主面に半導体素子が載置される載置部を有する基体と、
該基体の前記上側主面に前記載置部を取り囲むように設けられた、側壁を貫通して形成された同軸コネクタの取付け部を有する枠体と、
外周導体およびその中心軸に沿って設けられた中心導体ならびにそれらの間に設けられた絶縁体を有する、前記枠体の前記取付け部に前記外周導体の長さ方向の中央部を合わせて取り付けられた同軸コネクタとを備えており、
前記絶縁体は、両方の端部にそれぞれ前記中心導体の端部に向かうに連れて外径が漸次減少する傾斜面を有しており、前記外周導体は、両方の端部がそれぞれ前記中心導体の端部に向かうに連れて前記傾斜面に沿ってすぼまっていることを特徴とする素子収納用パッケージ。 - 請求項1に記載の素子収納用パッケージであって、
前記中心導体は、前記外周導体の前記傾斜面に沿っている部分に対応する部分で、端部に向かうに連れて外径が漸次減少していることを特徴とする素子収納用パッケージ。 - 請求項1または請求項2に記載の素子収納用パッケージであって、
前記外周導体は、端部に、前記傾斜面の途中で前記傾斜面から離間して前記中心導体の端部に向かって前記中心導体の周囲を囲んだ状態で前記絶縁体の端部よりも外側に突出している突出部を有していることを特徴とする素子収納用パッケージ。 - 請求項1乃至請求項3のいずれかに記載の素子収納用パッケージと、
前記載置部に載置され、前記同軸コネクタに電気的に接続された半導体素子と、
前記枠体の上面に接合された蓋体と
を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147401A JP2012015157A (ja) | 2010-06-29 | 2010-06-29 | 素子収納用パッケージ、およびそれを備えた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147401A JP2012015157A (ja) | 2010-06-29 | 2010-06-29 | 素子収納用パッケージ、およびそれを備えた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012015157A true JP2012015157A (ja) | 2012-01-19 |
Family
ID=45601285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010147401A Pending JP2012015157A (ja) | 2010-06-29 | 2010-06-29 | 素子収納用パッケージ、およびそれを備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012015157A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157301A (ja) * | 2012-02-01 | 2013-08-15 | Konica Minolta Inc | 有機エレクトロルミネッセンス素子 |
-
2010
- 2010-06-29 JP JP2010147401A patent/JP2012015157A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157301A (ja) * | 2012-02-01 | 2013-08-15 | Konica Minolta Inc | 有機エレクトロルミネッセンス素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6258724B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP6470428B2 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
JP6193595B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP6039470B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP6122309B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP5610892B2 (ja) | 素子収納用パッケージ、およびこれを備えた半導体装置 | |
JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5261104B2 (ja) | 回路基板および電子装置 | |
JP2012015157A (ja) | 素子収納用パッケージ、およびそれを備えた半導体装置 | |
JP5717414B2 (ja) | 半導体収納用パッケージ、およびこれを備えた半導体装置 | |
WO2017170389A1 (ja) | 高周波基板、高周波パッケージおよび高周波モジュール | |
JP4969490B2 (ja) | 基板保持部材及びパッケージ、並びに電子装置 | |
JP2012009172A (ja) | 同軸コネクタ、および素子収納用パッケージ、ならびに半導体装置 | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP5873167B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
WO2018155282A1 (ja) | 絶縁基体、半導体パッケージおよび半導体装置 | |
JP4493285B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP2004259962A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP4206321B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2019169607A (ja) | 半導体素子用パッケージおよび半導体装置 |