JP2011527748A - 二値観測に基づくシステムのインパルス応答の推定 - Google Patents

Abstract

本発明は、電子システムまたは電気機械システムの識別方法であって、前記システムに対する入力として少なくとも1つのノイズ信号(u)を印加するステップと、前記システムの出力信号を1ビットのアナログデジタルコンバータに印加するステップと、前記コンバータの出力端で信号を取得するステップと、前記システムのインパルス応答の推定

を遂行するための手段を利用して、前記システムの出力の推定を実行するステップであり、前記インパルス応答の推定

が、前記コンバータの前記出力端における前記信号と前記ノイズ信号との間の少なくとも1つの相関項をそれぞれ含む所与の基準(J)の複数のnh個の要素(J₀、...、J_i、...、J_nh-1)の反復計算を含むステップとを含む方法に関する。

Description

本発明は、具体的には、例えばフィルタなどの電子デバイスまたは例えばMEMS形式の電気機械デバイスに対するシステム識別に関する。

本発明は、離散時間でシステムのインパルス応答を推定することにより、その出力の推定を実行するデバイスおよび方法に関する。

従来のシステム識別手段では、量子化操作が実行され得る。これらの操作は、一般に信号yにホワイトノイズbを加えることによりモデル化され、次式で量子化される。
y_quantified=y+b

量子化が行われるビット数が大きいので、このノイズはそれだけ弱いものである。したがって、従来の識別方法を用いてシステムを識別するには、高分解能のアナログデジタルコンバータ(ADC)を有するのが好ましい。

その場合、少ない回数の測定で量子化ノイズを取り除くことができる。

低精度のADCが用いられる場合、かなりの数の測定ポイントが必要とされることになる。

非常に広く普及した従来の識別方法の1つに、いわゆる「最小2乗」法がある。この方法は、システム伝達関数のパラメタータ化されたモデルθ_idealを作成して、測定値とモデル

から出力された推定値との間の2乗偏差を最小化することから成り、次式によってシステムの入力eも分かる。

量子化ノイズが十分に小さい場合、量子化された信号y_quantifieは、実際の信号yになぞらえることができる。その場合、モデル

が線形であれば、パラメタータ化されたモデルθ_idealを解析的に示すことができる。識別しようとするシステムの入力eは、一般にホワイトノイズである。

最小2乗法には、とりわけ、高分解能ADCを組み込まなければならないという欠点がある。

「KLV」(Kessler Landau Voda)法と呼ばれる別の方法(図1)では、可調整ヒステリシスのコンパレータ3を含む非線形フィードバックループの中に配置されたシステムの伝達関数H(2で参照されるブロック)が識別される。このコンパレータは、システム2を発振させることができる。前記発振の出現によってシステムに関する情報を導き出すことができる。システムの出力に、1ビットのADC 4が設けられる。次いで、解析的関係を用いて、システムに生じる発振の振幅および周波数を、システムの周波数応答値に関係させることが可能である。各ヒステリシス値には、周波数応答曲線上に対応するポイントがある。

そのような方法にはいくつかの欠点がある。第1に、用いられる解析的関係の妥当性は、コンパレータの基本振動の近似と呼ばれる近似に基づくものである。その上、そのような方法は、発振の振幅および位相の正確な測定が必要であり、振幅測定には高分解能ADCが必要である。

KLV法に近い「OBT」(Oscillation-Based Test)と呼ばれる別の方法は、コンパレータ6を含む非線形のループの中に、伝達関数Hを有する識別したいシステムを挿入することから成る。帰還利得(7で参照されるブロック)は、発振が好ましくはできるだけ正弦波の波形で観測されるように調整される。このようにして、基本振動仮説を用いて、KLV法のように解析的関係を用いて伝達関数Hのパラメータを推定することができる。

この方法にも、コンパレータの入力端における発振の振幅の正確な測定、すなわち高分解能ADC 5を必要とする(図2)という欠点がある。

「LCM」(Limit Cycle Measurement)法と呼ばれる識別方法により、2つの周波数測定(図3Aおよび図3B)を用いて2次システムの固有周波数および減衰を正確に求めることができる。

第1の測定は、伝達関数Hを有する識別されるべきシステムを、コンパレータ9および微分器8を含むループの中に配置することにより行われる(図3A)。

第2の測定は、前記ループにおいて微分器8を積分器10で置換することにより行われる(図3B)。

したがって、コンパレータ6からの出力で測定された発振の周波数と識別されるべきシステムの固有周波数および減衰の値との関係を得ることができる。

この方法は2つのデジタル測定に基づくものであり、周波数測定は、所与の期間にわたってコンパレータの切換えの回数をカウントすることにより行われる。この方法にはいくつかの欠点がある。

この方法が適用可能なのは、アナログの積分型フィルタまたは微分型フィルタあるいはサンプルに対してのみである。また、デジタル回路を使用する実装形態の場合には、積分器の出力をシステムに導入するのに、十分な分解能を有するアナログデジタルコンバータ(ADC)が必要である。

「CLCM」(Complex Limit Cycle Measurement)法では、識別されるべきシステム12は、サンプリング間隔Tsでサンプリングされるコンパレータ13、デジタルプログラマブルフィルタ14、およびADC 15を含む非線形フィードバックループの中に配置される(図4)。

デジタルフィルタの係数として選択された値次第で、コンパレータ13からの出力に2値の発振すなわち「リミットサイクル」が見られる。これらのリミットサイクルは、サンプリング間隔Tsの倍数の周期を有するという点で、KLV法またはLCM法を実施することにより観測されるものと異なる。コンパレータ13が切り換わる瞬間が、サンプリングの瞬間に相当する。したがって、プログラマブルフィルタ14の1組の係数に相当するリミットサイクルの測定は、完全にデジタルである。

この方法には、とりわけ、実施するのに長いリミットサイクルを生成しなければならないという欠点がある。

KLV法およびLCM法では、測定された振幅と求めたいパラメータとの関係を、近似という代償を払って確立することが可能である。

KLV法およびOBT法は高分解能ADCを必要とし、一方LCM法は十分な分解能のADCを必要とする。サンプリング周波数が高いとき、これらの方法がもたらす結果は不十分なものである。

CLCM法は、他の方法より処理が重くなるという代償を払って、サンプリング周波数と無関係の性能を得る。その上、そのような方法では、優れた精度を得るには長いリミットサイクルを生成させる必要があり、このことが問題になる恐れがある。

識別されるべきシステムがMEMS形式の電気機械デバイスであるとき、前述の閉ループ識別方法の使用は特に問題がある。そのモードのうちの1つでMEMSを励振すると非常に迅速に非線形の現象を増幅する傾向があるのと同程度に、正しい動作点で識別を遂行することができないとうリスクがある。これを埋め合わせるために、識別システムに振幅利得制御(AGC)を追加することは可能であるが、それは、高精度なADCを使用しなければならないことになる。

前述の識別方法は、出力にかなりの分解能を有するアナログ‐デジタル変換を必要とするという欠点があり、実施するのがより複雑になってコストの問題が生じる。

前述の欠点がない新規の識別方法を見いだすという課題が生じる。

本発明は、第1に、
−システムに対する入力として少なくとも1つのノイズ信号を印加するステップと、
−前記システムの出力信号y_kをアナログデジタルコンバータ、具体的には1ビットのアナログデジタルコンバータに印加するステップと、
−前記コンバータの出力端で信号s_kを取得するステップと、
−それぞれが前記コンバータの出力端における前記信号と前記入力信号との間の相関の項を少なくとも1つ含む、所与の基準Jの複数のnh個の要素J₀、...、J_i、...、J_nh-1(nhは整数)の反復計算を含む前記システムのインパルス応答の推定

を遂行するための手段を利用して、前記システムの出力の推定

を実行するステップと、を含むシステム識別方法に関する。

出力信号s_kは、2値データの信号である。

本発明による方法は、高分解能ADCを使用する必要性なしに、識別を遂行することができる。

入力信号はノイズ信号であり得る。

このシステムは、伝達関数によって記述することができるデバイスまたは一群のデバイスである。

このシステムは、例えばフィルタのような電子デバイス、またはシグマデルタコンバータ、または電気通信の伝送チャンネル、またはDC/DCコンバータであり得る。

別の可能性によれば、このシステムは具体的にはMEMS形式の電気機械デバイスであり得る。

所与の基準Jは「コスト関数」とも呼ばれる。

インパルス応答の推定は、所与の基準の前記計算された要素に対する「通過」関数fの適用を更に含むことができ、前記通過関数fは、前記システムの入力端に印加された前記信号の関数としてあらかじめ求められており、また、

であり、h_iは前記システムのインパルス応答hの要素であり、

は、複数のnh個のインパルス応答の要素の中の、前記システムの前記インパルス応答の推定値

の要素である。

このインパルス応答の推定は、前記インパルス応答の推定値

の複数の要素

を得るように、システムの入力端に印加されるノイズ信号の関数としてあらかじめ求められた通過関数fの所与の基準の計算された要素への適用を含むことができ、前記推定値の前記要素は次式で与えられる。

1つの可能性によれば、入力信号はガウス形ノイズ信号である。

その場合、通過関数は、このタイプのノイズの関数として求められる所与の関係に従う。

入力信号がガウス形ノイズ信号である場合、前記通過関数fは、f(J)=σ’sin((π/2)(2J-1))という関係に従い得て、σ’²=σ_b ²+σ_h ²であり、σ_bは、システムの出力端における付加的ガウス形ホワイトノイズとしてモデル化された、識別されるべきシステムの周囲のノイズを表し、

はインパルス応答の個別要素の2乗の合計である。

別の可能性によれば、入力信号はホワイトノイズ信号であり得る。

その場合、通過関数は、そのタイプのノイズの関数として求められた所与の関係に従う。

入力信号が2値のホワイトノイズ信号である場合、前記通過関数fは次式の関係に従い得る。

インパルス応答の推定

は、
−それぞれが一次遅延関数を形成する、すなわちそれぞれがz伝達関数としてz^-1を有する一連のブロックを通してシステムの入力信号uを伝送するステップと、
−前記ブロックの出力端におけるノイズ信号の値u_k、...、u_k-i、...、u_k-nh-1をそれぞれ収集するステップであり、前記基準Jの前記要素J₀、...、J_i、...、J_nh-1が、それぞれ前記ブロックの出力端におけるノイズ信号の前記値u_k、...、u_k-i、...、u_k-nh-1を利用して計算されるステップとを含むことができる。

信号uは、2値のホワイトノイズの場合には2値であり、ガウス形ノイズの場合には数個のレベルある。

ノイズ信号uの値u_k、...、u_k-i、...、u_k-nh-1は別々の瞬間k、k-1、...、k-i、...、k-nh-1に取得される。

前記基準Jの前記複数のnh個の要素J₀、...、J_i、...、J_nh-1の計算は、前記コンバータの出力端で所与の瞬間kに取得した信号s_kおよび前記システムの出力端で前記所与の瞬間に対してi回だけ遅らせて取得したノイズ信号u_k-i(0≦i≦nh)を、排他的OR論理ゲート形成手段に印加するステップを含むことができる。

前記所与の基準Jの前記複数のnh個の要素J₀、...、J_i、...、J_nh-1の計算は、
−前記排他的OR関数の前記適用の結果J_k(n+1)に依存する項および前記所与の瞬間に先行するk-1の瞬間で計算されたコスト関数の項を加えるステップを含むことができる。

この方法の1つの可能な実施形態によれば、前記コンバータの出力端における信号s_kの収集は、所与のサンプリング数Nにわたって行われ得て、所与の基準Jの計算は、少なくとも1つの所定の係数λ(λ≒N)に依存し、Nは所与のサンプリング数である。

この方法は、前記インパルス応答の前記推定

の間の前記係数λの値の変更を含むことができる。

係数λを変化させると、推定の精度および速度を調整することができる。

インパルス応答の推定

は、推定されたインパルス応答

とノイズ入力信号uとの間の畳み込みを計算するステップを更に含む。

この推定が正確かどうかを判断するために、出力信号s_kとその出力信号の推定値

との比較を、所与の期間にわたって行うことができる。

前記係数λの変更は、第2の基準Jtの評価関数として行うことができ、その計算は、コスト関数Jのものと類似であって、s_kと

との間の比較を行う。

したがって、前記係数λの変更は、第2の基準Jtの評価関数として行うことができ、所与の瞬間n+1における前記第2の基準の評価Jt(n+1)は、前記コンバータの前記出力信号s_kとその信号の推定値

との間の、少なくとも1つの排他的OR論理演算項XORを含む反復計算によって行われ、前記第2の基準による項Jt(n)は、所与の瞬間に先行する瞬間nで計算される。

係数λの変更は、前記第2の基準Jtの評価関数として、また、前記第2の基準Jtへの所定の第2の関数ftの適用の結果として行うことができる。

第2の関数ftは、ft(Jt)=λ=α×Jt+β (α>0かつβ>0)といったアフィン変換の関数であり得る。係数αおよびβは、例えば次のように選択され得る。
・Jtが0に向かうとき、λはNに向かう
・Jtが1に向かうとき、λは2⁶に向かう

識別の精度は、サンプリング周波数にほとんど左右されず、測定ノイズに対して優れた頑強性を有する。

所与の識別精度では、本発明による方法は、従来技術による識別方法より必要とする測定ポイントが少ない。

本発明による方法は、「ホワイトノイズ」近似であろうと「基本振動」近似であろうと、近似に基づくものではなく、むしろ、近似なしで、アナログデジタルコンバータによって行われる1ビットの量子化操作に依存する、基準の最小化に基づくものである。

識別されるべきシステムがMEMSまたは組み込まれた電子回路である場合、この識別方法は従来技術による方法に対して以下の利点を有する。
−1ビットサンプリングのADCを用いて実施することができ、高解像度ADCの使用を必要とする方法に対してスペースおよびコストに関する節約が可能になる。
−オープンループで動作することができ、システムの動作点を妨害しない。
−識別されるべきシステムの近くで測定が行われ、1ビットのアナログデジタルコンバータを実施するのに必要なリソースおよび表面積は僅かであり、このことが測定ノイズを最小化する。

本発明は、更に、上記で定義された識別方法を実行するように提供される、電子システムまたは電気機械システムの識別方法に関する。

本発明は、
−前記システムの入力端においてノイズ信号を生成するように意図した、ノイズ信号uを生成するための手段と、
−システムの出力信号y_kが印加されるように意図された1ビットのアナログデジタルコンバータと、
−前記システムのインパルス応答の推定値

を用いて同システムの出力の推定

を実行するための手段であり、−前記コンバータから出力された前記信号と前記ノイズ信号との間の少なくとも1つの相関項を含む、所与の基準Jの複数のnh個(nhは整数)の要素J₀、...、J_i、...、J_nh-1の反復計算を遂行する第1の計算手段を備える手段と、を備える、電子システムまたは電気機械システムを識別するためのデバイスにも関する。

システムのアナログ励振信号を生成するためにアナログデジタルコンバータを設けることができる。

システムの出力の前記推定

を実行するための手段は、前記システムの入力端に伝送されるノイズ信号u_kの関数として前もって定義された通過関数fを、前記所与の基準Jの計算された要素J₀、...、J_i、...、J_nh-1に適用するように設けられた第2の計算手段を更に備えることができ、また、

であり、h_iは前記システムのインパルス応答hの要素であり、

は、前記システムの前記インパルス応答の推定値

の要素である。

第2の計算手段は、1つまたはいくつかのLUTを備えることができる。

通過関数fは、入力端がマルチプレクサ手段に接続され、出力端がデマルチプレクサ手段に接続されたLUTを用いて適用することができる。

1つの可能な実施形態によれば、ノイズ信号u_kはホワイトノイズ信号であり得る。

前記ノイズ信号u_kを生成するための手段は、LFSRランダムシーケンス発生器を備えることができる。

システムからの入力信号u_kがホワイトノイズ信号である場合、前記通過関数fは次式の関係に従い得る。

インパルス応答の推定手段は、それぞれが一次遅延関数を形成する、すなわちz伝達関数としてz^-1を有する一連のブロックを備えることができ、前記一連のブロックは、前記入力信号u_kを受け取って、前記ブロックの出力端において遅延したノイズ信号の値u_k、...、u_k-i、...、u_k-nh-1をそれぞれ伝送するように意図されている。

第1の計算手段は、瞬間kで得られた前記コンパレータの前記出力信号s_kと前記所与の瞬間に対してiだけ遅延した前記ノイズ信号(u_k-i、0≦i≦nh)との間の排他的OR論理演算を遂行するための排他的OR論理ゲートを形成する手段を備えることができる。

第1の計算手段は、以前に計算された前記所与の基準の要素による項に対して前記論理演算の結果を加えるための加算手段を備えることができる。

前記コンバータの出力端における信号s_kの収集は、所与のサンプリング数Nにわたって行うことができ、第1の計算手段による所与の基準Jの計算は少なくとも1つの所定の係数λに依存するものであり、1+λは前記所与の回数Nに等しい。

このデバイスは、前記インパルス応答の前記推定

の間に係数値λを変更するための手段を更に備えることができる。

第1の計算手段は、少なくとも1つのシフトレジスタの形式で前記係数λの適用を可能にする手段および/または少なくとも1つのシフトレジスタの形式で比1/(1+λ)を適用するための手段を備えることができる。

別の可能性によれば、第1の計算手段は、少なくとも1つのシフトレジスタの形式で比(1/λ)の適用を可能にするための手段を備えることができる。

係数λの変更は、第2の基準Jtの評価関数として行うことができる。第2の基準に関する計算の構成は、所与の基準Jの計算を可能にする構成に類似のものであり得る。

この識別デバイスは、
−前記コンバータからの前記出力信号s_kとその信号の推定値

との間の排他的OR論理演算を遂行するための少なくとも1つの排他的OR論理ゲートを含む、前記第2の基準Jtを評価するための手段、および
−前記コンバータからの前記出力信号s_kとその信号の推定値

との間の前記論理演算の結果を、以前に計算された前記第2の基準の要素に依存する項に加算するための加算手段を更に備えることができる。

係数λは、例えば次式の関係を利用して、前記第2の基準Jtの評価関数として変更することができ、
λ=α×Jt+β (α>0かつβ>0)
・Jtが0に向かうとき、λはNに向かう
・Jtが1に向かうとき、λは例えば2⁶に向かう

前記推定

を遂行するための手段は、推定されたインパルス応答

とノイズ入力信号との間の畳み込みを計算するように設けられた畳み込み計算手段を備えることができる。

本発明は、添付図を参照しながら、限定するためでなく単なる情報のために提供された実施形態の説明を判読することでよりよく理解されるであろう。

KLV法と呼ばれる従来技術によるシステム識別方法を実行するためのデバイスの一実施例を提供する図である。 OBT法と呼ばれる従来技術によるシステム識別方法を実行するためのデバイスの一実施例を示す図である。 LCM法と呼ばれる従来技術によるシステム識別方法の別の実施例を示す図である。 LCM法と呼ばれる従来技術によるシステム識別方法の別の実施例を示す図である。 CLCM法と呼ばれる従来技術によるシステム識別方法の別の実施例を示す図である。 本発明によるシステム識別方法を実行するためのデバイスの一実施例を示す図である。 本発明によるデバイスに組み込まれたLSFRノイズ発生器の一実施例を示す図である。 IIRフィルタのインパルス応答を表す曲線の一例を提供する図である。 本発明によるデバイスの中に組み込まれたコスト関数計算ユニット、具体的には、識別されるべきシステムのインパルス応答の推定値を利用して、同システムの出力を推定するための構成の一実施例を提供する図である。 本発明によるデバイスの中に組み込まれたコスト関数計算ユニット、具体的には、識別されるべきシステムのインパルス応答の推定値を利用して、同システムの出力を推定するための構成の一実施例を提供する図である。 コスト関数と推定されたインパルス応答の推定要素との間に通過関数を適用するための、本発明によるデバイスの中のLUTの一実施例を提供する図である。 識別されるべきシステムにガウス形ノイズの形式の入力信号が注入された場合の、所定の通過関数を表す曲線の一例を提供する図である。 識別されるべきシステムにホワイトノイズの形式の入力信号が注入された場合の、所定の通過関数を表す曲線の一例を提供する図である。 本発明によるデバイスの内部でインパルス応答の推定値を計算するための構成の一実施例を提供する図である。 本発明による識別デバイスの中に組み込まれると共に識別されるべきシステムのインパルス応答と入力信号との間の畳み込みを計算する構成の一実施例を提供する図である。 本発明によるデバイスの内部でインパルス応答を推定する構成およびシステムの出力の一実施例を示す図である。 本発明によるデバイスの中に組み込まれたコスト関数計算ユニット、具体的には、識別されるべきシステムのインパルス応答の推定値を利用して、同システムの出力を推定するための構成の代替案を提供する図である。 本発明によるデバイスの内部でインパルス応答を推定するシステムの構成の別の実施例を示す図である。 本発明によるデバイスの中に組み込まれたコスト関数計算ユニット、具体的には、識別されるべきシステムのインパルス応答の推定値を利用して、同システムの出力を推定するための構成の別の代替案を提供する図である。 本発明によるデバイス内部でインパルス応答を推定するシステムの構成の別の実施例を示す図である。 本発明によるデバイス内部で1つのLUTを用いてシステムのインパルス応答を推定する構成の別の実施例を示す図である。 本発明によるデバイス内部で1つのレベルを用いてシステムのインパルス応答を推定する構成の別の実施例を示す図である。 推定の間にインパルス応答の推定の精度または速度を変更するためのフィードバックループを含む、本発明によるシステム識別方法を実施するためのデバイスの一実施例を示す図である。 本発明による方法でインパルス応答の推定値を計算するのに用いられる基準Jの計算係数λを調整するための手段の一実施例を示す図である。 コスト関数の計算に関わる基準Jtと係数λとを結合する関係のアフィン変換の直線を示す図である。 フィードバックループのない本発明による第1のデバイス、およびフィードバックループが備わっている本発明による第2のデバイスをそれぞれ使用して獲得された、インパルス応答の推定値を表す曲線の例を提供する図である。 識別されるべきシステムがフィルタである、本発明による識別デバイスの一実施例を示す図である。 前記識別デバイスのインパルス応答の曲線の一例を示す図である。 Matlabのソフトウェアを用いて行われたシミュレーションで求められたインパルス応答の推定値の曲線およびVHDLで記述されFPGAターゲット上で実行されるプログラムを用いて行われた実験の例を提供する図である。 本発明による識別方法が実行された能動フィルタ形式のシステムの一実施例を示す図である。 本発明による識別デバイスを利用して得られた図27のフィルタのインパルス応答の推定値の曲線の例を提供する図である。 本発明による識別デバイスを利用して得られた図27のフィルタの利得の曲線の例を提供する図である。 本発明による識別方法を実行するための構成の一実施例を提供する図である。

図面に示された別々の部分は、図面をより明瞭にするために、必ずしも均一な縮尺では示されていない。

次に、システムを識別するための本発明による方法およびそのような方法を実行するためのデバイスの一実施例が示される。

そのような方法は、「BIMBO_inline」(「Basic Identification Method Using Binary Observations」、「inline」は、その方法が、観測と呼ばれる2値信号を利用した識別を用いてリアルタイムで行われることを意味する)と称される処理を用い、例えば少なくとも1つのデジタル信号プロセッサ(DSP)、および/または少なくとも1つのマイクロプロセッサ、および/または少なくとも1つのFPGA回路、および/または少なくとも1つのコンピュータを使用して実施することができる。

図5に、そのような方法を実施するデバイスと同等なブロック図が提供されている。

識別は、そのシステムのインパルス応答の推定値を用いたシステムの出力の推定を含む。

識別されるべきシステムは、伝達関数によって記述することができるシステムである。

識別されるべきシステムは、例えばフィルタなどの電子デバイス、シグマデルタコンバータ、DC/DCコンバータ、または電気通信の送信チャンネルであり得る。

識別されるべきシステムは、例えば電気機械デバイスであり、例えばMEMS形式であり得る。

最初に、信号uがシステム100の入力端で生成される。

信号uは、好ましくは離散的信号u_kであり、kは離散時間の瞬間を表す。信号u_kは、ノイズ信号、具体的にはガウス形ノイズまたはホワイトノイズなどのスペクトル的に豊富な信号であり得る。

信号uがガウス形ホワイトノイズである場合、観測されるシステムの励振を生成するのにデジタルアナログコンバータを使用することができ、ノイズの符号が識別方法で利用される。

2値のホワイトノイズの場合には、観測されるシステム100を励振するために、また本構造に対する入力信号としてゼロ次ホールドを用いることができる。

入力信号u_kは、ノイズ発生器110によって作成することができる。例えば、暗号手法で使用されるものに類似の、シフトレジスタを用いてLFSR(「Linear Feedback Shift Register」)を実施するノイズ発生器を使用することができる。そのような発生器を用いて、シーケンスの特定のビットが、ループに再挿入される前に操作または変換を受ける。そのような発生器が、疑似ランダムシーケンスを作成するために設けられる。この発生器は、例えば以下の原始多項式に対応する32次のLFSRタイプであり得る。
1+x+x³+x³⁰

LFSR発生器の一実施例が図6に示されている。この発生器は、それぞれz^-1、z^-2、z^-28、z^-lと等しいz伝達関数を有する一連のブロック111、112、113、114によって形成される。この発生器はまた、第1のブロック111と第2のブロック112との間の第1の加算器115、第2のブロック112と第3のブロック113との間の第2の加算器116、第3のブロック113と第4のブロック114との間の第3の加算器117を備え、第4のブロック114の出力が加算器115、116、117のそれぞれの入力に再注入される。

この方法は、特徴付けられるべき、または識別されるべきシステム100の入出力信号を取得するためのいくらかのステップを含む。

次いで、応答信号y_kがコンパレータ120を形成する手段に注入され、同手段の出力端でサンプリングされた個別の出力信号s_kが伝送される。コンパレータ120は1ビットのADCであり得る。このコンパレータ120は、シグナムS()を適用するように設けられることができる。そのようなシグナムS()により、以下の処理を遂行することが可能になる。

“もし o=sign(x) そして x>0 ならば、その場合に o=0”
“もし o=sign(x) そして x<0 ならば、その場合に o=1”

この目的は、BIMBO_inline法を実行するように意図された処理ブロックまたは処理モジュールの形式の手段130を利用して、システム100の出力の推定値

を作成することである。

手段130は、未知のシステム100の近似パラメトリックモデルを形成することができる。この方法により、近似モデルを、観測される実際のシステム100にできるだけ近づくように収斂させることができる。

実際のシステムのインパルス応答の推定値計算

は、手段130によって行われ、パラメトリックモデルが実際のシステムへ収斂するとき、インパルス応答の推定値は観測されたシステムのインパルス応答に相当することになる。手段130は、例えばFPGAを利用して実施することができる。他の可能性によれば、手段130は、デジタル信号プロセッサ(DSP)、および/またはマイクロプロセッサ、および/またはコンピュータを利用して実施することができる。

推定値

の計算は、入力信号uおよびコンパレータ120の出力の符号sから行われ、これらの信号uおよびsは手段130の入力端に注入される。これらの信号sおよびuは「観測値」とも呼ばれる。この場合、観測値は2値信号の形式である。

したがって、手段130は、出力としてシステム100の出力の推定値

を作成し、これが、同推定値にシグナムを適用するように、例えば第2の1ビットADCの形式である第2のコンパレータ140に注入される。次いで、信号

は、S()がシグナムであって、第1のコンパレータ120から来る信号s_kと比較され得る。

sと

とがかなりの期間にわたって等しければ、行われた推定

は満足するべきものと考えることができる。この「かなりの」期間は、サンプリング間隔の少なくとも1000倍の期間を指し、例えば8000または10000に近い観測サンプリングの数Nに相当する。

本発明による方法によって、システム100のインパルス応答の推定値

を利用して、観測されるシステム100の出力の推定値

を得ることができる。

この説明の全体にわたって、「システムのインパルス応答」は、インパルスによって刺激されたときのシステムの一時的出力を表す。離散的信号の場合には、このインパルス応答は、ディラック形インパルスに対するシステムの応答のように考えることができる。システム100のインパルス応答の推定値は、1組の離散的要素

によって定義することができる。

図7に、離散的IIRフィルタのインパルス応答を表す曲線C₁の一例が示されている。この図では、インパルス応答の要素数nhは、nh=50といったところである。インパルス応答のnh個の要素の組は、ポイントの集合(h₀、h₁、h₂、...、h_nh-1)によって記述することができる。

この手段によって行われる処理は、次式の関係を得ることを意図する。

h_iはインパルス応答の要素であり、

は、推定されたインパルス応答の要素である。

信号yとその信号の推定値

との間の誤差は、予測誤差と呼ばれる。瞬間nにおける予測誤差εは、次のように定義することができる。

手段130によって実施されたモデルは、作成された推定値

を逐次反復によって補正するように調節することができ、それによって信号S_kとその推定値

との間の類似性を最大化する。

この調節は、具体的には、手段130によって行われる所与の基準Jの計算を用いて行われる。この基準Jは、「コスト関数」とも称され、瞬間nまで取得される1組の観測次第であり、

である。

この場合、前記コスト関数の計算を実行するためにコンパレータ120の出力s()が利用される。したがって、コスト関数は、

と記述することもできる。

インパルス応答の評価を可能にするために、次の一般式を満たすコスト関数が実施されることができる。

基準Jは、0と1との間の値を有し、近似パラメトリックモデルの「アクセプタビリティゾーン」と称されるパラメトリックモデルのパラメータ空間のゾーン内において最小限である。

次に、出力信号sと推定された出力信号

との間の比較項を含むコスト関数Jの計算の異なる2つの実施例が示される。

第1の可能性によれば、S(y_k)∈[-1;1]を得ることができ、S()はシグナムである。その場合、
“y_k>0のときS(y_k)=1”
であり、
“y_k<0のときS(y_k)=-1”
である。

信号s、および信号

は、1ビットで符号化される。

したがって、次式の関係を得る。

この場合、

であり、

である。

この第1の可能性によるコスト関数の要素J_iの反復計算を実行するために、手段130に組み込まれたユニット200(図8A)の第1の実施例が提供され得る。単一のインパルス応答モデルを有する手段130は、J_iの計算が、前記コンバータの出力端における信号s_kとノイズ信号

との間の相関項を含む。

J_iはコスト関数の要素であり、Nは行われた処理の計算ポイントまたは観測の数である。次いで、この結果J_iが、観測されるシステムのインパルス応答の推定値のi番目の要素

を求めるのに用いられることになる。この結果J_iは、コスト関数の要素であり、出力信号sとシステム100の入力信号uとの間の相関係数すなわち相関項に相当する。コスト関数の要素J_iは、信号sと信号uとの間の相関項を含む反復計算によって求められる。

この実施例では、コスト関数の計算要素J_iのユニット200は乗算器を形成する手段202を備え、手段202の入力端には、瞬間kに得られた出力信号s_kおよびiだけ遅延した入力信号u_k-iが伝送される。

ユニット200は、更に、乗算器202の出力端に加算器を形成する手段204を備え、また、同加算器の出力端に1次の離散的遅延フィルタすなわちz^-1に等しいz伝達関数ブロックを形成する手段206を備える。

ブロック206の出力が加算器204の入力端に再注入され、一方加算器204の出力端にはN(Nはサンプルまたは計算が行われる反復計算ポイントの数である)で割る除算器を形成する手段208がある。したがって、所与の瞬間に計算される要素J_i(n+1)が、以前に計算された要素J_i(n)に左右されるような再ループが形成される。

手段208の出力端で、s_kと

との間の相関Csuが得られ、

である。

コスト関数の第2の計算の可能性によれば、S(y_k)∈[0;1]を得ることができる。

この場合、
“y_k>0のときS(y_k)=0”
であり、
“y_k<0のときS(y_k)=1”
である。

しかし信号s、及び信号

は2値に符号化され得て、「0」状態または「1」状態を採ることができる。

次式の計算を行うことができる。

前記第2の可能性によってコスト関数Jの要素J_iを計算するためのユニット250の第2の実施例が、図8Bに提供されている。このユニット250は、次式の計算を遂行するように設けられ得る。

J_iはコスト関数の要素であり、Nはサンプル数である。このように、コスト関数の要素J_iは、信号sとノイズ信号uとの間の相関項を含む反復計算によって求められる。

ユニット250は排他的OR論理ゲート(XOR)を形成する手段252を備え、手段252の入力端には、瞬間kにおけるコンパレータ120の出力信号s_kおよびシステム100のiだけ遅延した入力信号u_k-iが伝送される。

XORゲートの出力端には加算器を形成する手段254が設けられ、一方、加算器254の出力端には1次遅延フィルタすなわちz^-1と等しいz伝達関数ブロックを形成する手段256が配置され、ブロック256の出力が加算器254の入力端に再注入される。したがって、コスト関数の要素J_iは、先行する瞬間に計算されたコスト関数の要素に左右される。ユニット250の出力端にはN(Nはサンプル数である)による除算を遂行するように意図された手段258も設けられ、信号sとi個のサンプリング間隔だけ遅延した信号uとの間の相関係数に相当する結果J_iを送出する。次いで、この結果J_iが、観測されるシステムのインパルス応答のi番目の要素

を推定するのに用いられる。

δは、観測されるシステムのインパルス応答(h₀、h₁、h₂、...、h_nh-1)の要素の項とインパルス応答の推定値

の要素の項との積として定義される。

コスト関数Jをδに結合する「通過」関数fが更に手段130によって実施されて用いられ、

である(h_iはシステムのインパルス応答の要素であり、

はシステムのインパルス応答の推定値の要素である)。

通過関数fは、コスト関数の要素J_iの計算から、インパルス応答の推定値の要素の値

を、

として目指すことができるように選択された関数である。通過関数fは、システム100に注入された入力信号の関数として求められる。

通過関数fは、LUT(ルックアップ表)と称されると共に、インパルス応答の推定値の要素

の値をコスト関数Jの要素J_iの値に対応させることができる、少なくとも1つの記憶ユニットを用いて実行され得る。LUT 260の一実施例が図9に示されている。LUT 260は、具体的にはそのサイズおよびピッチΔによって特徴付けられる。インパルス応答データは、通過関数の特定の結像値(image values)、すなわち値f(0)、f(Δ)、f(2×Δ) ...だけがアクセス可能であるように、LUTの中にピッチΔで記憶される。したがって、LUT 260は、コスト関数Jの値の範囲にそれぞれ対応する出力値をもたらす。

一実施例によれば、入力信号uがガウス形ノイズである場合、コスト関数からインパルス応答の要素への通過関数fは、次式の規準を満たすことができる。

Jはコスト関数であってσ’²=σ_b ²+σ_h ²であり、σ_bは、システムの出力端における付加的ガウス形ホワイトノイズとしてモデル化された、識別されるべきシステムの周囲のノイズを表し、

はインパルス応答の個別要素の2乗の合計である。

デフォルトでσ’=1を選択することができる。次いで、システムのインパルス応答を最も近い利得に識別することができる。

図10Aに、識別されるべきシステム100の入力信号uがガウス形ノイズの形式で伝送される場合の、基準Jとインパルス応答との間の通過関数fを表す曲線C₁₀の一例が示されている。

別の実施例によれば、入力信号uがホワイトノイズである場合、コスト関数からインパルス応答への通過関数fは、次式の規準を満たすことができる。

したがって、以下の関係式を得る。

デフォルトで、σは1に等しく選択することができる。

図10Bに、識別されるべきシステム100の入力信号がホワイトノイズである場合の、基準Jとインパルス応答との間の通過関数fを表す曲線C₂₀の別の例が示されている。

図11に、システム100のインパルス応答の推定値

のnh個(nhは1より大きい整数である)の要素の計算を遂行するためのnh個のレベルが備わっている、手段130と一体化したモジュールの一実施例が示されている。

このモジュールは、第1に、それぞれがz^-1に等しいz伝達関数を有する一連の離散的1次遅延フィルタ240₁、...、240_i、...、240_nh-1を形成する複数のnh-1個のブロックを含む。

一連の遅延フィルタの入力端に、瞬間kにおけるシステム100の入力信号u_kが伝送され、遅延した信号u_k-1、...、u_k-i、...、u_nh-1が、それぞれフィルタ240₁、...、240_i、...、240_nh-1の出力端で得られる。

図9Bに関連して前述されたユニット250に類似の、コスト関数Jの要素J₀、...、J_i、...、J_nh-1の複数のnh個の計算ユニット250₀、...、250_i、...、250_nh-1も設けられる。

コスト関数の要素の計算ユニット250₀、...、250_i、...、250_nh-1は、入力として、瞬間kにおけるコンパレータ120からの出力信号s_k、および、それぞれシステム100の遅延入力信号値に相当する信号u_k、u_k-1、...、u_k-i、...、u_nh-1を受け取る。

この構成は、通過関数f()を適用するための複数のnh個の手段260₀、260₁、...、260_i、...、260_nh-1を更に含む。通過関数は、入力uがホワイトノイズ信号である場合に、上記の規準が与えられたものであり得る。手段260₀、260₁、...、260_i、...、260_nh-1は、図10に関連して説明されたタイプのnh個のLUTの形を想定することができ、それぞれコスト関数の要素J₀、J₁、...、J_i、...、J_nh-1を入力として受け取り、インパルス応答の推定値の要素

を出力として送出する。

インパルス応答の推定値から、システム100の出力の推定値

を得ることができる。その目的のために、手段130によって次式の計算が行われる。

インパルス応答の推定値

と観測されるシステム100の2値入力uとの間の畳み込み演算が行われる。

図12に、手段130と一体化されて前記畳み込み演算の遂行を可能にするモジュール270の一実施例が示されている。このモジュールは、入力として、別々の瞬間k、k-1、...、k-i、...、k-nh+1におけるシステムの入力信号u_k、u_k-1、...、u_k-i、...、u_k-nh+1、およびインパルス応答の推定値の要素

をそれぞれ受け取る、複数のnh個のレベル270₀、270₁、...、270i、...、270_nh-1を含む。

モジュール270の各レベルは、レベルの2つの入力の乗算手段271、ならびに乗算手段271からの出力を先のレベルからの出力に加算するための手段273、換言すれば前記乗算の結果を先のレベルの結果に加算するための手段を含む。畳み込み演算を遂行するためのモジュール270は、出力として、システム100の出力yの推定値

を送出する。

図13に、推定値

を送出するための完全な構成の一実施例が示されている。

この構成230は、nh個のレベル231₀、231₁、...、231_i、...、231_nh-1を含み、レベルの数nhは、具体的には識別されるべきシステム100の複雑さの関数として与えられ得る。システムのインパルス応答の非ゼロ要素が推定される。インパルス応答の非ゼロ要素の数がn₀で示された場合、n₀とnhは、nh>n₀である。

この構成230は、ゼロ次フィルタ、すなわちz伝達関数がz^-0のブロック、ならびにz伝達関数としてz^-1を有する、すなわちそれぞれが1次遅延フィルタを形成する複数のnh-1個のブロック240₁、...、240_nh-1を含み、これらのブロックは、連続したブロック、もしくは一連のブロックで配置される。

この構成230は、コスト関数の評価要素J₀、...、J_nh-1向けのnh個のユニット250₀、...、250_nh-1、通過関数fを適用してインパルス応答の推定値の要素

を得るためのnh個のLUTユニット260₀、...、260_nh-1、ならびに畳み込み演算を遂行して推定値

を作成するためのnh個のユニット270₀、...、270_i、...、270_nh-1を更に含む。

図14に、前述のコスト関数Jと異なるコスト関数の変形形態J’の要素の計算の遂行を可能にする、コスト関数の要素の計算ユニット300の別の実施例が示されている。コスト関数の要素は、システムの出力信号とシステムの入力信号との間の相関項を含む反復計算によって求められる。

ユニット300は、排他的OR論理ゲート(XOR)を形成する手段302を備え、その入力端には、瞬間kで得られたコンパレータの出力s_k、およびiサンプルだけ遅れたシステムの入力u_k-iが伝送される。

ユニット300は、XORゲートの出力端において加算器を形成する手段304、加算器304の出力端において1次遅延フィルタを形成する手段306を備え、手段306の出力は係数λを適用するための手段303の入力として再注入され、係数λを適用するための手段303の出力は加算器304の入力として伝送される。加算器の出力は、(1+λ)による除算を遂行するための手段308の入力端に伝送される。手段308の出力端において、前記第2のコスト関数J’の要素が得られる。

和(1+λ)は、サンプルの数N、または計算ポイントの数N、または観測の数Nに相当する。

この実施例では、係数λは、(1+λ)が2の累乗に等しいようにも選択され、係数1/(1+λ)を適用するための手段308は、それらの2値の入力からビットのシフトを遂行するための手段である。手段308は、例えばシフトレジスタの形をとることができる。図8Aおよび図8Bに関連して説明されたもののようなユニット(参照200および250)と比較すると、これによって除算器を排除して計算の実行を簡単にすることができる。

係数λは、λが1よりはるかに大きい(1<<λ)ようにも選択される。λが1よりはるかに「大きい」は、λが2¹⁰を上回ることを意味する。

係数λは設定可能であり、本識別方法の間に、設定することができる可能性がある。

コスト関数の変形形態J’はユニット300によって実施され得て、次式の関係を用いることができる。
J’_k(n+1)=(1×j_k(n)+λ×J’_k(n))/(1+λ)

j_k(n)はXOR論理ゲートを形成する手段302の出力であり、λは、1との和が計算ポイント数Nまたはサンプル数Nに相当する係数である。

λが1<<λであるように選択されたとき、J’(n)≒J(n)が得られ、コスト関数Jは、コスト関数の変形形態J’と実質的に等しくなる。

図15に、推定値

を送出するように設けられた構成の変形形態330が示されている。この構成330は、コスト関数の計算によって図13に関連して前述されたものと異なり、図14に関連して今しがた説明されたもの(300で参照される)のように、コスト関数J’の要素を評価するためのnh個のユニット300₀、...、300_i、...、300_nh-1を含む。

図16に、別のコスト関数の変形形態J”の要素J”_kの計算の遂行を可能にする、計算ユニット350の別の実施例が示されている。

このユニット350は排他的OR論理ゲート(XOR)を形成する手段352を備え、手段352の入力端には、瞬間kにおけるコンパレータ120の出力s_k、およびシステム100の入力信号u_k-iが伝送される。

ユニット350は、XORゲートの出力pk(n)に比(1/λ)を適用することを可能にする手段353a、ならびに手段353aの出力端において加算器を形成する手段354、加算器354の出力端において1次遅延フィルタを形成する手段356を更に備え、手段356の出力は、比(1/λ)の適用を可能にする手段353bの入力端に再注入され、手段353bの出力およびフィルタ356の出力が加算器354の入力端へ伝送される。加算器354の出力端で、前記第2のコスト関数の変形形態J”の要素が得られる。

係数λと1との和(1+λ)は、計算ポイントの数Nに相当する。

この実施例では、係数λは2の累乗と等しくなるように選択され、λ=2^bである。

手段353aおよび353bは、それぞれが比1/λを適用するために、それらの2値の入力のシフトを遂行することができ、右へbビットのシフトを適用することになる。

図15に関連して説明された構成300に関して、これによって乗算器を排除することが可能になる。

計算ユニット350のこの他の変形形態は、1よりはるかに大きいように選択された係数λ(1<<λ)を用いて実施される。「大きな」λは、λが少なくとも2¹⁰より大きいことを意味する。

限定された2次の展開を考えると、次式の関係を得る。

λが1<<λであるように選択されたとき、J”(n)≒J(n)が得られ、コスト関数Jは、コスト関数の変形形態J”と実質的に等しくなる。

図17に、推定値

を送出するように設けられた構成の変形形態430が示されている。この構成430は、コスト関数の計算によって図14に関連して前述されたものと異なり、図16に関連して今しがた説明されたもの(350で参照される)のように、コスト関数J’’の要素を評価するためのnh個のユニット350₀、...、350_i、...、350_nh-1を含む。

システム100の出力の推定値

を送出するように設けられた構成530の別の実施例が、図18に示されている。この実施例では、コスト関数の要素J_iからインパルス応答の要素

に対する通過関数fを適用するための手段は、図13および図15に関連して前述された構成230、330のものとは異なる。この実施例では、LUTの数が、構成230および330のそれと比較して大幅に低減される。nh個のLUT、すなわち1レベルにつき1つのLUTという構成から、nh個のレベルの構成に対して1つのLUTになる。

その目的のために、図16に関連して説明されたもの(350で参照される)のようなコスト関数J”を計算するためのnh個のユニット350₀、...、350_i、...、350_nh-1の出力端に第1のマルチプレクサ手段362が設けられる。

第1のマルチプレクサ手段362は、制御モジュール365によって伝送された選択信号の関数として、その複数の入力から選択された入力を出力として伝送する。

第1のマルチプレクサ手段362の出力端に、手段360が、例えばLUTの形式で存在して通過関数fを適用する。

LUT 360の出力端にデマルチプレクサ手段364が設けられる。第2のデマルチプレクサ手段364の入力は、制御モジュール365が送出した選択信号によって選択されたその出力端のうちの1つの方へ伝送される。デマルチプレクサ手段364の出力端は、インパルス応答を推定するために、それぞれ要素

を送出する。

このように、推定されたインパルス応答値の優れたルーティングを保証するように制御モジュール365が設けられ、選択信号をマルチプレクサ手段362およびデマルチプレクサ手段364へ伝送する。

構成430は、推定値

をもたらす畳み込み演算を遂行するためのnh個のユニット270₀、270₁、...、270_i、...、270_nh-1を更に含む。

ここまでに、構成230、330、430、530のうちの1つまたは他のものの動作が、レベルの所与の数nhを用いて示されてきた。この数nhは、識別しようとするインパルス応答の要素数に相当し、変更または適合され得る。

識別されるインパルス応答の要素数nhは、システム100の複雑さ、およびサンプリング周波数fs次第で選択され得る。識別されるべき要素の数nhは、観測されたシステムのインパルス応答の非ゼロ要素n₀の数より大きく、nh>n₀である。この数nhは、減衰およびサンプリング周波数fsなどのシステム100の特徴次第である。オーバーサンプリングがより大きいと、所与の減衰に対してより多くのnh個のレベルが設けられることになる。数nhは、シャノンの定理を守るように選択される。例えば、識別されるべきシステムが電気的発振器である場合、発振器の遮断周波数(cutting frequency)をfcとすると、サンプリング周波数fsは、fs>2×fcとなるように与えられ得る。

レベルの数nhは、好ましくはコスト関数計算ユニットの係数λよりはるかに小さい。例えば、λは、nhより少なくとも2⁸倍大きいものと考えられ得ると共に、λは、2¹⁰と2²⁰との間の値と想定され得る。

推定値

を送出するように設けられた構成630の別の実施例が図19に示されている。

この構成630では、構成630が1つのレベルを有するように、nh個のレベルの並列化が行われている。

その目的のために、遅延フィルタ240₁、...、240_nh-1の出力端に、制御モジュール565が伝送する制御信号によって制御されるマルチプレクサ手段545が設けられる。

マルチプレクサ手段545の出力端に、コスト関数J”の要素を計算するためのユニット550が設けられる。このレベルは、z^-1に等しいz伝達関数を有する遅延フィルタを形成する手段356が、メモリ557を形成する手段を含むモジュール556、このメモリに結合されたマルチプレクサ558を形成する手段、およびこのメモリに結合されたデマルチプレクサ559を形成する手段で置換されている点で、図16に関連して前述されたもの(350で参照される)とは異なる。コスト関数J”の要素J”₀、...、J”_i、...、J”_nh-1の値を記憶するようにメモリ557が設けられる。

コスト関数の要素J”(n+1)を計算するために、以前のコスト関数の要素または1つ前に計算されたJ”(n)がメモリ557から抽出され、加算器および比(1/λ)を適用するための手段の入力端に注入するために、マルチプレクサ558から出力として伝送される。

マルチプレクサ558およびデマルチプレクサ559は、制御モジュール565によって伝送された信号によって制御される。

コスト関数の要素は、一旦計算されると、メモリ557の中に置かれるようにデマルチプレクサ手段559の入力端に伝送される。

J”の計算レベルの出力として、コスト関数の要素J”_iを受け取り、対応するインパルス応答の要素

を出力として作成するように、LUT 560が設けられて配置される。

このインパルス応答の要素

は、メモリ582に結合されたマルチプレクサ580の方へ伝送され得て、次いで前記メモリ582に記憶される。

LUT 560の出力端には、畳み込み計算モジュール570が更に設けられる。このモジュール570は、インパルス応答の推定値の要素

を送出するLUT 560の出力を、信号u_k、...u_k-i、...、u_nh-1の中のシステムの入力信号uを送出するマルチプレクサ手段545の出力に掛けるための乗算器を形成する手段571を備える。乗算器の出力とマルチプレクサ574の出力との加算を遂行するように、加算器を形成する手段572が設けられる。加算器の出力は、遅延フィルタ575を通過した後にマルチプレクサ574の入力端に再注入される。マルチプレクサ574は、同様に、制御ブロック565によって制御される。

加算器の出力端で、推定値

が得られる。

係数λの値は、本識別方法の間に変更することができる可能性がある。

係数λを小さく、例えば2⁸未満に選択すると、新規のサンプルにかなりの重みを与えることができ、精度より速度を優先した処理を得ることができる。

係数λを大きく(b>2¹⁵)選択すると、速度より精度を優先させることができる。

このように、インパルス応答の推定の進行次第で、パラメータλを本識別処理の間に進化させることができる。

本発明による識別方法を実施するためのデバイスの別の実施例が、図20に示されている。

そのようなデバイスを用いると、処理期間中にコスト関数Jの計算に関与する係数λを進化させることができる。

システムの入力信号uおよびコンパレータ120の出力信号sを受け取って推定値

を送出するように設けられた構成730において、フィードバックすなわちループ帰還が行われる。構成730は、前述の330、430、530、630うちの1つであり得て、出力として制御ブロック680を有する。

制御ブロック680は、図16に関連して説明された計算ユニットに類似のコンポーネントを含む計算ユニットを備えることができる。ブロック680は、瞬間kにおけるコンパレータ120の出力信号s、およびコンパレータ140から来る推定値

を入力として受け取る。

制御ブロック680は、排他的OR論理ゲート(XOR)を形成する手段683を備えることができ、その入力端に信号s_kおよび

が伝送される。

レベル689は、XORゲートの出力端において例えばシフトレジスタを利用して、比(1/λ)を適用することを可能にする手段684、ならびに、手段684の出力端に加算器を形成する手段686、加算器686の出力端に1次遅延フィルタを形成する伝達関数z^-1の手段687を更に備え、手段687の出力が手段685の入力端に再注入されて、例えば少なくとも1つのシフトレジスタを利用して比(1/λ)を適用することを可能にし、手段685の出力およびフィルタ687の出力が加算器686の入力端に伝送される。

したがって、計算レベル689は、s_kに対する

の誤差を推定するために第2の基準Jtの計算を遂行し、Jtは次式となる

(Nは1+λと等しい計算ポイントの数)。

係数λの値は、得られたJtの値の関数として制御される。次いで、λ(k)=ft(Jt(k))などの制御則を求めるために関数ftが適用される。

図16の場合には、λ=2^bを得る。λの変更はbの変更になり、したがって、b(k)=ft(Jt(k))などの関数ftを見いだすことができる。

LUT 688を介して関数ftを適用することができる。

一代替形態によれば、係数λは、LUT 688を用いることなく、関数Jtから導くことができる。

パラメータλとJtの間に線形の関係を実現することができる。

図21は、式λ=α×Jt+βに相当する線形制御を適用するための手段780の一実施例を示し、この式でλ=0となるのを回避するためにβ≠0である。

次いで、LUTは、乗算器手段781および加算器手段782を含むこの手段780で置換することができる。

図22に、係数λの線形制御を表す直線C₁₀₀の一実施例が示されている。

図23は、フィードバックおよび制御ブロック630の寄与を示す。この図で、第1の曲線C₂₀₀は、フィードバックなしで行われたインパルス応答の推定値の進化を表す。第2の曲線C₂₀₂は、制御ブロック680が設けられているフィードバックループを用いて行われたインパルス応答の推定値の進化を表す。

本発明によるデバイスの別の実施例が図24に示されている。

このデバイスは、例えば32次のLFSRタイプの疑似ランダム信号発生器であるノイズ発生器110を備え、これは、例えば0ボルトと3ボルトとの間の振幅を有する信号を送出することができる。発生器110の出力端に、例えば-0.5ボルトと0.5ボルトとの間の信号を送出することができるレベルシフタ回路802が設けられる。このデバイスは、識別されるべきシステム1000の入力端に第1のバッファ回路810を更に備え、そしてシステム1000の出力端に第2のバッファ回路820を更に備える。システム1000の出力を推定するために、第2のバッファ回路820の出力端にコンパレータ120が設けられて、信号sを、例えば前述の構成130、230、330のうちの1つである手段830へ送出する。手段830は、ノイズ発生器から来るノイズ信号uを更に受け取る。手段830は、例えばFPGAを利用して実施され得る。

この実施例では、システム1000は共振する2次のRLCフィルタであり得て、その伝達関数Hは次式の関係を利用し、

ここで

である。

フィルタの共振周波数は、ほぼ1500Hzであり、選択されたサンプリング周波数fsは5kHzである。そのようなシステム1000は、曲線C₃₀₀の形状を有するインパルス応答を得ることができる。

本発明によってインパルス応答の推定を実施するためにMatlabのツールを用いて実施されたプログラムの一実施例が、「付録」に与えられている。このプログラムは、パラメータ計算のために、入力については、入力信号u、および出力信号s、レベル数nh、係数値λ、およびポイント数nb_ptsを有する関数を含む。この関数は、観測されたシステムのインパルス応答hの推定値

に相当するデータhhatを戻す。

BIMBO_inline法の実装は、処理に必要な電子コンポーネント、ソフトウェアまたは他のもののすべてを有する算出部を含むマイクロコンピュータによって実施され得る。したがって、例えば、マイクロコンピュータは、具体的には、この処理のために、少なくとも1つのプログラム可能なプロセッサ、ならびに少なくとも1つのメモリを含む。

プロセッサは、例えばマイクロプロセッサ、DSP、または中央処理装置であり得る。メモリは、例えばハードディスク、読取り専用メモリROM、CD-ROM、ダイナミックランダムアクセスメモリDRAM、他の任意のタイプのメモリRAM、磁気式または光学式の記憶要素、レジスタまたは他の揮発性もしくは不揮発性のメモリであり得る。

本発明による方法を実施することができるプログラムは、コンピュータシステムまたはマイクロコンピュータによって読取ることができる媒体(例えばフロッピー（登録商標）ディスクもしくはCD ROMもしくはDVD ROMもしくは取外し可能なハードドライブもしくは磁気メディア)に、常駐させるか、あるいは記録することができる。

1つの可能性によれば、BIMBO_inlineアルゴリズムおよびノイズ発生器は、FPGA、そしえ他の要素、具体的には個別コンポーネントの形をとることができる1ビットADCを利用して実施することができる。

本識別方法は、BIST(Built In Self Test)システム、すなわちそれ自体を検査する能力を有するシステムの状況で用いることができる。これによって、検査中にかなりの機器の使用を回避することができる。この場合、これは、システムの適切な動作を無事に終結させるために、示されたBIMBO_inline法をシステムに適用して所望のインパルス応答と実際のインパルス応答とを比較することを含む。

本識別方法は、システムの自動較正を実行するために用いることができ、具体的には電気機械システムの動作中に較正を行うことができる。そのようなシステムは、時間が経つにつれて進化すると考えることができる。本発明による方法は、次いで、システムのインパルス応答の推定値を利用し、その関数として制御システムを適合させることにより、これらの進化の推定を可能にする。

インパルス応答の推定値は、伝達関数を識別することによって完成することができる。

本発明による方法が、図28の中に示されるように、Texas Instrument社の汎用能動フィルタUAF42に対して試験され、例えばサンプリング周波数は15kHzの近傍であり、抵抗値は、RF1=RF2=220kΩ、RG=22 kΩ、RQ=10 kΩであった。これらの値は、品質係数（quality factor）Q=1.2、および730Hzの近傍の固有周波数foに相当する。

図28および図29は、例えば図13に関連して説明されたように、デバイスの出力端で4000個のサンプルが獲得された後で、100個のインパルス応答係数によって獲得された、フィルタの振幅C₄₀₀および利得C₅₀₀の推定曲線を示す。

比較として、実験による振幅C₄₀₂および利得C₅₀₂の曲線が与えられている。

図30に、本発明によるデバイスの別の実施例が提供されている。このデバイスには、BIMBO_inline法を実施して、信号s_kを送出するシステム1000の出力の推定

を遂行するための、例えば前述の構成130、230、330のうちの1つである手段830が備わっている。手段830は、ノイズ発生器からのノイズ信号uを更に受け取る。

示されたBIMBO_inlineアルゴリズムは、ノイズ発生器およびコンパレータから信号uおよびsをそれぞれ受け取り(アナログデジタルコンバータ)、インパルス応答の推定値から信号y_kの推定値

をもたらす。観測されるシステムの出力のこの推定値は、パラメトリック適応アルゴリズムによって用いられる。

手段900および810はパラメトリック適応アルゴリズムを作成し、システムの出力y_kを用いる。したがって、

であると考える。

ブロック810は、観測されるシステムの近似モデルを含む。この近似モデルは、IIRタイプのモデル(無限インパルス応答型の分子/分母形式の伝達関数モデリング)である。このモデルは、例えば最小2乗アルゴリズムであるパラメトリック適応アルゴリズムを備えたブロック900によって、各サンプリング間隔で再評価される。各サンプリング間隔で、この近似モデルは、

の推定値

をもたらす。このパラメトリック適応アルゴリズムは、

と

との間の誤差を最小化することにより、出力を含む近似モデルの新規の推定値をもたらす。

「付録」
function [hhat] = verif_bimbo_inline(u,s,nh,nb_pts,a,b)
% 初期化
u_delay_line=zeros(nh,1);
Csu=0.5*ones(nh,1);
% 処理ループ
for k=1:nb_pts
u_delay_line=[u(k); u_delay_line(1:end-1)];
J=a/b*xor(s(k),u_delay_line)+J-a/b*J;
% hの推定
hhat=sqrt(2)*erfinv(-2*J+1)./sqrt(1+2*erfinv(-2*J+1).^2);
% yの推定(u(0,1)から(1,-1)への再構成)
yhat= (-2*u_delay_line+1)*hhat;
end;

1 デバイス
2 システム
3 可調整ヒステリシスのコンパレータ
4 1ビットADC
5 高分解能ADC
6 コンパレータ
7 帰還利得
8 微分器
9 コンパレータ
10 積分器
12 システム
13 コンパレータ
14 デジタルプログラマブルフィルタ
15 ADC
100 システム
110 ノイズ発生器
111 z伝達関数を有するブロック
112 z伝達関数を有するブロック
113 z伝達関数を有するブロック
114 z伝達関数を有するブロック
120 コンパレータ
130 単一のインパルス応答モデルを有する手段
140 コンパレータ
200 ユニット
202 乗算器
204 加算器
206 離散的遅延フィルタ
208 除算器
230 構成
231 乗算器および加算器
240 1次遅延フィルタ
250 ユニット
252 排他的OR論理ゲート
254 加算器
256 1次遅延フィルタ
258 除算器
260 ルックアップ表
270 畳み込み演算ユニット
271 乗算器
273 加算器
300 計算ユニット
302 排他的OR論理ゲート
303 係数
304 加算器
306 1次遅延フィルタ
308 除算器
330 構成
350 計算ユニット
352 排他的OR論理ゲート
353a 比(1/λ)を適用する手段
353b 比(1/λ)を適用する手段
354 加算器
356 1次遅延フィルタ
360 ルックアップ表
362 マルチプレクサ
364 デマルチプレクサ
365 制御モジュール
430 構成
530 構成
545 マルチプレクサ
550 計算ユニット
556 モジュール
557 メモリ
558 マルチプレクサ
559 デマルチプレクサ
560 ルックアップ表
565 制御モジュール
570 畳み込み計算モジュール
571 乗算器
572 加算器
574 マルチプレクサ
575 遅延フィルタ
580 マルチプレクサ
582 メモリ
630 構成
680 制御ブロック
683 排他的OR論理ゲート
684 比(1/λ)を適用する手段
685 比(1/λ)を適用する手段
686 加算器
687 1次遅延フィルタ
688 ルックアップ表
689 計算レベル
730 構成
780 線形制御を適用するための手段
781 乗算器
782 加算器
802 レベルシフタ回路
810 バッファ回路
820 バッファ回路
830 構成
900 パラメトリック適応アルゴリズムを備えたブロック
1000 システム

Claims (19)

1. 電子システムまたは電気機械システム(100)を識別するためのデバイスであって、
   前記システム(100)の入力端においてノイズ信号を生成するように意図された、ノイズ信号(u_k)を生成するための手段(110)と、
   前記システム(100)の出力信号(y_k)が印加されるように意図されたアナログデジタルコンバータ(120)と、
   前記システム(100)のインパルス応答の推定
   

   

   を実行するための手段(130、230、330、430、530)であり、前記コンバータから出力された前記信号と前記ノイズ信号との間の少なくとも1つの相関項をそれぞれが含む、所与の基準Jの複数のnh個(nhは整数)の要素(J₀、...、J_i、...、J_nh-1)の反復計算を遂行するための第1の計算手段(250₀、250₁、...、250_i、...、250_nh-1、350₀、350₁、...、350_i、...、350_nh-1)を備える手段と、を備えるデバイス。
2. 前記システム(100)の前記インパルス応答の前記推定値を利用して、前記システム(100)の出力の推定
   

   

   を実行するための手段を更に備える請求項1に記載のデバイス。
3. 前記システム(100)の前記出力の前記推定
   

   

   を実行するための前記手段(130)が、前記システムの前記入力端に伝送される前記ノイズ信号(u_k)の関数として前もって定義された通過関数fを、前記所与の基準Jの前記計算された要素(J₀、...、J_i...、J_nh-1)に適用するための第2の計算手段(260₀、260₁、...、260_i、...、260_nh-1)であり、また、
   

   

   であり、h_iが前記システムのインパルス応答hの要素であり、
   

   

   が、前記システムの前記インパルス応答の推定値
   

   

   の要素である第2の計算手段を更に備える請求項2に記載のデバイス。
4. 前記システムの前記入力信号(u_k)が2値のホワイトノイズ信号であり、前記通過関数fが次式の関係に従う請求項1から3のいずれか一項に記載のデバイス。
   

   
5. 前記手段(130、230、330、430、530)が、それぞれが一次遅延関数を形成する、すなわちz伝達関数としてz^-1を有する一連のブロック(240₁、...、240_nh-1)を備え、前記一連のブロックが、前記入力信号(u_k)を受け取って、前記ブロック(240₁、...、240_nh-1)の前記出力端における前記遅延したノイズ信号の値(u_k、...、u_k-i、...、u_k-nh-1)をそれぞれ伝送するように意図されている請求項1から4のいずれか一項に記載のデバイス。
6. 前記第1の計算手段が、
   瞬間kに得られた前記コンパレータの前記出力信号(s_k)と前記所与の瞬間に対してiだけ遅延した前記ノイズ信号(u_k-i、0≦i≦nh)との間の排他的OR論理演算を遂行するように排他的OR論理ゲートを形成する手段(302、352)と、
   以前に計算された前記所与の基準の要素による項に対して前記論理演算の結果を加えるための加算手段(304、354)とを備える請求項1から5のいずれか一項に記載のデバイス。
7. 前記コンバータの前記出力端における前記信号(s_k)の収集が、所与のサンプリング数(N)にわたって行われ、前記第1の計算手段による前記所与の基準Jの計算が、少なくとも1つの所定の係数λに依存し、λが前記所与のサンプリング数(N)と等しい請求項1から6のいずれか一項に記載のデバイス。
8. 前記インパルス応答の前記推定
   

   

   の間に前記係数値λを変更するための手段(680)を更に備える請求項7に記載のデバイス。
9. 前記第1の計算手段が、少なくとも1つのシフトレジスタの形式で前記係数λの適用を可能にする手段、および/または少なくとも1つのシフトレジスタの形式で比1/(1+λ)を適用するための手段を備える請求項7または8に記載のデバイス。
10. 前記第1の計算手段が、少なくとも1つのシフトレジスタの形式で比(1/λ)の適用を可能にするための手段を備える請求項9に記載のデバイス。
11. 前記係数λの前記変更が、第2の基準Jtの評価関数として行われ得て、前記デバイスが、
    前記コンバータからの前記出力信号(s_k)とその信号の推定値
    

    

    との間の排他的OR論理演算(XOR)を遂行するための少なくとも1つの排他的OR論理ゲート(XOR)を含む、前記第2の基準Jtを評価するための手段と、
    前記コンバータからの前記出力信号(s_k)とその信号の推定値
    

    

    との間の前記論理演算の結果を、以前に計算された前記第2の基準の要素に依存する項に加算するための加算手段(686)とを更に備える請求項8から10のいずれか一項に記載のデバイス。
12. 前記係数λの前記変更が、前記第2の基準Jtの評価関数として次式の関係によって行われる請求項11に記載のデバイス。
    λ=α×Jt+β (α>0かつβ>0)
13. 前記推定
    

    

    を遂行するための前記手段(130、230、330、430、530)が、前記推定されたインパルス応答
    

    

    と前記ノイズ入力信号(u)との間の畳み込み計算のための手段を備える請求項1から12のいずれか一項に記載のデバイス。
14. 前記アナログデジタルコンバータが1ビットのADCである請求項1から13のいずれか一項に記載のデバイス。
15. 前記システムが電子フィルタまたはMEMSである請求項1から14のいずれか一項に記載のデバイス。
16. 電子システムまたは電気機械システム(100、1000)を識別する方法であって、
    前記システムに対する入力として少なくとも1つのノイズ信号(u)を印加するステップと、
    前記システムの出力信号(y_k)を1ビットのアナログデジタルコンバータ(120)に印加するステップと、
    前記システム(100)のインパルス応答の推定
    

    

    を遂行するための手段を利用して、前記システム(100)の出力の推定
    

    

    を実行するステップであり、前記インパルス応答の前記推定
    

    

    が、前記コンバータの前記出力端における前記信号と前記ノイズ信号との間の少なくとも1つの相関項をそれぞれが含む、所与の基準Jの複数のnh個(nhは整数)の要素(J₀、...、J_i、...、J_nh-1)の反復計算を含むステップと、を含む方法。
17. 前記システム(100)の前記インパルス応答の前記推定値を利用した、前記システム(100)の前記出力の推定
    

    

    を更に含む請求項16に記載の方法。
18. 前記インパルス応答の前記推定
    

    

    が、前記所与の基準(J)の前記計算された要素(J_i)に対する通過関数(f)の適用を更に含み、前記通過関数(f)が、前記システムの前記入力端に印加された前記信号の関数としてあらかじめ求められており、また、
    

    

    であり、h_iは前記システムのインパルス応答hの要素であり、
    

    

    は、複数のnh個のインパルス応答の要素
    

    

    の中の、前記システムの前記インパルス応答の推定値
    

    

    の要素である請求項16または17に記載の方法。
19. 前記システムの前記入力信号(u_k)が2値のホワイトノイズ信号であり、前記通過関数fが次式の関係に従う請求項16から18のいずれか一項に記載の方法。
    

    

Images