JP2011522417A - 相互接続構造(改善された耐エレクトロマイグレーション特性を有する集積回路のための相互接続構造) - Google Patents

相互接続構造(改善された耐エレクトロマイグレーション特性を有する集積回路のための相互接続構造) Download PDF

Info

Publication number
JP2011522417A
JP2011522417A JP2011511733A JP2011511733A JP2011522417A JP 2011522417 A JP2011522417 A JP 2011522417A JP 2011511733 A JP2011511733 A JP 2011511733A JP 2011511733 A JP2011511733 A JP 2011511733A JP 2011522417 A JP2011522417 A JP 2011522417A
Authority
JP
Japan
Prior art keywords
width
length
interconnect structure
conductive line
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011511733A
Other languages
English (en)
Other versions
JP5629258B2 (ja
Inventor
フィリッピ・ロナルド
テャンドラ・コーシック
サンカラン・スジャータ
ホゥ・チャオ・クン
スタンダール・テオドルス
グラナウ・ステファン
サイモン・アンドリュー・エッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011522417A publication Critical patent/JP2011522417A/ja
Application granted granted Critical
Publication of JP5629258B2 publication Critical patent/JP5629258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 集積回路(IC)デバイスのための相互接続構造を提供する。
【解決手段】 集積回路(IC)デバイスのための相互接続構造は、第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅W・・・wで形成された1つ以上のセグメントを有する細長い導電性ラインを備え、第1の幅は前記1つ以上の追加の幅のそれぞれよりも狭く、1つ以上の追加の幅で形成された1つ以上の導電性セグメントの全長L・・・Lに対する第1の幅で形成された1つ以上の導電性セグメントの全長Lの関係は、導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点が維持されるように選択される。
【選択図】 図7

Description

本発明は、集積回路(IC)デバイスの製造に関し、更に具体的にいうならば、改善された耐エレクトロマイグレーション特性を有する相互接続構造に関する。
代表的に、集積回路は、パターン化された金属化ライン(線)のレベル相互間の電気的接続を与えるために、選択された位置にビアを有する層間誘電体層により電気的に互いに分離されているパターン化された金属化ラインの多層レベルを有するように製造される。これらの集積回路が、(例えばデバイスの速度を増大することによりそして所定のチップ面積当たりの回路機能を増大することにより)増大された密度及び性能を実現するための開発努力において更に小さな寸法に小型化されているにつれて、相互接続ライン(線)の幅の寸法はますます狭くされ、これに伴ってこれらを例えばエレクトロマイグレーションのような有害な効果を受けやすくする。
R.G.Filippi等による、2002年5月のJournal of Applied Physics、第91巻、第9号の“The Effects of Current Density, Stripe Length、 Stripe Width,and Temperature on Resistance Saturation During Electromigration Testing”
エレクトロマイグレーションとは、相互接続材料を構成する金属原子(例えば銅若しくはアルミニウム)が、この材料を一方向性の電流即ちDC電流が流れることに基づいて物質移動する現象を指す用語である。更に具体的にいうと、電子電流が拡散金属原子に衝突することにより、金属原子を電流が流れる方向に押し出す。長い期間に亘って、相互接続材料の陽極端に金属が蓄積すると、この系の局部的な機械的応力を著しく増大する。これにより層の剥離、クラック及び最終的には金属ワイヤからの金属の押し出しが生じ、これにより隣接する相互接続への電気的短絡を引き起こす。エレクトロマイグレーションは、線の幅の寸法が小さくなるに従って金属ラインを流れる電流密度が増大するにつれて、集積回路設計における更に重大な問題となっている。
従来技術の前述の問題点及び欠陥は、本発明の細長い導電性ライン(線)を含む集積回路(IC)デバイスの相互接続構造により解決される。細長い導電性ラインは、第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅w・・・wで形成された1つ以上のセグメントを有し、ここで、第1の幅は1つ以上の追加の幅のそれぞれよりも狭く、そして1つ以上の追加の幅で形成された1つ以上の導電性セグメントの全長L・・・Lに対する第1の幅で形成された1つ以上の導電性セグメントの全長Lの関係は、導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果(短い長さの効果)の利点に関する臨界長さが維持されるように選択される。
他の実施例において、集積回路(IC)デバイスのための相互接続構造は、細長い導電性ラインを含み、細長い導電性ラインは、高融点層及びこれの窒化物並びに銅含有材料及びアルミニウム含有材料の1つ以上の層を含み、導電性ラインは、これの対向する端部に配置された一対の拡散バリアと電気的に接触し、細長い導電性ラインは、第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅w・・・wで形成された1つ以上のセグメントを含み、第1の幅は1つ以上の追加の幅のそれぞれよりも狭く、そして1つ以上の追加の幅で形成された1つ以上の導電性セグメントの全長L・・・Lに対する第1の幅で形成された1つ以上の導電性セグメントの全長Lの関係は、導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点に関する臨界長さが維持されるように選択される。
他の実施例において、集積回路(IC)デバイスのための相互接続構造を形成する方法は、細長い導電性ラインを形成するステップを含み、細長い導電性ラインは、第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅W・・・wで形成された1つ以上のセグメントを有し、ここで、第1の幅は1つ以上の追加の幅のそれぞれよりも狭く、そして1つ以上の追加の幅で形成された1つ以上の導電性セグメントの全長L・・・Lに対する第1の幅で形成された1つ以上の導電性セグメントの全長Lの関係は、導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点に関する臨界長さが維持されるように選択される。
更に他の実施例において、集積回路(IC)デバイスのための相互接続構造を形成する方法は、細長い導電性ラインを形成するステップを含み、細長い導電性ラインは、第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅w・・・wで形成された1つ以上のセグメントを有し、ここで、第1の幅は1つ以上の追加の幅のそれぞれよりも狭く、そして1つ以上の追加の幅で形成された1つ以上の導電性セグメントの全長L・・・Lに対する第1の幅で形成された1つ以上の導電性セグメントの全長Lの関係は、導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点に関する臨界長さが維持されるように選択される。
IC相互接続構造の陰極端からの電子のマイグレーションを引き起こす陰極端からのエレクトロマイグレーション力及び電子の流れの方向を示す概略図である。 相互接続構造の陰極端及び陽極端の両方に拡散バリアが配置されるときのエレクトロマイグレーション力及び応力で誘起される原子の逆流を示す概略図である。 図1に示されている例をデュアル・ダマシンの銅とした場合を示す図である。 図2に示されている例をデュアル・ダマシンの銅とした場合を示す図である。 陰極端及び陽極端にV2ビアを含む幅w及び長さLのM2レベルの相互接続の上面図である。 陰極端及び陽極端にV2ビアを含む幅W及び長さLのM2レベルの相互接続の断面図である。 本発明に従う改善された耐エレクトロマイグレーション特性を有する相互接続構造の概略図である。 一様な狭い幅w及び減少された長さを有する図7の構造と等価の相互接続構造を示す図である。 本発明の他の実施例に従う改善された耐エレクトロマイグレーション特性を有する相互接続構造の概略図である。 本発明の更に他の実施例に従う改善された耐エレクトロマイグレーション特性を有する相互接続構造の概略図である。 本発明の更に他の実施例に従う改善された耐エレクトロマイグレーション特性を有する相互接続構造の概略図である。 本発明の更に他の実施例に従うエレクトロマイグレーション・ショート・レングスの利点の閾値条件を実現するに必要な、相互接続構造の狭い領域の全長対残りの広い領域の全長の関係を示すグラフである。 3種類の許容可能な設計幅を有する構造の更に他の実施例を示すグラフである。 3種類の許容可能な設計幅を有する構造の更に他の実施例を示すグラフである。
上記のように、エレクトロマイグレーション(EM)は、電界及び電子の流れの影響のもとで金属原子が移動する、金属相互接続にとって確実性のある故障メカニズムである。アルミニウム(Al)及び銅(Cu)の相互接続の場合、エレクトロマイグレーションの物質の流れは、電子の流れの方向である。エレクトロマイグレーションの間、電子風(electron wind)は、次式で表される原子流束(atomic flux)を生じる力を加える。
Figure 2011522417
ここで、nは、原子の密度であり、Vは移動原子のドリフト速度であり、Dは実効拡散率であり、kはボルツマン定数であり、Tは絶対温度であり、jは電流密度であり、ρは抵抗率であり、そしてeZは実効イオン電荷である。図1は、下側高融点層102(例えば、チタン(Ti)、窒化チタン(TiN)、タングステン(W))、AlCu層106,上側高融点層104及びライン(導体)の陰極端に配置されたWスタッド108を含む多層アルミニウム銅(AlCu)相互接続構造100の電子の流れとEM力の方向とが同じである場合を示している。AlCu層106,上側高融点層104及びWスタッド108は、ラインの陰極端に配置される。陰極端からの原子のマイグレーションは、この領域にボイド(空隙)を形成し、最終的にこのラインの抵抗の増大を引き起こす。
しかしながら、拡散バリアが存在する場合には、原子が導体の陽極端に蓄積し、そして陰極端で空乏化し、応力傾斜及び原子の逆拡散を引き起こす(例えば、1976年のJ.Appl.Phys,47.1203のI.A.Blechの論文を参照)。エレクトロンマイグレーション及び応力により誘起された原子の逆流の組み合わせは、安定状態において、次式により与えられる正味の原子流束Jeffまで上昇する。
Figure 2011522417
ここで、vは原子の逆流速度であり、Δσは陰極端及び陽極端の間の応力の差であり、Ωは原子の体積であり、そしてLは導体の長さである。図2に示すように、直線的な応力の傾斜は、安定状態のもとで或る期間の経過後に生じる。かくして、ラインの両端に応力を発生させるために拡散遮断材料(例えば、タングステン)をラインの両端に配置することが必要である。具体的には、図2は、相互接続構造100の陽極端に他のタングステン・スタッド110が配置されていることを示す。
背応力傾斜(back stress gradient)がエレクトロマイグレーション力と釣り合うとき、物質移動は完全に押さえられる。この現象は、エレクトロマイグレーション閾値若しくはショート・レングス効果(短い長さの効果、short length effect)と呼ばれ、そして長さが十分に短い相互接続及び低電流密度の場合に生じる。閾値条件はJeffに対する上述の関係から規定され、その結果次式となる。
Figure 2011522417
ここで、(jL)thは閾値と長さの積である。jLの値が(jL)thよりも小さい場合、相互接続構造にエレクトロマイグレーションの故障は生じない。もしもj及びLが閾値条件に正確に対応するならば、相互接続の長さは、臨界長さと呼ばれる長さに対応する。ショート・レングス効果は、タングステンの層間スタッドを有するAlCu相互接続並びに層間ビアを有するデュアル・ダマシンCu相互接続において観察され、ここで、デュアル・ダマシン相互接続は、タンタル(Ta)、窒化タンタル(TaN)、Ti,TiN,W,ルテニウム(Ru),窒化ルテニウム(RuN)及び窒化タングステン(WN)のようなライナー材料を例えば拡散バリアとして利用する。
図3は、図1に示されている例をデュアル・ダマシンの銅とした場合を示す図であり、そして
図4は図2に示されている例をデュアル・ダマシンの銅とした場合を示す図である。更に具体的にいうと、図3は、ライナー層202(Cuの拡散を防止する)、デュアル・ダマシンCuビア/トレンチ充填層204、キャップ層206及びこのラインの陰極端に配置された充填ビア210を有する相互接続構造200を示す。キャップ層206の例示的な材料は、例えば窒化シリコン(Si)、炭化珪素(SiC)若しくはシリコン炭窒化物(SiCN)のような誘電体材料を含むことができる。これの代わりに、例えばTa,TaN、コバルトタングステンリン(CoWP)若しくはRuのような金属キャップ材料が、使用する技術に従って使用されることができる。図4において、例えばライナー材料202のような遮蔽材料が相互接続構造200の陽極端に配置された他の充填ビア212内に含まれている。
使用されるビア及び相互接続金属の特定な型に係わらず、ショート・レングス効果の利点を得るための1つの方法は、短い相互接続を設計することである。その理由は、許容される電流密度は導体の長さが減少するにつれて増大するからである。しかしながら、この解決法は、短い長さの設計が、歩留まりの低下及び抵抗の増大を引き起こす更に多くの層間ビアを必要とするので、制限される。従って、導体の長さを著しく短くすることなく高い電流密度を許容するレイアウトを設計することが有益である。
図5及び図6を参照すると、幅w、長さLで、陰極端及び陽極端にV2ビアを有するM2レベルの相互接続300の例が示されている。更に具体的にいうと、図5は相互接続の上面を示し、一方図6は相互接続の断面を示す。もしもこの相互接続の長さL(2つのV2ビア相互間の長さ)が臨界長さよりも長いならば、ショート・レングス効果の利益は生じなく、そしてこの構造は時間の経過と共にエレクトロマイグレーションの望ましくない効果を受ける。一方、ビア相互間の距離は、ショート・レングス効果の利点を得るために臨界長さよりも短くされる。しかしながら、導体の長さを短くすることは実用的な解決策ではない。
従って、本発明に従うと異なる解決策が採用され、ここで全導体長Lの一部分に対して、導体の幅wが、領域若しくはセグメントに対する電流密度を減少するように、他の部分に対して広くされる。例えば、図7は、本発明の1つの実施例に従って形成された相互接続構造400の概略図である。図示のように、相互接続400の幅が、第1の半分(0.50L)のセグメントではwであり、第2の半分(0.50L)のセグメントでは2wであるように(図5の構造に対して)変更されている。狭い幅(w)のセグメントにおける電流密度は、広い幅(2w)のセグメントの電流密度の2倍であるので、幅2wのセグメントの臨界長さは、幅wのセグメントよりも2倍(2x)長い。
ショート・レングスの利点の点から、図8は、図7と等価的である相互接続構造500を示し、この構造は、一様な狭い幅wを有するが短くされた長さ0.75Lを有する。言い換えると、一様な幅wを有する相互接続の臨界長さが0.75Lであるならば、図7に示されるように相互接続の一部分を広くすることにより、セグメントの長さは、図8の短い0.75Lの相互接続と同じショート・レングスの利点を生じるように増大されることができる。
図7に示されている特定な構造(即ち、狭い幅を有する導体の半分の部分が構造の陰極端に配置されそして広い幅を有する導体の半分の部分が導体の陽極端に配置されている)に加えて、他の構造も又可能である。例えば、図9の相互接続構造600に示されているように、広い幅(2w)の部分が構造の陰極端に配置されそして幅の狭い(w)部分が構造の陽極端に配置されることができる。これの代わりに、図10の相互接続構造700に示されているように、幅(2w)の部分がこの導体の中央部に配置され、そして1対の0.25Lの狭い幅(w)の部分がこの構造の陰極端及び陽極端にそれぞれ配置されることができる。他の変形例において、図11の相互接続構造800に示されているように、陰極端から幅Wで長さ0.25Lの部分、幅2wで長さ0.25Lの部分、幅wで長さ0.25Lの部分及び幅2wで長さ0.25Lの部分を交互に設けることができる。図7,図9,図10及び図11の実施例のそれぞれにおいて、全導体長Lの半分は、幅wで形成され、そして全導体長の半分は、幅2wで形成される。このように、もしも一様な幅wの導体に対する臨界長さが所望の長さLよりも小さくなるならば、長さLは、ショート・レングスの利点を引き出すためにデバイスのビアの量を増大するように、短くされる必要はない。
しかしながら、V2ビアの底部のライナーの厚さは、ショート・レングス効果を適切に使用するために十分でなければならないことを理解されたい。もしもV2ビアに接触するM3ラインが狭すぎると、構造のアスペクト比(縦横比)は増大しそしてバイア内に適切なライナー被覆が生じるのを妨げる。即ち、もしもM3ラインの幅がV2バイアの寸法と同じであるならば、この構造のショート・レングス効果は低くなる。従って、設計がプロセスの限界に適応するように注意することが必要である。又、ショート・レングス効果は、電流がビアから上のラインに流れる構造において生じ、これはビアデプレッション・フェイラー・モードと呼ばれる。上述の例示的な構造は、電子の流れがビアからこれの下側のラインに至る(これはライン・デプレッション・フェイラー・モードと呼ばれる)シミュレーションに対応する。
所望の閾値条件を達成するために、相互接続の幅の広い領域を幅の狭い領域に比べてどのぐらいの長さにするかを決定する方法を提供することが可能である。即ち、図5及び図6に示されているレイアウトが、所定の電流密度に対して閾値ショート・レングス条件に対応するならば、相互接続の長さ自体を減少することなくそして追加のビアを必要とすることなく、同じ信頼性の利点を生じる、狭いセグメント及び広いセグメントの両方を有する構造が設計されることができる。例えばw=0.1μmが狭いセグメントの幅であり、そしてw=0.2μm、w=0.3μm、w=0.4μm及びw=0.5μmが広いセグメントの可能な幅であるというように相互接続設計が2つの幅だけを有する特定な場合を考える。もしもLが狭い領域の全長を表し、そしてLが広い領域の長さであるならば、L+Lは相互接続構造の全長Lである。与えられた電流に対して、もしも臨界長さが、0.1μmの相互接続の幅に対して100μmであるならば、臨界長さは、0.2μmの幅に対して200μmであり、0.3μmの幅に対して300μmであり、
0. 4μmの幅に対して400μmであり、そして0.5μmの幅に対して500μmである。従って、狭い領域に関して広い領域の対応する長さを決定するのに次の関係が使用され得る。
広い領域の幅、w (μm) 広い領域の最大長さ、L (μm)
0.22(100−L
0.33(100−L
0.44(100−L
0.55(100−L
は、閾値条件を生じる広い幅のセグメントに対する最大全長に対応することを理解されたい。
更に一般的に説明すると、もしもLが所定の電流に対して第1の幅w(狭い幅)で全体的に形成された相互接続構造の臨界長さであるならば、狭い領域の全長L,広い領域の全長L及び臨界長さの間の関係は次の通りである。
Figure 2011522417
したがって、Lに関してLは次式のようになる。
Figure 2011522417
上記の例において、所定の電流に対して0.1μmの狭い幅wの一様な相互接続構造の形成において、この構造の全長は、ショート・レングスEMの利点を維持するために100μmを越えることはない。しかしながらこの例において、IC設計が、デバイスの歩留まりを減少し又は抵抗を増大するあるいは両方を生じ得る層間レベル・ビアをなくするように、少なくとも150μmの相互接続長さを要求すると仮定する。全長のうち50μmがw=0.1μmで形成され、そして全長のうち残りの100μmがw=0.2μmで形成されるような150μmの長さの相互接続構造を形成することにより、このような相互接続構造は、0.1μmの狭い幅wで全体的に形成された100μmの相互接続構造と同じショート・レングスの利点を有する。他の等価な150μmの相互接続構造は、例えば全長のうち75μmがw=0.1μmで形成され、そして全長のうち残りの75μmがw=0.3μmで形成された構造である。
図12は、上述の関係が、2つの許容される幅、狭い幅及び広い幅を有する構造にどのように適用されるかを示すグラフである。狭い領域の所定の全長に対して、閾値条件を実現するに必要な広い領域の全長は、広い領域の幅が増大するにつれて増大する。明らかなように、相互接続の全長は、100μmよりも長くされることができ、そして同じ信頼性の改善を有する。図12に示されている曲線上の各点は、0.1μmの幅及び100μmの長い相互接続と同じ閾値条件に対応する。
もしも設計において2つ以上の幅が許容されるならば、同様の技術が開発され得ることを理解されたい。即ち、上述の技術は、2つ以上の幅、即ち第1の(最も狭い)ベース・ライン幅及びこの第1の幅よりもそれぞれ広い複数の第2の幅を有する相互接続構造に延長されることができる。例えば、相互接続設計が3つの幅だけを有する特定な場合、即ち、例えばw=0.1μmが狭いセグメントの幅である場合、w=0.2μm、w=0.3μm、w=0.4μm及びw=0.5μmが広いセグメントの1つの可能な幅である場合、そしてw=0.2μm、w=0.3μm、w=0.4μm及びw=0.5μmが広いセグメントの他の可能な幅である場合が存在する。もしもLが狭い領域の全長を表し、Lが1つの広い領域の長さを表し、そしてLが他の領域の長さを表すならば、L+L+Lは相互接続構造の合計の長さLである。
与えられた電流に対して、もしも臨界長さが、0.1μmの相互接続幅に対して100μmであるならば、臨界長さは0.2μmの幅に対して200μmであり、0.3μmの幅に対して300μmであり、0.4μmの幅に対して400μmであり、そして0.5μmの幅に対して500μmである。従って、次の関係が、狭い領域及び他の広い領域wに関して広い領域の1つ(w)の対応する長さを決定するために使用されることができる。
広い領域の幅、w (μm) 広い領域の最大長、L (μm)
0.22(100−L−((w/w)L))
0.33(100−L−((w/w)L))
0.44(100−L−((w/w)L))
0.55(100−L−((w/w)L))
が、閾値条件を生じる広いセグメントに対する最大の全長に対応することを理解されたい。
これを更に一般的に説明すると、もしもLが、所定の電流に対する第1の(狭い幅)wで全体的に形成されている相互接続構造の臨界長さを表すとすると、狭い領域の全長L,広い領域の全長L,L及び臨界長さの間の関係は次の通りである。
Figure 2011522417
従って、L及びLに関して、Lは次式のようになる。
Figure 2011522417
同様に、次の関係が、狭い領域及び1つの広い領域wに関して広い領域wの他方の対応する長さを決定するのに使用されることができる。
広い領域の幅、w (μm) 広い領域の最大長、L (μm)
0.22(100−L−((w/w)L))
0.33(100−L−((w/w)L))
0.44(100−L−((w/w)L))
0.55(100−L−((w/w)L))
は、閾値条件を生じる広いセグメントに対する最大の全長に対応することを理解されたい。
上述のように、もしもLが,所定の電流に対して第1の(狭い幅)wで全体的に形成された相互接続構造の臨界長さを表すとすると、狭い領域の全長L,広い領域の全長L,L及び臨界長さの関係は次の通りである。
Figure 2011522417
従って、L及びLに関してLは次のようになる。
Figure 2011522417
図13及び図14を参照すると、上述の関係が、3つの許容された設計幅、即ちベース・ラインの最も狭い幅(w)並びにwよりも広い追加の幅w及びwを有する構造にまで如何に延長可能であるかを示す一対のグラフが示されている。図13の例において、狭い幅wは再び0.1μmで有り、第3の幅wは0.4μmであり、wにおける全セグメント長Lは40μmである。かくして、図13は、複数のwの値に対する、w=0.1μmの1つ以上のセグメントの全長L及び幅wの1つ以上のセグメントの全長Lの間の関係を示す。第2の幅wは第3の幅wよりも広く又は狭くされ得るが、w及びwの両方はwよりも広いことに注目されたい。
図14は、図13に示されている3つの幅を有する構造と同様の例を示す。ここで、狭い幅wは再び0.1μmであり、第2の幅wは0.2μmであり、wにおける全セグメント長Lは40μmである。図14は、複数のwの値に対する、w=0.1μmの1つ以上のセグメントの全長L及び幅wの1つ以上のセグメントの全長Lの間の関係を示す。
最も狭いベース・ライン幅を超える追加の(より広い)幅の数に係わらず、狭い領域の所定の全長に対して、閾値条件を達成するに必要な広い領域の全長は、広い領域の幅が増大するにつれて増大する。構造における任意の数の幅に対する一般的な式は次の通りである。
Figure 2011522417
更に、他のセグメント(i≠M)に関する全セグメント長Lの一般的な式は次の通りである。
Figure 2011522417
ここで、Nは構造内の互いに異なる幅の数であり、LはMthセグメントの長さであり、そしてLは狭いセグメントに対する臨界長さである。
更なる例として、もしも相互接続構造が4つの許容される設計幅(即ち、N=4)、詳細に言うと、Lc=100μm、w=0.1μm、L=25μm、w=0.2μm、L=50μm、w=0.3μm、L=75μm、w=0.4μmを有するならば、上記の式(11)から、L=100μmそして構造の全長Lは、L=L+L+L+L=25μm+50μm+75μm+100μm=250μmである。
又、上に示されているように、(jL)thが狭いラインに比較した場合広いラインに対して低いとして知られている、広いラインのショート・レングス効果に関する実務的な考えがある。エレクトロマイグレーション閾値に基づく幅の効果は、SIO誘電体を有するAlCu相互接続において観察され、そして金属及びこれを囲む誘電体材料の弾性特性に依存する実効的なバルク・モジュールに起因している。この動作を説明するのに使用されるモデルは、金属内の応力がエレクトロマイグレーション・テストの間に緩和されるという考えに基づいている。緩和されたバルク・モジュールは、金属の所定の厚さに対して幅が増大するにつれて減少するラインの厚さ及び幅に依存することが見出された。結果として、エレクトロマイグレーション閾値はラインの幅が増大するにつれて減少する。同じ現象がCu相互接続及び低k誘電体材料においても生じることが予測される。これに関する追加の情報は、R.G.Filippi等による、2002年5月のJournal of Applied Physics、第91巻、第9号の“The Effects of Current Density, Stripe Length、 Stripe Width,and Temperature on Resistance Saturation During Electromigration Testin”に見出すことができる。この文献を参照として組み入れる。
これは第2の効果であるが、相互接続の設計を適切に行うために、幅に対する(jL)thの依存性を決定することが望ましい。かくして、幅の増大に伴う(jL)thの減少をなくするために、ラインの幅w及び厚さtの両方に依存する修正項が必要とされる。可能な最大の(jL)thに対する幅効果を示すラインに対する(jL)thの比は、幅毎の修正項である。もしもLmaxが最大臨界長を表し、そしてLthが幅効果を示すセグメントに対する実際の臨界長さであるならば、A(w,t)=Lth/Lmaxがこれらの幅効果をなくする修正項である。最大臨界長さは、w/t=1の場合に対応し、ここでラインの幅及び厚さは同じである。幅効果をなくする相互接続構造の幅の任意の数に対する一般的な式は次の通りである。
Figure 2011522417
他のセグメント(i≠M)に関するLの項は、次式の通りである。
Figure 2011522417
ここで、Nは構造内の互いに異なる幅の数であり、LはMthのセグメントの長さであり、Lは狭いセグメントの臨界長さであり、A(w,t)は狭いセグメントの修正項であり、A(w,t)はithの幅に対する修正項であり、そしてA(w,t)はMthの幅に対する修正項である。
上述の4つの幅の相互接続構造に戻ると、次の例示的な値は、幅に対する(jL)thの従属性を反映する。N=4,Lc=100μm、A(w、t)=1,w=0.1μm、L=25μm、A(w,t)=0.9、w=0.2μm、L=50μm、A(w,t)=0.8,W=0.3μm、L=75μm、A(w,t)=0.7,W=0.4μm、次いで上記の式(13)から、L=44.7μm。従って、幅効果に対する修正を考慮した構造の全長Lは、L=L+L+L+L=25μm+50μm+75μm+44.7μm=194.7μmである。実際には、このことは、幅効果を考慮に入れると、許容される長さが250μmから194.7μmにまで減少されたことを意味する。注目すべきことは、設計において狭い0.1μmの幅のセグメントだけが使用された場合に許容される100μmよりも非常に大きいことである。
総括的に言うと、エレクトロマイグレーションのショート・レングス効果を得る代替的な手法を説明した。閾値条件に到達するようにビア相互間の距離を減少する代わりに、本発明の手法は、所望の閾値条件が更に長い相互接続長さに対して得られるように相互接続の幅を変更する。これにより、ショート・レングスの利点が要求される多くの設計が可能になる。
本明細書で説明した例示的な実施例は、“エレクトロマイグレーション・ショート・レングス効果の利点”に関する臨界長さは、導電性ラインの原子の物質移動を抑圧する(即ち、エレクトロミグレーションの損傷を防止する)ように、導電性ラインの1つの方向に加えられるエレクトロマイグレーション力が導電性ラインの反対方向に加えられる逆流力により均衡化される長さに対応することを説明したが、本明細書におけるいくつかの臨界閾値は、いくらかのエレクトロマイグレーションが長期間にわたって許容され得るように互いに接近できることを意図する。これに関して、“エレクトロマイグレーション効果の利点”は、エレクトロマイグレーションを完全に排除するということではなく、相互接続構造の長さに沿った或る部分を広くし、一方垂直のビア接続相互間を所望の最小距離に維持することにより相互接続構造を更に耐エレクトロマイグレーション性にするということである。
現在の半導体ワイヤリング法は、銅含有材料又はアルミニウム含有導電性材料あるいはその両方並びにこれらの合金を利用するが、例えば金、銀及びこれらの合金のような他の金属が本発明の実施例の範囲に含まれることを理解されたい。更に、図3及び図4に示されているデュアル・ダマシン及びCuの例(ビア及びラインが同じステップで形成される)は、ビア及びラインが別のステップで形成されるシングル・ダマシン・プロセスに適用できることを理解されたい。
種々な良好な実施例を参照して本発明を説明したが、本発明の精神から逸脱することなく種々な変更及び修正が可能であることは当業者にとって明らかである。又、本発明の精神から逸脱することなく、特定な状況及び材料を本発明の教示に適応させるための多くの修正が可能である。
本発明は、半導体デバイスの分野で有用であり、更に具体的にいうならば、相互接続構造において有用である。
100、200、300,400,500、700,800 AlCu相互接続構造
102 下側高融点層
104 上側高融点層
106 AlCu層
108 Wスタッド
110 他のスタッド
202 ライナー材料
204 デュアル・ダマシンCuビア/トレンチ充填層
206 キャップ層
210,212 充填されたビア

Claims (13)

  1. 集積回路(IC)デバイスのための相互接続構造であって、
    前記相互接続構造は、
    第1の幅wで形成された1つ以上のセグメント及び1つ以上の追加の幅w・・・wで形成された1つ以上のセグメントを有する細長い導電性ラインを備え、前記第1の幅は前記1つ以上の追加の幅のそれぞれよりも狭く、
    前記1つ以上の追加の幅で形成された前記1つ以上の導電性セグメントの全長L・・・Lに対する前記第1の幅で形成された前記1つ以上の導電性セグメントの全長Lの関係は、前記導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、前記導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点が維持されるように選択される、相互接続構造。
  2. 前記エレクトロマイグレーション・ショート・レングス効果の利点に関する臨界長さは、前記導電性ラインの原子の物質移動を抑圧するように、前記導電性ラインの1つの方向に加えられるエレクトロマイグレーション力が導電性ラインの反対方向に加えられる逆流力により均衡化される長さに対応する、請求項1に記載の相互接続構造。
  3. は所定の大きさの電流に対して前記第1の幅wで全体的に形成された等価的な相互接続構造の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L・・・L及び前記Lの間の関係は、次式で表され、
    Figure 2011522417

    Nは前記相互接続構造内の互いに異なる幅の数である、請求項1に記載の相互接続構造。
  4. 前記導電性ラインの全長Lは、閾値と長さの積(jL)thが幅の増大に応じて減少する幅効果を補償するように選択され、この結果修正項A(w,t)=Lth/Lmaxが前記幅効果をなくする修正項であり、前記修正項は所定のセグメントの幅w及び厚さtに依存し、Lmaxは最大臨界長さを表し、そしてLthは前記幅効果を示すセグメントに対する実際の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L・・・L及び及びLは、次式
    Figure 2011522417

    で表される、請求項3に記載の相互接続構造。
  5. 前記導電性ラインは、該導電性ラインの陽極端及び陰極端の一方に配置された前記第1の幅wで形成された単一セグメント並びに前記陽極端及び陰極端の他方に配置された前記第2の幅wで形成された単一セグメントを有する、請求項3に記載の相互接続構造。
  6. 前記導電性ラインは、一方が前記導電性ラインの陽極端に配置され、他方が前記導電性ラインの陰極端に配置される前記第1の幅wで形成された一対のセグメント、並びに前記陽極端及び前記陰極端の間の中央部分に配置され前記第2の幅wで形成された単一のセグメントを有する、請求項3に記載の相互接続構造。
  7. 集積回路(IC)デバイスのための相互接続構造であって、
    高融点金属及びこれの窒化物並びに銅含有材料及びアルミニウム含有材料の少なくとも1つからなる1つ以上の層を含む細長い導電性ラインであって、該導電性ラインの対向する端部に配置された一対の拡散バリアに電気的に接触する前記導電性ラインを備え、
    前記細長い導電性ラインは、第1の幅wで形成された1つ以上のセグメント及び前記第1の幅wよりも広い1つ以上の追加の幅w・・・wで形成された1つ以上のセグメントを有し、
    前記1つ以上の追加の幅で形成された前記1つ以上の導電性セグメントの全長L・・・Lに対する前記第1の幅で形成された前記1つ以上の導電性セグメントの全長Lの関係は、前記導電性ラインの全長L=L+L+・・・Lが臨界長さに関係なく最小の所望の設計長さを満足するように、前記導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点が維持されるように選択される、相互接続構造。
  8. 前記エレクトロマイグレーション・ショート・レングス効果の利点に関する臨界長さは、前記導電性ラインの原子の物質移動を抑圧するように、前記導電性ラインの1つの方向に加えられるエレクトロマイグレーション力が導電性ラインの反対方向に加えられる逆流力により均衡化される長さに対応する、請求項7に記載の相互接続構造。
  9. は所定の大きさの電流に対して前記第1の幅wで全体的に形成された等価的な相互接続構造の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L・・・L及び前記Lの間の関係は、次式で表され、
    Figure 2011522417

    Nは前記相互接続構造内の互いに異なる幅の数である、請求項7に記載の相互接続構造。
  10. 前記導電性ラインの全長Lは、閾値と長さの積(jL)thが幅の増大に応じて減少する幅効果を補償するように選択され、この結果修正項A(w,t)=Lth/Lmaxが前記幅効果をなくする修正項であり、前記修正項は所定のセグメントの幅w及び厚さtに依存し、Lmaxは最大臨界長さを表し、そしてLthは前記幅効果を示すセグメントに対する実際の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L・・・L及びLは、次式
    Figure 2011522417

    で表される、請求項9に記載の相互接続構造。
  11. 前記導電性ラインは、該導電性ラインの陽極端及び陰極端の一方に配置された前記第1の幅Wで形成された単一セグメント並びに前記陽極端及び陰極端の他方に配置された前記第2の幅wで形成された単一セグメントを有する、請求項9に記載の相互接続構造。
  12. 前記導電性ラインは、一方が前記導電性ラインの陽極端に配置され、他方が前記導電性ラインの陰極端に配置される前記第1の幅wで形成された一対のセグメント、並びに前記陽極端及び前記陰極端の間の中央部分に配置され前記第2の幅wで形成された単一のセグメントを有する、請求項9に記載の相互接続構造。
  13. 前記高融点金属及びこれの窒化物は、タンタル(Ta),窒化タンタル(TaN)、チタン(Ti),窒化チタン(TiN)、タングステン(W)、窒化タングステン(WN)、ルテニウム(Ru)及び窒化ルテニウム(RuN)からなる群から選択される請求項7に記載の相互接続構造。
JP2011511733A 2008-05-29 2009-05-22 相互接続構造 Expired - Fee Related JP5629258B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/128,973 2008-05-29
US12/128,973 US8056039B2 (en) 2008-05-29 2008-05-29 Interconnect structure for integrated circuits having improved electromigration characteristics
PCT/US2009/044948 WO2009148855A1 (en) 2008-05-29 2009-05-22 Interconnect structure for integrated circuits having improved electromigration characteristics

Publications (2)

Publication Number Publication Date
JP2011522417A true JP2011522417A (ja) 2011-07-28
JP5629258B2 JP5629258B2 (ja) 2014-11-19

Family

ID=41378781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011511733A Expired - Fee Related JP5629258B2 (ja) 2008-05-29 2009-05-22 相互接続構造

Country Status (6)

Country Link
US (1) US8056039B2 (ja)
EP (1) EP2283515B1 (ja)
JP (1) JP5629258B2 (ja)
KR (1) KR101341769B1 (ja)
TW (1) TWI473231B (ja)
WO (1) WO2009148855A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009740A (ja) * 2009-06-25 2011-01-13 Internatl Business Mach Corp <Ibm> 半導体デバイスのための電力グリッド構造体及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284194B2 (ja) * 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
KR101532634B1 (ko) * 2008-12-31 2015-07-01 삼성전자주식회사 풀-칩의 결함 메탈라인 검출 방법 및 시스템
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
US8211776B2 (en) 2010-01-05 2012-07-03 International Business Machines Corporation Integrated circuit line with electromigration barriers
US9224640B2 (en) 2012-08-17 2015-12-29 Globalfoundries Inc. Method to improve fine Cu line reliability in an integrated circuit device
US8901738B2 (en) 2012-11-12 2014-12-02 International Business Machines Corporation Method of manufacturing an enhanced electromigration performance hetero-junction bipolar transistor
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9851397B2 (en) * 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins
US9418934B1 (en) 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
US10510688B2 (en) 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9905513B1 (en) * 2016-10-24 2018-02-27 International Business Machines Corporation Selective blocking boundary placement for circuit locations requiring electromigration short-length
CN109952642B (zh) * 2016-12-07 2024-03-26 英特尔公司 具有锯齿状金属迹线布局的集成电路器件
US10651201B2 (en) 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
CN112347726A (zh) 2019-08-08 2021-02-09 台湾积体电路制造股份有限公司 分析集成电路中电迁移的方法
US10963609B2 (en) * 2019-08-08 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for analyzing electromigration (EM) in integrated circuit
US11087064B1 (en) * 2020-03-13 2021-08-10 Cadence Design Systems, Inc. System and method for analyzing one or more electromigration rules associated with an electronic circuit design

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301544A (ja) * 1987-05-30 1988-12-08 Toshiba Corp スタンダ−ドセル方式の半導体集積回路
JPH09266205A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 配線構造およびそれを用いた半導体装置
JPH11330073A (ja) * 1998-05-14 1999-11-30 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
JP2003124218A (ja) * 1992-08-31 2003-04-25 Toshiba Corp 半導体装置
US5382831A (en) * 1992-12-14 1995-01-17 Digital Equipment Corporation Integrated circuit metal film interconnect having enhanced resistance to electromigration
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5472911A (en) * 1994-09-02 1995-12-05 Motorola, Inc. Method for controlling electromigration and electrically conductive interconnect structure therefor
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line
US5689139A (en) * 1995-09-11 1997-11-18 Advanced Micro Devices, Inc. Enhanced electromigration lifetime of metal interconnection lines
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
US6191481B1 (en) * 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US6714037B1 (en) * 2002-06-25 2004-03-30 Advanced Micro Devices, Inc. Methodology for an assessment of the degree of barrier permeability at via bottom during electromigration using dissimilar barrier thickness
US6725433B1 (en) * 2002-09-24 2004-04-20 Advanced Micro Devices, Inc. Method for assessing the reliability of interconnects
US6822437B1 (en) * 2003-02-10 2004-11-23 Advanced Micro Devices, Inc. Interconnect test structure with slotted feeder lines to prevent stress-induced voids
JP2006170923A (ja) * 2004-11-16 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures
US7397260B2 (en) * 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7471539B2 (en) * 2005-12-20 2008-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. High current interconnect structure for IC memory device programming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301544A (ja) * 1987-05-30 1988-12-08 Toshiba Corp スタンダ−ドセル方式の半導体集積回路
JPH09266205A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 配線構造およびそれを用いた半導体装置
JPH11330073A (ja) * 1998-05-14 1999-11-30 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009740A (ja) * 2009-06-25 2011-01-13 Internatl Business Mach Corp <Ibm> 半導体デバイスのための電力グリッド構造体及びその製造方法

Also Published As

Publication number Publication date
KR20110016439A (ko) 2011-02-17
US8056039B2 (en) 2011-11-08
WO2009148855A1 (en) 2009-12-10
JP5629258B2 (ja) 2014-11-19
KR101341769B1 (ko) 2013-12-16
EP2283515A1 (en) 2011-02-16
EP2283515A4 (en) 2014-10-22
US20090294973A1 (en) 2009-12-03
TW201013876A (en) 2010-04-01
TWI473231B (zh) 2015-02-11
EP2283515B1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
JP5629258B2 (ja) 相互接続構造
US8232646B2 (en) Interconnect structure for integrated circuits having enhanced electromigration resistance
Hu et al. Future on-chip interconnect metallization and electromigration
KR100301647B1 (ko) 집적회로,집적회로용 호접속부부 제공방법 및 전도성 스트라이프
TWI375297B (en) Semiconductor contact structure
US20070087555A1 (en) Increasing electromigration lifetime and current density in ic using vertically upwardly extending dummy via
KR101557102B1 (ko) 반도체 소자의 금속 연결배선
US9406560B2 (en) Selective local metal cap layer formation for improved electromigration behavior
US8569888B2 (en) Wiring structure and method of forming the structure
US9536779B2 (en) Selective local metal cap layer formation for improved electromigration behavior
US9633947B2 (en) Folded ballistic conductor interconnect line
Sethu et al. Simulation investigations for the comparison of standard and highly robust AlCu thick metal tracks
JP5213013B2 (ja) 半導体装置
US6444918B1 (en) Interconnection structure of semiconductor element
JP5380929B2 (ja) 半導体装置及びその製造方法
Thompson Using line-length effects to optimize circuit-level reliability
JP3566583B2 (ja) 半導体装置の製造方法
Filippi et al. The electromigration short-length effect in AlCu and Cu interconnects
Jakushokas et al. Electromigration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees