KR20110016439A - 개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체 - Google Patents

개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체 Download PDF

Info

Publication number
KR20110016439A
KR20110016439A KR1020107026002A KR20107026002A KR20110016439A KR 20110016439 A KR20110016439 A KR 20110016439A KR 1020107026002 A KR1020107026002 A KR 1020107026002A KR 20107026002 A KR20107026002 A KR 20107026002A KR 20110016439 A KR20110016439 A KR 20110016439A
Authority
KR
South Korea
Prior art keywords
length
width
electrically conductive
conductive line
interconnect structure
Prior art date
Application number
KR1020107026002A
Other languages
English (en)
Other versions
KR101341769B1 (ko
Inventor
로날드 필리피
카우식 찬드라
스자타 산카란
차오-쿤 후
테오도러스 스탄다어트
스테판 그러나우
앤드류 에이치 사이몬
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20110016439A publication Critical patent/KR20110016439A/ko
Application granted granted Critical
Publication of KR101341769B1 publication Critical patent/KR101341769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로(IC) 디바이스에 대한 상호접속 구조체는 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 제1 폭은 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 포함하는 가늘고 긴(elongate) 전기 전도성 라인을 포함하며, 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 임계 거리와 무관하게 최소의 원하는 설계 길이를 만족하게끔, 유지하도록 선택된다.

Description

개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체{INTERCONNECT STRUCTURE FOR INTEGRATED CIRCUITS HAVING IMPROVED ELECTROMIGRATION CHARACTERISTICS}
본 발명은 일반적으로 집적 회로(IC) 디바이스 제조에 관한 것으로, 보다 자세하게는, 개선된 일렉트로마이그레이션 저항 특성을 갖는 IC용 상호접속 구조체에 관한 것이다.
일반적으로, 집적 회로는 복수의 레벨의 패터닝된 금속화 라인(metallization line)으로 제조되며, 패터닝된 금속화 라인들은 선택된 위치에서, 패터닝된 금속화 라인의 레벨들 간의 전기적 접속을 제공하는 비아를 포함하는 층간 절연층에 의해 전기적으로 서로 분리되어 있다. 이들 집적 회로는 (예를 들어, 디바이스 속도를 증가시키고 주어진 영역 칩 내에서 더 많은 회로 기능을 제공함으로써) 증가된 밀도 및 성능을 제공하기 위한 계속되는 노력으로 더 소형의 치수로 축소되기 때문에, 상호접속부 선폭(linewidth) 치수가 점점더 좁아지게 되고 이는 이어서 집적 회로가 일렉트로마이그레이션과 같은 바람직하지 않은 영향을 더욱 받기 쉽게 한다.
일렉트로마이그레이션은 단방향성 또는 DC 전류 전도의 결과로서 상호접속부 물질을 구성하는 금속 원자(예를 들어, 구리 또는 알루미늄)의 대규모 수송 현상을 의미하는 용어이다. 보다 자세하게는, 전류는 확산하는 금속 원자와 충돌하며, 이에 의해, 금속 원자들을 전류 진행 방향으로 밀어낸다. 기간이 연장됨에 따라, 상호접속부 물질의 애노드 단부에서의 금속의 축적은 시스템 내의 국부적인 기계적 응력을 상당히 증가시킨다. 이는 이어서 디라미네이션(delamination), 크래킹(cracking) 및 심지어 금속 와이어로부터의 금속 돌출을 일으킬 수 있으며, 이에 의해 인접하는 상호접속부들에 대한 전기적 단락을 야기할 수 있다. 금속화 라인에 따른 상대 전류 밀도가 선폭 치수 축소에 따라 계속해서 증가하고 있기 때문에 일렉트로마이그레이션은 집적 회로 설계에 있어서 점점더 더욱 중요해지고 있다.
본 발명은 종래 기술의 상술한 결점 및 결함을 극복하고 줄이고자 한다.
예시적인 일 실시예에서, 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 제1 폭은 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 포함하는 가늘고 긴(elongate) 전기 전도성 라인을 포함하는 집적 회로(IC) 디바이스에 대한 상호접속 구조체에 의해 종래 기술의 상술한 결점 및 결함이 극복되고 감소되며, 여기서, 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득(electromigration short-length effect benefit)에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 임계 거리와 무관하게 최소의 원하는 설계 길이(minimum desired design length)를 만족하게끔 유지하도록 선택된다.
다른 실시예에서, 집적 회로(IC) 디바이스에 대한 상호접속 구조체는 고융점 금속들(refractory metal) 및 이들의 질화물 및 구리 함유 물질 및 알루미늄 함유 물질 중 적어도 하나의 하나 이상의 층들을 포함하는 가늘고 긴 전기 전도성 라인을 포함하며, 전기 전도성 라인은 전기 전도성 라인의 대향 단부들에 위치된 한 쌍의 확산 장벽과 전기적으로 접촉하며, 가늘고 긴 전기 전도성 라인은 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 제1 폭은 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 더 포함하며, 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 임계 거리와 무관하게 최소의 원하는 설계 길이를 만족하게끔 유지하도록 선택된다.
다른 실시예에서, 집적 회로(IC) 디바이스에 대한 상호접속 구조체를 형성하는 방법은, 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 제1 폭은 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 포함하는 가늘고 긴 전기 전도성 라인을 형성하는 것을 포함하며, 여기서, 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 임계 거리와 무관하게 최소의 원하는 설계 길이를 만족하게끔, 유지하도록 선택된다.
또 다른 실시예에서, 집적 회로(IC) 디바이스에 대한 상호접속 구조체를 형성하는 방법은, 고융점 금속들(refractory metal) 및 이들의 질화물 및 구리 함유 물질 및 알루미늄 함유 물질 중 적어도 하나의 하나 이상의 층들을 포함하는 가늘고 긴 전기 전도성 라인을 형성하는 것을 포함하며, 전기 전도성 라인은 전기 전도성 라인의 대향 단부들에 위치된 한 쌍의 확산 장벽과 전기적으로 접촉하며, 가늘고 긴 전기 전도성 라인은 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 제1 폭은 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 더 포함하며, 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 임계 거리와 무관하게 최소의 원하는 설계 길이를 만족하게끔, 유지하도록 선택된다.
본 발명의 구성에 따르면, 문턱 조건에 도달한 비아들 사이의 거리를 감소시키기 위해, 상호접속부 폭을 변경하여, 더 긴 상호접속부 길이에 대해서 원하는 문턱 조건이 얻어지도록 하며, 이에 의해 짧은 거리 이득을 필요로 하는 많은 설계 기회들을 허용할 수 있다.
예시적인 도면들을 참조하여 보며, 몇몇 도면에서 동일한 요소는 동일한 도면 부호로 번호를 부여한다.
도 l(a)는 상호접속 구조체의 캐소드 단부로부터 멀어지는 전자 흐름 - 캐소드로부터의 원자들의 마이그레이션을 일으킴 - 및 일렉트로마이그레이션 힘의 방향을 나타내는 개략도이다.
도 l(b)는 확산 장벽이 상호접속 구조체의 캐소드 단부와 애노드 단부 양쪽 모두에 위치될 때, 원자들의 응력 유도 역흐름(stress-induced back flow) 및 일렉트로마이그레이션 힘 양쪽 모두를 나타내는 다른 개략도이다.
도 2(a) 및 도 2(b)는 도 l(a) 및 도 l(b) 각각에 도시된 예들의 이중다마신 구리 버전(Dual Damascene copper version)을 나타낸다.
도 3(a) 및 도 3(b)는 각각, 상호접속 구조체의 캐소드 단부와 애노드 단부에서의 V2 비아들을 포함하는, 폭(w)과 길이(L)의 M2 레벨 상호접속부의 평면도와 횡단면도이다.
도 4는 본 발명의 일 실시예에 따라 개선된 일렉트로마이그레이션 저항 특성을 갖는 상호접속 구조체의 개략도이다.
도 5는 균일하게 좁은 폭(w)과 감소된 길이를 갖는, 도 4에 대한 등가의 상호접속 구조체를 나타낸다.
도 6은 본 발명의 대안의 실시예에 따라 개선된 일렉트로마이그레이션 저항 특성을 갖는 상호접속 구조체의 개략도이다.
도 7은 본 발명의 다른 대안의 실시예에 따라 개선된 일렉트로마이그레이션 저항 특성을 갖는 상호접속 구조체의 개략도이다.
도 8은 본 발명의 다른 대안의 실시예에 따라 개선된 일렉트로마이그레이션 저항 특성을 갖는 상호접속 구조체의 개략도이다.
도 9는 본 발명의 추가의 실시예에 따라 상호접속 구조체의 협소한 영역(들)의 총 길이에 대한, 일렉트로마이그레이션 짧은 길이 이득 문턱 조건(electromigration short-length benefit threshold condition)을 달성하는데 필요한 나머지 폭 영역(들)의 총 길이 사이의 관계를 나타내는 그래프이다.
도 10은 세개의 허용가능한 설계 폭을 갖는 구조체의 추가적인 실시예를 나타내는 그래프이다.
도 11은 세개의 허용가능한 설계 폭을 갖는 구조체의 추가적인 실시예를 나타내는 다른 그래프이다.
위에서 설명한 바와 같이, 일렉트로마이그레이션(EM; electromigration)은 금속 원자가 전기장과 전자 흐름의 영향 하에서 마이그레이션하는 금속 상호접속부들에 대한 신뢰성 장애 메카니즘(reliability failure mechanism)이다. 알루미늄(Al)과 구리(Cu)의 상호접속부의 경우에, 일렉트로마이그레이션의 대규모 흐름이 전자 흐름의 방향에 있다. 일렉트로마이그레이션 동안, 전자 윈드(electron wind)는 다음 식으로 주어지는 원자 플럭스(J)를 가져오는 힘을 인가한다.
Figure pct00001
(식 1)
여기서, n은 원자 밀도이며, ve는 원자를 마이그레이션하는 드리프트 속도이며, D는 유효 확산율(effective diffusivity)이고, k는 볼츠만 상수이며, T는 절대 온도이고, j는 전류 밀도이며, ρ는 저항률이고, eZ*는 유효 이온 전하이다. 도 l(a)는 하위 고융점 층(102; 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W)), AlCu 층(106), 상위 고융점 층(104) 및 라인의 캐소드 단부에 위치된 W 스터드(stud; 108)를 포함하는 다층 알루미늄 구리(AlCu) 상호접속 구조체(100)에 대 하여, EM 힘이 전자 흐름과 동일한 방향에 있는 경우의 상황을 나타낸다. 캐소드 단부로부터의 원자들의 마이그레이션은 이 영역 내의 보이드 형성을 일으키며, 이는 최종적으로 라인 내의 저항 증가를 일으킨다.
그러나, 확산 장벽의 존재에서는, 원자들이 컨덕터의 애노드 단부에 축적되고 컨덕터의 캐소드 단부에서 고갈되어, 응력 구배특성(stress gradient)과 원자들의 역확산을 일으킨다(예를 들어, I. A. Blech의 J. Appl. Phys. 47, 1203 (1976)를 참조한다). 일렉트로마이그레이션 및 원자들의 응력 유도 역흐름의 조합은 안정 상태에서 다음의 식으로 주어지는 순 원자 플럭스(Jeff)를 일으킨다.
Figure pct00002
(식 2)
여기서, vb는 원자의 역흐름 속도이며, Δσ는 캐소드 단부와 애노드 단부 사이의 응력 차이이고, Ω는 원자 체적이며, L은 컨덕터 길이이다. 도 l(b)에 나타낸 바와 같이, 선형 응력 구배 특성은 안정 상태 조건 하에서 특정한 기간 이후에 전개한다. 따라서, 이들 영역 내에 응력이 전개하도록 라인의 양쪽 단부에 W와 같은 확산 차단 물질을 갖는 것이 필요하다. 구체적으로, 도 l(b)는 상호접속 구조체(100)의 애노드 단부에 위치된 다른 텅스텐 스터드(110)를 나타낸다.
역 응력 구배 특성이 일렉트로마이그레이션 힘의 균형을 맞출 때, 대규모 수송이 완벽하게 억제된다. 이 현상은 일렉트로마이그레이션 문턱 효과 또는 짧은 길이 효과라 불리며, 충분히 짧은 상호접속부와 낮은 전류 밀도에 대해 발생한다. 문턱 조건은,
Figure pct00003
(식 3)
이도록 순 원자 플럭스(Jeff)에 대한 위의 관계식으로부터 정의되며, 여기서, (jL)th는 문턱 길이 곱(product)이라 한다. (jL)th보다 낮은 jL에 대해서는 상호접속 구조체 내의 일렉트로마이그레이션 장애가 없다. j와 L이 문턱 조건에 정확하게 대응하면, 상호접속부의 길이는 임계 길이라 하는 것에 대응한다. 짧은 길이 효과는 인터레벨 비아들을 갖는 이중 다마신 Cu 상호접속부 뿐만 아니라 W 인터레벨 스터드를 갖는 AlCu 상호접속부에서 관측되어 왔으며, 여기서 이중 다마신 상호접속부는 예를 들어 확산 장벽으로서, 탄탈(Ta), 탄탈 질화물(TaN), Ti, TiN, W, 루테륨(Ru), 루테늄 질화물(RuN), 및 텅스텐 질화물(WN)과 같은 라이너 물질을 이용한다.
도 2(a) 및 도 2(b)는 각각, 도 l(a) 및 도 l(b)에 도시된 예들의 이중 다마신 Cu 버전이다. 보다 자세하게는, 도 2(a)는 (Cu 확산을 방지하기 위한) 라이너 층(202), 이중 다마신 Cu 비아/트렌치 충전층(204) 및 캡 층(206)을 포함하는 상호접속 구조체(200)를 나타내며, 충전된 비아(210)가 라인의 캐소드 단부에 위치되어 있다. 예시적인 캡 층 물질은 예를 들어, 실리콘 질화물(Si3N4), 실리콘 탄화물(SiC) 또는 실리콘 탄화 질화물(SiCN)과 같은 유전체 물질을 포함할 수 있다. 대안으로서, 기술에 따라 Ta, TaN, 코발트 텅스텐 인화물(CoWP) 또는 Ru과 같은 금속 캡 물질도 또한 이용될 수 있다. 도 2(b)에서, 라이너 물질(202)과 같은 확산 차단 물질은 상호접속 구조체(200)의 애노드 단부에 위치된 다른 충전된 비아(212) 내에 포함된다.
이용된 비아 및 상호접속 금속(들)의 특정 유형과 무관하게, 짧은 길이 효과의 이점을 취하는 한 방법은 짧은 상호접속부를 간단히 설계하는 것이며 그 이유는 컨덕터 길이가 감소함에 따라 허용된 전류 밀도가 증가하기 때문이다. 그러나, (정의에 의한) "짧은" 상호접속부의 설계는 더 많은 인터레벨 비아들을 필요로 하고, 이는 이어서 저항에서의 증가 뿐만 아니라 수율의 열화를 야기할 수 있기 때문에 이러한 접근 방식은 한계를 갖는다. 따라서, 컨덕터 길이를 현저하게 감소시킴이 없이 더 높은 전류 밀도를 허용할 수 있는 레이아웃을 설계하는 것이 바람직하다.
이하, 도 3(a) 및 도 3(b)를 참조하여 보면, 폭 w와 길이 L의 M2 레벨 상호접속부(300)의 일례가 나타나 있으며, 상호접속부는 상호접속부의 캐소드 단부와 애노드 단부에 V2 비아들을 더 포함한다. 구체적으로, 도 3(a)는 상호접속부의 평면도이고 도 3(b)는 상호접속부의 횡단면도이다. 이 상호접속부 길이(L; 두개의 V2 비아들 사이의 거리)가 임계 길이보다 더 크다면, 짧은 길이 이득이 유도되지 않으며, 상호접속 구조체는 시간에 따라 일렉트로마이그레이션의 바람직하지 못한 영향을 받게 된다. 반면, 짧은 길이 이득을 얻기 위하여 비아들 사이의 거리를 임계 길이 아래로 또는 임계 길이로 감소시킬 수 있다. 그러나, 컨덕터 길이를 감소시키는 것은 실제적인 솔루션이 될 수 없다.
따라서, 본 실시예에서는 다른 접근 방식을 취하는데, 여기서는 총 컨덕터 길이(L)의 적어도 일부분에 대하여, 이들 영역 또는 다른 세그먼트들에 대한 전류 밀도를 감소시키기 위하여 컨덕터 폭(w)을 다른 부분들에 비해 증가시킨다. 예를 들어, 도 4는 본 발명의 일 실시예에 따라 형성된 상호접속 구조체(400)의 개략도이다. 도시된 바와 같이, 상호접속 구조체(400)는 상호접속 구조체의 폭이 세그먼트의 첫번째 1/2(0.50 L)에서 w이고 세그먼트의 두번째 1/2(0.50 L)에서 2w이도록 (도 3(a)에 대하여) 변경된다. 짧은 폭(w) 세그먼트에서의 전류 밀도가 긴 폭(2w) 세그먼트에서의 전류 밀도보다 두배이기 때문에, 2w 세그먼트에 대한 임계 길이는 w 세그먼트에 대한 것보다 두배(2x) 더 크다.
동등한 짧은 길이 효과의 관점에서, 도 5는 도 4에 대하여 동등한 상호접속 구조체(500)를 나타내며, 동일한 좁은 폭을 갖고 있지만, 0.75L의 감소된 길이를 갖는다. 즉, 도 4에 도시된 상호접속부의 부분들을 넓힘으로서, 균일한 폭(w)을 갖는 상호접속부에 대한 임계 길이가 0.75L이라면, 도 5에서의 더 짧은 0.75L의 상호접속부와 동일한 짧은 길이 이득을 발생시키기 위하여, 세그먼트 길이를 L로 증가시킬 수 있다.
도 4에 도시된 특정한 구성(즉, 컨덕터의 좁은 1/2 부분이 구조체의 캐소드 단부에 배치되고, 컨덕터의 넓은 1/2 부분이 구조체의 애노드 단부에 배치됨)에 더하여, 다른 구성들도 또한 고려된다. 예를 들어, 도 6의 상호접속 구조체(600)에 도시된 바와 같이, 넓은 (2w) 부분이 구조체의 캐소드 단부에 위치될 수 있고, 좁은 (w) 부분이 구조체의 애노드 단부에 위치될 수 있다. 대안으로서, 도 7의 상호접속 구조체(700)에서 도시된 바와 같이, 넓은 (2w) 부분이 대략적으로 컨덕터의 중간에 있을 수 있고, 한 쌍의 0.25L 좁은 (w) 부분들이 상호접속 구조체의 캐소드 단부와 애노드 단부 양쪽 모두에 있을 수 있다. 또 다른 변형예에서, 도 8의 상호접속 구조체(800)에서 도시된 바와 같이, 컨덕터 길이는 w와 2w의 폭들이 교대되는 복수의 세그먼트들을 가질 수 있다. 도 4, 도 6, 도 7 및 도 8의 실시예들의 각각의 경우에서, 총 컨덕터 길이(L)의 1/2는 폭 w로 형성되고, 총 컨덕터 길이의 1/2는 폭 2w로 형성된다. 이러한 방식으로, 균일한 폭 컨덕터 w에 대한 임계 길이가 원하는 길이(L)보다 더 작게 발생한다면, 짧은 길이 이득을 유도하도록 디바이스 비아들의 크기를 증가시키기 위해 길이 L을 단축시킬 필요가 없다.
그러나, V2 비아들의 하단부에서의 라이너 두께는 짧은 길이 효과를 적절하게 이용하기 위하여 충분해야 함을 이해해야 한다. V2 비아들과 접촉하는 M3 라인이 너무 좁으면, 구조체의 애스팩트 비가 증가하고, 비아들 내의 적절한 라이너 커버리지를 방해할 수 있다. 즉, M3 라인의 폭은 V2 비아의 크기와 대등하면, 상호접속 구조체는 더 작은 짧은 길이 효과를 보여줄 수 있다. 따라서, 설계가 프로세스 한계와 양립가능한 것을 보장하기 위한 주의를 기울여야 한다. 또한, 짧은 길이 효과는 전자 흐름이 비아로부터 위의 라이너로 진행하는(이는 비아 결핍 장애 모드라 함) 구조체에서도 존재한다. 위에 설명된 예시적인 구조체는 전자 흐름이 비아로부터 밑의 라인으로 진행하는 상황(이는 라인 결핍 장애 모드라 함)에 대응한다.
원하는 문턱 조건을 달성하기 위하여 상호접속 구조체의 넓은 영역(들)이 좁은 영역(들)에 비해 얼마나 길 필요가 있는지를 결정하기 위한 방법론을 제공하는 것이 가능하다. 즉, 도 3(a) 및 도 3(b)에 나타낸 레이아웃이 주어진 전류 밀도에 대하여 문턱의 짧은 길이 조건에 대응한다면, 좁은 세그먼트와 넓은 세그먼트 양쪽 모두를 갖는 구조체들은 상호접속부 길이 자체를 감소시킴이 없이 그리고 추가적인 비아들을 필요로 함이 없이 동일한 신뢰성 이득을 가져오도록 설계될 수 있다. 예를 들어, 상호접속부 설계가 단지 두개의 폭들만을 가질 수 있는 특정한 경우를 고려하여 보는데, (예를 들어) 여기서 w1 = 0.1 ㎛은 좁은 세그먼트(들)의 폭이고, w2 = 0.2 ㎛, w2 = 0.3 ㎛, w2 = 0.4 ㎛ 및 w2 = 0.5 ㎛는 넓은 세그먼트(들)의 가능한 폭들이다. L1이 좁은 영역(들)의 총 길이를 나타내고, L2가 넓은 영역들의 길이이면, L1 + L2는 상호접속 구조체의 총 길이(L)이다. 주어진 전류에서, 0.1 ㎛ 상호접속부 폭에 대하여 임계 길이가 100 ㎛이면, 0.2 ㎛ 폭에 대해서는 임계 길이가 200 ㎛이고 0.3 ㎛ 폭에 대해서는 임계 길이가 300 ㎛이고 0.4 ㎛ 폭에 대해서는 임계 길이가 400 ㎛이고 0.5 ㎛ 폭에 대해서는 임계 길이가 500 ㎛이다. 따라서, 좁은 영역(들)에 대한 넓은 영역(들)의 대응 길이를 결정하기 위하여 다음 관계식이 이용될 수 있다.
Figure pct00004
L2는 문턱 조건을 가져오는 넓은 세그먼트(들)의 최대 총 길이에 대응함을 이해해야 한다.
보다 더 일반적으로 설명하면, Lc는 주어진 전류에 대하여 전체적으로 제1의 (좁은 폭) w1로 형성된 상호접속 구조체의 임계 길이를 나타내면, 좁은 영역(들)의 총 길이(L1), 넓은 영역(들)의 총 길이(L2) 및 임계 길이 사이의 관계식은 다음,
Figure pct00005
(식 4)
과 같이 주어지며, 이에 따라 L1의 항에서 L2에 대해서는
Figure pct00006
(식 5)
으로 주어진다.
위의 예들로 계속 진행하여, 주어진 전류에 대하여 0.1 ㎛의 좁은 폭(w1)에서의 균일한 상호접속 구조체를 형성함에 있어서, 짧은 길이 EM 이득을 유지하기 위하여 구조체의 총 길이가 100 ㎛를 초과할 수 없는 것으로 본다. 그러나, 또한 이 예에서, IC 설계는 추가적인 인터레벨 비아들을 추가하는 것을 피하기 위하여 적어도 150 ㎛의 상호접속부 길이를 필요로 하는 것 - 그렇지 않으면 디바이스 수율을 감소시키고 및/또는 저항을 증가시킬 수 있음 - 으로 본다. 총 길이의 50 ㎛가 w1 = 0.1 ㎛으로 형성되고 총 길이의 나머지 100 ㎛가 w2 = 0.2 ㎛로 형성되도록 150 ㎛ 길이의 상호접속 구조체를 형성함으로써, 이러한 상호접속 구조체는 전체적으로 0.1 ㎛의 좁은 폭 w1으로 형성된 100 ㎛의 상호접속 구조체와 동등한 짧은 길이 이득을 얻는다. 또 다른 등가의 150 ㎛ 상호접속 구조체는 예를 들어, 총 길이의 75 ㎛가 w1 = 0.1 ㎛으로 형성되고 총 길이의 나머지 75 ㎛가 w2 = 0.3 ㎛으로 형성되는 경우일 수 있다.
도 9는 위의 관계식이 두개의 허용가능한 폭들 - 좁은 폭 및 넓은 폭 - 을 갖는 구조체에 적용되는 방법을 나타내는 그래프이다. 좁은 영역(들)의 주어진 총 길이에 대하여, 문턱 조건을 달성하는데 필요한 넓은 영역(들)의 총 길이는 넓은 영역의 폭이 증가함에 따라 증가한다. 알 수 있는 바와 같이, 상호접속부의 총 길이는 100 ㎛보다 상당히 더 클 수 있고 여전히 동일한 신뢰성 향상을 가질 것이다. 도 9에 도시된 선형 곡선 상의 각각의 점은 0.1 ㎛ 폭과 100 ㎛ 길이의 상호접속부의 문턱 조건과 동일한 문턱 조건에 대응한다.
두개보다 많은 폭들이 설계에 허용되면, 유사한 방법이 전개될 수 있음을 이해해야 한다, 즉, 위의 기술은 두개보다 많은 폭들 - 즉, (가장 협소한) 제1 베이스라인 폭 및 각각이 제1 폭보다 더 큰 복수의 제2 폭들 - 을 갖는 상호접속 구조체로 확장가능하다. 예를 들어, 상호접속부 설계가 단지 세개의 폭만을 가질 수 있는 특정한 경우가 있을 수 있는데, 여기서, (예를 들어) w1 = 0.1 ㎛ 은 좁은 세그먼트(들)의 폭이고, w2 = 0.2 ㎛, w2 = 0.3 ㎛, w2 = 0.4 ㎛ 및 w2 = 0.5 ㎛이 넓은 세그먼트(들) 중 하나의 가능한 폭들이며, w3 = 0.2 ㎛, w3 = 0.3 ㎛, w3 = 0.4 ㎛ 및 w3 = 0.5 ㎛이 넓은 세그먼트(들) 중 다른 하나의 가능한 폭들이다. L1이 좁은 영역(들)의 총 길이를 나타내고, L2가 한 넓은 영역의 길이이고, L3은 다른 넓은 영역의 길이이면, L1 + L2 + L3은 상호접속 구조체의 총길이(L)이다.
주어진 전류에 대하여, 0.1 ㎛ 상호접속 폭에 대한 임계 길이가 100 ㎛이면, 0.2 ㎛ 폭에 대한 임계 길이는 200 ㎛이고, 0.3 ㎛폭에 대한 임계 길이는 300 ㎛이고, 0.4 ㎛ 폭에 대한 임계 길이는 400 ㎛이고, 0.5 ㎛ 폭에 대한 임계 길이는 500 ㎛이다. 따라서, 다음의 관계식은 좁은 영역(들) 및 다른 넓은 영역(들) w3에 대한, 넓은 영역(들) 중 하나 w2의 대응 길이를 결정하는데 이용될 수 있다.
Figure pct00007
L2는 문턱 조건을 가져오는 넓은 세그먼트(들)의 최대 총 길이에 대응함을 이해해야 한다.
보다 더 일반적으로 설명하면, Lc는 주어진 전류에 대하여 전체적으로 제1의 (좁은 폭) w1로 형성된 상호접속 구조체의 임계 길이를 나타내면, 좁은 영역(들)의 총 길이(L1), 넓은 영역(들)의 총 길이(L2, L3) 및 임계 길이 사이의 관계식은 다음,
Figure pct00008
(식 6)
과 같이 주어지며, 이에 따라 L1 및 L3의 항에서 L2에 대해서는
Figure pct00009
(식 7)
으로 주어진다.
같은 이유로, 다음의 관계식은 좁은 영역(들) 및 다른 넓은 영역(들) w2에 대한, 넓은 영역(들) 중 하나 w3의 대응 길이를 결정하는데 이용될 수 있다.
Figure pct00010
L3은 문턱 조건을 가져오는 넓은 세그먼트(들)의 최대 총 길이에 대응함을 이해해야 한다.
위에서 설명된 바와 같이, Lc는 주어진 전류에 대하여 전체적으로 제1의 (좁은 폭) w1로 형성된 상호접속 구조체의 임계 길이를 나타내면, 좁은 영역(들)의 총 길이(L1), 넓은 영역(들)의 총 길이(L2, L3) 및 임계 길이 사이의 관계식은 다음,
Figure pct00011
(식 8)
과 같이 주어지며, 이에 따라 L1 및 L2의 항에서 L3에 대해서는
Figure pct00012
(식 9)
으로 주어진다.
도 10 및 도 11을 참조하여 보면, 위의 관계식들이 세개의 허용가능한 설계 폭들 - 최협소의 베이스라인 폭(w1) 및 양쪽 모두 w1보다 더 큰 추가적인 폭들(w2 및 w3) - 을 갖는 상호접속 구조체로 확장가능한 방법을 나타내는 그래프 쌍이 나타나 있다. 도 10의 예에서, 좁은 폭(w1)은 또한 0.1 ㎛이며, 제3 폭(w3)은 0.4 ㎛이고, w3에서의 총 세그먼트 길이(L3)는 40 ㎛이다. 따라서, 도 10은 w2의 복수의 값들에 대하여, w1 = 0.1 ㎛의 하나 이상의 세그먼트들의 총 길이(L1)와 폭(w2)에서의 하나 이상의 세그먼트의 총 길이(L2) 사이의 관계를 나타낸다. 제2 폭(w2)은 제3 폭(w3)보다 더 클 수도 또는 더 작을 수도 있지만, 폭(w2)과 폭(w3) 양쪽 모두가 폭(w1)보다 더 크다는 것을 알아야 한다.
도 11은 도 10에 나타낸 바와 같은 세개의 폭의 구조체에 대한 유사한 예를 나타낸다. 여기서, 좁은 폭(w1)은 또한 0.1 ㎛이고, 제2 폭(w2)은 0.2 ㎛이고, w2에서의 총 세그먼트 길이(L2)는 40 ㎛이다. 도 11은 w3의 복수의 값들에 대하여, w1 = 0.1 ㎛의 하나 이상의 세그먼트들의 총 길이(L1)와 폭(w3)에서의 하나 이상의 세그먼트의 총 길이(L3) 사이의 관계를 나타낸다.
최협소 베이스라인 폭 이외에 이용되는 추가적인 (더 넓은) 폭의 수와 무관하게, 좁은 영역(들)의 주어진 총 길이에 대하여, 문턱 조건을 달성하는데 필요한 넓은 영역(들)의 총 길이는 넓은 영역의 폭이 증가함에 따라 증가함을 알아야 한다. 구조체 내의 임의의 수의 폭에 대한 일반적인 표현식은 다음과 같이 주어진다.
Figure pct00013
(식 10)
추가로, 다른 세그먼트들(i ≠ M임)의 관점에서 총 세그먼트 길이(LM)에 대한 일반적인 표현식은 다음과 같이 주어진다.
Figure pct00014
(식 11)
여기서, N은 구조체 내의 서로 다른 폭의 개수이며, LM은 M번째 길이이며, Lc는 좁은 세그먼트에 대한 임계 길이이다.
추가의 예를 들어, 상호접속 구조체가 네개의 허용가능한 설계 폭들(즉, N = 4)을 갖고 여기서, Lc= 100 ㎛, w1 = 0.1 ㎛, L1 = 25 ㎛, w2 = 0.2 ㎛, L2 = 50 ㎛, W3 = 0.3 ㎛, L3 = 75 ㎛, w4 = 0.4 ㎛인 경우라면, 위의 식 11로부터 L4 = 100 ㎛이고, 구조체의 총 길이(L)는 L = L1 + L2 + L3 + L4 = 25 ㎛ + 50 ㎛ + 75 ㎛ + 100 ㎛ = 250 ㎛이 된다.
또한 위에서 나타낸 바와 같이, (jL)th이 좁은 라인에 비해 넓은 라인들에 대하여 더 낮은 것으로 알려져 있다는 점에서, 넓은 라인들에서의 짧은 길이 효과들에 대하여 실제적인 고려 사항이 존재한다. 일렉트로마이그레이션 문턱값에 대한 폭 효과가 SiO2 유전체를 갖는 AlCu 상호접속부에서 관찰되었으며, 이는 금속화 및 주변의 유전체 물질의 탄성 특성에 의존하는 유효 벌크 계수(effective bulk modulus)에 기인한다. 이 거동을 설명하는데 이용된 모델은 또한 금속화에서의 응력이 일렉트로마이그레이션 테스팅 동안에 완화된다는 개념에 기초한다. 완화된 벌크 계수는 라인들의 폭 및 두께에 의존하며, 주어진 금속 두께에 대하여 폭이 감소함에 따라 벌크 계수가 감소함을 알아내었다. 그 결과, 일렉트로마이그레이션 문턱값은 라인 폭이 증가함에 따라 감소한다. 동일한 거동은 Cu 상호접속부와 저유전체(low-k dielectric) 물질에서도 발생할 것으로 예상된다. 이에 관한 추가적인 정보는 R.G. Filippi, 등의 "The Effect of Current Density, Stripe Length, Stripe Width, and Temperature on Resistance Saturation During Electromigration Testing"[Journal of Applied Physics, Volume 91, No. 9, May 1, 2002]에서도 찾아볼 수 있으며, 그 전체 내용을 여기서는 참조로서 포함한다.
이것이 이차적인 영향이라 하더라도, 상호접속부 설계의 적절한 구현을 위하여 폭에 대한 (jL)th의 의존성을 결정하는 것이 바람직하다. 따라서, 폭의 증가에 따른 (jL)th에서의 감소를 고려하기 위하여, 라인들의 폭(w)과 두께(t) 양쪽 모두에 의존하는 수정항들이 필요하다. 최대 가능한 (jL)th에 대한 폭 효과를 보여주는 라인의 (jL)th의 비는 각각의 폭에 대한 수정항이다. Lmax가 최대 임계 길이를 나타내고, Lth가 폭 효과을 보여주는 세그먼트의 실제 임계 길이라면, A(w,t) = Lth/Lmax 는 이들 폭 효과을 고려한 수정항이다. 최대 임계 길이는 w/t = 1의 경우에 대응하며, 여기서 라인의 폭 및 두께는 동일하다. 폭 효과을 고려한, 상호접속 구조체 내의 임의의 수의 폭에 대한 일반적인 표현식은 다음과 같이 주어지며,
Figure pct00015
(식 12)
다른 세그먼트들(i ≠ M임)에 대한 총 세그먼트 길이(LM)의 항에서는 다음과 같이 된다.
Figure pct00016
(식 13)
여기서, N은 구조체 내의 서로 다른 폭의 개수이며 LM은 M번째 세그먼트의 길이이며, Lc는 좁은 세그먼트에 대한 임계 길이이며, A1(W1, t1)는 첫번째 폭에 대한 수정항이고, Ai(Wi, ti)는 M번째 폭에 대한 수정항이다.
위에서 설명된 네개의 폭의 상호접속 구조체로 다시 돌아가면, 다음의 예시적인 값들은 폭에 대한 (jL)th의 의존성을 반영한다: N = 4, Lc= 100 ㎛, A1(w1, t1) = 1, w1 = 0.1 ㎛, L1 = 25 ㎛, A2(w2, t2) = 0.9, W2 = 0.2 ㎛, L2 = 50 ㎛, A3(w3, t3) = 0.8, W3 = 0.3 ㎛, L3 = 75 ㎛, A4(w4, t4) = 0.7, W4 = 0.4 ㎛이라면, 위의 식 13으로부터 L4 = 44.7 ㎛이 된다. 따라서, 폭 효과에 대한 수정을 고려한 상호접속 구조체의 총 길이(L)는 L = L1 + L2 + L3 + L4 = 25 ㎛ + 50 ㎛ + 75 ㎛ + 44.7 ㎛ = 194.7 ㎛이다. 실제적인 면에서, 이는 폭 효과가 고려되면, 허용된 길이가 250 ㎛에서 194.7 ㎛로 감소됨을 의미한다. 특히, 단지 0.1 ㎛의 좁은 폭 세그먼트가 설계에 이용되더라도, 허용 길이인 100 ㎛보다 여전히 훨씬 더 길다.
요약하면, 일렉트로마이그레이션 짧은 길이 효과를 얻기 위한 대안의 방법을 여기에 개시하였다. 문턱 조건에 도달한 비아들 사이의 거리를 감소시키기 위해, 본 접근 방식은 상호접속부 폭을 변경하여, 더 긴 상호접속부 길이에 대해서 원하는 문턱 조건이 얻어지도록 하였다. 이는 짧은 거리 이득을 필요로 하는 많은 설계 기회들을 허용한다.
여기에 설명된 예시적인 실시예들은, 전기 전도성 라인의 원자들의 대규모 수송을 억제(즉, 일렉트로마이그레이션 데미지의 방지)하도록 전기 전도성 라인의 한 방향에 인가된 일렉트로마이그레이션 힘이 전기 전도성 라인의 반대 방향에 인가된 역흐름 힘에 의해 균형이 맞추어지도록 하는 길이에, "일렉트로마이그레이션 짧은 거리 효과 이득(electromigration short-length effect benefit)"이 대응하는 것으로 설명하고 있지만, 일부 일렉트로마이그레이션 대책이 연장된 기간을 넘어서 여전히 허용가능하도록 여기서의 임계 문턱값들이 또한 가깝게 접근 또는 근접할 수 있음도 또한 고려된다. 이러한 점에서, "일렉트로마이그레이션 짧은 거리 효과 이득"은 반드시 일렉트로마이그레이션을 완전히 전적으로 제거함으로써 유도될 필요가 있는 것은 아니며, 특정 세션의 길이와 함께 특정 섹션을 넓히고 수직의 비아 상호접속부들 사이의 원하는 최소 거리를 유지함에 의해 일렉트로마이그레이션을 보다 방지하는 상호접속 구조체를 형성함으로써 유도된다.
또한, 기존의 반도체 배선 방법들은 구리 및/또는 알루미늄 함유 전도성 물질 및 이들의 합금을 이용하고 있지만, 다른 물질도 또한 본 실시예의 범위 내에서 고려되는데, 이 다른 물질은 이들로 한정되는 것은 아니지만, 예를 들어 금, 은 및 이들의 합금을 포함함을 이해해야 한다. 추가로, 도 2(a) 및 도 2(b)에 도시된 이중 다마신 Cu 예들(여기에서 비아 및 라인들은 동일한 단계들에서 형성됨)은 또한 단일의 다마신 프로세스들(여기에서 비아 및 라인들은 별개의 단계들에서 형성됨)에도 적용가능한 것으로 고려된다.
본 발명이 바람직한 실시예 또는 실시예들을 참조로 설명되어 있지만, 당해 기술 분야의 당업자에게는, 여러 변경들이 이루어질 수 있고 본 발명의 범위를 벗어남이 없이 등가물들이 이들의 요소에 대체될 수 있음이 이해될 것이다. 추가로, 본 발명의 본질적인 범위에서 벗어남이 없이 많은 변경이 이루어져 특정 상황 또는 물질에 적응될 수 있다. 따라서, 본 발명은 본 발명을 수행하기 위하여 고려되는 최상의 모드로서 개시된 특정 실시예들로 제한되지 않으며, 첨부된 청구범위 내에 오는 모든 실시예들을 포함하는 것으로 의도된다.
[산업상 이용가능성]
본 발명은 반도체 디바이스 및 보다 자세하게는 상호접속 구조체들의 분야에 유용하다.
200, 300, 400, 500, 600, 700, 800: 상호접속 구조체
202: 라이너 층
204: 이중 다마신 Cu 비아/트렌치 충전층
206: 캡 층
210, 212: 충전된 비아

Claims (10)

  1. 집적 회로(IC) 디바이스에 대한 상호접속 구조체에 있어서,
    제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 상기 제1 폭은 상기 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 포함하는 가늘고 긴(elongate) 전기 전도성 라인을 포함하며,
    상기 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 상기 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 상기 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득(electromigration short-length effect benefit)에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 상기 임계 거리와 무관하게 최소의 원하는 설계 길이(minimum desired design length)를 만족하게끔, 유지하도록 선택되는 것인 상호접속 구조체.
  2. 제1항에 있어서,
    상기 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이는, 상기 전기 전도성 라인의 원자들의 대규모 수송을 억제하기 위해 상기 전기 전도성 라인의 한 방향에 인가된 일렉트로마이그레이션 힘이 상기 전기 전도성 라인의 반대 반향에 인가되는 역흐름 힘(back-flow force)에 의해 균형이 맞추어지도록 하는 길이에 대응하는 것인 상호접속 구조체.
  3. 제1항에 있어서,
    Lc는 상기 주어진 전류 크기에 대하여 전체적으로 상기 제1 폭(w1)으로 형성된 등가의 상호접속 구조체의 임계 길이를 나타내고,
    상기 제1 폭으로 형성된 하나 이상의 세그먼트들의 총 길이(L1), 상기 하나 이상의 추가적인 폭들로 형성된 하나 이상의 세그먼트들의 총 길이(L2...LN), 및 Lc 사이의 관계는 다음 식,
    Figure pct00017

    으로 주어지며,
    상기 N은 상기 상호접속 구조체의 서로 다른 폭들의 개수인 것인 상호접속 구조체.
  4. 제3항에 있어서,
    상기 전기 전도성 라인의 총 길이(L)는 폭이 증가함에 따라 문턱 길이 곱[(jL)th]이 감소하는 폭 효과를 보상하도록 선택되어 수정항(correction term) A(w,t) = Lth/Lmax이 폭 효과를 고려하는 수정항이도록 하고, 상기 수정항은 주어진 세그먼트의 폭(w)과 두께(t)에 의존하며, 상기 Lmax는 최대 임계 길이를 나타내며, 상기 Lth는 폭 효과를 보여주는 세그먼트에 대한 실제 임계 길이이며,
    상기 제1 폭으로 형성된 하나 이상의 세그먼트들의 총 길이(L1), 상기 하나 이상의 추가적인 폭들로 형성된 하나 이상의 세그먼트들의 총 길이(L2...LN), 및 Lc 사이의 관계는 다음 식,
    Figure pct00018

    으로 주어지는 것인 상호접속 구조체.
  5. 제3항에 있어서,
    상기 전기 전도성 라인은 상기 전기 전도성 라인의 애노드 단부와 캐소드 단부 중 하나에 위치된 제1 폭(w1)으로 형성된 단일의 세그먼트와, 상기 전기 전도성 라인의 애노드 단부와 캐소드 단부 중 다른 하나에 위치된 제2 폭(w2)으로 형성된 단일의 세그먼트를 포함하는 것인 상호접속 구조체.
  6. 제3항에 있어서,
    상기 전기 전도성 라인은 제1 폭(w1)으로 형성된 세그먼트 쌍 - 상기 세그먼트 쌍 중 하나는 상기 전기 전도성 라인의 애노드 단부에 위치되고 상기 세그먼트 쌍 중 다른 하나는 상기 전기 전도성 라인의 캐소드 단부에 위치됨 - 과, 상기 애노드 단부 및 상기 캐소드 단부 사이의 상기 전기 전도성 라인의 중간 부분에 위치된 제2 폭(w2)으로 형성된 단일의 세그먼트를 포함하는 것인 상호접속 구조체.
  7. 집적 회로(IC) 디바이스에 대한 상호접속 구조체에 있어서,
    고융점 금속들(refractory metal) 및 이들의 질화물과, 구리 함유 물질 및 알루미늄 함유 물질 중 적어도 하나로 된 하나 이상의 층들을 포함하는 가늘고 긴 전기 전도성 라인을 포함하며,
    상기 가늘고 긴 전기 전도성 라인은 상기 전기 전도성 라인의 대향 단부들에 위치된 한 쌍의 확산 장벽과 전기적으로 접촉하며,
    상기 가늘고 긴 전기 전도성 라인은 제1 폭(w1)으로 형성된 하나 이상의 세그먼트들과, 하나 이상의 추가적인 폭들(w2...wN) - 상기 제1 폭은 상기 하나 이상의 추가적인 폭들 각각보다 더 협소함 - 로 형성된 하나 이상의 세그먼트들을 더 포함하며,
    상기 하나 이상의 추가적인 폭들로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L2...LN)에 대한 상기 제1 폭으로 형성된 하나 이상의 전기 전도성 세그먼트들의 총 길이(L1)의 관계는, 상기 전기 전도성 라인에 의해 전달되는 주어진 전류 크기에 대하여, 일렉트로마이그레이션 짧은 길이 효과 이득(electromigration short-length effect benefit)에 대한 임계 길이를, 전도성 라인의 총 길이(L = L1 + L2 +... + LN)가 상기 임계 거리와 무관하게 최소의 원하는 설계 길이(minimum desired design length)를 만족하게끔, 유지하도록 선택되는 것인 상호접속 구조체.
  8. 제7항에 있어서,
    상기 일렉트로마이그레이션 짧은 길이 효과 이득에 대한 임계 길이는 상기 전기 전도성 라인의 원자들의 대규모 수송을 억제하기 위해 상기 전기 전도성 라인의 한 방향에 인가된 일렉트로마이그레이션 힘이 상기 전기 전도성 라인의 반대 반향에 인가되는 역흐름 힘(back-flow force)에 의해 균형이 맞추어지도록 하는 길이에 대응하는 것인 상호접속 구조체.
  9. 제7항에 있어서,
    Lc는 상기 주어진 전류 크기에 대하여 전체적으로 상기 제1 폭(w1)으로 형성된 등가의 상호접속 구조체의 임계 길이를 나타내고,
    상기 제1 폭으로 형성된 하나 이상의 세그먼트들의 총 길이(L1), 상기 하나 이상의 추가적인 폭들로 형성된 하나 이상의 세그먼트들의 총 길이(L2...LN), 및 Lc 사이의 관계는 다음 식,
    Figure pct00019

    으로 주어지며,
    상기 N은 상기 상호접속 구조체의 서로 다른 폭들의 개수인 것인 상호접속 구조체.
  10. 제7항에 있어서,
    상기 고융점 금속들 및 이들의 질화물은 탄탈(Ta), 탄탈 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 루테늄(Ru) 및 루테늄 질화물(RuN)의 그룹으로부터 선택되는 것인 상호접속 구조체.
KR1020107026002A 2008-05-29 2009-05-22 개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체 KR101341769B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/128,973 US8056039B2 (en) 2008-05-29 2008-05-29 Interconnect structure for integrated circuits having improved electromigration characteristics
US12/128,973 2008-05-29

Publications (2)

Publication Number Publication Date
KR20110016439A true KR20110016439A (ko) 2011-02-17
KR101341769B1 KR101341769B1 (ko) 2013-12-16

Family

ID=41378781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107026002A KR101341769B1 (ko) 2008-05-29 2009-05-22 개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체

Country Status (6)

Country Link
US (1) US8056039B2 (ko)
EP (1) EP2283515B1 (ko)
JP (1) JP5629258B2 (ko)
KR (1) KR101341769B1 (ko)
TW (1) TWI473231B (ko)
WO (1) WO2009148855A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284194B2 (ja) * 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
KR101532634B1 (ko) * 2008-12-31 2015-07-01 삼성전자주식회사 풀-칩의 결함 메탈라인 검출 방법 및 시스템
US8164190B2 (en) * 2009-06-25 2012-04-24 International Business Machines Corporation Structure of power grid for semiconductor devices and method of making the same
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
US8211776B2 (en) 2010-01-05 2012-07-03 International Business Machines Corporation Integrated circuit line with electromigration barriers
US9224640B2 (en) 2012-08-17 2015-12-29 Globalfoundries Inc. Method to improve fine Cu line reliability in an integrated circuit device
US8901738B2 (en) 2012-11-12 2014-12-02 International Business Machines Corporation Method of manufacturing an enhanced electromigration performance hetero-junction bipolar transistor
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9851397B2 (en) * 2015-03-02 2017-12-26 Globalfoundries Inc. Electromigration testing of interconnect analogues having bottom-connected sensory pins
US9418934B1 (en) 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
US10510688B2 (en) 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
JP2018026451A (ja) * 2016-08-10 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置
WO2018106233A1 (en) * 2016-12-07 2018-06-14 Intel Corporation Integrated circuit device with crenellated metal trace layout
US9905513B1 (en) * 2016-10-24 2018-02-27 International Business Machines Corporation Selective blocking boundary placement for circuit locations requiring electromigration short-length
US10651201B2 (en) 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
CN112347726A (zh) 2019-08-08 2021-02-09 台湾积体电路制造股份有限公司 分析集成电路中电迁移的方法
US10963609B2 (en) * 2019-08-08 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for analyzing electromigration (EM) in integrated circuit
US11087064B1 (en) * 2020-03-13 2021-08-10 Cadence Design Systems, Inc. System and method for analyzing one or more electromigration rules associated with an electronic circuit design

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
JP2566958B2 (ja) * 1987-05-30 1996-12-25 株式会社東芝 スタンダ−ドセル方式の半導体集積回路
JP2003124218A (ja) * 1992-08-31 2003-04-25 Toshiba Corp 半導体装置
US5382831A (en) * 1992-12-14 1995-01-17 Digital Equipment Corporation Integrated circuit metal film interconnect having enhanced resistance to electromigration
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5472911A (en) * 1994-09-02 1995-12-05 Motorola, Inc. Method for controlling electromigration and electrically conductive interconnect structure therefor
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line
US5689139A (en) * 1995-09-11 1997-11-18 Advanced Micro Devices, Inc. Enhanced electromigration lifetime of metal interconnection lines
JPH09266205A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 配線構造およびそれを用いた半導体装置
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JPH11330073A (ja) * 1998-05-14 1999-11-30 Toshiba Corp 半導体装置及びその製造方法
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
US6191481B1 (en) * 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US6714037B1 (en) * 2002-06-25 2004-03-30 Advanced Micro Devices, Inc. Methodology for an assessment of the degree of barrier permeability at via bottom during electromigration using dissimilar barrier thickness
US6725433B1 (en) * 2002-09-24 2004-04-20 Advanced Micro Devices, Inc. Method for assessing the reliability of interconnects
US6822437B1 (en) * 2003-02-10 2004-11-23 Advanced Micro Devices, Inc. Interconnect test structure with slotted feeder lines to prevent stress-induced voids
JP2006170923A (ja) * 2004-11-16 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures
US7397260B2 (en) * 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7471539B2 (en) * 2005-12-20 2008-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. High current interconnect structure for IC memory device programming

Also Published As

Publication number Publication date
EP2283515B1 (en) 2019-05-08
JP2011522417A (ja) 2011-07-28
JP5629258B2 (ja) 2014-11-19
US8056039B2 (en) 2011-11-08
US20090294973A1 (en) 2009-12-03
KR101341769B1 (ko) 2013-12-16
TW201013876A (en) 2010-04-01
TWI473231B (zh) 2015-02-11
EP2283515A4 (en) 2014-10-22
WO2009148855A1 (en) 2009-12-10
EP2283515A1 (en) 2011-02-16

Similar Documents

Publication Publication Date Title
KR101341769B1 (ko) 개선된 일렉트로마이그레이션 특성을 갖는 집적 회로용 상호접속 구조체
US8232646B2 (en) Interconnect structure for integrated circuits having enhanced electromigration resistance
US6489684B1 (en) Reduction of electromigration in dual damascene connector
US7737528B2 (en) Structure and method of forming electrically blown metal fuses for integrated circuits
US20070087555A1 (en) Increasing electromigration lifetime and current density in ic using vertically upwardly extending dummy via
JPH1174268A (ja) 集積回路およびその作製方法
KR101557102B1 (ko) 반도체 소자의 금속 연결배선
US9406560B2 (en) Selective local metal cap layer formation for improved electromigration behavior
US8569888B2 (en) Wiring structure and method of forming the structure
US9536779B2 (en) Selective local metal cap layer formation for improved electromigration behavior
US8716101B2 (en) Structure and method of reducing electromigration cracking and extrusion effects in semiconductor devices
US9633947B2 (en) Folded ballistic conductor interconnect line
US20160240437A1 (en) Reduced height m1 metal lines for local on-chip routing
Thompson Using line-length effects to optimize circuit-level reliability
JP3566583B2 (ja) 半導体装置の製造方法
Tsai et al. Current redistribution by intermetallic compounds in Through-Silicon-Via (TSV)
Gan et al. Experimental characterization of the reliability of multi-terminal dual-damascene copper interconnect trees
Jakushokas et al. Electromigration
Chang et al. Mortality Dependence of Cu Dual Damascene Interconnects on Adjacent Segment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee