JP5629258B2 - 相互接続構造 - Google Patents
相互接続構造 Download PDFInfo
- Publication number
- JP5629258B2 JP5629258B2 JP2011511733A JP2011511733A JP5629258B2 JP 5629258 B2 JP5629258 B2 JP 5629258B2 JP 2011511733 A JP2011511733 A JP 2011511733A JP 2011511733 A JP2011511733 A JP 2011511733A JP 5629258 B2 JP5629258 B2 JP 5629258B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- length
- conductive line
- interconnect structure
- segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図4は図2に示されている例をデュアル・ダマシンの銅とした場合を示す図である。更に具体的にいうと、図3は、ライナー層202(Cuの拡散を防止する)、デュアル・ダマシンCuビア/トレンチ充填層204、キャップ層206及びこのラインの陰極端に配置された充填ビア210を有する相互接続構造200を示す。キャップ層206の例示的な材料は、例えば窒化シリコン(Si3N4)、炭化珪素(SiC)若しくはシリコン炭窒化物(SiCN)のような誘電体材料を含むことができる。これの代わりに、例えばTa,TaN、コバルトタングステンリン(CoWP)若しくはRuのような金属キャップ材料が、使用する技術に従って使用されることができる。図4において、例えばライナー材料202のような遮蔽材料が相互接続構造200の陽極端に配置された他の充填ビア212内に含まれている。
0. 4μmの幅に対して400μmであり、そして0.5μmの幅に対して500μmである。従って、狭い領域に関して広い領域の対応する長さを決定するのに次の関係が使用され得る。
広い領域の幅、w 2 (μm) 広い領域の最大長さ、L 2 (μm)
0.22(100−L1)
0.33(100−L1)
0.44(100−L1)
0.55(100−L1)
広い領域の幅、w 2 (μm) 広い領域の最大長、L 2 (μm)
0.22(100−L1−((w1/w3)L3))
0.33(100−L1−((w1/w3)L3))
0.44(100−L1−((w1/w3)L3))
0.55(100−L1−((w1/w3)L3))
広い領域の幅、w 3 (μm) 広い領域の最大長、L 3 (μm)
0.22(100−L1−((w1/w2)L2))
0.33(100−L1−((w1/w2)L2))
0.44(100−L1−((w1/w2)L2))
0.55(100−L1−((w1/w2)L2))
102 下側高融点層
104 上側高融点層
106 AlCu層
108 Wスタッド
110 他のスタッド
202 ライナー材料
204 デュアル・ダマシンCuビア/トレンチ充填層
206 キャップ層
210,212 充填されたビア
Claims (9)
- 集積回路(IC)デバイスのための相互接続構造であって、
前記相互接続構造は、
(イ)第1の幅w1で形成された1つ以上のセグメント及び1つ以上の追加の幅w2・・・wNで形成された1つ以上のセグメントを有する細長い導電性ラインを備え、前記第1の幅は前記1つ以上の追加の幅のそれぞれよりも狭く、前記1つ以上の追加の幅で形成された前記1つ以上の導電性セグメントの全長L2・・・LNに対する前記第1の幅で形成された前記1つ以上の導電性セグメントの全長L1の関係は、前記導電性ラインの全長L=L1+L2+・・・LNが臨界長さに関係なく設計長さを満足するように、前記導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果が維持されるように選択され、
(ロ)LCは所定の大きさの電流に対して前記第1の幅w1で全体的に形成された等価的な相互接続構造の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L1,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L2・・・LN及び前記LCの間の関係は、次式で表され、
Nは前記相互接続構造内の互いに異なる幅の数であり、
(ハ)前記導電性ラインの全長Lは、閾値と長さの積(jL)thが幅の増大に応じて減少する幅効果を補償するように選択され、この結果修正項A(w,t)=Lth/Lmaxが前記幅効果をなくする修正項であり、前記修正項は所定のセグメントの幅w及び厚さtに依存し、Lmaxは最大臨界長さを表し、そしてLthは前記幅効果を示すセグメントに対する実際の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L1,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L2・・・LN及び及びLCは、次式
で表され、
A 1 (w 1 ,t 1 )は前記A(w,t)を狭いセグメントに適用した場合の修正項であり、Ai(wi,ti)は前記A(w,t)をi番目の幅のセグメントに適用した場合の修正項である、相互接続構造。 - 前記エレクトロマイグレーション・ショート・レングス効果を維持する臨界長さは、前記導電性ラインの原子の物質移動を抑圧するように、前記導電性ラインの1つの方向に加えられるエレクトロマイグレーション力が導電性ラインの反対方向に加えられる逆流力により均衡化される長さに対応する、請求項1に記載の相互接続構造。
- 前記導電性ラインは、該導電性ラインの陽極端及び陰極端の一方に配置された前記第1の幅w1で形成された単一セグメント並びに前記陽極端及び陰極端の他方に配置された前記第2の幅w2で形成された単一セグメントを有する、請求項1に記載の相互接続構造。
- 前記導電性ラインは、一方が前記導電性ラインの陽極端に配置され、他方が前記導電性ラインの陰極端に配置される前記第1の幅w1で形成された一対のセグメント、並びに前記陽極端及び前記陰極端の間の中央部分に配置され前記第2の幅w2で形成された単一のセグメントを有する、請求項1に記載の相互接続構造。
- 集積回路(IC)デバイスのための相互接続構造であって、
高融点金属及びこれの窒化物並びに銅含有材料及びアルミニウム含有材料の少なくとも1つからなる1つ以上の層を含む細長い導電性ラインであって、該導電性ラインの対向する端部に配置された一対の拡散バリアに電気的に接触する前記導電性ラインを備え、
前記細長い導電性ラインは、第1の幅w1で形成された1つ以上のセグメント及び前記第1の幅w1よりも広い1つ以上の追加の幅w2・・・wNで形成された1つ以上のセグメントを有し、
前記1つ以上の追加の幅で形成された前記1つ以上の導電性セグメントの全長L2・・・LNに対する前記第1の幅で形成された前記1つ以上の導電性セグメントの全長L1の関係は、前記導電性ラインの全長L=L1+L2+・・・LNが臨界長さに関係なく設計長さを満足するように、前記導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果が維持されるように選択され、
LCは所定の大きさの電流に対して前記第1の幅w1で全体的に形成された等価的な相互接続構造の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L1,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L2・・・LN及び前記LCの間の関係は、次式で表され、
Nは前記相互接続構造内の互いに異なる幅の数であり、
前記導電性ラインの全長Lは、閾値と長さの積(jL)thが幅の増大に応じて減少する幅効果を補償するように選択され、この結果修正項A(w,t)=Lth/Lmaxが前記幅効果をなくする修正項であり、前記修正項は所定のセグメントの幅w及び厚さtに依存し、Lmaxは最大臨界長さを表し、そしてLthは前記幅効果を示すセグメントに対する実際の臨界長さであり、前記第1の幅で形成された前記1つ以上のセグメントの全長L1,前記1つ以上の追加の幅で形成された前記1つ以上のセグメントの全長L2・・・LN及びLCは、次式
で表され、
A 1 (w 1 ,t 1 )は前記A(w,t)を狭いセグメントに適用した場合の修正項であり、Ai(wi,ti)は前記A(w,t)をi番目の幅のセグメントに適用した場合の修正項である、相互接続構造。 - 前記エレクトロマイグレーション・ショート・レングス効果を維持する臨界長さは、前記導電性ラインの原子の物質移動を抑圧するように、前記導電性ラインの1つの方向に加えられるエレクトロマイグレーション力が導電性ラインの反対方向に加えられる逆流力により均衡化される長さに対応する、請求項5に記載の相互接続構造。
- 前記導電性ラインは、該導電性ラインの陽極端及び陰極端の一方に配置された前記第1の幅W1で形成された単一セグメント並びに前記陽極端及び陰極端の他方に配置された前記第2の幅w2で形成された単一セグメントを有する、請求項5に記載の相互接続構造。
- 前記導電性ラインは、一方が前記導電性ラインの陽極端に配置され、他方が前記導電性ラインの陰極端に配置される前記第1の幅w1で形成された一対のセグメント、並びに前記陽極端及び前記陰極端の間の中央部分に配置され前記第2の幅w2で形成された単一のセグメントを有する、請求項5に記載の相互接続構造。
- 前記高融点金属及びこれの窒化物は、タンタル(Ta),窒化タンタル(TaN)、チタン(Ti),窒化チタン(TiN)、タングステン(W)、窒化タングステン(WN)、ルテニウム(Ru)及び窒化ルテニウム(RuN)からなる群から選択される請求項5に記載の相互接続構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/128,973 US8056039B2 (en) | 2008-05-29 | 2008-05-29 | Interconnect structure for integrated circuits having improved electromigration characteristics |
US12/128,973 | 2008-05-29 | ||
PCT/US2009/044948 WO2009148855A1 (en) | 2008-05-29 | 2009-05-22 | Interconnect structure for integrated circuits having improved electromigration characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011522417A JP2011522417A (ja) | 2011-07-28 |
JP5629258B2 true JP5629258B2 (ja) | 2014-11-19 |
Family
ID=41378781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011511733A Expired - Fee Related JP5629258B2 (ja) | 2008-05-29 | 2009-05-22 | 相互接続構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8056039B2 (ja) |
EP (1) | EP2283515B1 (ja) |
JP (1) | JP5629258B2 (ja) |
KR (1) | KR101341769B1 (ja) |
TW (1) | TWI473231B (ja) |
WO (1) | WO2009148855A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284194B2 (ja) * | 2008-08-07 | 2013-09-11 | キヤノン株式会社 | プリント配線板およびプリント回路板 |
KR101532634B1 (ko) * | 2008-12-31 | 2015-07-01 | 삼성전자주식회사 | 풀-칩의 결함 메탈라인 검출 방법 및 시스템 |
US8164190B2 (en) * | 2009-06-25 | 2012-04-24 | International Business Machines Corporation | Structure of power grid for semiconductor devices and method of making the same |
US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
US8211776B2 (en) | 2010-01-05 | 2012-07-03 | International Business Machines Corporation | Integrated circuit line with electromigration barriers |
US9224640B2 (en) | 2012-08-17 | 2015-12-29 | Globalfoundries Inc. | Method to improve fine Cu line reliability in an integrated circuit device |
US8901738B2 (en) | 2012-11-12 | 2014-12-02 | International Business Machines Corporation | Method of manufacturing an enhanced electromigration performance hetero-junction bipolar transistor |
US9123726B2 (en) | 2013-01-18 | 2015-09-01 | International Business Machines Corporation | Selective local metal cap layer formation for improved electromigration behavior |
US9076847B2 (en) | 2013-01-18 | 2015-07-07 | International Business Machines Corporation | Selective local metal cap layer formation for improved electromigration behavior |
US9171801B2 (en) | 2013-05-09 | 2015-10-27 | Globalfoundries U.S. 2 Llc | E-fuse with hybrid metallization |
US9305879B2 (en) | 2013-05-09 | 2016-04-05 | Globalfoundries Inc. | E-fuse with hybrid metallization |
US9536830B2 (en) | 2013-05-09 | 2017-01-03 | Globalfoundries Inc. | High performance refractory metal / copper interconnects to eliminate electromigration |
US9851397B2 (en) * | 2015-03-02 | 2017-12-26 | Globalfoundries Inc. | Electromigration testing of interconnect analogues having bottom-connected sensory pins |
US9418934B1 (en) | 2015-06-30 | 2016-08-16 | International Business Machines Corporation | Structure and fabrication method for electromigration immortal nanoscale interconnects |
US10510688B2 (en) | 2015-10-26 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via rail solution for high power electromigration |
JP2018026451A (ja) * | 2016-08-10 | 2018-02-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
US9905513B1 (en) * | 2016-10-24 | 2018-02-27 | International Business Machines Corporation | Selective blocking boundary placement for circuit locations requiring electromigration short-length |
CN109952642B (zh) * | 2016-12-07 | 2024-03-26 | 英特尔公司 | 具有锯齿状金属迹线布局的集成电路器件 |
US10651201B2 (en) | 2017-04-05 | 2020-05-12 | Samsung Electronics Co., Ltd. | Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration |
CN112347726B (zh) | 2019-08-08 | 2024-07-12 | 台湾积体电路制造股份有限公司 | 分析集成电路中电迁移的方法 |
US10963609B2 (en) * | 2019-08-08 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
US11087064B1 (en) * | 2020-03-13 | 2021-08-10 | Cadence Design Systems, Inc. | System and method for analyzing one or more electromigration rules associated with an electronic circuit design |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4962060A (en) * | 1987-03-10 | 1990-10-09 | Advanced Micro Devices, Inc. | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
JP2566958B2 (ja) * | 1987-05-30 | 1996-12-25 | 株式会社東芝 | スタンダ−ドセル方式の半導体集積回路 |
JP2003124218A (ja) * | 1992-08-31 | 2003-04-25 | Toshiba Corp | 半導体装置 |
US5382831A (en) | 1992-12-14 | 1995-01-17 | Digital Equipment Corporation | Integrated circuit metal film interconnect having enhanced resistance to electromigration |
US5439731A (en) | 1994-03-11 | 1995-08-08 | Cornell Research Goundation, Inc. | Interconnect structures containing blocked segments to minimize stress migration and electromigration damage |
US5472911A (en) | 1994-09-02 | 1995-12-05 | Motorola, Inc. | Method for controlling electromigration and electrically conductive interconnect structure therefor |
US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
US5689139A (en) | 1995-09-11 | 1997-11-18 | Advanced Micro Devices, Inc. | Enhanced electromigration lifetime of metal interconnection lines |
JPH09266205A (ja) * | 1996-03-28 | 1997-10-07 | Toshiba Corp | 配線構造およびそれを用いた半導体装置 |
US6245996B1 (en) | 1996-09-27 | 2001-06-12 | Compaq Computer Corporation | Electrical interconnect structure having electromigration-inhibiting segments |
JP3500308B2 (ja) | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
JPH11330073A (ja) * | 1998-05-14 | 1999-11-30 | Toshiba Corp | 半導体装置及びその製造方法 |
FR2778791B1 (fr) * | 1998-05-14 | 2002-10-25 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
US6191481B1 (en) | 1998-12-18 | 2001-02-20 | Philips Electronics North America Corp. | Electromigration impeding composite metallization lines and methods for making the same |
US6714037B1 (en) * | 2002-06-25 | 2004-03-30 | Advanced Micro Devices, Inc. | Methodology for an assessment of the degree of barrier permeability at via bottom during electromigration using dissimilar barrier thickness |
US6725433B1 (en) * | 2002-09-24 | 2004-04-20 | Advanced Micro Devices, Inc. | Method for assessing the reliability of interconnects |
US6822437B1 (en) | 2003-02-10 | 2004-11-23 | Advanced Micro Devices, Inc. | Interconnect test structure with slotted feeder lines to prevent stress-induced voids |
JP2006170923A (ja) * | 2004-11-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置評価装置、半導体装置の評価方法および半導体評価デバイスのシミュレータ |
US7662674B2 (en) * | 2005-05-20 | 2010-02-16 | Intel Corporation | Methods of forming electromigration and thermal gradient based fuse structures |
US7397260B2 (en) * | 2005-11-04 | 2008-07-08 | International Business Machines Corporation | Structure and method for monitoring stress-induced degradation of conductive interconnects |
US7471539B2 (en) * | 2005-12-20 | 2008-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | High current interconnect structure for IC memory device programming |
-
2008
- 2008-05-29 US US12/128,973 patent/US8056039B2/en not_active Expired - Fee Related
-
2009
- 2009-05-22 TW TW98117008A patent/TWI473231B/zh not_active IP Right Cessation
- 2009-05-22 JP JP2011511733A patent/JP5629258B2/ja not_active Expired - Fee Related
- 2009-05-22 KR KR1020107026002A patent/KR101341769B1/ko not_active IP Right Cessation
- 2009-05-22 EP EP09759016.0A patent/EP2283515B1/en not_active Not-in-force
- 2009-05-22 WO PCT/US2009/044948 patent/WO2009148855A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2009148855A1 (en) | 2009-12-10 |
US8056039B2 (en) | 2011-11-08 |
KR101341769B1 (ko) | 2013-12-16 |
US20090294973A1 (en) | 2009-12-03 |
EP2283515A4 (en) | 2014-10-22 |
JP2011522417A (ja) | 2011-07-28 |
EP2283515B1 (en) | 2019-05-08 |
KR20110016439A (ko) | 2011-02-17 |
EP2283515A1 (en) | 2011-02-16 |
TWI473231B (zh) | 2015-02-11 |
TW201013876A (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629258B2 (ja) | 相互接続構造 | |
US8232646B2 (en) | Interconnect structure for integrated circuits having enhanced electromigration resistance | |
Hu et al. | Future on-chip interconnect metallization and electromigration | |
van der Veen et al. | Damascene benchmark of Ru, Co and Cu in scaled dimensions | |
JPH1174268A (ja) | 集積回路およびその作製方法 | |
TWI375297B (en) | Semiconductor contact structure | |
US20070087555A1 (en) | Increasing electromigration lifetime and current density in ic using vertically upwardly extending dummy via | |
US9406560B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
KR101557102B1 (ko) | 반도체 소자의 금속 연결배선 | |
US8569888B2 (en) | Wiring structure and method of forming the structure | |
US9536779B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
US9633947B2 (en) | Folded ballistic conductor interconnect line | |
JP5213013B2 (ja) | 半導体装置 | |
Wachnik et al. | Practical benefits of the electromigration short-length effect, including a new design rule methodology and an electromigration resistant power grid with enhanced wireability | |
US6444918B1 (en) | Interconnection structure of semiconductor element | |
JP5380929B2 (ja) | 半導体装置及びその製造方法 | |
Thompson | Using line-length effects to optimize circuit-level reliability | |
US8278758B1 (en) | Multilevel reservoirs for integrated circuit interconnects | |
JP3566583B2 (ja) | 半導体装置の製造方法 | |
Filippi et al. | The electromigration short-length effect in AlCu and Cu interconnects | |
Jakushokas et al. | Electromigration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5629258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |