JP2011514064A - 改良された増幅段用制御ループ - Google Patents

Abstract

【課題】信号結合器に対する帯域幅及びダイナミックレンジに関する負担を軽減する技術を提供する。
【解決手段】入力信号のレプリカを有する出力信号を生成する方法及び装置が開示される。前記方法は、前記入力信号の低周波成分を表すレプリカ信号を生成する工程と、前記レプリカ信号における誤差を表す誤差信号を生成する工程と、前記レプリカ信号と前記誤差信号とを結合して出力信号を生成する工程とを備え、前記誤差信号を生成する工程は、前記入力信号を遅延した遅延信号を生成する工程と、前記誤差信号である前記出力信号と前記遅延信号との差を決定する工程とをさらに備える。
【選択図】図２

Description

本発明は、多重制御ループを用いた制御システムに関し、特に、限定はされないが、変調された供給電圧を与える増幅段用制御ループに関する。

従来の多重ループ制御システム又はカスケード制御システムは、動作速度によって分類できる。各ループは、制御システムの目的に応じて異なる周波数で動作する。しかしながら、各ループは一般に、制御システムの全周波数帯域にわたって、一般的には０Ｈｚまで、動作可能でなければならない。すなわち、各ループは一定の出力を供給できなければならない。

一以上の制御ループを有する制御システムにおいて、一般的には、第１回路（ｆｉｒｓｔ ｐａｔｈ）は低周波における制御を行う。この第１回路は、フィードバック制御回路のフィードフォワードであってもよい。第２回路は一般的には、高周波における制御を行い、第１回路における誤差を除去或いは減らす。この第２回路は一般的に、フィードバック回路である。

そのような制御システムの適用例としては、増幅段、一般的には高周波（ＲＦ）増幅段に供給電圧を与える変調された電源が挙げられる。英国特許第２３９８６４８号には、特に効果のある変調された電源段の例が開示されている。

この変調された電源段では、ＲＦ増幅器によって増幅されるＲＦ入力信号に応じて該ＲＦ増幅器への供給電圧をトラッキングする効果的な技術が用いられる。第１制御ループは、増幅段に対して望ましい供給電圧を表す入力信号の包絡線をトラッキングし、この入力信号に応じて、可能な供給電圧の中から１つを選択する。第２制御ループは、入力信号及び実際の出力信号の包絡線をトラッキングし、それら信号の差を表す誤差信号を生成する。この誤差信号は選択された供給電圧と結合されて、増幅段に対して調整され選択された供給電圧が供給される。ここで第１制御ループは低周波ループであり、第２制御ループは高周波ループである。

第２ループによって与えられる誤差信号は、高周波信号及び低周波信号を含み、大きな帯域幅を有している。このため、誤差信号と選択された供給電圧とを結合するために用いられる結合器に負担がかかる。結合器は、非常に大きな帯域幅において動作可能でなければならず、一般的には能力の限界近くで動作させることになるであろう。

制御システムにおいて、遅延段を使用することがよく知られている。上述した英国特許第２３９８６４８号では、電源変調器に遅延段を用いている。欧州公開特許公報第１７０３６３５号及び日本国特許公開公報第５９−１５２７１２号においても、制御システムに遅延段を使用することが開示されている。

本発明の目的は、上記のような構成において、信号結合器に対する帯域幅及びダイナミックレンジに関する負担を軽減する技術を提供することに有る。

本発明に係る制御段は、入力信号を受け、前記信号の低周波成分を表すレプリカ信号を生成する第１回路と、前記入力信号を受け、前記レプリカ信号における誤差を表す誤差信号を生成する第２回路と、前記レプリカ信号と前記誤差信号とを結合して出力信号を生成する結合器とを備え、前記第２回路は、前記入力信号を遅延させた遅延信号を生成する遅延段と、前記出力信号と前記遅延信号とを入力として受け、前記誤差信号を生成する差動部分とを備える。

前記遅延は、前記第１回路の遅延に対応することが好ましい。前記遅延は、前記誤差信号から低周波誤差を除去するように計算されることが好ましい。

前記入力信号は、信号の包絡線を表すことが好ましい。前記出力信号は、前記包絡線に対応する形状を有する信号であることが好ましい。

前記出力信号は、前記入力信号の高パワーレプリカであることが好ましい。

前記第１回路には、前記出力信号が平坦な振幅及び一定の遅延を有するように前記第１回路に起こる歪を補償するプリ補償／プリディストーション手段が設けられることが好ましい。

前記誤差信号は、前記レプリカ信号における前記誤差の高周波成分を表すことが好ましい。

本発明に係る変調器は、入力信号を受け、前記入力信号の低周波成分のレプリカである高パワー信号を生成する第１増幅段と、前記入力信号を受け、前記高パワー信号における誤差を表す誤差信号を生成する第２増幅段と、前記高パワー信号と前記誤差信号とを結合して出力信号を生成する結合器とを備え、前記第２増幅段は、前記入力信号を遅延させた遅延信号を生成する遅延段と、前記出力信号と前記遅延信号とを結合して前記誤差信号を生成する差動部分とを備え、前記遅延は前記第１増幅段の遅延に対応し、前記遅延によって前記誤差信号から低周波誤差が除去されている。

前記第１増幅段は、切換え器と比較器とを備え、前記比較器は、前記入力信号と前記切換え器の出力とを受けるように接続され、且つ前記入力信号と前記出力との差に対応する差分信号を生成し、前記切換え器に入力することが好ましい。

前記変調器は、前記切換え器の前記出力をフィルタリングし、前記第１増幅段の出力を与えるローパスフィルタをさらに備えることが好ましい。

前記変調器は、前記入力信号を前記第１増幅段の前記比較器に与えるローパスフィルタをさらに備えることが好ましい。

前記第１増幅段には、前記出力信号が平坦な振幅及び一定の遅延を有するように前記第１増幅段に起こる歪を補償するプリ補償／プリディストーション手段が設けられることが好ましい。

本発明に係る、入力信号のレプリカを含む出力信号を生成する方法は、前記入力信号の低周波成分を表すレプリカ信号を生成する工程と、前記レプリカ信号における誤差を表す誤差信号を生成する工程と、前記レプリカ信号と前記誤差信号とを結合して出力信号を生成する工程とを備え、前記誤差信号を生成する工程は、前記入力信号を遅延させた遅延信号を生成する工程と、前記誤差信号である前記出力信号と前記遅延信号との差を決定する工程とをさらに備える。

前記出力信号と前記遅延信号との差を決定する工程は、誤差信号の低周波成分を好適に減らすか、又は最小化するか、或いは除去する。

前記遅延は低周波回路の遅延に対応することが好ましい。前記遅延は、前記誤差信号から低周波誤差を除去するように計算されることが好ましい。

前記入力信号は信号の包絡線を表すことが好ましい。

前記出力信号は、前記包絡線に対応する形状を有する信号であることが好ましい。前記誤差信号は、前記レプリカ信号における前記誤差の高周波成分を表すことが好ましい。

変調器は上述の方法を行うように適合されることが好ましい。増幅段は上述の方法を行うように適合され、前記入力信号は増幅される信号の包絡線を表し、前記出力信号は増幅器への供給電力であることが好ましい。

本発明によれば、遅延が高周波フィードバックループの回路に導入される。遅延の値は、関連する低周波回路における全遅延と等しくなるように選択される。遅延を用いることにより、高周波回路における信号の低周波成分が減らされ、高周波フィードバックループのダイナミックレンジ要求が低くなる。

低周波回路と高周波回路とで振幅バランスがとれているならば、高周波ループが低周波出力を出さないように、２つの回路を低周波数において遅延バランスさせるようにしてもよい。

注目する周波数領域にわたって、遅延を低周波回路における遅延と整合させる場合、最適な特性が得られる。

本発明に係る制御システムにおいては、多重制御ループのうちの１つだけが低周波成分を含む一定の出力を供給すればよい。その他のループは低周波数において動作する必要はない。

高周波ループにおいて低周波信号が存在しないということは、高周波ループが低周波ループとＡＣ結合できることを意味する。ＡＣ結合は変圧器結合や容量結合によって行うことができる。

以下、本発明の実施形態を挙げ、添付の図面を参照して説明する。

図１は、従来の二重ループ制御システムを示す。 図２は、本発明の実施形態に係る改良された二重ループ制御システムを示す。 図３は、本発明の他の実施形態に係る改良された二重ループ制御システムを示す。 図４は、本発明の実施形態に係る改良された、変調された電源を示す。 図５は、本発明の他の実施形態に係る改良された、変調された電源を示す。

以下では、本発明の実施形態を、限定はされないが特に変調された電源段を例として説明する。

図１は、従来技術の一般的な構成である制御システムを示す。差動部分１０２と低周波増幅器１０４とによって第１回路１３０が構成される。この第１回路は、第１制御回路又は主回路とも呼ばれる。差動部分１０６と高周波増幅器１０８とによって第２回路１３２が構成される。この第２回路は、第２制御回路又は誤差補正回路とも呼ばれる。一般に、第２回路は、以下の説明から理解できるように、第１回路から誤差を除去する。

２つの制御回路を結合するための加算器又は結合器１１０が設けられる。制御システムの目的は、ライン１１２に供給される入力信号の正確なレプリカである信号を、出力ライン１２０に供給することである。好ましい構成において、ライン１２０上の出力信号は、ライン１１２上の入力信号を増幅したものである。制御システムは、ライン１１２上の入力信号に対応付けられた電流よりも大きな電流を有する出力信号を、ライン１２０上に供給することが好ましい。そのようなシステムは、負荷が出力信号ライン１２０に接続された、高効率の変調された電源又はトラッキング電源として効果的に使用することができる。

ライン１１２上の入力信号は、差動部分１０２、１０６の各々に対する第１入力となる。差動部分１０２は、ライン１１４を経て低周波増幅器１０４に出力する。ライン１１６への低周波増幅器１０４の出力は、結合器１１０への第１入力となり、また、ライン１１８を経てフィードバックされて、差動部分１０２への第２入力となる。差動部分１０６は、ライン１２４へ出力し、高周波増幅器１０８へ入力を与える。高周波増幅器１０８はライン１２６へ出力し、この出力は結合器１１０への第２入力となる。結合器１１０は、ライン１１６及びライン１２６上の信号を結合し、ライン１２０上の出力信号を形成する。ライン１２０上の出力信号もまた、ライン１２２を経てフィードバックされ、差動部分１０６への第２入力となる。

ライン１１２の入力信号が増幅されるビデオ信号から得られる包絡線である場合、該信号は、低周波増幅器１０４の動作周波数帯域幅よりも広い周波数スペクトルを有している。このシステムでは、低周波増幅器１０４は出力信号ライン１２０に送られる出力パワーの大部分を供給するが、該入力信号のより高い周波数領域では動作することができない。高周波増幅器１０８は、ライン１２０の出力信号の欠けた部分を供給する誤差補正ループ又は誤差除去ループとして効果的に動作する。誤差補正又は誤差除去は、ライン１２６の信号とライン１１６の信号とを加算し、ライン１２０に所望の出力信号を送ることによって行われる。

図１の従来技術の一般的な構成では、高周波増幅器１０８は、入力信号の略全周波数領域にわたって動作可能でなければならない。このため、上記背景技術で述べたように、高周波増幅器１０８のダイナミックレンジ及び比帯域幅に対する要求が生じ、特に結合器１１０の設計に対して要求が生じてくる。すなわち、結合器１１０は非常に高い比帯域幅にて動作し、その帯域幅の限界に近い部分で実際に動作することが要請される。

本発明によれば、高周波増幅器１０８に供給される信号の低周波成分を減らす技術が提供される。本発明に係る、図１の制御システムの変形例が図２に示される。以下では、前に示された図面における構成要素に対応する構成要素には同一の参照符号を用いる。

図２では、図１の制御システムにおいて、ライン１１２の入力信号と差動部分１０６への第１入力との間に遅延部分２０４が設けられている。遅延部分２０４はライン１１２の入力信号を受け、ライン２０２へ出力を与え、この出力が差動部分１０６への第１入力を構成する。

遅延部分２０４によって、該制御システムにおいて、差動部分１０６の２つの入力における信号は、注目する周波数領域にわたって同じになる。図１の構成では、制御ループ１３０には限定的に遅延（ｆｉｎｉｔｅ ｄｅｌａｙ）が導入されている。図２の構成における遅延部分２０４は、バランス遅延（ｂａｌａｎｃｉｎｇ ｄｅｌａｙ）として動作し、差動部分１０６の第１入力に与えられる信号を、第１制御ループの遅延に対応し且つライン１２２を経て差動部分１０６の第２入力に送られる信号に存在する遅延量によって遅延させる。遅延部分２０４によって与えられるバランス遅延は、少なくとも低周波増幅器１０４の動作周波数領域では略一定となる。

従って、ライン２０２とライン１２２の信号は時刻同期される。このように、遅延部分２０４を設けることにより、差動部分１０６は、ライン１２４に対して低周波信号を持たない出力を確実に供給する。

このように、低周波信号を除去することにより、高周波増幅器１０８はそのような信号を増幅する必要がなくなり、また結合器１１０は入力ライン１２６においてそのような信号を扱う必要がなくなる。従って、低周波成分を除去によって、例えば、変圧器又はコンデンサを用いた結合器１１０における信号結合が可能となる。結合器１１０に変圧器を使用することは、特に効果のある構成である。

遅延部分２０４を設けない場合、結合器１１０に変圧器を用いることはできないだろう。

遅延部分２０４によって与えられる遅延はデジタル遅延であることが好ましい。これは、全ての周波数において一定の遅延が与えられるためである。入力信号がデジタル形式の場合、デジタル遅延が適している。しかしながら、本発明及び実施形態は、デジタル遅延に制限されない。以下の実施形態において説明されるように、遅延は、アナログ回路網として実現されることができる。

図２の制御システムの動作を以下では説明する。ライン１１２に与えられる入力信号の正確なコピーは、差動部分１０２及び低周波増幅器１０４によってそれらに関連付けられたフィードバックを用いて、ライン１１６に生成される。これは、低周波数において行われる。差動部分１０２及び低周波増幅器１０４の動作周波数領域のうちのある範囲又は好ましくは全ての範囲にわたって、信号ライン１１２と信号ライン１１６との間の遅延は略一定である。さらに、ライン１１２の信号とライン１１６の信号との間の振幅応答は、注目する周波数領域において略平らであることが好ましい。これにより、高周波制御ループの信号ライン１２６において（低周波成分の）除去が良好に行えることが保証される。

上述したように、遅延部分２０４は、等しい遅延を与え、差動部分１０２と低周波増幅器１０４とを通じて遅延のバランスをとる。遅延されたライン２０２の入力信号は、遅延バランスが実現され且つライン１１６の出力が入力信号の正確なレプリカである周波数領域の部分にわたって、ライン１１６上の第１制御ループからの出力信号と等しい。従って、ライン１２４上の差動部分１０６の出力は理想的には０となり、高周波増幅器１０８は、この周波数領域にわたって、出力を供給しない。しかしながら、この周波数領域以外では、高周波増幅器１０８は、図１で示すような従来のシステムと同様の動作を行い、ライン１１６上の信号とライン２０２上の信号との差をライン１２４に供給する。

ライン１２０上の出力信号は、ライン１１２上の入力信号の遅延されたレプリカである。実際には、完全にバランスさせることはできない。それでもなお、高周波増幅器１０８の出力は、低周波数領域にわたって略低くなる。遅延バランス部分２０４は、高周波増幅器１０８の低周波カットオフが増えることにより、実質的な効果を提供する。

この構成は、包絡線信号が、ＷｉＭａｘ（ｗｏｒｌｄｗｉｄｅ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ ｍｉｃｒｏｗａｖｅ ａｃｃｅｓｓ）における信号のような、時分割複信（ＴＤＤ）信号である場合、特に効果的である。そのような信号では、低周波成分の急変が生じる。本発明に係る遅延バランスを行わない場合、ＴＤＤバーストの開始時における飽和を避けるために高周波増幅器のダイナミックレンジ要求が非常に増える。

本発明に係る遅延バランスを行うための別のアプローチは、遅延部分２０４の遅延を周波数に応じて変化させることである。遅延部分２０４の遅延変化を、差動部分１０２と低周波増幅器１０４とを通じる低周波回路の遅延変化に整合させることができる。しかしながら、整合させるべき応答に応じて、低周波回路に遅延を追加して遅延バランスを行わなければならない場合もある。これが図３に示されている。ここでは、別の遅延部分３０４がライン１１２上の入力信号と差動部分１０２への第１入力との間に導入される。遅延部分３０４は、ライン３０２上の出力を差動部分１０２の第１入力へ供給する。

遅延部分３０４が低周波回路に設けられた図３において、図２の遅延部分２０４は遅延部分２０５に置き換えられる。遅延部分２０５は、遅延バランスを行うべき又は行うことが望まれる周波数領域において低周波回路の遅延全体を整合するように設計される。便宜上、遅延部分３０４は、低周波回路の通過帯域において一定の遅延を有しているとする。しかしながら、変化を遅延部分２０５によって整合させることができるのであれば、これは、遅延バランスに対して必須ではない。

信号ライン１２０上の最終出力には遅延部分２０４の遅延変化が存在することが観察される。この遅延変化が望ましくない場合は、ライン１１２上の入力信号に位相補償を行ってもよい。

変調された電源において用いられる場合の本発明の実施形態を、図４及び図５を参照して以下に説明する。これらの構成においては、本発明に係る遅延バランスがより実際的なシステムにおいてどのように実行されるかが示される。

図４は、増幅されるべき信号の包絡線を表す入力信号が入力ライン４０２上にデジタル形式で供給される構成を示す。デジタル−アナログ変換器４３２は、ライン４０２上の入力信号を受け、該信号をライン４０４上にアナログ形式の信号に変換する。デジタル−アナログ変換器４３２は、本発明の本実施形態に係る低周波制御ループの第１段を構成する。ライン４０４上のアナログ信号はローパスフィルタ４３４を通過する。該フィルタ４３４は、別の処理の前に、アナログ信号から高周波成分を除去する、すなわちデジタル−アナログ変換器４３２におけるサンプリング工程に起因するエイリアスを除去する。本発明の特に好ましい実施形態においては、該フィルタ４３４は、以下で述べるように、低周波回路の応答全体を補償するためにも用いられる。

フィルタを通ったライン４０６上のアナログ信号は、比較器部分４３６への第１入力を構成する。比較器部分４３６は、パルス幅変調出力及び／又はパルス周波数変調出力を信号ライン４０８に供給する。比較器４３６の出力におけるライン４０８上の信号は部分４３８への入力を構成する。

部分４３８は“切換え装置”部分であることが好ましい。当分野では知られているように、切換え装置部分４３８は、ライン４０８上の入力信号に応じて複数の電源間を切換える。従って、切換え装置部分４３８は、比較器４３６によって送られるライン４０８上の低パワー信号を高パワー信号に変換する。高パワー信号は、切換え装置部分４３８によって、ライン４１０に送られる。

ローパスフィルタ４４０は、ライン４１０上の高パワー信号を受けて、切換え装置部分４３８からライン４１０上へのパルス幅変調出力に基づいて、出力４１２上にアナログ信号を再構成する。

このように、比較器４３６、切換え装置４３８及びローパスフィルタ４４０は、切換えモード電源として機能し、ライン４１２に高パワー信号を供給する。ライン４１２上の高パワー信号は、変圧器４５２の二次巻線の第１タップ４６０に供給される。変圧器４５２は、図２又は図３の結合器１１０として動作する。

変圧器４５２の二次巻線の第２タップ４６２は、出力信号が送られる出力信号ライン４３０に接続される。

低周波ループのフィードバック回路は出力ライン４１０から設けられ、ライン４１４で示すように、比較器４３６への第２入力を構成する。

点線４６８は、出力信号ライン４３０からフィードバックライン４１４へと延びる任意に追加されるフィードバック接続／経路を示す。点線４７０は、ライン４１２からフィードバック経路４１４へと延びる任意に追加されるフィードバック接続／経路を示す。これら点線は、システムの低周波調整を改善するためにシステム出力或いは低周波回路の出力から引き出される追加のフィードバックを示している。

ローパスフィルタ４４０は、切換え装置４３８に適合するように設計される。従って、システム全体の動作に必要なフラットな振幅応答及び一定の遅延応答をもたない場合もある。これを補償するため、ローパスフィルタ４３４の応答は、低周波制御ループにおける全体の応答が以下を与えるように修正されてもよい。すなわち、ライン４１２の信号が略平坦な振幅応答及び一定の遅延応答を有するように修正されてもよい。

デジタル−アナログ変換器４３２のゲイン又はデジタル−アナログ変換器４３２の前のライン４０２上のデジタル信号の大きさは、必要とされる低周波出力が信号ライン４３０上に供給されるように調整されてもよい。

高周波制御ループにおいては、部分４４２は、必要となる遅延を設定可能な従来の回路によって与えられるデジタル遅延である遅延部分を表す。この遅延部分は、ライン４０２上の入力信号を受け、ライン４１６上に、遅延された入力信号を生成する。ライン４１６上の遅延されたデジタル出力信号は、デジタル−アナログ変換器４４４への入力を構成し、対応したアナログ信号が、ライン４１８に生成される。再構成ローパスフィルタ４４６はライン４１８上のアナログ信号を受け、ライン４２０へアナログ信号を供給する。

ライン４２０上のアナログ信号は、アナログ加算増幅器４４８で構成される比較器への第１入力を構成する。システム出力がフィードバックライン４２６を通じて加算増幅器４４８の第２入力へとフィードバックされることにより、アナログ加算増幅器４４８は、再構成フィルタ４４６からライン４２０への出力とライン４３０上のシステム出力との差を生成する。このようにして、適切な差分信号が、加算増幅器４４８の出力におけるライン４２２上に生成される。

ライン４２２上の差分信号は、広帯域増幅器４５０によって増幅され、中パワー（ミディアムパワー）信号がライン４２４に供給される。ライン４２４上の中パワー信号は、変圧器４５２の一次巻線の第１タップ４６４に接続される。

変圧器４５２は、ライン４２４上の広帯域増幅器４５０の出力とライン４１２上の低周波出力とを結合する。変圧器４５２の一次巻線の第２タップ４６６は接続部４２８を介して接地される。

上述の原理に従って、遅延部分４４２の遅延は調整され、広帯域増幅器４５０へ送られる低周波成分は最小化される。低周波成分の除去を実現するため、遅延整合に加えて、回路ゲインも整合される。これは、デジタル−アナログ変換器４３２、４４４の相対ゲイン又はそれらデジタル入力信号を調整することによって行うことができる。

本発明に係る低周波成分の最小化によって、変圧器４５２は、低周波信号を扱う必要がなくなり、高周波において効率的に動作するように設計することができる。これにより、変圧器４５２を小型化することができる。

図４に示すように、広帯域増幅器４５０と変圧器４５２との接続は、シングルエンド接続であってもよい。他の構成においては、広帯域増幅器４５０と変圧器４５２は、例えば、遅延バランスに影響を与えない、差動接続又はプッシュプル接続でもよい。変圧器４５２は、広帯域増幅器４５０の特性に適合するように好適に選択された任意の巻数比（例えば、１：２、１：３等）を有すればよい。

変調された電源に対して本発明を用いた他の実施形態が図５に示される。この構成では、制御システムに対する入力信号はアナログ信号である。アナログ入力信号がライン５０２に与えられ、低周波回路のローパスフィルタ４３４に直接入力される。また、高周波回路のローパスフィルタ４４６にも直接入力される。

オールパスフィルタ４４６は、バランス遅延を与えるようになっている。オールパスフィルタ４４６は信号の振幅に影響を与えずに、高周波回路へ遅延を導入する。

オールパスフィルタ４４６のようなアナログ回路網は、ある限定された周波数領域にわたって一定の遅延を与えることができる。従って、アナログ入力信号に対してプリディストーションを与えることが好ましい。

従って、プリディストーション部分５０４を設けることが好ましい。プリディストーションは、デジタルアナログ変換の前にデジタル的に発生され、そのアナログ信号が変調器に分配される。プリディストーション部分５０４は、高周波回路用及び低周波回路用のアナログ入力信号をライン５０２に生成する。プリディストーション部分５０４によって与えられるプリディストーションにより、ライン５０２上の入力信号とフィルタ４４６とを結合すると、ライン４２０上において略一定の遅延が信号に対して確実に与えられる。

低周波回路において、プリディストーションは、低周波回路に対して大きな影響を与えず、遅延バランスを行うことができる。

そうでない場合、図５の構成は、図４の構成と同様に動作させる。図４の構成のように、フィルタ４３４の通過帯域特性を、ストップバンド減衰を保持しつつ、フィルタ４４０における振幅及び／又は遅延の変化を補償するように調整してもよい。

以上のように、本発明を、特に好ましい実施形態、特に変調された電源における適用例を参照して説明してきたが、これらの説明は本発明を例示するものである。特に、本発明は、制御システムにおいてより高範囲に実施することができる。限定するものではないが、適用例としては、ダイナミック電源や広帯域電源が挙げられる。

１０２、１０６…差動部分 １０４…低周波増幅器
１０８…高周波増幅器 １１０…結合器
１３０…第１回路 １３２…第２回路
２０４、２０５、３０４…遅延部分 ４３２、４４４…デジタル−アナログ変換器
４３４、４４０…ローパスフィルタ ４３６…比較器部分
４４８…アナログ加算増幅器 ４５０…広帯域増幅器
４５２…変圧器 ５０４…プリディストーション部分

Claims (22)

1. ａ．入力信号を受け、前記信号の低周波成分を表すレプリカ信号を生成する第１回路と、
   ｂ．前記入力信号を受け、前記レプリカ信号における誤差を表す誤差信号を生成する第２回路と、
   ｃ．前記レプリカ信号と前記誤差信号とを結合して出力信号を生成する結合器と、
   を備えた制御段であって、
   ｄ．前記第２回路は、
   ｉ．前記入力信号を遅延させた遅延信号を生成する遅延段と、
   ｉｉ．前記出力信号と前記遅延信号とを入力として受け、前記誤差信号を生成する差動部分と、
   を備えたことを特徴とする制御段。
2. 請求項１記載の制御段において、前記遅延は、前記第１回路の遅延に対応することを特徴とする制御段。
3. 請求項１記載の制御段において、前記遅延は、前記誤差信号から低周波誤差を除去するように計算されることを特徴とする制御段。
4. 請求項１〜３のいずれか１項に記載の制御段において、前記入力信号は、信号の包絡線を表すことを特徴とする制御段。
5. 請求項４記載の制御段において、前記出力信号は、前記包絡線に対応する形状を有する信号であることを特徴とする制御段。
6. 請求項１〜５のいずれか１項に記載の制御段において、前記出力信号は、前記入力信号信号の高パワーレプリカであることを特徴とする制御段。
7. 請求項１〜６のいずれか１項に記載の制御段において、前記第１回路には、前記出力信号が平坦な振幅及び一定の遅延を有するように前記第１回路に起こる歪を補償するプリ補償／プリディストーション手段が設けられることを特徴とする制御段。
8. 請求項１〜７のいずれか１項に記載の制御段において、前記誤差信号は、前記レプリカ信号における前記誤差の高周波成分を表すことを特徴とする制御段。
9. ａ．入力信号を受け、前記入力信号の低周波成分のレプリカである高パワー信号を生成する第１増幅段と、
   ｂ．前記入力信号を受け、前記高パワー信号における誤差を表す誤差信号を生成する第２増幅段と、
   ｃ．前記高パワー信号と前記誤差信号とを結合して出力信号を生成する結合器と、
   を備えた変調器であって、
   ｄ．前記第２増幅段は、
   ｉ．前記入力信号を遅延させた遅延信号を生成する遅延段と、
   ｉｉ．前記出力信号と前記遅延信号とを結合して前記誤差信号を生成する差動部分と、
   を備え、前記遅延は前記第１増幅段の遅延に対応し、前記遅延によって前記誤差信号から低周波誤差が除去されていることを特徴とする変調器。
10. 請求項９記載の変調器において、前記第１増幅段は、切換え器と比較器とを備え、前記比較器は、前記入力信号と前記切換え器の出力とを受けるように接続され、且つ前記入力信号と前記出力との差に対応する差分信号を生成し、前記切換え器に入力することを特徴とする変調器。
11. 請求項１０記載の変調器において、前記切換え器の前記出力をフィルタリングし、前記第１増幅段の出力を与えるローパスフィルタをさらに備えたことを特徴とする変調器。
12. 請求項１１記載の変調器において、前記入力信号を前記第１増幅段の前記比較器に与えるローパスフィルタをさらに備えたことを特徴とする変調器。
13. 請求項１２記載の変調器において、前記第１増幅段には、前記出力信号が平坦な振幅及び一定の遅延を有するように前記第１増幅段に起こる歪を補償するプリ補償／プリディストーション手段が設けられることを特徴とする変調器。
14. 入力信号のレプリカを含む出力信号を生成する方法であって、前記方法は、
    ａ．前記入力信号の低周波成分を表すレプリカ信号を生成する工程と、
    ｂ．前記レプリカ信号における誤差を表す誤差信号を生成する工程と、
    ｃ．前記レプリカ信号と前記誤差信号とを結合して出力信号を生成する工程と、
    を備えた出力信号を生成する方法であって、
    ｄ．前記誤差信号を生成する工程は、
    ｉ．前記入力信号を遅延させた遅延信号を生成する工程と、
    ｉｉ．前記誤差信号である前記出力信号と前記遅延信号との差を決定する工程と、
    をさらに備えることを特徴とする出力信号を生成する方法。
15. 請求項１４記載の出力信号を生成する方法において、前記遅延は低周波回路の遅延に対応することを特徴とする出力信号を生成する方法。
16. 請求項１４又は１５記載の出力信号を生成する方法において、前記遅延は、前記誤差信号から低周波誤差を除去するように計算されることを特徴とする出力信号を生成する方法。
17. 請求項１４〜１６のいずれか１項に記載の出力信号を生成する方法において、前記入力信号は信号の包絡線を表すことを特徴とする出力信号を生成する方法。
18. 請求項１７記載の出力信号を生成する方法において、前記出力信号は、前記包絡線に対応する形状を有する信号であることを特徴とする出力信号を生成する方法。
19. 請求項１４〜１８のいずれか１項に記載の出力信号を生成する方法において、前記誤差信号は、前記レプリカ信号における前記誤差の高周波成分を表すことを特徴とする出力信号を生成する方法。
20. 請求項１４〜１９のいずれか１項に記載の方法を行うようにした変調器。
21. 請求項１４〜１９のいずれか１項に記載の方法を行うようにした変調された電源。
22. 請求項１４〜１９のいずれか１項に記載の方法を行うようにした増幅段であって、前記入力信号は増幅される信号の包絡線を表し、前記出力信号は増幅器への供給電力であることを特徴とする増幅段。

Images