KR20020054150A - 선형화기의 왜곡 보정 회로 - Google Patents

선형화기의 왜곡 보정 회로 Download PDF

Info

Publication number
KR20020054150A
KR20020054150A KR1020000082909A KR20000082909A KR20020054150A KR 20020054150 A KR20020054150 A KR 20020054150A KR 1020000082909 A KR1020000082909 A KR 1020000082909A KR 20000082909 A KR20000082909 A KR 20000082909A KR 20020054150 A KR20020054150 A KR 20020054150A
Authority
KR
South Korea
Prior art keywords
output signal
signal
distortion
directional coupler
attenuator
Prior art date
Application number
KR1020000082909A
Other languages
English (en)
Inventor
김왕래
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000082909A priority Critical patent/KR20020054150A/ko
Publication of KR20020054150A publication Critical patent/KR20020054150A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 선형화기의 왜곡 보상 회로에 관한 것으로 특히, 고주파 입력신호와 최종 출력신호를 비교하여 전체 전력 증폭기에서 제거되지 않은 왜곡성분을 검출하고 이 검출된 왜곡성분을 최소화하도록 함으로써 종래의 전치 보상 방식의 선형화기 및 피드포워드 방식의 선형화기의 단점을 보완하여 선형화기를 효율적으로 최적화하도록 함에 목적이 있다. 이러한 목적의 본 발명은 고주파 입력신호의 위상을 가변시키는 감쇄기/위상변위기(412)와, 이 감쇄기/위상변위기(412)의 출력 신호중에 포함된 왜곡 성분을 보상하여 메인 증폭기(414)로 출력하는 전치 보상기(413)와, 상기 메인 증폭기(414)의 출력신호를 지연기(416)으로 입력시키면서 그중 일부신호를 샘플링하는 방향성 결합기(415)와, 고주파 입력신호를 소정 시간 지연하는 지연기(419)와, 이 지연기(419)에서의 출력 신호와 상기 방향성 결합기(415)에서 샘플링된 신호를 합하여 상기 전치 증폭기(413)에서 제거되지 않은 왜곡 성분을 출력하는 덧셈기(420)와, 이 덧셈기(420)의 출력신호의 위상을 가변시키는 감쇄기/위상변위기(421)와, 이 감쇄기/위상변위기(421)의 출력신호를 상기 메인 증폭기(414)의 왜곡성분과 동일한 크기로 증폭하여 방향성 결합기(417)로 입력시키는 오류증폭기(422)와, 상기 방향성 결합기(417)의 출력신호를 외부로 출력하면서 일부 신호를 샘플링하는 방향성 결합기(418)와, 고주파 입력신호와 상기 방향성 결합기(417)에서 샘플링된 최종 출력신호를 비교하여 전력 증폭기 전체에서 제거되지 않은 왜곡 성분을 검출하는 왜곡 검출부(424)와, 이 왜곡 검출부(424)에서의 왜곡성분이 최소가 되도록 상기 감쇄기/위상변위기(412)(421)를 제어하는 콘트롤러(423)를 구비하여 구성함을 특징으로 한다.

Description

선형화기의 왜곡 보정 회로{COMPREHESION CIRCUIT FOR LINEARIZER OF HIGH POWER AMPLIFIER}
본 발명은 디지털 이동통신 시스템에 사용되는 고전력 증폭기에 관한 것으로 특히, 선형화기의 왜곡 보상 회로에 관한 것이다.
종래의 일실시예로서 전치 보상(Predistortion) 방식의 선형화기는 도1의 구성도에 도시된 바와 같이, 왜곡 성분을 보상하기 위한 전치 보상기(110)와, 이 전치 보상기(110)의 출력 신호를 증폭하는 메인 증폭기(120)으로 구성된다.
상기 전치 보상기(110)는 감쇄기(attenuator), 위상 변위기(phase shifter), FET 또는 다이오드 등을 구비하여 구성된다.
일반적으로 입력 신호의 크기에 따라 이득과 위상이 비선형적으로 변화하는 AM-AM과 AM-PM 왜곡이 고출력 증폭기의 Spectral Regrowth의 주요 원인이라 할 수 있다.
따라서, 메인 증폭기(120)에서 입력 신호에 따른 이득과 위상 특성은 도2의 파형도와 같다고 가정하면 전치 보상기(110)의 특성을 상기 메인 증폭기(110)와는 역특성이 되도록 구성함으로써 비선형성이 개선된 출력 신호를 얻을 수 있다.
또한, 종래의 다른 실시예로서 피드포워드(Feedforward)는 도2의 구성도에 도시된 바와 같이, 전력 분배기(311)의 제1 출력신호가 입력된 감쇄기/위상 변위기(312)의 출력 신호를 증폭하는 메인 증폭기(313)와, 이 메인 증폭기(313)의 출력 신호중 일부를 감산기(318)로 입력시키면서 나머지 신호를 지연기(Delay Line)(315)로 입력시키는 방향성 결합기(314)와, 상기 전력 분배기(311)의 제2 출력신호를 지연하여감산기(318)로 입력시키는 지연기(317)와, 상기 감산기(318)의 출력신호가 입력된 감쇄기/위상변위기(319)의 출력 신호를 증폭하는 오류 증폭기(320)와, 이 오류 증폭기(320)의 출력신호를 상기 지연기(315)의 출력신호와 결합하여 위상왜곡 성분을 제거하는 방향성 결합기(316)으로 구성된다.
이와같은 종래의 다른 실시예에 대한 동작 과정을 설명하면 다음과 같다.
고주파 입력 신호는 전력 분배기(Divider)(311)에서 2개의 신호로 나뉘어진다.
상기 전력 분배기(311)에서의 제1 출력신호는 감쇄기/위상변위기(Attenuator/Phase Shifter)(312)에서 신호의 크기와 위상이 가변되고 그 가변된 신호는 메인 증폭기(313)에서 증폭되어 방향성 결합기(Directional Coupler)(314)로 입력된다.
상기 방향성 결합기(314)는 메인 증폭기(313)의 출력 신호중 일부를 감산기(318)로 입력시키면서 그 나머지 신호를 지연기(315)로 입력시키는데, 이 2개의 출력신호에는 상호 변조왜곡(Intermodulation Distortion) 성분이 많이 포함되어 있다.
그리고, 상기 전력 분배기(311)에서의 제2 출력신호는 지연기(317)에서 소정시간 지연된 후 감산기(318)로 입력된다.
상기 지연기(318)는 전력 분배기(311)의 출력 신호가 방향성 결합기(314)를 경유하여 감산기(318)로 입력되는 시간만큼의 지연 시간을 갖도록 구성된다.
상기 감산기(Subtractor)(318)는 방향성 결합기(314)와 지연기(317)의 각각의 출력 신호를 입력으로 감산 연산을 수행함에 의해 원래 신호는 제거되고 상호변조 왜곡(Intermodulation Distortion)된 신호만을 감쇄기/위상변위기(319)를 통해 오류 증폭기(320)로 입력시키게 된다.
상기 오류 증폭기(Error Amplifier)(320)는 감쇄기/위상변위기(319)의 출력신호를 증폭하여 방향성 결합기(316)로 입력시키게 된다.
상기 방향성 결합기(314)의 나머지 출력신호는 지연기(315)에서 지연된 후 방향성 결합기(316)로 입력되는데, 상기 지연기(315)는 상기 방향성 결합기(314)의 다른 한 신호가 감산기(318)에 입력된 후 오류 증폭기(320)를 경유하여 상기 방향성 결합기(316)로 입력될 때까지의 지연 시간을 갖도록 구성된다.
상기 방향성 결합기(316)는 지연기(315)의 출력신호와 오류증폭기(320)의 출력신호를 합하여 상호변조 왜곡된 신호를 억압한 신호를 출력하게 된다.
그러나, 종래의 전치 보상 방식의 선형화기는 메인 증폭기의 특성이 외부 환경에 의해 변화함에 따라 선형 특성이 열화되는 단점이 있고 다중 캐리어(Multi Carrier)용 전력 증폭기의 선형화기로는 적합하지 않다.
또한, 종래의 피드포워드 방식의 선형화기는 전치 보상 방식의 선형화기에 비하여 선형 특성도 좋으므로 다중 캐리어(Multi Carrier)용 전력 증폭기의 선형화기로 적합하지만, 메인 증폭기와 거의 동일한 전력을 증폭하는 오류 증폭기를 사용하므로 시스템 효율이 좋지 않음은 물론 다른 선형화기에 비해 제작 비용이 상승하는 단점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 고주파 입력신호와 최종 출력신호를 비교하여 전체 전력 증폭기에서 제거되지 않은 왜곡성분을 검출하고 이 검출된 왜곡성분을 최소화하도록 함으로써 종래의 전치 보상 방식의 선형화기 및 피드포워드 방식의 선형화기의 단점을 보완하여 선형화기를 효율적으로 최적화하도록 창안한 선형화기의 왜곡 보정 회로를 제공함에 목적이 있다.
도1은 종래의 일실시예인 전치 보상 방식의 선형화기의 구성도.
도2는 도1에서 메인 증폭기의 비선형 특성을 보인 파형도.
도3은 종래의 다른 실시예인 피드포워드 방식의 선형화기의 구성도.
도4는 본 발명의 실시예를 위한 왜곡 보상 회로의 구성도.
도5는 도4에서 왜곡 검출부에서 각 부의 파형도.
* 도면의 주요부분에 대한 부호 설명 *
411 : 전력 분배기 412,421,514 : 감쇄기/위상변위기
413 : 전치 보상기414 : 메인 증폭기
415,417,418 : 방향성 결합기416,419 : 지연기
420,517 : 덧셈기422 : 오류 증폭기
423 : 콘트롤러424 : 왜곡 검출부
511 : 로컬 발진기512,515 : 혼합기
513,516 : 대역통과필터518 : 전력 검출기
본 발명은 상기의 목적을 달성하기 위하여 고주파 입력신호의 위상을 가변시키는 감쇄기/위상변위기(412)와, 이 감쇄기/위상변위기(412)의 출력 신호중에 포함된 왜곡 성분을 보상하여 메인 증폭기(414)로 출력하는 전치 보상기(413)와, 상기 메인 증폭기(414)의 출력신호를 지연기(416)으로 입력시키면서 그중 일부신호를 샘플링하는 방향성 결합기(415)와, 고주파 입력신호를 소정 시간 지연하는 지연기(419)와, 이 지연기(419)에서의 출력 신호와 상기 방향성 결합기(415)에서 샘플링된 신호를 합하여 상기 전치 증폭기(413)에서 제거되지 않은 왜곡 성분을 출력하는 덧셈기(420)와, 이 덧셈기(420)의 출력신호의 위상을 가변시키는 감쇄기/위상변위기(421)와, 이 감쇄기/위상변위기(421)의 출력신호를 상기 메인 증폭기(414)의 왜곡성분과 동일한 크기로 증폭하여 방향성 결합기(417)로 입력시키는 오류증폭기(422)와, 상기 방향성 결합기(417)의 출력신호를 외부로 출력하면서 일부 신호를 샘플링하는 방향성 결합기(418)와, 상기 전력 분배기(411)의 제3 출력신호와 상기 방향성 결합기(417)에서 샘플링된 최종 출력신호를 비교하여 전력 증폭기 전체에서 제거되지 않은 왜곡 성분을 검출하는 왜곡 검출부(424)와, 이 왜곡 검출부(424)에서의 왜곡성분이 최소가 되도록 상기 감쇄기/위상변위기(412)(421)를 제어하는 콘트롤러(423)를 구비하여 구성함을 특징으로 한다.
상기 왜곡 검출부(424)는 로컬 신호를 발생시키는 로컬 발진기(511)와, 상기 로컬신호를 고주파 입력신호와 곱하기 위한 혼합기(512)와, 방향성 결합기(418)에서의 최종 출력신호의 위상을 가변시키는 감쇄기/위상변위기(514)와, 이 감쇄기/위상변위기(514)의 출력신호와 상기 로컬 발진기(511)의 출력신호를 곱하는 혼합기(515)와, 상기 혼합기(512)(515)의 출력신호중 상기 로컬 신호보다 낮은 주파수 대역만을 통과시키는 대역통과필터(BPF)(513)(516)와, 상기 대역통과필터(513)(516)의 출력신호를 입력으로 전력 증폭기 전체에서 제거되지 않은 왜곡성분을 추출하는 덧셈기(517)와, 이 덧셈기(517)에서 추출된 왜곡성분을 정량화하여 콘트롤러(423)로 출력하는 전력 검출기(518)로 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도4는 본 발명의 실시예를 위한 왜곡 보정 회로의 구성도로서 이에 도시한 바와 같이, 고주파 입력 신호를 3개의 경로로 출력하는 전력 분배기(411)와, 이 전력 분배기(411)의 제1 출력신호를 입력으로 신호의 위상을 가변시키는 감쇄기/위상변위기(412)와, 이 감쇄기/위상변위기(412)의 출력 신호를 입력으로 왜곡 성분을 보상하는 전치 보상기(413)와, 이 전치 보상기(413)의 출력신호를 증폭하는 메인 증폭기(414)와, 이 메인 증폭기(414)의 출력신호를 2개의 경로로 분리하는 방향성 결합기(415)와, 이 방향성 결합기(415)의 한 출력신호를 소정 시간 지연하는 지연기(416)와, 상기 전력 분배기(411)의 제2 출력신호를 소정 시간 지연하는 지연기(419)와, 이 지연기(419)의 출력신호와 상기 방향성 결합기(415)의 다른 출력신호를 합하는 덧셈기(420)와, 이 덧셈기(420)의 출력신호를 입력으로 신호의 위상을 가변시키는 감쇄기/위상변위기(421)와, 이 감쇄기/위상변위기(421)에서 위상천이된 신호를 입력으로 상호변조 왜곡성분을 증폭하는 오류 증폭기(422)와, 이 오류 증폭기(421)의 출력신호와 상기 지연기(416)의 출력신호를 합하여 잔여 왜곡 성분을 제거하는 방향성 결합기(417)와, 이 방향성 결합기(417)의 출력신호를 외부로 출력하면서 일부 신호를 내부로 궤환시키는 방향성 결합기(418)와, 상기 전력 분배기(411)의 제3 출력신호와 상기 방향성 결합기(417)에서의 궤환 신호를 입력으로 왜곡 성분을 검출하는 왜곡 검출부(424)와, 이 왜곡 검출부(424)에서의 왜곡성분이 최소가 되도록 상기 감쇄기/위상변위기(412)(421)를 제어하는 콘트롤러(423)로 구성한다.
상기 왜곡 검출부(424)는 로컬 신호를 발생시키는 로컬 발진기(511)와, 전력 분배기(411)의 제3 출력신호와 상기 로컬 발진기(511)의 출력신호를 곱하는 혼합기(512)와, 이 혼합기(512)의 출력신호중 일정 대역만을 통과시키는 대역통과필터(BPF)(513)와, 방향성 결합기(418)에서의 최종 출력신호를 입력으로 위상을 가변시키는 감쇄기/위상변위기(514)와, 이 감쇄기/위상변위기(514)의 출력신호와 상기 로컬 발진기(511)의 출력신호를 곱하는 혼합기(515)와, 이 혼합기(515)의 출력신호중 일정 대역만을 통과시키는 대역통과필터(516)와, 상기 대역통과필터(513)(516)의 출력신호를 입력으로 왜곡성분만을 추출하는 덧셈기(517)와, 이 덧셈기(517)에서 추출된 왜곡성분을 정량화하여 콘트롤러(423)로 출력하는 전력 검출기(518)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
전력 분배기(411)는 고주파 입력신호를 3개의 경로로 출력하게 된다.
감쇄기/위상변위기(412)는 콘트롤러(423)의 제어 전압에 따라 상기 전력 분배기(411)에서의 제1 출력신호에 대해 신호의 크기는 동일하지만 위상(180도 천이)을 가변시키고 그 위상이 가변된 신호는 전치 보상기(413)에서 왜곡성분이 보정된 후 메인 증폭기(414)에서 증폭되어 방향성 결합기(415)로 입력된다.
즉, 상기 메인 증폭기(414)는 비선형 왜곡특성을 갖는 고전력 증폭기로서, 전치 보상기(413)에서 왜곡 성분의 보정으로 비선형 특성이 개선되어진다.
상기 방향성 결합기(415)는 메인 증폭기(414)의 출력 신호를 지연기(416)로 입력시키면서 그중 일부신호를 덧셈기(420)으로 출력하게 된다.
상기 지연기(416)의 지연시간은 방향성 결합기(415)에서 덧셈기(420)으로 출력된 신호가 감쇄기/위상변위기(421), 오류증폭기(422)를 순차통해 방향성 결합기(417)로 입력될 때까지의 시간과 동일하다.
그리고, 지연기(419)는 상기 전력 분배기(411)에서의 제2 출력신호를 소정시간 지연된 후 덧셈기(420)로 입력시키는데, 지연 시간은 상기 전력 분배기(411)의 제1 출력 신호가 방향성 결합기(415)를 경유하여 덧셈기(420)로 입력될 때까지의 시간과 동일하다.
상기에서 방향성 결합기(415)에서의 출력신호는 지연기(419)에서의 왜곡되지 않은 신호와는 180도 위상차를 가짐으로 덧셈기(420)는 전치 보상기(413)에서 개선되지 않은 왜곡 성분을 감쇄기/위상변위기(421)로 출력하게 된다.
상기 감쇄기/위상변위기(421)는 콘트롤러(423)에서의 제어전압에 따라 상기지연기(416)에서의 출력신호와 180도 위상차가 되도록 덧셈기(420)에서의 출력 신호의 위상을 가변시킨 후 오류 증폭기(422)로 출력하게 된다.
상기 오류 증폭기(422)는 감쇄기/위상변위기(421)에서의 왜곡성분을 증폭하여 방향성 결합기(417)로 입력시키는데, 그 증폭된 왜곡성분은 메인 증폭기(413)의 왜곡성분의 크기와 동일하다.
이 경우, 오류 증폭기(422)는 전치 보상기(413)에서 개선되지 않은 왜곡 성분을 제거할 정도로 감쇄기/위상변위기(421)에서의 왜곡성분을 증폭하여야 하므로 메인 증폭기(413)의 왜곡성분이 작으면 작을수록 상기 오류 증폭기(422)도 출력전력이 작은 증폭기를 사용할 수 있어 전체 전력증폭기의 효율, 크기, 가격, 신뢰성을 향상시킬 수 있다.
상기 방향성 결합기(417)가 지연기(416)의 출력신호와 오류증폭기(422)의 출력신호를 결합하여 전치 보상기(413)에서 개선되지 않은 나머지 왜곡성분을 2차로 제거하게 된다.
이에 따라, 방향성 결합기(418)는 방향성 결합기(417)에서 왜곡성분이 제거된 신호를 외부로 출력하면서 그중 일부를 왜곡 검출부(424)로 출력하게 된다.
상기 왜곡 검출부(424)는 전력 분배기(411)의 제3 출력신호와 방향성 결합기(418)에서의 궤환신호를 비교하여 비선형 왜곡성분을 검출하고 그 검출된 값을 정량화하여 콘트롤러(423)로 입력시키게 된다.
따라서, 콘트롤러(423)는 왜곡 검출부(424)에서의 검출값을 입력으로 비선형 왜곡성분이 최소가 되도록 감쇄기/위상변위기(412)(421)를 제어하기 위한 전압을 출력하게 된다.
한편, 상기 왜곡 검출부(424)의 동작을 설명하면 다음과 같다.
로컬 발진기(511)는 자체적으로 로컬 신호()를 발생시켜 혼합기(512)(514)로 출력하게 된다.
상기 혼합기(512)는 전력 분배기(411)의 제3 출력신호와 로컬 발진기(511)에서의 로컬 신호()를 곱하여 대역통과필터(512)로 입력시키게 된다.
상기 대역통과필터(512)는 혼합기(512)의 출력신호중 로컬 발진기(511)에서의 로컬신호()의주파수보다 낮은 주파수()의 신호만을 선택하여 덧셈기(517)로 입력시키게 된다.
그리고, 감쇄기/위상변위기(514)가 방향성 결합기(418)에서 궤환되는 최종 출력신호에 대해 위상을 가변하여 혼합기(515)로 입력시키는데, 대역통과필터(513)(516)을 통과한 2개의 신호가 서로 180도의 위상차가 되도록 한다.
상기 혼합기(515)가 로컬 발진기(511)에서의 로컬 신호()와 곱하여 대역통과필터(516)로 입력시키게 된다.
상기 대역통과필터(516)는 혼합기(515)의 출력신호중 로컬 발진기(511)에서의 로컬신호()의주파수보다 낮은 주파수()의 신호만을 선택하여 덧셈기(517)로 입력시키게 된다.
상기 덧셈기(517)는 대역통과필터(513)(516)의 출력신호를 합하여 전력 증폭기 전체에서 제거되지 않은 왜곡성분을 전력 검출기(518)로 입력시키게 된다.
즉, 덧셈기(517)는 도5의 예시도에 도시한 바와 같이, 서로 위상이 반대인 대역통과필터(513)(516)의 출력신호를 합하여 왜곡성분을 전력 검출기(518)로 입력시키게 된다.
상기 전력 검출기(518)는 전력 증폭기 전체에서 제거되지 않은 왜곡 성분을 최소화하도록 덧셈기(517)에서의 왜곡성분을 정량화하여 콘트롤러(423)으로 출력하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 고주파 입력신호와 최종 출력신호를 비교하여 전체 전력 증폭기에서 제거되지 않은 왜곡성분을 검출하고 이 검출된 왜곡성분을 최소화하도록 함으로써 선형화기를 효율적으로 최적화할 수 있는 효과가 있다.
또한, 본 발명은 전치 보상기에서 왜곡 성분을 보상함에 따라 그 왜곡 성분에 비례하여 오류 증폭기의 출력전력을 낮출 수 있으므로
낮은 전력의 오류 증폭기를 사용할 수 있어 제작 비용을 절감함은 물론 회로의 크기를 줄일 수 있는 효과가 있다.

Claims (4)

  1. 고주파 입력신호의 위상을 가변시키는 제1 감쇄기/위상변위기와, 이 제1 감쇄기/위상변위기의 출력 신호중에 포함된 왜곡 성분을 보상하여 메인 증폭기로 출력하는 전치 보상기와, 상기 메인 증폭기의 출력신호를 제2 지연기로 입력시키면서 그중 일부신호를 샘플링하는 제1 방향성 결합기와, 고주파 입력신호를 소정 시간 지연하는 제1 지연기와, 이 제1 지연기의 출력신호와 상기 제1 방향성 결합기에서 샘플링된 신호를 합하여 상기 전치 보상기에서 제거되지 않은 왜곡 성분을 출력하는 덧셈기와, 이 덧셈기의 출력신호의 위상을 가변시키는 제2 감쇄기/위상변위기와, 이 제2 감쇄기/위상변위기의 출력신호를 상기 메인 증폭기의 왜곡성분과 동일한 크기로 증폭하는 오류증폭기와, 이 오류 증폭기의 출력신호와 상기 제2 지연기의 출력신호를 합하여 잔여 왜곡 성분을 제거하는 제2 방향성 결합기와, 이 제2 방향성 결합기의 출력신호를 외부로 출력하면서 일부 신호를 샘플링하는 제3 방향성 결합기와, 고주파 입력신호와 상기 제3 방향성 결합기에서 샘플링된 최종 출력신호를 비교하여 전력 증폭기 전체에서 제거되지 않은 왜곡 성분을 검출하는 왜곡 검출부와, 이 왜곡 검출부에서의 왜곡성분이 최소가 되도록 상기 제1,제2 감쇄기/위상변위기를 제어하는 콘트롤러를 구비하여 구성함을 특징으로 하는 선형화기의 왜곡 보정 회로.
  2. 제1항에 있어서, 오류 증폭기는 전치 보상기에서의 잔여 왜곡 성분 보정 능력에 비례하여 낮은 전력 출력의 증폭기를 사용하는 것을 특징으로 하는 선형화기의 왜곡 보정 회로.
  3. 제1항 또는 제2항에 있어서, 오류 증폭기는 메인 증폭기의 왜곡 성분과 동일한 크기의 이득을 갖도록 구성하는 것을 특징으로 하는 선형화기의 왜곡 보정 회로.
  4. 제1항에 있어서, 왜곡 검출부는 로컬 신호를 발생시키는 로컬 발진기와, 상기 로컬 신호를 고주파 입력신호와 곱하기 위한 제1 혼합기와, 제3 방향성 결합기에서 샘플링된 최종 출력신호의 위상을 가변시키는 감쇄기/위상변위기와, 이 감쇄기/위상변위기의 출력신호와 상기 로컬 신호를 곱하는 제2 혼합기와, 상기 제1,제2 혼합기의 출력신호중 상기 로컬 신호보다 낮은 주파수 대역만을 통과시키는 제1,제2 대역통과필터(BPF)와, 상기 제1,제2 대역통과필터의 출력신호를 입력으로 전력 증폭기 전체에서 제거되지 않은 왜곡성분을 추출하는 덧셈기와, 이 덧셈기에서 추출된 왜곡성분을 정량화하여 콘트롤러로 출력하는 전력 검출기로 구성함을 특징으로 하는 선형화기의 왜곡 보정 회로.
KR1020000082909A 2000-12-27 2000-12-27 선형화기의 왜곡 보정 회로 KR20020054150A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082909A KR20020054150A (ko) 2000-12-27 2000-12-27 선형화기의 왜곡 보정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082909A KR20020054150A (ko) 2000-12-27 2000-12-27 선형화기의 왜곡 보정 회로

Publications (1)

Publication Number Publication Date
KR20020054150A true KR20020054150A (ko) 2002-07-06

Family

ID=27686677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082909A KR20020054150A (ko) 2000-12-27 2000-12-27 선형화기의 왜곡 보정 회로

Country Status (1)

Country Link
KR (1) KR20020054150A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415541B1 (ko) * 2013-01-14 2014-07-04 한국과학기술원 Ｒｆ 왜곡신호 측정 장치, 이를 포함하는 무선 전력 증폭 장치 및 ｒｆ 왜곡신호 측정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415541B1 (ko) * 2013-01-14 2014-07-04 한국과학기술원 Ｒｆ 왜곡신호 측정 장치, 이를 포함하는 무선 전력 증폭 장치 및 ｒｆ 왜곡신호 측정 방법

Similar Documents

Publication Publication Date Title
US6242979B1 (en) Linearization using parallel cancellation in linear power amplifier
EP1066682B1 (en) A predistorter
US6392483B2 (en) Feed-forward amplifier
EP1025638B1 (en) Linearization method and amplifier arrangement
KR20010056500A (ko) 전력증폭기의 왜곡 성분 검출장치
US20070296494A1 (en) Predistorter
US6242978B1 (en) Method and apparatus for linearizing an amplifier
JPH11145734A (ja) 電力増幅器の先行歪み補正方法及び装置
US7791413B2 (en) Linearizing technique for power amplifiers
KR20010089465A (ko) 인터모드-보완 전치왜곡 경로를 갖는 병렬 알 에프 전력증폭기를 사용하는 알 에프 전력 증폭기 선형화 장치
EP1042864A1 (en) Method and apparatus for wideband predistortion linearization
US7038540B2 (en) Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier
JP5049562B2 (ja) 電力増幅器
US6194964B1 (en) Predistorter having an automatic gain control circuit and method therefor
US5774018A (en) Linear amplifier system and method
CA2720162C (en) Feedforward linearization of rf power amplifiers
JP2008028746A (ja) 歪み補償装置
US6654591B1 (en) Low distortion signal amplifier system and method
JP2000261252A (ja) 歪補償電力増幅回路
GB2335812A (en) Linearizing an amplifier using a feedback controlled predistorter
KR20020054150A (ko) 선형화기의 왜곡 보정 회로
US6191652B1 (en) Amplifier distortion correction using cross-modulation
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
KR100313919B1 (ko) 이득및위상보상기능을갖는선왜곡전력증폭기
EP1400010B1 (en) Rf transmitter employing linear and non-linear pre-correctors

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination