JP2011249577A - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP2011249577A
JP2011249577A JP2010121544A JP2010121544A JP2011249577A JP 2011249577 A JP2011249577 A JP 2011249577A JP 2010121544 A JP2010121544 A JP 2010121544A JP 2010121544 A JP2010121544 A JP 2010121544A JP 2011249577 A JP2011249577 A JP 2011249577A
Authority
JP
Japan
Prior art keywords
point
photoelectric conversion
substrate
layer
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010121544A
Other languages
English (en)
Other versions
JP4775869B1 (ja
Inventor
Kazuhito Nishimura
和仁 西村
Yoshiyuki Nasuno
善之 奈須野
Takanori Nakano
孝紀 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010121544A priority Critical patent/JP4775869B1/ja
Priority to AU2011259535A priority patent/AU2011259535B2/en
Priority to EP11786379.5A priority patent/EP2579322A1/en
Priority to US13/700,237 priority patent/US20130081685A1/en
Priority to CN201180032232.XA priority patent/CN102959720B/zh
Priority to PCT/JP2011/053357 priority patent/WO2011148679A1/ja
Application granted granted Critical
Publication of JP4775869B1 publication Critical patent/JP4775869B1/ja
Publication of JP2011249577A publication Critical patent/JP2011249577A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03767—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table presenting light-induced characteristic variations, e.g. Staebler-Wronski effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】光劣化率を低く抑えることができる光電変換装置を提供する。
【解決手段】基板と、基板の表面上に設けられたｐｉｎ型光電変換層と、を備え、ｐｉｎ型光電変換層は、ｐ型半導体層と、非晶質半導体層であるｉ型半導体層と、ｎ型半導体層とが積層された第１のｐｉｎ型光電変換層を含んでおり、第１のｐｉｎ型光電変換層は、基板の一部の表面上に位置する第１の部分と、基板の他の一部の表面上に位置する第２の部分と、を有し、第１の部分の酸素、窒素および炭素から選択される少なくとも一つの不純物元素の濃度が、第２の部分の不純物元素の濃度よりも高く、第１の部分の厚さが第２の部分の厚さよりも薄くなっている、光電変換装置である。
【選択図】図１

Description

本発明は、光電変換装置に関する。
近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、特に太陽電池を用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
現在最も普及している太陽電池は、光エネルギを電気エネルギに変換する光電変換層に単結晶シリコンまたは多結晶シリコンなどのバルク結晶を用いたバルク結晶系太陽電池であり、バルク結晶系太陽電池の生産量の拡大により太陽電池モジュールの価格が低下して、太陽光発電システムの普及が急拡大している。
また、光電変換層を薄膜で形成することによって上記のバルク結晶系太陽電池と比べて材料の使用量を大幅に低減して製造コストをさらに低減することが可能な次世代太陽電池技術として、薄膜系太陽電池の開発が進められている。
このような薄膜系太陽電池としては、たとえば、薄膜シリコン太陽電池（非晶質シリコン太陽電池、微結晶シリコン太陽電池、および非晶質シリコン／微結晶シリコンタンデム太陽電池など）、ＣＩＳ（ＣｕＩｎＳｅ2）薄膜太陽電池、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2）薄膜太陽電池、およびＣｄＴｅ太陽電池などが挙げられる。
上記の薄膜系太陽電池は、一般に、プラズマＣＶＤ装置、スパッタ装置または蒸着装置などの真空成膜装置を用いて、ガラスや金属箔などの大面積の基板上に半導体層や電極層を構成する薄膜を積層することによって作製される。
したがって、薄膜系太陽電池は、基板表面の大面積化、およびそれに伴う製造装置の大型化によって１回の成膜で大面積の太陽電池を得ることができるため、製造効率を向上させることができ、この点からも製造コストの低減が可能となる。
たとえば特許文献１（特開２０００−２７７７７３号公報）には、薄膜系太陽電池の一例である非晶質シリコン太陽電池が開示されている。図１０に、特許文献１に開示されている従来の非晶質シリコン太陽電池の模式的な断面図を示す。
ここで、図１０に示される従来の非晶質シリコン太陽電池は、ガラス基板１１１上に、酸化錫からなる透明電極１１２、水素化非晶質シリコンのｐ層１１３ａ、ｉ層１１３ｂおよびｎ層１１３ｃの積層体からなる発電膜１１３、ならびに裏面電極１１４がこの順序で積層されて作製されている。
特開２０００−２７７７７３号公報
しかしながら、非晶質シリコン太陽電池は、たとえば図１１に示すように、非晶質シリコン太陽電池への光の照射時間である光照射時間の経過に伴って出力電力が低下する光劣化特性を有している。なお、図１１においては、横軸が光照射時間を示し、縦軸が非晶質シリコン太陽電池の出力電力を示している。
ここで、光劣化特性の程度を示す光劣化率（初期の出力電力から安定化後の出力電力への出力電力の低下量の初期の出力電力に対する割合）を低く抑えることによって、光照射時間が十分に経過した後（安定化後）の非晶質シリコン太陽電池の出力電力を高く維持することができると考えられる。
したがって、非晶質シリコンなどの非晶質半導体を用いた薄膜系太陽電池などの光電変換装置の技術分野においては、光劣化率を低く抑えることができる光電変換装置の開発への要望が特に大きい。
上記の事情に鑑みて、本発明の目的は、光劣化率を低く抑えることができる光電変換装置を提供することにある。
本発明は、基板と、基板の表面上に設けられたｐｉｎ型光電変換層と、を備え、ｐｉｎ型光電変換層は、ｐ型半導体層と、非晶質半導体層であるｉ型半導体層と、ｎ型半導体層とが積層された第１のｐｉｎ型光電変換層を含んでおり、第１のｐｉｎ型光電変換層は、基板の一部の表面上に位置する第１の部分と、基板の他の一部の表面上に位置する第２の部分と、を有し、第１の部分の酸素、窒素および炭素から選択される少なくとも一つの不純物元素の濃度が、第２の部分の不純物元素の濃度よりも高く、第１の部分の厚さが第２の部分の厚さよりも薄くなっている、光電変換装置である。
ここで、本発明の光電変換装置において、第１の部分は基板の表面の周縁領域上に位置しており、第２の部分は周縁領域よりも基板の表面の内側の領域である中心領域上に位置していることが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分の平均厚さをＤａとし、第１の部分の平均厚さをＤｂとしたとき、下記の式（１）；
０．７６Ｄａ≦Ｄｂ≦０．９１Ｄａ …（１）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分の酸素濃度をＰａ（Ｏ）とし、第１の部分の酸素濃度をＰｂ（Ｏ）としたとき、下記の式（２）；
３．５Ｐａ（Ｏ）≦Ｐｂ（Ｏ） …（２）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第１の部分の酸素濃度をＰｂ（Ｏ）としたとき、下記の式（３）；
Ｐｂ（Ｏ）≧１×１０20［ａｔｏｍｓ／ｃｍ3］ …（３）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分の窒素濃度をＰａ（Ｎ）とし、第１の部分の窒素濃度をＰｂ（Ｎ）としたとき、下記の式（４）；
５Ｐａ（Ｎ）≦Ｐｂ（Ｎ） …（４）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第１の部分の窒素濃度をＰｂ（Ｎ）としたとき、下記の式（５）；
Ｐｂ（Ｎ）≧１×１０18［ａｔｏｍｓ／ｃｍ3］ …（５）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分の炭素濃度をＰａ（Ｃ）とし、第１の部分の炭素濃度をＰｂ（Ｃ）としたとき、下記の式（６）；
４Ｐａ（Ｃ）≦Ｐｂ（Ｃ） …（６）
を満たすことが好ましい。
また、本発明の光電変換装置において、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第１の部分の炭素濃度をＰｂ（Ｃ）としたとき、下記の式（７）；
Ｐｂ（Ｃ）≧２×１０18［ａｔｏｍｓ／ｃｍ3］ …（７）
を満たすことが好ましい。
また、本発明の光電変換装置において、ｐｉｎ型光電変換層は、基板側から第１のｐｉｎ型光電変換層と第２のｐｉｎ型光電変換層とをこの順に備え、第２のｐｉｎ型光電変換層は、ｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを含んでおり、第１の部分における第２のｐｉｎ型光電変換層の厚さが、第２の部分における第２のｐｉｎ型光電変換層の厚さよりも薄くなっていることが好ましい。
また、本発明の光電変換装置において、第１の部分は基板の表面の周縁領域上に位置し、第２の部分は周縁領域よりも基板の表面の内側の領域である中心領域上に位置しており、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点をＡ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分における第２のｐｉｎ型光電変換層の平均厚さをＤａ２とし、第１の部分における第２のｐｉｎ型光電変換層の平均厚さをＤｂ２としたとき、下記の式（８）；
０．７６Ｄａ２≦Ｄｂ２≦０．９１Ｄａ２ …（８）
を満たすことが好ましい。
また、本発明の光電変換装置において、第１の部分は基板の表面の周縁領域上に位置し、第２の部分は周縁領域よりも基板の表面の内側の領域である中心領域上に位置しており、基板の表面の中心点をＡ点とし、基板の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、Ａ点側から順にＣ点、Ｄ点としたとき、Ａ点を固定してＢ点を基板の表面の外周上を１周させたときに、Ｂ点の軌道とＤ点の軌道との間の領域を周縁領域とし、Ｃ点の軌道の内側の領域を中心領域とし、第２の部分の平均厚さをＤａとし、第１の部分の平均厚さをＤｂとし、第２の部分における第２のｐｉｎ型光電変換層の平均厚さをＤａ２とし、第１の部分における第２のｐｉｎ型光電変換層の平均厚さをＤｂ２としたとき、下記の式（９）；Ｄｂ２／Ｄａ２≦Ｄｂ／Ｄａ …（９）
を満たすことが好ましい。
また、本発明の光電変換装置において、第１の部分が設けられている基板の端面は半導体成分が付着した部分と半導体成分が付着していない部分とを有し、第２の部分が設けられている基板の端面には半導体成分が付着していないことが好ましい。
本発明によれば、光劣化率を低く抑えることができる光電変換装置を提供することができる。
実施の形態のスーパーストレート型の光電変換装置の模式的な拡大断面図である。 実施の形態の光電変換装置を反射電極側から見たときの模式的な平面透視図である。 本実施の形態の光電変換装置に用いられる基板の表面の模式的な平面図である。 本実施の形態の光電変換装置に用いられる基板の他の一例の表面の模式的な平面図である。 本実施の形態の光電変換装置の第１のｐｉｎ型光電変換層および第２のｐｉｎ型光電変換層の形成に用いられる真空成膜装置の一例の模式的な構成図である。 （ａ）〜（ｃ）は、他の形態の光電変換装置の製造方法の一例を図解する模式的な斜視図である。 実施例で用いられたガラス基板の表面の模式的な平面図である。 実施の形態の異なる形態のスーパーストレート型の光電変換装置の模式的な拡大断面図である。 実施の形態のさらなる異なる形態のスーパーストレート型の光電変換装置の模式的な拡大断面図である。 従来の非晶質シリコン太陽電池の模式的な断面図である。 非晶質シリコン太陽電池の出力電力と光照射時間との関係を示す図である。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
＜光電変換装置＞
図１に、本発明の光電変換装置の一例である実施の形態のスーパーストレート型の光電変換装置の模式的な拡大断面図を示す。
図１に示される光電変換装置は、基板１と、基板１の表面上に設けられたセル構造体１３とを有している。セル構造体１３は、基板１の表面上に設けられた透明導電膜２と、透明導電膜２の表面上に設けられた第１のｐｉｎ型光電変換層１１と、第１のｐｉｎ型光電変換層１１の表面上に設けられた第２のｐｉｎ型光電変換層１２と、第２のｐｉｎ型光電変換層１２の表面上に設けられた透明導電膜９と、透明導電膜９の表面上に設けられた反射電極１０と、を備えている。
ここで、第１のｐｉｎ型光電変換層１１は、非晶質シリコン光電変換層であり、透明導電膜２の表面上に設けられた第１のｐ型半導体層３と、第１のｐ型半導体層３の表面上に設けられた第１のｉ型半導体層４と、第１のｉ型半導体層４の表面上に設けられた第１のｎ型半導体層５とを備えている。
また、第２のｐｉｎ型光電変換層１２は、微結晶シリコン光電変換層であり、第１のｎ型半導体層５の表面上に設けられた第２のｐ型半導体層６と、第２のｐ型半導体層６の表面上に設けられた第２のｉ型半導体層７と、第２のｉ型半導体層７の表面上に設けられた第２のｎ型半導体層８とを備えている。
なお、本実施の形態においては、基板１側から光を入射させるスーパーストレート型の光電変換装置について説明するが、基板１とは反対側から光を入射させるサブストレート型の光電変換装置であってもよい。
＜基板１＞
基板１としては、たとえば、ガラス基板、ポリイミド樹脂などの透明樹脂を含む樹脂基板、またはこれらの基板の複数を積層した基板などの光を透過させることができる透光性基板を用いることができる。
なお、光電変換装置をサブストレート型の光電変換装置とする場合には、基板１としては、たとえばステンレス基板などの光を透過させない不透光性基板を用いてもよい。
＜透明導電膜２＞
透明導電膜２としては、たとえば酸化錫膜、ＩＴＯ（Indium Tin Oxide）膜、酸化亜鉛膜、若しくはこれらの膜に微量の不純物を添加した膜の単層またはこれらを複数重ね合わせた複数層などを用いることができる。透明導電膜２は、光を多く透過させることができるとともに良好な導電性を有することが望ましい。透明導電膜２が複数層から構成される場合には、すべての層が同一の材料から形成されていてもよく、少なくとも１層が他と異なる材料から形成されていてもよい。
また、透明導電膜２の表面にはたとえば図１に示すような凹凸が形成されていることが好ましい。透明導電膜２の表面に凹凸が形成されていることによって、基板１側から入射した入射光を散乱および／または屈折させて光路長を伸ばすことができ、第１のｐｉｎ型光電変換層１１における光閉じ込め効果を高めることができるため短絡電流密度を増大させることができる。透明導電膜２の表面に凹凸を形成する方法としては、たとえば、エッチング法やサンドブラストのような機械加工による方法、または透明導電膜２の結晶成長を利用する方法などを用いることができる。
＜第１のｐｉｎ型光電変換層１１＞
第１のｐｉｎ型光電変換層１１は、第１のｐ型半導体層３と、第１のｉ型半導体層４と、第１のｎ型半導体層５との積層体からなる非晶質シリコン光電変換層である。
第１のｐ型半導体層３としては、たとえば、ｐ型非晶質シリコン層、ｐ型微結晶シリコン層、ｐ型非晶質炭化シリコン層、またはｐ型非晶質窒化シリコン層などのｐ型層の単層またはこれらを複数重ね合わせた複数層を用いることができる。第１のｐ型半導体層３が複数層から構成される場合には、すべての層が同一の半導体材料から形成されていてもよく、少なくとも１層が他と異なる半導体材料から形成されていてもよい。第１のｐ型半導体層３にドープされるｐ型不純物元素としては、たとえばボロンなどを用いることができる。
第１のｉ型半導体層４としては、たとえば、非晶質シリコン層の単層または複数層などを用いることができる。第１のｉ型半導体層４は、ｐ型不純物元素およびｎ型不純物元素のいずれもドープされない真性半導体であるが、第１のｐ型半導体層３との界面近傍および第１のｎ型半導体層５との界面近傍ではそれぞれｐ型不純物元素およびｎ型不純物元素が第１のｉ型半導体層４中に微量に含まれる場合がある。また、第１のｉ型半導体層４のバンドギャップを制御するために、炭素、ゲルマニウム等の元素を積極的に添加した非晶質炭化シリコン、非晶質シリコンゲルマニウム等を用いることもできる。
第１のｎ型半導体層５としては、たとえば、ｎ型非晶質シリコン層、またはｎ型微結晶シリコン層などのｎ型層の単層またはこれらを複数重ね合わせた複数層などを用いることができる。第１のｎ型半導体層５が複数層から構成される場合には、すべての層が同一の半導体材料から形成されていてもよく、少なくとも１層が他と異なる半導体材料から形成されていてもよい。第１のｎ型半導体層５にドープされるｎ型不純物元素としては、たとえばリンなどを用いることができる。
なお、第１のｐ型半導体層３および第１のｎ型半導体層５としては、第１のｉ型半導体層４と同一の半導体材料を用いてもよく、異なる半導体材料を用いてもよい。たとえば、第１のｐ型半導体層３および第１のｉ型半導体層４にそれぞれｐ型非晶質シリコン層およびｉ型非晶質シリコン層を用いるとともに、第１のｎ型半導体層５にｎ型微結晶シリコン層を用いてもよい。また、たとえば、第１のｐ型半導体層３にｐ型非晶質炭化シリコン層を用い、第１のｉ型半導体層４に非晶質シリコン層を用い、第１のｎ型半導体層５にｎ型微結晶シリコン層を用いてもよい。
また、本明細書において、「非晶質シリコン」は「水素化非晶質シリコン」を含む概念であり、「微結晶シリコン」は「水素化微結晶シリコン」を含む概念である。
＜第２のｐｉｎ型光電変換層１２＞
第２のｐｉｎ型光電変換層１２は、第２のｐ型半導体層６と、第２のｉ型半導体層７と、第２のｎ型半導体層８との積層体からなる微結晶シリコン光電変換層である。
第２のｐ型半導体層６としては、たとえば、ｐ型微結晶シリコン層、ｐ型微結晶炭化シリコン層、またはｐ型微結晶窒化シリコン層などのｐ型層の単層またはこれらを複数重ね合わせた複数層を用いることができる。第２のｐ型半導体層６が複数層から構成される場合には、すべての層が同一の半導体材料から形成されていてもよく、少なくとも１層が他と異なる半導体材料から形成されていてもよい。第２のｐ型半導体層６にドープされるｐ型不純物元素としては、たとえばボロンなどを用いることができる。
第２のｉ型半導体層７としては、たとえば、微結晶シリコン層の単層または複数層などを用いることができる。第２のｉ型半導体層７は、ｐ型不純物元素およびｎ型不純物元素のいずれもドープされない真性半導体層であるが、第２のｐ型半導体層６との界面近傍および第２のｎ型半導体層８との界面近傍では、それぞれｐ型不純物元素およびｎ型不純物元素が第２のｉ型半導体層７中に微量に含まれる場合がある。
第２のｎ型半導体層８としては、たとえば、ｎ型非晶質シリコン層、またはｎ型微結晶シリコン層などのｎ型層の単層またはこれらを複数重ね合わせた複数層などを用いることができる。第２のｎ型半導体層８が複数層から構成される場合には、すべての層が同一の半導体材料から形成されていてもよく、少なくとも１層が他と異なる半導体材料から形成されていてもよい。第２のｎ型半導体層８にドープされるｎ型不純物元素としては、たとえばリンなどを用いることができる。
なお、第２のｐ型半導体層６および第２のｎ型半導体層８としては、第２のｉ型半導体層７と同一の半導体材料を用いてもよく、異なる半導体材料を用いてもよい。また、第２のｐ型半導体層６および第２のｎ型半導体層８についてもそれぞれ、互いに同一の半導体材料を用いてもよく、異なる半導体材料を用いてもよい。
＜透明導電膜９＞
透明導電膜９としては、たとえば酸化錫膜、ＩＴＯ膜、酸化亜鉛膜、若しくはこれらの膜に微量の不純物を添加した膜の単層またはこれらを複数重ね合わせた複数層などの光を透過させることができるとともに導電性である膜を用いることができる。透明導電膜９が複数層から構成される場合には、すべての層が同一の材料から形成されていてもよく、少なくとも１層が他と異なる材料から形成されていてもよい。
なお、透明導電膜９を形成しなくてもよいが、入射光に対する光閉じ込め向上効果および光反射率向上効果が得られることに加えて、透明導電膜９の存在によって、反射電極１０を構成する原子が第２のｐｉｎ型光電変換層１２に拡散をするのを抑制することができる点からは透明導電膜９を形成することが好ましい。
＜反射電極１０＞
反射電極１０としては、光の反射率の高い材料が用いられる場合が多く、たとえばＡｇ（銀）層、Ａｌ（アルミニウム）層またはこれらの層の積層体などの導電性を有する層を用いることができる。
なお、反射電極１０は、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２で吸収されなかった光を反射して第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２に戻すことができるため、光電変換効率の向上に寄与する。
なお、光電変換装置をサブストレート型の光電変換装置とする場合には、光を入射させる観点から、反射電極１０は、たとえば櫛形などの光電変換装置の表面全体を覆わないような形状とされることが好ましい。
＜光電変換層＞
本実施の形態の光電変換装置においては、第１のｐｉｎ型光電変換層１１の不純物濃度（酸素、窒素および炭素から選択される少なくとも一つの不純物元素の濃度；以下同じ）が相対的に高い第１の部分の厚さを不純物濃度が相対的に低い第２の部分の厚さよりも薄くしている。
本実施の形態の光電変換装置は、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１と、微結晶シリコン光電変換層である第２のｐｉｎ型光電変換層１２とのタンデム接合構造を有しており、広い波長域の光を吸収して発電することが可能であるため、光電変換効率の高い光電変換装置とすることができる。そのため、本実施の形態の光電変換装置は、たとえば、発電コスト（単位電力を発電するためにかかるコスト）が重視される太陽光発電システムに用いられる薄膜シリコン太陽電池の用途に適している。
また、上記とは異なる形態として、図８の模式的断面図に記載されているように、第２のｐｉｎ型光電変換層１２を有さず、光電変換層として非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１のみを有するシングル接合構造の光電変換装置であってもよい。
さらに、上記とは異なる形態として、図９の模式的断面図に記載されているように、光電変換層として、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１と、微結晶シリコン光電変換層である第２のｐｉｎ型光電変換層１２と、微結晶シリコン光電変換層である第３のｐｉｎ型光電変換層５４とのトリプル接合構造の光電変換装置であってもよい。この場合には、より広い波長域の光を吸収することができるため、タンデム接合構造よりも光電変換効率の高い光電変換装置を得ることができる点で好ましい。図９に示すトリプル接合構造の光電変換装置において、第２のｐｉｎ型光電変換層１２としては、微結晶シリコン光電変換層、非晶質シリコン光電変換層または非晶質シリコンゲルマニウム光電変換層などを用いることができる。第３のｐｉｎ型光電変換層５４としては、微結晶シリコン光電変換層または微結晶シリコンゲルマニウム光電変換層などを用いることができる。また、第３のｐｉｎ型光電変換層５４は、第３のｐ型半導体層５１と、第３のｉ型半導体層５２と、第３のｎ型半導体層５３との積層体からなる。
このように発電コストが重視される薄膜シリコン太陽電池の技術分野において、製造コストの低減は重要課題であるため、その製造装置の低コスト化は不可欠であるとともに、生産効率を向上（同一の設備で作製することができる太陽電池の生産量を増大させる）して製造コストを低減する観点からは製造装置の大型化も必要である。
製造装置の低コスト化と大型化とをともに達成するためには、真空度の低い真空成膜装置、すなわち、リークレートが大きい真空成膜装置を用いて第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２を形成可能とすることが有効であると考えられる。大型の真空成膜装置においてリークレートを小さくするためには、小型の真空成膜装置に比べて真空シール部材や真空ポンプ能力等に高性能が要求されるため、成膜装置のコストが増加し、結果として光電変換装置の製造コストが増加してしまう。それに対して、リークレートが大きい真空成膜装置は、真空シール部材や真空ポンプ等の装置構成を簡素化して成膜装置のコストの低下を図ることができる。したがって、リークレートが大きい真空成膜装置で光電変換層を形成することができれば、リークレートが小さい高真空の成膜装置で光電変換層を形成する場合と比べて、光電変換装置の製造コストを低減することができる。
そして、製造コストの低減のために、リークレートが大きい大型の真空成膜装置を用いて大面積の基板１の表面上に形成された第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２はそれぞれ以下の（ｉ）および（ｉｉ）の特徴を有する。
（ｉ）真空成膜装置内に残存する不純物濃度はリークレートの小さい高真空の成膜装置に比べて大きくなるため、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２のそれぞれに取り込まれる不純物濃度も大きくなる。
（ｉｉ）真空成膜装置が大型であり、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２のそれぞれに取り込まれる不純物の不純物濃度が基板１の表面の面内方向（基板１の表面に平行な方向）において基板周縁領域と基板中心領域とで差が生じるため、基板１の表面の面内方向において不純物濃度にばらつきが形成される。
また、上述したように、非晶質シリコン太陽電池は光照射時間の経過に伴って出力電力が低下する光劣化特性を有しているため、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１も光劣化特性を有している。さらに、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１の光劣化の程度を示す光劣化率と、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１中の不純物濃度分布に相関関係があることが、複数の実験結果よりも明らかになった。より詳しくは、第１のｐｉｎ型光電変換層１１において不純物濃度が相対的に高い第１の部分の光劣化率は、不純物濃度が相対的に低い第２の部分の光劣化率よりも大きくなることがわかった。
また、光劣化率は、第１のｐｉｎ型光電変換層１１の第１のｉ型半導体層４の厚さが厚い程大きくなり、薄い程小さくなる。
そこで、本実施の形態の光電変換装置においては、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分の厚さを、不純物濃度が相対的に低い第２の部分の厚さよりも薄くしている。
これにより、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分における光劣化率を低減することができる。それゆえ、光電変換装置全体として安定化後（光照射時間が十分に経過した後）の出力電力を高くすることができ、光電変換装置の光劣化率を低く抑えることができる。
図２に、図１に示す実施の形態の光電変換装置を反射電極１０側から見たときの模式的な平面透視図を示す。
ここで、基板１の表面上に設けられたセル構造体１３は、基板１の表面の外周を含む周縁の領域である周縁領域（図２の実線２１と実線２３との間の領域）の少なくとも一部の領域上に位置する第１のセル構造体１３ａと、基板１の表面において周縁領域の内側に位置する領域であって基板１の表面の中心を含む中心領域（図２の実線２２で取り囲まれた領域）の少なくとも一部の領域上に位置する第２のセル構造体１３ｂと、基板１の表面の周縁領域と中心領域との間の中間領域の少なくとも一部の領域上に位置する第３のセル構造体１３ｃと、を有している。
特に、リークレートが大きい大型の真空成膜装置を用いて大面積の基板１の表面上にセル構造体１３を形成した場合には、不純物濃度が相対的に高い第１の部分が基板１の表面の周縁領域上に位置する第１のセル構造体１３ａ中の第１のｐｉｎ型光電変換層１１になるとともに、不純物濃度が相対的に低い第２の部分が基板１の表面の中心領域上に位置する第２のセル構造体１３ｂ中の第１のｐｉｎ型光電変換層１１になる傾向が大きい。
したがって、本実施の形態の光電変換装置においては、基板１の表面の周縁領域上に位置する第１のセル構造体１３ａ中の第１のｐｉｎ型光電変換層１１の厚さを基板１の表面の中心領域上に位置する第２のセル構造体１３ｂ中の第１のｐｉｎ型光電変換層１１の厚さよりも薄くすることが好ましい。この場合には、基板１の表面の周縁領域上に位置する第１のｉ型半導体層４の厚さが基板１の表面の中心領域上に位置する第１のｉ型半導体層４の厚さよりも薄くなって、光電変換装置の光劣化率を低く抑えることができる傾向が大きくなる。
また、本実施の形態の光電変換装置の光劣化率を低く抑える観点からは、たとえば以下のように基板１の表面の周縁領域および中心領域を規定したときの下記の式（１）〜（９）の関係を満たすことが好ましい。
図３に、本実施の形態の光電変換装置に用いられる基板１の表面の模式的な平面図を示す。ここで、基板１の表面の中心点をＡ点とし、基板１の表面の外周上の任意の１点をＢ点とし、Ａ点とＢ点とを結ぶ線分を線分ＡＢとし、線分ＡＢ上の異なる２点をそれぞれＣ点およびＤ点とする。そして、Ａ点とＣ点とを結ぶ線分の長さＡＣと、Ｃ点とＤ点とを結ぶ線分の長さＣＤと、Ｄ点とＢ点とを結ぶ線分の長さＤＢとの比が、ＡＣ：ＣＤ：ＤＢ＝０．１１５：０．６５５：０．２３の関係を保ちながら線分ＡＢをＡ点を固定してＢ点を基板１の表面の外周上を１周させたときのＢ点の軌道（図３の実線２１）とＤ点の軌道（図３の実線２３）との間の領域を周縁領域とし、Ｃ点の軌道（図３の実線２２）で囲まれた領域を中心領域とする。すなわち、Ａ点とＢ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点がＡ点側から順にＣ点、Ｄ点となる。
そして、基板１の表面の中心領域上に位置する第１のｐｉｎ型光電変換層１１の平均厚さをＤａとし、基板１の表面の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の平均厚さをＤｂとしたとき、下記の式（１）を満たすことが好ましい。この場合には、本実施の形態の光電変換装置の光劣化率をさらに低く抑えることができる傾向にある。
０．７６Ｄａ≦Ｄｂ≦０．９１Ｄａ …（１）
また、基板１の表面の中心領域上に位置する第１のｐｉｎ型光電変換層１１の酸素濃度をＰａ（Ｏ）とし、基板１の表面の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の酸素濃度をＰｂ（Ｏ）としたとき、上記の式（１）を満たすとともに下記の式（２）を満たすことが好ましい。この場合には、上記の式（１）に記載の膜厚分布とした場合の光電変換装置の光劣化率低減効果をより顕著に得ることができる。さらに、上記の式（１）を満たすとともに下記の式（３）を満たすことが好ましく、上記の式（１）、（２）および（３）をすべて満たすことがより好ましい。すなわち、基板１の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の酸素濃度が非常に高い場合においても、光電変換装置の光劣化率低減効果をさらに顕著に得ることができる。
３．５Ｐａ（Ｏ）≦Ｐｂ（Ｏ） …（２）
Ｐｂ（Ｏ）≧１×１０20［ａｔｏｍｓ／ｃｍ3］ …（３）
また、基板１の表面の中心領域上に位置する第１のｐｉｎ型光電変換層１１の窒素濃度をＰａ（Ｎ）とし、基板１の表面の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の窒素濃度をＰｂ（Ｎ）としたとき、上記の式（１）を満たすとともに下記の式（４）を満たすことが好ましい。この場合には、上記の式（１）に記載の膜厚分布とした場合の光電変換装置の光劣化率低減効果をより顕著に得ることができる。さらに、上記の式（１）を満たすとともに下記の式（５）を満たすことが好ましく、上記の式（１）、（４）および（５）を満たすことがより好ましい。すなわち、基板１の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の窒素濃度が非常に高い場合においても、光電変換装置の光劣化率低減効果をさらに顕著に得ることができる。
５Ｐａ（Ｎ）≦Ｐｂ（Ｎ） …（４）
Ｐｂ（Ｎ）≧１×１０18［ａｔｏｍｓ／ｃｍ3］ …（５）
また、基板１の表面の中心領域上に位置する第１のｐｉｎ型光電変換層１１の炭素濃度をＰａ（Ｃ）とし、基板１の表面の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の炭素濃度をＰｂ（Ｃ）としたとき、上記の式（１）を満たすとともに下記の式（６）を満たすことが好ましい。この場合には、上記の式（１）に記載の膜厚分布とした場合の光電変換装置の光劣化率低減効果をより顕著に得ることができる。さらに、上記の式（１）を満たすとともに下記の式（７）を満たすことが好ましく、上記の式（１）、（６）および（７）を満たすことがより好ましい。すなわち、基板１の周縁領域上に位置する第１のｐｉｎ型光電変換層１１の炭素濃度が非常に高い場合においても、光電変換装置の光劣化率低減効果をさらに顕著に得ることができる。
４Ｐａ（Ｃ）≦Ｐｂ（Ｃ） …（６）
Ｐｂ（Ｃ）≧２×１０18［ａｔｏｍｓ／ｃｍ3］ …（７）
なお、本実施の形態の光電変換装置の光劣化率を低く抑える観点からは、式（１）とともに、{式（２）および／または式（３）}、{式（４）および／または式（５）}ならびに{式（６）および／または式（７）}からなる３つの群のうち少なくとも１つの群の式の関係が満たされていることが好ましく、上記の式（１）〜（７）の関係がすべて満たされていることがさらに好ましい。
また、積層型の光電変換装置の光劣化率は、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１と、微結晶シリコン光電変換層である第２のｐｉｎ型光電変換層１２との短絡電流値の比により影響を受ける。より詳細には、光劣化は非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１のみで生じるものであり、第１のｐｉｎ型光電変換層１１の光劣化が光電変換装置全体の光劣化に寄与する割合を低減するために、第１のｐｉｎ型光電変換層１１の短絡電流値よりも第２のｐｉｎ型光電変換層１２の短絡電流値を小さくすることが有効である。各ｐｉｎ型光電変換層の短絡電流値は各層の膜厚と正の相関を有するので、基板１全体にわたって、第１のｐｉｎ型光電変換層１１の短絡電流値よりも第２のｐｉｎ型光電変換層１２の短絡電流値が小さくなるように、第２のｐｉｎ型光電変換層１２の膜厚を設定することで、光劣化率を低く抑えることができる。
したがって、本実施の形態の光電変換装置においては、第１の部分における第２のｐｉｎ型光電変換層１２の厚さが、第２の部分における第２のｐｉｎ型光電変換層１２の厚さよりも薄くなっていることが好ましい。
また、本実施の形態の光電変換装置の光劣化率を低く抑える観点からは、たとえば上記の図３のように基板１の表面の周縁領域および中心領域を規定したときの下記の式（８）および（９）の関係を満たすことが好ましい。
第２の部分における第２のｐｉｎ型光電変換層１２の平均厚さをＤａ２とし、第１の部分における第２のｐｉｎ型光電変換層１２の平均厚さをＤｂ２としたとき、下記の式（８）を満たすことが好ましい。この場合には、本実施の形態の光電変換装置の光劣化率をさらに低く抑えることができる傾向にある。
０．７６Ｄａ２≦Ｄｂ２≦０．９１Ｄａ２ …（８）
また、第１のｐｉｎ型光電変換層１１の第２の部分の平均厚さをＤａとし、第１のｐｉｎ型光電変換層１１の第１の部分の平均厚さをＤｂとし、第２の部分における第２のｐｉｎ型光電変換層１２の平均厚さをＤａ２とし、第１の部分における第２のｐｉｎ型光電変換層１２の平均厚さをＤｂ２としたとき、下記の式（９）を満たすことが好ましい。この場合には、本実施の形態の光電変換装置の光劣化率をさらに低く抑えることができる傾向にある。また、この場合には、基板１全体にわたって、光電変換装置に流れる電流量を第２のｐｉｎ型光電変換層１２の電流量に律速することができる傾向にある。
Ｄｂ２／Ｄａ２≦Ｄｂ／Ｄａ …（９）
上記の式（８）および式（９）は、そのいずれか一方の式が満たされていることが好ましく、その双方の式が満たされていることがより好ましい。
また、本実施の形態に用いられる基板１の表面形状は図３に示すものには限定されず、たとえば、図４に示すように、基板１の表面の４つの角をすべて丸めた形状の表面を有するものを用いてもよい。この場合には、基板１の表面の周縁領域、中間領域および中心領域のそれぞれの領域の４つの角もすべて丸まることになる。
また、本発明の図面において、実線２１は基板１の表面の外周を示す線に一致するが、実線２２および実線２３は仮想線であるため基板１の表面に必ずしも形成されているわけではない。
＜製造方法＞
本実施の形態の光電変換装置は、たとえば以下のようにして製造することができる。まず、基板１の表面上に透明導電膜２を形成する。ここで、透明導電膜２は、たとえば、スパッタリング法、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法などの方法によって形成される。
次に、たとえば図５の模式的構成図に示すリークレートが大きい大型の真空成膜装置（プラズマＣＶＤ装置）を用いて、基板１の表面上に形成された透明導電膜２の表面上にプラズマＣＶＤ法により第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２をこの順序で形成する。
図５に示す真空成膜装置は、成膜室４１と、成膜室４１の内部に設置されたカソード３１と、成膜室４１の内部においてカソード３１と向かい合うようにして設置されたアノード３２と、カソード３１の内部にガスを導入するためのガス導入管３３と、成膜室４１の外部にガスを排出するためのガス排出管３７と、ガス排出管３７から排出されるガスの量を調節するためのゲートバルブ３９と、成膜室４１の外部に排出されるガスを吸引するためのポンプ４０とを備えている。ここで、カソード３１は、インピーダンス整合回路３５を介して高周波電源３６に接続されており、アノード３２は、アースに接続されている。
なお、図５に示す真空成膜装置において、成膜室４１の内部のガスを排気して成膜室４１の内部の圧力をたとえば１０-4〜１Ｐａの範囲内の圧力とした後に、ゲートバルブ３９を閉じること等によって成膜室４１を密閉した場合に、時間の経過とともに成膜室４１の内部に成膜室４１の外部からガスが侵入して成膜室４１の内部の圧力が上昇するときの圧力上昇率（リークレート）はたとえば３×１０-3Ｐａ・Ｌ／ｓ程度である。
そして、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の形成時には、まず、図５に示す真空成膜装置のアノード３２の表面上に透明導電膜２を備えた基板１を設置する。ここで、基板１は、透明導電膜２の表面がカソード３１の表面に向かい合うようにしてアノード３２の表面上に設置される。
次に、ゲートバルブ３９を開き、ポンプ４０で吸引することによって、成膜室４１の内部のガスを矢印３８の方向にガス排出管３７を通して成膜室４１の外部に排出し、成膜室４１の内部の圧力をたとえば１０-4〜１Ｐａの範囲内の圧力とする。
次に、たとえば、ＳｉＨ4、Ｈ2、Ｂ2Ｈ6、ＰＨ3およびＣＨ4からなる群から選択された少なくとも１種のガスを矢印３４の方向にガス導入管３３からカソード３１の内部に導入し、カソード３１のアノード３２側に設けられた孔（図示せず）からカソード３１とアノード３２との間に当該ガスを導入する。
次に、高周波電源３６によってカソード３１とアノード３２との間に交流電圧を印加することによって、上記で導入されたガスのプラズマを発生させ、基板１上に設置された透明導電膜２の表面上に第１のｐ型半導体層３を形成する。
その後、成膜室４１の内部へのガスの導入を停止した後に、成膜室４１の内部のガスを矢印３８の方向にガス排出管３７を通して成膜室４１の外部に排出し、成膜室４１の内部の圧力をたとえば１０-4〜１Ｐａの範囲内の圧力とする。
以上の工程を繰り返すことによって、基板１上に備えられた透明導電膜２の表面上に、第１のｐ型半導体層３、第１のｉ型半導体層４、第１のｎ型半導体層５、第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８をこの順序で形成することによって、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２が形成される。
なお、第１のｐｉｎ型光電変換層１１の第１のｐ型半導体層３、第１のｉ型半導体層４および第１のｎ型半導体層５はそれぞれ別々の成膜室で成膜してもよいが、成膜装置の低コスト化の観点からは、第１のｐ型半導体層３、第１のｉ型半導体層４および第１のｎ型半導体層５を１つの成膜室で形成することが好ましい。
また、第２のｐｉｎ型光電変換層１２の第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８もそれぞれ別々の成膜室で成膜してもよいが、成膜装置の低コスト化の観点からは、第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８をを１つの成膜室で形成することが好ましい。
また、第１のｐｉｎ型光電変換層１１と第２のｐｉｎ型光電変換層１２とを１つの成膜室で形成することもできるが、本実施の形態においては、第１のｐｉｎ型光電変換層１１の形成に１つの成膜室を用い、第２のｐｉｎ型光電変換層１２の形成に他の１つの成膜室を用いている。
また、上記の第１のｐ型半導体層３、第１のｉ型半導体層４、第１のｎ型半導体層５、第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８の形成時における成膜室４１の内部の圧力はそれぞれたとえば５×１０2〜１．７×１０3Ｐａの範囲内の圧力とされる。
また、たとえば、成膜室４１の内部の圧力および／またはカソード３１とアノード３２との間の距離を調節することによって、第１のｐ型半導体層３、第１のｉ型半導体層４、第１のｎ型半導体層５、第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８のそれぞれの層の基板１の表面の面内方向における厚さの大小を調節することができる。
また、たとえば、カソード３１の表面の孔の径および／または孔の数を調整することによっても、第１のｐ型半導体層３、第１のｉ型半導体層４、第１のｎ型半導体層５、第２のｐ型半導体層６、第２のｉ型半導体層７および第２のｎ型半導体層８のそれぞれの層の基板１の表面の面内方向における厚さの大小を調節することができる。
したがって、たとえば、成膜室４１の内部の圧力、カソード３１とアノード３２との間の距離、カソード３１の表面の孔の径、およびカソード３１の表面の孔の数からなる群から少なくとも１つの条件を調節することによって、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分（たとえば基板１の表面の周縁領域上の部分）の厚さを不純物濃度が相対的に低い第２の部分（たとえば基板１の表面の中心領域上の部分）の厚さよりも薄くすることができる。
また、非晶質シリコン層および微結晶シリコン層はそれぞれ、たとえばＨ2のＳｉＨ4に対する流量比（Ｈ2／ＳｉＨ4流量比：（Ｈ2の流量）／（ＳｉＨ4の流量））を以下の式（１０）を満たすように形成することで作り分けることができる。
（非晶質シリコン層の形成時のＨ2／ＳｉＨ4流量比）＜（微結晶シリコン層の形成時のＨ2／ＳｉＨ4流量比） …（１０）
図５に示す真空成膜装置において、ガス排出管３７、ゲートバルブ３９およびポンプ４０を含むガス排出系は、成膜室４１の内部の圧力を０．１Ｐａ程度の圧力とすることができる程度の排出能力を有するものであることが好ましい。この場合には、成膜室４１の内部の圧力を０．１Ｐａよりも低い圧力とすることができる高真空の排出能力を有するガス排出系を用いた真空成膜装置と比べて、真空成膜装置の低コスト化およびスループットの向上を図ることができる。
また、図５に示す真空成膜装置において、高周波電源３６としては、連続波形（ＣＷ:Continuous Wave）の交流出力あるいはパルス変調（オンオフ制御）された交流出力のいずれを出力するものであってもよい。また、高周波電源３６から出力される交流電力の周波数は１３．５６ＭＨｚが一般的であるがこれに限定されず、たとえば、数ｋＨｚ〜ＶＨＦ帯、数ｋＨｚ〜ＵＨＦ帯および数ｋＨｚ〜マイクロ波帯の周波数を用いてもよい。
次に、上記のようにして形成された第２のｐｉｎ型光電変換層１２の第２のｎ型半導体層８の表面上に透明導電膜９を形成する。ここで、透明導電膜９は、たとえば、スパッタリング法、ＣＶＤ法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法などの方法によって形成することができる。
次に、上記のようにして形成した透明導電膜９の表面上に反射電極１０を形成する。ここで、反射電極１０は、たとえば、ＣＶＤ法、スパッタリング法、真空蒸着法、電子ビーム蒸着法、スプレー法、スクリーン印刷法および電析法などの方法によって形成することができる。以上により、本実施の形態の光電変換装置を製造することができる。
＜他の形態＞
上記の製造方法以外にも、たとえば、基板１の表面上にセル構造体１３を形成した後に基板１を切断することによって、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分の厚さを不純物濃度が相対的に低い第２の部分の厚さよりも薄くした光電変換装置（以下、「他の形態の光電変換装置」という。）を製造することができる。
たとえば、まず図６（ａ）の模式的斜視図に示すように基板１を用意し、次に図６（ｂ）の模式的斜視図に示すように上記と同様にして基板１の表面上にセル構造体１３、透明導電膜（図示せず）および反射電極（図示せず）を形成し、その後、図６（ｃ）の模式的斜視図に示すように反射電極の形成後の基板１を破線に沿って切断して２分割する（以下、「第１の製法」という。）。これにより、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分（たとえば第１のセル構造体１３ａにおける第１のｐｉｎ型光電変換層１１）の厚さを不純物濃度が相対的に低い第２の部分（たとえば第２のセル構造体１３ｂにおける第１のｐｉｎ型光電変換層１１）の厚さよりも薄くした他の形態の光電変換装置を製造することができる。
また、基板１の表面上に透明導電膜２、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２を形成した後に基板１を切断して２分割し、その後、２分割された基板１の第２のｐｉｎ型光電変換層１２のそれぞれの表面上に透明導電膜９および反射電極１０を形成する（以下、「第２の製法」という。）。この場合にも、当該他の形態の光電変換装置を製造することができる。
上記のようにして製造された他の形態の光電変換装置は、基板１の切断により露出した切断面１ｂと、基板１の切断前から露出している基板１の周縁面１ａとを有している。
そして、当該他の形態の光電変換装置においても、第１のｐｉｎ型光電変換層１１の不純物濃度が相対的に高い第１の部分の厚さは不純物濃度が相対的に低い第２の部分の厚さよりも薄くなっている。
これにより、他の形態の光電変換装置においても、非晶質シリコン光電変換層である第１のｐｉｎ型光電変換層１１の第１の部分における第１のｉ型半導体層４の厚さを第２の部分における第１のｉ型半導体層４の厚さよりも薄くすることができるため、不純物濃度が相対的に高い第１の部分における光劣化率を低く抑えることができ、光電変換装置全体として安定化後（光照射時間が十分に経過した後）の出力電力を高くすることができることから、光電変換装置全体の光劣化率を低く抑えることができる。
なお、上記において、セル構造体１３は、図６（ｂ）および図６（ｃ）に示すような形状に形成されるわけではないが、第１のセル構造体１３ａと、第２のセル構造体１３ｂと、第３のセル構造体１３ｃとの境界を明確にするために敢えて図６（ｂ）および図６（ｃ）のように表記している。
また、上記においては基板１を２分割することによって他の形態の光電変換装置を製造したが、基板１の分割数は２分割に限定されず、たとえば４分割または６分割等にしてもよい。
また、当該他の形態の光電変換装置であるか否かは、たとえば以下のようにして判別することが可能である。
すなわち、第１の製法により光電変換装置を製造した場合には、基板１の周縁面１ａには第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分とともに、透明導電膜９および反射電極１０の構成成分が付着することがあるが、基板１の切断面１ｂには第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分ならびに透明導電膜９および反射電極１０の構成成分が付着しない。そのため、基板１が、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分ならびに透明導電膜９および反射電極１０の構成成分が付着していない側面を有する場合には、第１の製法により製造された他の形態の光電変換装置であると考えることができる。
また、第２の製法により光電変換装置を製造した場合には、基板１の周縁面１ａには第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分が付着することがあるが、基板１の切断面１ｂには第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分が付着しない。そのため、基板１が、第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分が付着していない側面を有する場合には、第２の製法により製造された他の形態の光電変換装置であると考えることができる。
すなわち、第１の製法または第２の製法により光電変換装置を製造した場合には、たとえば図６（ｃ）に示すように、第１のｐｉｎ型光電変換層１１の第１の部分が設けられている基板１の側面は半導体成分が付着した部分（周縁面１ａ）と半導体成分が付着していない部分（切断面１ｂのうち第１のセル構造体１３ａが設けられている部分）とを有し、第１のｐｉｎ型光電変換層１１の第２の部分が設けられている基板１の側面（切断面１ｂのうち第２のセル構造体１３ｂが設けられている部分）には半導体成分が付着していない。
そのため、当該他の形態の光電変換装置であるか否かについては、光電変換装置の基板１の側面における第１のｐｉｎ型光電変換層１１および第２のｐｉｎ型光電変換層１２の構成成分である半導体成分の付着の分布を調査することにより確認することができる。
＜サンプルＮｏ．１〜１７の非晶質シリコン光電変換層＞
まず、図７の模式的平面図に示されるような長辺長さ１４００ｍｍ×短辺長さ１０００ｍｍ×厚さ３．９ｍｍの表面を有する無アルカリガラスのガラス基板の当該表面上に予めＣＶＤ法により酸化錫層が形成された基板を用意した。
次に、上記の酸化錫層を備えた基板を到達真空度が０．１Ｐａでリークレートが３×１０-3Ｐａ・Ｌ／ｓの真空成膜装置であるプラズマＣＶＤ装置の成膜室内に設置し、プラズマＣＶＤ装置の成膜室の内部の圧力が０．１Ｐａとなるまで成膜室内のガスを排気した後、成膜室内にＨ2ガス、ＳｉＨ4ガス、Ｂ2Ｈ6ガスおよびＣＨ4ガスを導入して、プラズマＣＶＤ法により酸化錫層の表面上にｐ型非晶質炭化シリコン層を形成した。
次に、成膜室内へのガスの導入を停止し、成膜室の内部の圧力が０．１Ｐａとなるまで成膜室中のガスを排気した後、成膜室内にＨ2ガスおよびＳｉＨ4ガスを導入して、プラズマＣＶＤ法によりｐ型非晶質炭化シリコン層の表面上にノンドープｉ型非晶質シリコン層を形成した。
次に、成膜室内へのガスの導入を停止し、成膜室の内部の圧力が０．１Ｐａとなるまで成膜室内のガスを排気した後、成膜室内にＨ2ガス、ＳｉＨ4ガスおよびＰＨ3ガスを導入して、プラズマＣＶＤ法によりノンドープｉ型非晶質シリコン層の表面上にｎ型非晶質シリコン層を形成した後に、Ｈ2／ＳｉＨ4流量比（（Ｈ2の流量）／（ＳｉＨ4の流量））が高くなるようにＨ2ガスの流量およびＳｉＨ4ガスの流量を変更して、同じくプラズマＣＶＤ法によりｎ型非晶質シリコン層の表面上にｎ型微結晶シリコン層を形成した。
上記のようにして、ｐ型非晶質炭化シリコン層、ノンドープｉ型非晶質シリコン層、ｎ型非晶質シリコン層およびｎ型微結晶シリコン層の積層体からなるサンプルＮｏ．１〜１７の非晶質シリコン光電変換層をそれぞれ上記の基板の表面上に形成した。ここで、サンプルＮｏ．１〜１７の非晶質シリコン光電変換層はそれぞれ、非晶質シリコン光電変換層の形成条件を変えて形成した。
なお、サンプルＮｏ．１〜１７の非晶質シリコン光電変換層はそれぞれ、図７に示すガラス基板の表面の領域Ｂ（図７に示すガラス基板の表面の領域Ｃよりも外側の領域）上に形成された非晶質シリコン光電変換層の厚さを領域Ａ上に形成された非晶質シリコン光電変換層の厚さよりも薄くするために、プラズマＣＶＤ装置のカソードとアノードとの間の距離を１３〜１５ｍｍとし、非晶質シリコン光電変換層を形成する際の励起電力として、パルス変調されたＲＦ電力を使用した。
ここで、図７に示すガラス基板の表面の中心点をＡ点とし、ガラス基板の表面の外周上の１点をＢ点として、Ａ点とＢ点とを結ぶ線分ＡＢを仮定し、線分ＡＢと領域Ａの外周との交点をＣ点とし、線分ＡＢと領域Ｃの外周との交点をＤ点としたとき、線分ＡＣの長さＡＣと、線分ＣＤの長さＣＤと、線分ＤＢの長さＤＢとの比は、ＡＣ：ＣＤ：ＤＢ＝０．１１５：０．６５５：０．２３となる。
すなわち、図７に示すように、領域Ａと領域Ｃとのガラス基板の表面の短辺方向における境界は、ガラス基板の表面の中心点から５７．５ｍｍの距離だけ離れた位置にある。
また、図７に示すように、領域Ｃと領域Ｂとのガラス基板の表面の短辺方向における境界は、領域Ａと領域Ｃとのガラス基板の表面の短辺方向における境界から３２７．５ｍｍの距離だけ離れた位置にある。
また、図７に示すように、ガラス基板の表面の外周は、領域Ｃと領域Ｂとのガラス基板の表面の短辺方向における境界から１１５ｍｍの距離だけ離れた位置にある。
また、サンプルＮｏ．１〜１７の非晶質シリコン光電変換層の形成時における成膜室の内部の圧力は、５００Ｐａ〜１７００Ｐａの範囲内で保持された。
そして、サンプルＮｏ．１〜１７の非晶質シリコン光電変換層の厚さを接触式段差膜厚計を用いて測定した。非晶質シリコン光電変換層の厚さは、走査型電子顕微鏡（ＳＥＭ）、透過型電子顕微鏡（ＴＥＭ）などを用いて積層断面を観察することによって測定することも可能である。また、非晶質シリコン光電変換層の厚さは、分光エリプソメータにより測定することも可能である。ここで、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の厚さの測定は任意の２箇所について行ない、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の厚さの測定は任意の４箇所について行なった。そして、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の厚さの測定値の平均値を平均厚さＤａとして算出し、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の厚さの測定値の平均値を平均厚さＤｂとして算出するとともに、厚さ比（Ｄｂ／Ｄａ）を算出した。その結果を表１に示す。
Figure 2011249577
表１に示すように、サンプルＮｏ．１〜１７の非晶質シリコン光電変換層はいずれもガラス基板の表面の領域Ｂ上の平均厚さＤｂが領域Ａ上の平均厚さＤａよりも薄くなっていることが確認された。
＜実施例１〜４の光電変換セル＞
上記のサンプルＮｏ．１７の非晶質シリコン光電変換層の形成後のガラス基板を再度、上記のプラズマＣＶＤ装置の成膜室内に設置し、成膜室の内部の圧力が０．１Ｐａとなるまで成膜室内のガスを排気した後、成膜室内にＨ2ガス、ＳｉＨ4ガスおよびＢ2Ｈ6ガスを導入して、プラズマＣＶＤ法によりｎ型微結晶シリコン層の表面上にｐ型微結晶シリコン層を形成した。
次に、成膜室内へのガスの導入を停止し、成膜室の内部の圧力が０．１Ｐａとなるまで成膜室内のガスを排気した後、成膜室内にＨ2ガスおよびＳｉＨ4ガスを導入して、プラズマＣＶＤ法によりｐ型微結晶シリコン層の表面上にノンドープｉ型微結晶シリコン層を形成した。
次に、成膜室内へのガスの導入を停止し、成膜室の内部の圧力が０．１Ｐａとなるまで成膜室内のガスを排気した後、成膜室内にＨ2ガス、ＳｉＨ4ガスおよびＰＨ3ガスを導入して、プラズマＣＶＤ法によりノンドープ微結晶シリコン層の表面上にｎ型非晶質シリコン層を形成した後に、Ｈ2／ＳｉＨ4流量比（（Ｈ2の流量）／（ＳｉＨ4の流量））が高くなるようにＨ2ガスの流量およびＳｉＨ4ガスの流量を変更して、プラズマＣＶＤ法によりｎ型非晶質シリコン層の表面上にｎ型微結晶シリコン層を形成した。
上記のようにして作製したｐ型微結晶シリコン層、ノンドープｉ型微結晶シリコン層、ｎ型非晶質シリコン層およびｎ型微結晶シリコン層の積層体により微結晶シリコン光電変換層を形成した。
次に、微結晶シリコン光電変換層の形成後のガラス基板をプラズマＣＶＤ装置から取り出してマグネトロンスパッタリング装置内に設置し、マグネトロンスパッタリング法によって、微結晶シリコン光電変換層の表面上に厚さ５０〜８０ｎｍの酸化亜鉛層を形成した後に厚さ１００〜２００ｎｍの銀層を形成した。以上のようにして、実施例１のスーパーストレート型の光電変換セルを作製した。
また、サンプルＮｏ．６の光電変換層を用いたこと以外は実施例１と同様にして実施例２のスーパーストレート型の光電変換セルを作製した。
また、ガラス基板の表面の領域Ａ上の光電変換層の厚さの変更を抑えるとともに領域Ｂ上の光電変換層の厚さが厚くなるように条件を変更したこと以外はサンプルＮｏ．１７と同様にしてサンプルＮｏ．１８の非晶質シリコン光電変換層を作製した。
また、ガラス基板の表面の領域Ａ上の光電変換層の厚さの変更を抑えるとともに領域Ｂ上の光電変換層の厚さが厚くなるように条件を変更したこと以外はサンプルＮｏ．６と同様にしてサンプルＮｏ．１９の非晶質シリコン光電変換層を作製した。
そして、上記と同様にして、サンプルＮｏ．１８およびＮｏ．１９の非晶質シリコン光電変換層のガラス基板の表面の領域Ｂ上の平均厚さおよび領域Ａ上の平均厚さをそれぞれ測定した。
その後、サンプルＮｏ．１８およびＮｏ．１９の非晶質シリコン光電変換層をそれぞれ用いたこと以外は実施例１と同様にして実施例３（サンプルＮｏ．１８を使用）および実施例４（サンプルＮｏ．１９を使用）のスーパーストレート型の光電変換セルをそれぞれ作製した。
また、参考として、実施例１〜４の光電変換セルの形成に用いられた真空成膜装置よりもリークレートが小さい従来のプラズマＣＶＤ装置を用いて、実施例１〜４と同様の構造の参考例１〜２のスーパーストレート型の光電変換セルをそれぞれ作製した。
上記のようにして作製した実施例１〜４および参考例１〜２の光電変換セルのガラス基板の表面の領域Ａ上および領域Ｂ上のそれぞれに位置する非晶質シリコン光電変換層および微結晶シリコン光電変換層の部分に２５℃の温度でＡＭ１．５（１００ｍＷ／ｃｍ2）の擬似太陽光をガラス基板側から照射し、擬似太陽光の照射直後の表面１ｃｍ2当たりの最大出力電力Ｗiと、１０００時間照射後の表面１ｃｍ2当たりの最大出力電力Ｗeと、をそれぞれ測定した。
そして、下記の式（１１）により、実施例１〜４および参考例１〜２の光電変換セルのそれぞれのガラス基板の表面の領域Ａ上および領域Ｂ上のそれぞれに位置する非晶質シリコン光電変換層および微結晶シリコン光電変換層の部分の光劣化率を算出した。その結果を表２〜表７に示す。
光劣化率［％］＝１００×（Ｗ１i−Ｗ１e）／（Ｗ１i） …（１１）
なお、表２〜７における領域Ａおよび領域Ｂの光劣化率は、実施例１〜４および参考例１〜２の光電変換セルの領域Ａおよび領域Ｂのそれぞれの領域内から幅８ｍｍ×長さ８ｍｍの領域をレーザスクライブにより分離した小面積セルを作製し、上記の擬似太陽光を小面積セルに１０００時間照射することにより算出した。領域Ａの光劣化率は小面積セル１個の値であり、領域Ｂの光劣化率は領域Ｂの角４隅からそれぞれ分離した４個の小面積セルの平均値である。また、表２〜７におけるセル全体の光劣化率は、実施例１〜４および参考例１〜２と同条件で作製した長辺長さ１４００ｍｍ×短辺長さ１０００ｍｍの光電変換セル１枚に上記の擬似太陽光を１０００時間照射することにより算出した。
また、上記の光劣化率の算出後に、実施例１〜４および参考例１〜２の光電変換セルのガラス基板と反対側から反射電極および透明導電膜をそれぞれ０．５％の塩酸水溶液でウエットエッチングして微結晶シリコン光電変換層を露出させた。
そして、ＳＩＭＳ（二次イオン質量分析）により、実施例１〜４および参考例１〜２の光電変換セルのガラス基板の表面の領域Ａ上および領域Ｂ上のそれぞれに位置する非晶質シリコン光電変換層の酸素濃度［ａｔｏｍｓ／ｃｍ3］、窒素濃度［ａｔｏｍｓ／ｃｍ3］および炭素濃度［ａｔｏｍｓ／ｃｍ3］をそれぞれ測定した。その測定結果を表２〜表７に示す。
ＳＩＭＳ分析は、微結晶シリコン光電変換層からアルゴンエッチングにより層厚方向の不純物濃度変化を測定することにより行なった。具体的には、酸素濃度、窒素濃度および炭素濃度のそれぞれの測定と合わせて、ガラス基板上の酸化錫層の構成元素である錫元素濃度を測定しておき、錫元素濃度が急激に（本実施例では２桁以上）増加し始める始点となる層厚方向の位置において酸素濃度、窒素濃度および炭素濃度をそれぞれ測定した。この測定法により、酸化錫層の非晶質シリコン光電変換層表面に凹凸が存在しても、凹凸高さに対して非晶質シリコン光電変換層の厚さが厚いため、非晶質シリコン光電変換層内の不純物濃度を測定することができる。
また、非晶質シリコン光電変換層のｐ型非晶質炭化シリコン層ならびにｎ型非晶質シリコン層およびｎ型微結晶シリコン層の不純物元素であるホウ素およびリンのそれぞれの濃度の層厚方向の変化も合わせて測定しておくことが好ましい。本実施例のように、微結晶シリコン光電変換層からアルゴンエッチングにより測定する場合には、リン濃度が急激（たとえば５倍程度以上）に増加する領域が微結晶シリコン光電変換層と非晶質シリコン光電変換層との境界であると特定することができ、リン濃度が急激に増加する始点となる層厚方向の位置において、酸素濃度、窒素濃度および炭素濃度を測定してもよい。一方、ガラス基板側からアルゴンエッチングして測定する場合には、ボロン濃度が急激（たとえば５倍程度以上）に増加し始める始点となる層厚方向の位置において、酸素濃度、窒素濃度および炭素濃度をそれぞれ測定することができ、さらに、ボロン濃度が５倍以上に増加する領域が非晶質シリコン光電変換層と微結晶シリコン光電変換層との境界であると特定することができる。
なお、表２〜表７において、濃度比Ｐｂ／Ｐａは、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の酸素濃度、窒素濃度および炭素濃度を、それぞれ、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の酸素濃度、窒素濃度および炭素濃度で割った値を示している。
Figure 2011249577
Figure 2011249577
Figure 2011249577
Figure 2011249577
Figure 2011249577
Figure 2011249577
表２〜表５に示すように、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の平均厚さをＤａとし、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の平均厚さをＤｂとしたとき、下記の式（１）を満たす実施例１および実施例２の光電変換セルは、それぞれ、下記の式（１）を満たさない実施例３および実施例４の光電変換セルよりもガラス基板の周縁領域である領域Ｂ上の非晶質シリコン光電変換層の光劣化率を低く抑えることができたため、セル全体の光劣化率も低く抑えることができた。
０．７６Ｄａ≦Ｄｂ≦０．９１Ｄａ …（１）
また、表２〜表３および表６〜７に示すように、リークレートの大きいプラズマＣＶＤ装置で作製された実施例１〜２の光電変換セルは、上記の式（１）を満たすように、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の平均厚さＤｂが領域Ａ上の平均厚さＤａよりも薄くなるように形成されているため、リークレートの小さい従来のプラズマＣＶＤ装置で作製された参考例１〜２の光電変換セルと、セル全体の光劣化率が同等程度に低く抑えることができた。
また、表２〜表３に示すように、実施例１〜２の光電変換セルは、上記の式（１）とともに、下記の式（２）〜（７）をすべて満たしている。
すなわち、実施例１〜２の光電変換セルは、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の酸素濃度をＰａ（Ｏ）とし、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の酸素濃度をＰｂ（Ｏ）としたとき、下記の式（２）および式（３）を満たしている。
３．５Ｐａ（Ｏ）≦Ｐｂ（Ｏ） …（２）
Ｐｂ（Ｏ）≧１×１０20［ａｔｏｍｓ／ｃｍ3］ …（３）
また、実施例１〜２の光電変換セルは、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の窒素濃度をＰａ（Ｎ）とし、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の窒素濃度をＰｂ（Ｎ）としたとき、下記の式（４）および式（５）を満たしている。
５Ｐａ（Ｎ）≦Ｐｂ（Ｎ） …（４）
Ｐｂ（Ｎ）≧１×１０18［ａｔｏｍｓ／ｃｍ3］ …（５）
さらに、実施例１〜２の光電変換セルは、ガラス基板の表面の領域Ａ上の非晶質シリコン光電変換層の炭素濃度をＰａ（Ｃ）とし、ガラス基板の表面の領域Ｂ上の非晶質シリコン光電変換層の炭素濃度をＰｂ（Ｃ）としたとき、下記の式（６）および式（７）を満たしている。
４Ｐａ（Ｃ）≦Ｐｂ（Ｃ） …（６）
Ｐｂ（Ｃ）≧２×１０18［ａｔｏｍｓ／ｃｍ3］ …（７）
＜実施例５〜６の光電変換セル＞
実施例１の光電変換セルの微結晶シリコン光電変換層の構成を表８に示すように変更することによって実施例５の光電変換セルを作製した。また、実施例２の光電変換セルの微結晶シリコン光電変換層の構成を表９に示すように変更することによって実施例６の光電変換セルを作製した。
そして、上記と同様の方法で、実施例５〜６の光電変換セルの領域Ａおよび領域Ｂの光劣化率を測定するとともに、セル全体の光劣化率を測定した。その結果を表８〜表９に示す。
Figure 2011249577
Figure 2011249577
表８〜表９に示すように、ガラス基板の表面の領域Ａ上の微結晶シリコン光電変換層の平均厚さをＤａ２とし、ガラス基板の表面の領域Ｂ上の微結晶シリコン光電変換層の平均厚さをＤｂ２としたとき、下記の式（８）を満たす実施例５および実施例６の光電変換セルは、それぞれ、下記の式（８）を満たさない実施例１および実施例２の光電変換セルよりもガラス基板の周縁領域である領域Ｂ上の微結晶シリコン光電変換層の光劣化率を低く抑えることができたため、セル全体の光劣化率も低く抑えることができた。
０．７６Ｄａ２≦Ｄｂ２≦０．９１Ｄａ２ …（８）
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換装置に利用することができる。
１ 基板、１ａ 周縁面、１ｂ 切断面、２ 透明導電膜、３ 第１のｐ型半導体層、４ 第１のｉ型半導体層、５ 第１のｎ型半導体層、６ 第２のｐ型半導体層、７ 第２のｉ型半導体層、８ 第２のｎ型半導体層、９ 透明導電膜、１０ 反射電極、１１ 第１のｐｉｎ型光電変換層、１２ 第２のｐｉｎ型光電変換層、１３ セル構造体、１３ａ 第１のセル構造体、１３ｂ 第２のセル構造体、１３ｃ 第３のセル構造体、２１，２２，２３ 実線、３１ カソード、３２ アノード、３３ ガス導入管、３４ 矢印、３５ インピーダンス整合回路、３６ 高周波電源、３７ ガス排出管、３８ 矢印、３９ ゲートバルブ、４０ ポンプ、４１ 成膜室、５１ 第３のｐ型半導体層、５２ 第３のｉ型半導体層、５３ 第３のｎ型半導体層、５４ 第３のｐｉｎ型光電変換層、１１１ ガラス基板、１１２ 透明電極、１１３ 発電膜、１１３ａ ｐ層、１１３ｂ ｉ層、１１３ｃ ｎ層、１１４ 裏面電極。

Claims (13)

  1. 基板と、
    前記基板の表面上に設けられたｐｉｎ型光電変換層と、を備え、
    前記ｐｉｎ型光電変換層は、ｐ型半導体層と、非晶質半導体層であるｉ型半導体層と、ｎ型半導体層とが積層された第１のｐｉｎ型光電変換層を含んでおり、
    前記第１のｐｉｎ型光電変換層は、前記基板の一部の表面上に位置する第１の部分と、前記基板の他の一部の表面上に位置する第２の部分と、を有し、
    前記第１の部分の酸素、窒素および炭素から選択される少なくとも一つの不純物元素の濃度が、前記第２の部分の前記不純物元素の濃度よりも高く、
    前記第１の部分の厚さが前記第２の部分の厚さよりも薄くなっている、光電変換装置。
  2. 前記第１の部分は前記基板の表面の周縁領域上に位置しており、
    前記第２の部分は前記周縁領域よりも前記基板の表面の内側の領域である中心領域上に位置している、請求項１に記載の光電変換装置。
  3. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分の平均厚さをＤａとし、前記第１の部分の平均厚さをＤｂとしたとき、下記の式（１）；
    ０．７６Ｄａ≦Ｄｂ≦０．９１Ｄａ …（１）
    を満たす、請求項２に記載の光電変換装置。
  4. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分の酸素濃度をＰａ（Ｏ）とし、前記第１の部分の酸素濃度をＰｂ（Ｏ）としたとき、下記の式（２）；
    ３．５Ｐａ（Ｏ）≦Ｐｂ（Ｏ） …（２）
    を満たす、請求項２または３に記載の光電変換装置。
  5. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第１の部分の酸素濃度をＰｂ（Ｏ）としたとき、下記の式（３）；
    Ｐｂ（Ｏ）≧１×１０20［ａｔｏｍｓ／ｃｍ3］ …（３）
    を満たす、請求項２から４のいずれかに記載の光電変換装置。
  6. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分の窒素濃度をＰａ（Ｎ）とし、前記第１の部分の窒素濃度をＰｂ（Ｎ）としたとき、下記の式（４）；
    ５Ｐａ（Ｎ）≦Ｐｂ（Ｎ） …（４）
    を満たす、請求項２から５のいずれかに記載の光電変換装置。
  7. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第１の部分の窒素濃度をＰｂ（Ｎ）としたとき、下記の式（５）；
    Ｐｂ（Ｎ）≧１×１０18［ａｔｏｍｓ／ｃｍ3］ …（５）
    を満たす、請求項２から６のいずれかに記載の光電変換装置。
  8. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分の炭素濃度をＰａ（Ｃ）とし、前記第１の部分の炭素濃度をＰｂ（Ｃ）としたとき、下記の式（６）；
    ４Ｐａ（Ｃ）≦Ｐｂ（Ｃ） …（６）
    を満たす、請求項２から７のいずれかに記載の光電変換装置。
  9. 前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第１の部分の炭素濃度をＰｂ（Ｃ）としたとき、下記の式（７）；
    Ｐｂ（Ｃ）≧２×１０18［ａｔｏｍｓ／ｃｍ3］ …（７）
    を満たす、請求項２から８のいずれかに記載の光電変換装置。
  10. 前記ｐｉｎ型光電変換層は、前記基板側から前記第１のｐｉｎ型光電変換層と第２のｐｉｎ型光電変換層とをこの順に備え、
    前記第２のｐｉｎ型光電変換層は、ｐ型半導体層と、ｉ型半導体層と、ｎ型半導体層とを含んでおり、
    前記第１の部分における前記第２のｐｉｎ型光電変換層の厚さが、前記第２の部分における前記第２のｐｉｎ型光電変換層の厚さよりも薄くなっている、請求項１から９のいずれかに記載の光電変換装置。
  11. 前記第１の部分は前記基板の表面の周縁領域上に位置し、
    前記第２の部分は前記周縁領域よりも前記基板の表面の内側の領域である中心領域上に位置しており、
    前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分における前記第２のｐｉｎ型光電変換層の平均厚さをＤａ２とし、前記第１の部分における前記第２のｐｉｎ型光電変換層の平均厚さをＤｂ２としたとき、下記の式（８）；
    ０．７６Ｄａ２≦Ｄｂ２≦０．９１Ｄａ２ …（８）
    を満たす、請求項１０に記載の光電変換装置。
  12. 前記第１の部分は前記基板の表面の周縁領域上に位置し、
    前記第２の部分は前記周縁領域よりも前記基板の表面の内側の領域である中心領域上に位置しており、
    前記基板の表面の中心点をＡ点とし、
    前記基板の表面の外周上の任意の１点をＢ点とし、
    前記Ａ点と前記Ｂ点とを結んで得られる線分ＡＢを０．１１５：０．６５５：０．２３に内分する点を、前記Ａ点側から順にＣ点、Ｄ点としたとき、
    前記Ａ点を固定して前記Ｂ点を前記基板の表面の外周上を１周させたときに、前記Ｂ点の軌道と前記Ｄ点の軌道との間の領域を前記周縁領域とし、
    前記Ｃ点の軌道の内側の領域を前記中心領域とし、
    前記第２の部分の平均厚さをＤａとし、前記第１の部分の平均厚さをＤｂとし、前記第２の部分における前記第２のｐｉｎ型光電変換層の平均厚さをＤａ２とし、前記第１の部分における前記第２のｐｉｎ型光電変換層の平均厚さをＤｂ２としたとき、下記の式（９）；
    Ｄｂ２／Ｄａ２≦Ｄｂ／Ｄａ …（９）
    を満たす、請求項１０または１１に記載の光電変換装置。
  13. 前記第１の部分が設けられている前記基板の端面は半導体成分が付着した部分と前記半導体成分が付着していない部分とを有し、
    前記第２の部分が設けられている前記基板の端面には前記半導体成分が付着していない、請求項１に記載の光電変換装置。
JP2010121544A 2010-05-27 2010-05-27 光電変換装置 Active JP4775869B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010121544A JP4775869B1 (ja) 2010-05-27 2010-05-27 光電変換装置
AU2011259535A AU2011259535B2 (en) 2010-05-27 2011-02-17 Photoelectric conversion device
EP11786379.5A EP2579322A1 (en) 2010-05-27 2011-02-17 Photovoltaic device
US13/700,237 US20130081685A1 (en) 2010-05-27 2011-02-17 Photoelectric conversion device
CN201180032232.XA CN102959720B (zh) 2010-05-27 2011-02-17 光电转换装置
PCT/JP2011/053357 WO2011148679A1 (ja) 2010-05-27 2011-02-17 光電変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121544A JP4775869B1 (ja) 2010-05-27 2010-05-27 光電変換装置

Publications (2)

Publication Number Publication Date
JP4775869B1 JP4775869B1 (ja) 2011-09-21
JP2011249577A true JP2011249577A (ja) 2011-12-08

Family

ID=44798039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121544A Active JP4775869B1 (ja) 2010-05-27 2010-05-27 光電変換装置

Country Status (6)

Country Link
US (1) US20130081685A1 (ja)
EP (1) EP2579322A1 (ja)
JP (1) JP4775869B1 (ja)
CN (1) CN102959720B (ja)
AU (1) AU2011259535B2 (ja)
WO (1) WO2011148679A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220044806A (ko) 2019-08-09 2022-04-11 리딩 엣지 이큅먼트 테크놀로지스, 아이엔씨. 산소 농도가 낮은 영역이 있는 리본 또는 웨이퍼의 제조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548133A (ja) * 1991-08-19 1993-02-26 Nippondenso Co Ltd 積層型太陽電池
JPH0645252A (ja) * 1991-04-26 1994-02-18 Agency Of Ind Science & Technol アモルフアスシリコン系薄膜の製法
JP2003051604A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 光起電力素子
JP2006245061A (ja) * 2005-02-28 2006-09-14 Sanyo Electric Co Ltd 積層型光起電力装置およびその製造方法
JP2008004813A (ja) * 2006-06-23 2008-01-10 Sharp Corp シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055226B2 (ja) * 1977-06-22 1985-12-04 株式会社日立製作所 オ−ステナイトステンレス鋼の溶接方法
US4272641A (en) * 1979-04-19 1981-06-09 Rca Corporation Tandem junction amorphous silicon solar cells
US4718947A (en) * 1986-04-17 1988-01-12 Solarex Corporation Superlattice doped layers for amorphous silicon photovoltaic cells
JPS645252A (en) * 1987-06-29 1989-01-10 Nec Corp Continuity test system
EP0488112B1 (en) * 1990-11-30 1994-08-03 Central Glass Company, Limited Method of forming thin film of amorphous silicon by plasma CVD
US5246506A (en) * 1991-07-16 1993-09-21 Solarex Corporation Multijunction photovoltaic device and fabrication method
DE4133644A1 (de) * 1991-10-11 1993-04-15 Nukem Gmbh Halbleiterbauelement, verfahren zu dessen herstellung sowie hierzu benutzte anordnung
JP3364180B2 (ja) 1999-01-18 2003-01-08 三菱重工業株式会社 非晶質シリコン太陽電池
DK1650811T3 (da) * 2003-07-24 2013-07-08 Kaneka Corp Stakket fotoelektrisk converter
KR101057208B1 (ko) * 2005-10-03 2011-08-16 샤프 가부시키가이샤 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치
US20090183771A1 (en) * 2006-06-23 2009-07-23 Hitoshi Sannomiya Plasma processing apparatus, plasma processing method and photoelectric conversion element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645252A (ja) * 1991-04-26 1994-02-18 Agency Of Ind Science & Technol アモルフアスシリコン系薄膜の製法
JPH0548133A (ja) * 1991-08-19 1993-02-26 Nippondenso Co Ltd 積層型太陽電池
JP2003051604A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 光起電力素子
JP2006245061A (ja) * 2005-02-28 2006-09-14 Sanyo Electric Co Ltd 積層型光起電力装置およびその製造方法
JP2008004813A (ja) * 2006-06-23 2008-01-10 Sharp Corp シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子

Also Published As

Publication number Publication date
JP4775869B1 (ja) 2011-09-21
AU2011259535A1 (en) 2012-12-13
CN102959720A (zh) 2013-03-06
US20130081685A1 (en) 2013-04-04
EP2579322A1 (en) 2013-04-10
AU2011259535B2 (en) 2013-05-30
CN102959720B (zh) 2015-08-12
WO2011148679A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US7550665B2 (en) Stacked photoelectric converter
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
US8389389B2 (en) Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus
EP2905814B1 (en) Method for manufacturing crystalline silicon solar cell, and method for manufacturing solar cell module
US8907204B2 (en) Thin film photoelectric conversion device and method for manufacturing the same
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
US20100269897A1 (en) Photovoltaic device and process for producing same
US8598447B2 (en) Photoelectric conversion device
US20120299142A1 (en) Photoelectric conversion device
JP4775869B1 (ja) 光電変換装置
US20120090664A1 (en) Photovoltaic device
JP6285713B2 (ja) 結晶シリコン系太陽電池および太陽電池モジュール
JP2011014618A (ja) 太陽電池及びその製造方法
JP5219162B2 (ja) 光電変換装置
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP2757896B2 (ja) 光起電力装置
JP2005244071A (ja) 太陽電池およびその製造方法
US20130160846A1 (en) Photovoltaic device
WO2013080803A1 (ja) 光起電力装置
JP2011035297A (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
WO2013065538A1 (ja) 光電変換装置
JP2013058554A (ja) 積層型薄膜光電変換装置の製造方法
JP2012023317A (ja) 積層型光電変換装置
JP2011258660A (ja) 薄膜太陽電池の製造方法
JP2014072199A (ja) 光電変換装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

R150 Certificate of patent or registration of utility model

Ref document number: 4775869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350