JP2011238851A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＣＭＰ法による平坦化工程を行う際に、層間絶縁膜上に導電部材が残存することを抑制することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】終点検出材５を配置する工程では、終点検出材５として層間絶縁膜３より反射率が低いものを用い、導電部材６を配置する工程では、導電部材６として絶縁膜３より反射率が高いものを用い、平坦化する工程では、研磨面に光を照射すると共に研磨面からの反射光を検出しながら行い、検出した反射光の反射強度が減少して増加した後にＣＭＰ法を終了する。
【選択図】図２

Description

本発明は、化学機械研磨（以下、単にＣＭＰという）法による平坦化工程を行う半導体装置の製造方法に関するものである。

従来より、基板上に下地配線が備えられると共に当該下地配線を覆う層間絶縁膜が備えられ、層間絶縁膜に下地配線を露出させるヴィアホールが形成されていると共に当該ヴィアホール内に下地配線と電気的に接続される導電部材が埋め込まれた半導体装置が知られている。

このような半導体装置は、例えば、次のように製造される（例えば、特許文献１参照）。すなわち、まず、基板上に下地配線を形成すると共に当該下地配線を覆う層間絶縁膜を配置する。続いて、層間絶縁膜にヴィアホールを形成した後、ＣＶＤ（Chemical Vapor Deposition）法等によりヴィアホール内および層間絶縁膜上に導電部材を配置する。その後、ＣＭＰ法により、層間絶縁膜上に堆積された導電部材を除去しつつ、層間絶縁膜を平坦化する。

なお、ＣＭＰ法では、例えば、研磨面に光を照射すると共に研磨面からの反射光を検出し、検出した反射光の強度の経時変化に基づいて層間絶縁膜の平坦化工程を終了することが知られている。具体的には、導電部材と層間絶縁膜とは反射率が異なり、研磨面が導電部材から層間絶縁膜に変化すると反射強度が変化することになるため、反射強度が変化したときに平坦化工程を終了している。

特開平８−８２１８号公報

しかしながら、このような半導体装置の製造方法では、次のような問題がある。すなわち、平坦化工程が進むと、研磨面が導電部材、層間絶縁膜上に導電部材が部分的に残存している状態、層間絶縁膜と変化することになる。このとき、反射強度は、研磨面が層間絶縁膜上に導電部材が部分的に残存している状態から層間絶縁膜のみの状態に変化したときに明確に変化するわけではなく、序々に変化することになる。すなわち、このような半導体装置の製造方法では、平坦化工程の終点を明確に判断することが困難であり、研磨が不足している場合には層間絶縁膜上に導電部材が残存してしまうという問題がある。

本発明は上記点に鑑みて、ＣＭＰ法による平坦化工程を行う際に、層間絶縁膜上に導電部材が残存することを抑制することができる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板（１）上に下地段差（２ａ〜２ｆ）を形成する工程と、基板（１）上に下地段差（２ａ〜２ｆ）を覆う層間絶縁膜（３）を形成する工程と、層間絶縁膜（３）上に終点検出材（５）を配置する工程と、層間絶縁膜（３）に下地段差（２ａ〜２ｆ）を露出させるヴィアホール（４）を形成する工程と、ヴィアホール（４）内および層間絶縁膜（３）上に導電部材（６）を配置する工程と、ＣＭＰ法により、層間絶縁膜（３）上の導電部材（６）を除去しつつ、層間絶縁膜（３）を平坦化する工程と、を含み、終点検出材（５）を配置する工程では、終点検出材（５）として層間絶縁膜（３）より反射率が低いものを用い、導電部材（６）を配置する工程では、導電部材（６）として層間絶縁膜（３）より反射率が高いものを用い、平坦化する工程では、研磨面に光を照射すると共に研磨面からの反射光を検出しながら行い、検出した反射光の反射強度が減少して増加した後にＣＭＰ法を終了することを特徴としている。

このような半導体装置の製造方法では、基板（１）上に、層間絶縁膜（３）、終点検出材（５）、導電部材（６）を順に積層している。そして、終点検出材（５）として反射率が層間絶縁膜（３）より低いものを用いると共に、導電部材（６）として反射率が層間絶縁膜（３）より高いものを用いている。つまり、反射率が導電部材（６）、層間絶縁膜（３）、終点検出材（５）の順に低くなるようにしている。このため、平坦化工程が進むと、反射強度は減少した後増加することになる。すなわち、研磨面が終点検出材（５）であるときに反射強度が最も小さくなり、その後に、研磨面が層間絶縁膜（３）上に終点検出材（５）が部分的に残存している状態になったときに反射強度が増加することになる。したがって、反射強度が減少して増加した後に平坦化工程を終了することにより、層間絶縁膜（３）上に導電部材（６）が残存することを抑制することができる。

例えば、請求項２に記載の発明のように、終点検出材（５）として導電材料を用い、終点検出材（５）を配置する工程は、ヴィアホール（４）を形成する工程の後に行い、ヴィアホール（４）および層間絶縁膜（３）上に終点検出材（５）を配置することができる。

また、請求項３に記載の発明のように、終点検出材（５）として絶縁材料を用い、終点検出材（５）を配置する工程は、ヴィアホール（４）を形成する工程の前に行い、ヴィアホール（４）を形成する工程では、層間絶縁膜（３）および終点検出材（５）に下地段差（２ａ〜２ｆ）を露出させるヴィアホール（４）を形成することができる。

そして、請求項４に記載の発明のように、層間絶縁膜（３）を形成する工程の後、層間絶縁膜（３）上に層間絶縁膜（３）より粘性の低い膜（７）を配置することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。 図１に示す半導体装置の製造工程を示す断面図である。 平坦化工程の時間と反射強度との関係を示す図である。 本発明の第２実施形態における半導体装置の製造工程を示す断面図である。 本発明の第３実施形態における半導体装置の製造工程を示す断面図である。 本発明の第４実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。 図６に示す半導体装置の製造工程を示す断面図である。 本発明の他の実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態の半導体装置の製造方法により製造された半導体装置の断面構成を示す図であり、この図に基づいて説明する。

図１に示されるように、本実施形態の半導体装置は、シリコン等の半導体基板１の一面上に本発明の下地段差に相当する下地配線２ａが備えられていると共に当該下地配線２ａを覆う層間絶縁膜３が備えられている。下地配線２ａは、例えば、Ａｌ等を用いて構成され、層間絶縁膜３は、例えば、シリコン酸化膜、ＢＰＳＧ（Boron-doped Phosphorus-Silicate Glass）、ＰＳＧ（Phosphorus-Silicate Glass）、ＢＳＧ（Boron-doped Silicate Glass）等を用いて構成されている。

そして、層間絶縁膜３には、下地配線２ａを露出させるヴィアホール４が形成されている。また、ヴィアホール４には、壁面に導電材料で構成された終点検出材５が備えられていると共に、下地配線２ａと電気的に接続される導電部材６が埋め込まれている。すなわち、本実施形態では、導電部材６は、終点検出材５を介して下地配線２ａと電気的に接続されている。

終点検出材５は、具体的には後述するが、平坦化工程の終点を検出するのに用いられるものであり、Ｔｉ、ＴｉＮ、ＴａＮ等の層間絶縁膜３より反射率が低いものが用いられる。また、導電部材６は、タングステンや銅等の層間絶縁膜３より反射率が高いものが用いられる。

次に、このような半導体装置の製造方法について説明する。図２は本実施形態における半導体装置の製造工程を示す断面図である。

図２（ａ）に示されるように、まず、半導体基板１の一面上に下地配線２ａを形成する。下地配線２ａは、特に限定されるものではいが、例えば、ＣＶＤ法やスパッタリング等により半導体基板１の一面上に導電膜を配置した後、フォトリソグラフィ等により導電膜をパターニングすることで形成される。その後、図２（ｂ）に示されるように、半導体基板１の一面上に下地配線２ａを覆う層間絶縁膜３をＣＶＤ（Chemical Vapor Deposition）法等により形成する。このとき、層間絶縁膜３の表面では、下地配線２ａ上に位置する部分と、下地配線２ａ上でない部分との間に段差が構成され、下地配線２ａ上に位置する部分が下地配線２ａ上でない部分に対して凸形状となる。続いて、図２（ｃ）に示されるように、層間絶縁膜３に対してエッチング等を行い、下地配線２ａを露出させるヴィアホール４を形成する。

次に、図２（ｄ）に示されるように、ＣＶＤ法やスパッタリング等によりヴィアホール４の壁面および層間絶縁膜３上に終点検出材５を配置する。続いて、図２（ｅ）に示されるように、ＣＶＤ法やスパッタリング等により、ヴィアホール４内および層間絶縁膜３上に導電部材６を配置する。

その後、図２（ｆ）に示されるように、ＣＭＰ法により、層間絶縁膜３上に堆積された終点検出材５および導電部材６を除去しつつ、層間絶縁膜３を平坦化する平坦化工程を行う。具体的には、平坦化工程は、研磨面に光を照射すると共に研磨面からの反射光を検出し、検出した反射光の反射強度が減少して増加した後まで行う。

図３は、平坦化工程の時間（研磨時間）と反射強度との関係を示す図である。図３に示されるように、平坦化工程が進むと、研磨面が導電部材６、終点検出材５上に導電部材６が部分的に残存している状態、終点検出材５、層間絶縁膜３上に終点検出材５が部分的に残存している状態、層間絶縁膜３の順に変化する。そして、反射強度が導電部材６、層間絶縁膜３、終点検出材５の順に低くなるため、平坦化工程が進むと、反射強度は減少した後増加することになる。すなわち、研磨面が終点検出材５であるときに反射強度が最も小さくなり、その後に、研磨面が層間絶縁膜３上に終点検出材５が部分的に残存している状態になったときに反射強度が増加することになる。つまり、反射強度が減少して増加した後に平坦化工程を終了することにより、層間絶縁膜３上に導電部材６が残存することを抑制することができる。

なお、より好ましくは、反射強度が減少して増加した後、ほぼ一定となった際に平坦化工程を終了するのがよい。これにより、終点検出材５も層間絶縁膜３上から除去された状態の半導体装置を製造することができ、図２（ｆ）はこの状態のものを示している。

以上説明したように、本実施形態の半導体装置では、半導体基板１上に層間絶縁膜３、終点検出材５、導電部材６が順に積層されており、反射率が導電部材６、層間絶縁膜３、終点検出材５の順に低くなっている。そして、平坦化工程では、研磨面が導電部材６、終点検出材５上に導電部材６が部分的に残存している状態、終点検出材５、層間絶縁膜３上に終点検出材５が部分的に残存している状態、層間絶縁膜３の順に変化するため、研磨面からの反射光の反射強度が減少して増加することになる。このため、反射光の反射強度が減少して増加した後に平坦化工程を終了すれば、層間絶縁膜３上に導電部材６が残存することを抑制することができる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置の製造方法は、第１実施形態に対して、終点検出材５として絶縁材料を用いたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４は、本実施形態における半導体装置の製造工程を示す断面図である。

まず、本実施形態では、図４（ａ）および（ｂ）に示されるように、上記図２（ａ）および（ｂ）と同様の工程を行った後、図４（ｃ）に示されるように、層間絶縁膜３上にＳｉＮ等の絶縁材料を終点検出材５として配置する。その後、図４（ｄ）に示されるように、層間絶縁膜３および終点検出材５にヴィアホール４を形成する。

続いて、図４（ｅ）および（ｆ）に示されるように、上記図２（ｅ）および（ｆ）と同様の工程を行い、ヴィアホール４内および層間絶縁膜３上に導電部材６を配置し、ＣＭＰ法により導電部材６を除去しつつ、層間絶縁膜３を平坦化する。このような半導体装置の製造方法としても、層間絶縁膜３上に終点検出材５が配置されているため、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態の半導体装置の製造方法は、第２実施形態に対して、終点検出材５と層間絶縁膜３との間に層間絶縁膜３より粘性の低い膜を配置したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。図５は、本実施形態における半導体装置の製造工程を示す断面図である。

まず、本実施形態では、図５（ａ）および（ｂ）に示されるように、上記図４（ａ）および（ｂ）と同様の工程を行った後、図５（ｃ）に示されるように、層間絶縁膜３上に、層間絶縁膜３より粘性の低い膜としてＳＯＧ膜７を配置し、層間絶縁膜３の表面の段差を小さくする。具体的には、層間絶縁膜３上に、粘性の低いＳＯＧ膜７を配置することにより、ＳＯＧ膜７を層間絶縁膜３の表面のうち下地配線２ａ上でない部分に流れ込ませ、層間絶縁膜３の表面の段差を小さくする。続いて、図５（ｄ）に示されるように、ＳＯＧ膜７上に再び層間絶縁膜３を配置すると共に、当該層間絶縁膜３上に終点検出材５を配置する。

その後、図５（ｅ）〜（ｇ）に示されるように、上記図４（ｄ）〜（ｆ）と同様の工程を行い、層間絶縁膜３および終点検出材５にヴィアホール４を形成し、ヴィアホール４内および層間絶縁膜３上に導電部材６を配置した後、ＣＭＰ法により導電部材６を除去しつつ、層間絶縁膜３を平坦化する。このような半導体装置の製造方法としても、層間絶縁膜３上に終点検出材５が配置されているため、上記第２実施形態と同様の効果を得ることができる。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態の半導体装置の製造方法は、第２実施形態に対して、下地段差を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。図６は、本実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。

図６に示されるように、本実施形態では、半導体基板１の一面上に下地段差としての第１、第２電極２ｂ、２ｃが備えられてキャパシタが構成されており、当該キャパシタが層間絶縁膜３にて覆われている。そして、第１、第２電極２ｂ、２ｃはそれぞれ層間絶縁膜３に形成されたヴィアホール４内に配置された導電部材６と電気的に接続されている。

次に、このような半導体装置の製造方法について説明する。図７は、図６に示す半導体装置の製造工程を示す断面図である。まず、図７（ａ）に示されるように、半導体基板１の一面上にキャパシタの一方の電極を構成する第１電極２ｂを形成する。そして、図７（ｂ）に示されるように、第１電極２ｂを覆う第１層間絶縁膜３ａを形成し、図７（ｃ）に示されるように、ＣＭＰ法により第１層間絶縁膜３ａの表面を平坦化する。

続いて、図７（ｄ）に示されるように、平坦化した第１層間絶縁膜３ａ上に、キャパシタの他方の電極を構成する第２電極２ｃを形成する。その後、図７（ｅ）に示されるように、第２電極２ｃを覆う第２層間絶縁膜３ｂを形成し、当該第２層間絶縁膜３ｂ上に終点検出材５を配置する。そして、図７（ｆ）に示されるように、第１、２層間絶縁膜３ａ、３ｂおよび終点検出材５に、第１、第２電極２ｂ、２ｃをそれぞれ露出させるヴィアホール４を形成する。

次に、図７（ｇ）および（ｈ）に示されるように、上記図４（ｅ）および（ｆ）と同様の工程を行い、ヴィアホール４内および第２層間絶縁膜３ｂ上に導電部材６を配置すると共に、ＣＭＰ法により導電部材６を除去しつつ、第２層間絶縁膜３ｂを平坦化する。このような半導体装置の製造方法のように、下地段差を第１、第２電極２ｂ、２ｃとしたような場合においても、平坦化工程にて、研磨面に光を照射すると共に研磨面からの反射光を検出し、反射光の反射強度が減少して増加した後に平坦化工程を終了することにより、上記第２実施形態と同様の効果を得ることができる。

（他の実施形態）
上記第１〜第３実施形態では、下地段差が下地配線２ａであるものを例に挙げて説明し、上記第４実施形態では下地段差が第１、第２電極２ｂ、２ｃであるものを例に挙げて説明したが、下地段差はこれに限定されるものではない。図８は、他の実施形態にかかる半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。

図８（ａ）に示される半導体装置は、半導体基板１の一面上に下地配線２ａが備えられていると共に当該下地配線２ａを覆う第１層間絶縁膜３ａが備えられている。そして、第１層間絶縁膜３ａ上に、下地段差としての第１、第２下地電極２ｄ、２ｅおよび第１、第２下地電極２ｄ、２ｅを電気的に接続する抵抗体２ｆが備えられていると共に、これら第１、第２下地電極２ｄ、２ｅおよび抵抗体２ｆを覆う第２層間絶縁膜３ｂが備えられている。第１、第２層間絶縁膜３ａ、３ｂには下地配線２ａを露出させるヴィアホール４が形成されており、第２層間絶縁膜３ｂには第１、第２下地電極２ｄ、２ｅを露出させるヴィアホール４が形成されている。そして、これらヴィアホール４内には下地配線２ａおよび第１、第２下地電極２ｄ、２ｅと電気的に接続される導電部材６が配置されている。

また、図８（ｂ）に示される半導体装置は、半導体基板１の一面上に下地配線２ａが備えられていると共に下地配線２ａを覆う第１層間絶縁膜３ａが備えられている。そして、第１層間絶縁膜３ａ上に下地段差としての抵抗体２ｆが備えられていると共に抵抗体２ｆを覆う第２層間絶縁膜３ｂが備えられている。第１、第２層間絶縁膜３ａ、３ｂには、下地配線２ａを露出させるヴィアホール４が形成されており、第２層間絶縁膜３ｂには、抵抗体２ｆを露出させるヴィアホール４が形成されている。そして、これらヴィアホール４内に下地配線２ａおよび抵抗体２ｆと電気的に接続される導電部材６が配置されている。

これらの半導体装置のように、下地段差として第１、第２下地電極２ｄ、２ｅや抵抗体２ｆを備えるような場合においても、本発明の製造方法を適用することができる。すなわち、これらのような半導体装置の製造方法も、上記各実施形態と同様に、第２層間絶縁膜３ｂ上に導電部材６を配置した後に平坦化工程を行うことになる。このため、第２層間絶縁膜３ｂ上に終点検出材５を配置した後に導電部材６を配置し、平坦化工程を反射強度が減少して増加した後に終了すすることにより、第２層間絶縁膜３ｂ上に導電部材６が残存することが抑制される。なお、図８は、上記第２〜第４実施形態と同様に、終点検出材５として絶縁材料を用いたときの図であり、ヴィアホール４の壁面に終点検出材５が配置されていない構成となっている。

また、上記第３、第４実施形態では、終点検出材５として絶縁材料であるものを用いた例に挙げて説明したが、終点検出材５として導電材料であるものを用いることもできる。例えば、上記第３実施形態では、図５（ｄ）の工程にて終点検出材５を配置せず、図５（ｅ）の工程の後、ヴィアホール４の壁面および層間絶縁膜３上に終点検出材５を配置することができる。また、上記第４実施形態では、図７（ｅ）の工程にて終点検出材５を配置せず、図７（ｆ）の工程の後、ヴィアホール４の壁面および層間絶縁膜３上に終点検出材５を配置することができる。

１ 半導体基板
２ａ 下地配線
３ 層間絶縁膜
４ ヴィアホール
５ 終点検出材
６ 導電部材

Claims (4)

1. 基板（１）上に下地段差（２ａ〜２ｆ）を備えると共に当該下地段差（２ａ〜２ｆ）を覆う層間絶縁膜（３）を備え、前記層間絶縁膜（３）に前記下地段差（２ａ〜２ｆ）を露出させるヴィアホール（４）が形成されており、当該ヴィアホール（４）に前記下地段差（２ａ〜２ｆ）と電気的に接続される導電部材（６）が埋め込まれた半導体装置の製造方法において、
   前記基板（１）上に前記下地段差（２ａ〜２ｆ）を形成する工程と、
   前記基板（１）上に前記下地段差（２ａ〜２ｆ）を覆う前記層間絶縁膜（３）を形成する工程と、
   前記層間絶縁膜（３）上に終点検出材（５）を配置する工程と、
   前記層間絶縁膜（３）に前記下地段差（２ａ〜２ｆ）を露出させる前記ヴィアホール（４）を形成する工程と、
   前記ヴィアホール（４）内および前記層間絶縁膜（３）上に前記導電部材（６）を配置する工程と、
   化学機械研磨法により、前記層間絶縁膜（３）上の前記導電部材（６）を除去しつつ、前記層間絶縁膜（３）を平坦化する工程と、を含み、
   前記終点検出材（５）を配置する工程では、前記終点検出材（５）として前記層間絶縁膜（３）より反射率が低いものを用い、
   前記導電部材（６）を配置する工程では、前記導電部材（６）として前記層間絶縁膜（３）より反射率が高いものを用い、
   前記平坦化する工程では、研磨面に光を照射すると共に前記研磨面からの反射光を検出しながら行い、検出した反射光の反射強度が減少して増加した後に化学機械研磨法を終了することを特徴とする半導体装置の製造方法。
2. 前記終点検出材（５）として導電材料を用い、
   前記終点検出材（５）を配置する工程は、前記ヴィアホール（４）を形成する工程の後に行い、前記ヴィアホール（４）および前記層間絶縁膜（３）上に前記終点検出材（５）を配置することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記終点検出材（５）として絶縁材料を用い、
   前記終点検出材（５）を配置する工程は、前記ヴィアホール（４）を形成する工程の前に行い、
   前記ヴィアホール（４）を形成する工程では、前記層間絶縁膜（３）および前記終点検出材（５）に前記下地段差（２ａ〜２ｆ）を露出させる前記ヴィアホール（４）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記層間絶縁膜（３）を形成する工程の後、前記層間絶縁膜（３）上に前記層間絶縁膜（３）より粘性の低い膜（７）を配置することを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
   

Images