JP2011233913A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011233913A JP2011233913A JP2011148532A JP2011148532A JP2011233913A JP 2011233913 A JP2011233913 A JP 2011233913A JP 2011148532 A JP2011148532 A JP 2011148532A JP 2011148532 A JP2011148532 A JP 2011148532A JP 2011233913 A JP2011233913 A JP 2011233913A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- control gate
- charge storage
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】電磁波又は光が照射されても広義のリーク電流が増大せず、書き込み状態及び消去状態の安定した判別を可能とする。
【解決手段】電磁波シールド性能及び遮光性能を持つ層３０及び３１のどちらにも半導体層６０の領域面積よりも大きい領域面積を持たせ、且つこの層３０及び３１を、半導体層６０の上下を挟み込むように設けることで、電磁波及び光が半導体層６０に侵入することを防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。
【選択図】図３
【解決手段】電磁波シールド性能及び遮光性能を持つ層３０及び３１のどちらにも半導体層６０の領域面積よりも大きい領域面積を持たせ、且つこの層３０及び３１を、半導体層６０の上下を挟み込むように設けることで、電磁波及び光が半導体層６０に侵入することを防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。
【選択図】図３
Description
本発明は、半導体を用いた不揮発性記憶装置及びその製造方法に関し、特に電荷蓄積層を有する構造を持つ不揮発性記憶装置及びその製造方法に関する。
近年の技術の発展に伴い、半導体不揮発性記憶装置の開発が盛んに行なわれており、特にフローティングゲート構造のフラッシュメモリを中心に、様々な構造、構成のものが研究開発されている。
製造コスト低減の観点からは、ガラス又はプラスチック等からなる絶縁性基板上に形成された薄膜トランジスタを基本としフローティングゲート構造を持つ不揮発性メモリが提案されている（特許文献１）。特許文献１に記載された不揮発性メモリの構成は、絶縁性基板上に下地絶縁層を形成し、その上に半導体層、絶縁層、フローティングゲート（電荷蓄積層）、絶縁層、コントロールゲートを順に積層した構成である。
この不揮発性メモリは、次のように動作する。コントロールゲートと半導体層中のチャネル形成領域の間に、電荷を保持する機能を持つ電荷蓄積層があるので、コントロールゲート及び半導体層に適当な電圧を印加すると、半導体層から電荷蓄積層へキャリアが注入されるか、又は電荷蓄積層から半導体層へキャリアが放出される。電荷蓄積層中に電荷が蓄積されると、トランジスタのしきい値電圧が変化し、これによりデータの記憶が可能となる。たとえば、電荷蓄積層中に電荷を蓄積することでデータの消去が行われ、電荷蓄積層中に蓄積した電荷を放出することでデータの書き込みが行われる。
しかしながら、この特許文献１に開示された半導体装置には問題が生じる場合がある。
第１の問題点は、半導体層と電荷蓄積層間の絶縁膜の特性によっては、コントロールゲート及び半導体層に電圧を印加し電荷蓄積層にキャリアを注入すると、注入の際にキャリアが絶縁膜中に捕獲されるか、又は注入の影響で絶縁膜の膜質が変化することにより、トランジスタの閾値電圧が変化するということである。これによって消去状態と書き込み状態の閾値電圧が変化し、読み取りマージンが低下し書き込み／消去状態の判別を行ないにくくなる。
第２の問題点は、電磁波又は光が照射されると広義のリーク電流が増大し、やはり書き込み状態及び消去状態の判別が行ないにくくなることである。
本発明の目的は、上記課題を解消できる半導体不揮発性記憶装置及びその製造方法を提供することにある。つまり、コントロールゲート、半導体層間の絶縁膜中にキャリアが捕獲されるか、又は絶縁膜質が変化した場合にも読み出し時のトランジスタのしきい値電圧の変化が小さく、かつ、電磁波又は光が照射されても広義のリーク電流が増大せず、書き込み状態及び消去状態の安定した判別を可能とする半導体不揮発性記憶装置及びその製造方法を提供することを目的とする。
本願第１発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。
本願第２発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。
本願第３発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。
本願第４発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層とを有することを特徴とする。
前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることが好ましい。
本願第５発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。
本願第６発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。
本願第７発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。
本願第８発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。
本願第９発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。
本願第１０発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。
本願第１１発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。
本願第１２発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。
本願第１３発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成されたコントロールゲートと、前記コントロールゲート上に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたチャネル領域と、前記半導体層の上方に形成された読み出し専用ゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする。
本願第１４発明に係る半導体不揮発性記憶装置は、絶縁性基板上に形成された読み出し専用ゲートと、前記読み出し専用ゲートの上方に形成されたチャネル領域と、前記半導体層の上方に形成された電荷蓄積層と、前記電荷蓄積層の上方に形成されたコントロールゲートと、前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする。
前記絶縁性基板はガラス又はプラスチックであってもよい。
本願第１５発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。
本願第１６発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。
本願第１７発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上にコントロールゲートを形成する工程と、前記コントロールゲート上に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にチャネル領域を形成する工程と、前記半導体層の上方に読み出し専用ゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。
本願第１８発明に係る半導体不揮発性記憶装置の製造方法は、絶縁性基板上に読み出し専用ゲートを形成する工程と、前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、前記半導体層の上方に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程とを有することを特徴とする。
本願第１５発明乃至１８発明に係る半導体不揮発性記憶装置の製造方法において、前記前記絶縁性基板はガラス又はプラスチックであってもよい。また、前記電磁波シールド性能及び遮光性能を持つ層、前記コントロールゲート、前記電荷蓄積層及び前記読み出し専用ゲートについて、フォトリソグラフィ及びエッチングによりパターン形成をしてもよい。更に、前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を加えることも好ましい。これによりシリコン層のキャリア移動度を大きくでき、またシリコンのトラップ準位の低減によりサブスレショルドスイング値を低減してトランジスタの高性能化が可能となるからである。更にまた、前記工程の全てを６００℃以下で行なうことが好ましい。これにより低価格であるガラス基板、プラスティック基板を用いることができるようになるからである。
本願発明においては、前述の第１の問題点を解決するために、書き込み及び消去を行なうためのコントロールゲートと読み出しを行なうゲートを独立とし、半導体層を挟んで両者が反対側になるように配置している。これにより、電荷蓄積層と半導体層との間の絶縁膜と、読み出し専用ゲートと半導体層との間の絶縁膜が異なる位置に配置されていることになるため、半導体層から電荷蓄積層にキャリアが注入される際にその一部が絶縁膜中に捕獲されるか又は絶縁膜質が変化しても、読み出し専用ゲートに対するしきい値電圧の変化が抑制され、読み取りマージンの低下が抑えられる。従って、デバイス信頼性が向上し、書き込み及び消去の繰り返し可能回数を大幅に増加させることが可能となる。
本発明は、第２の問題点を解決するために、電磁波シールド性能及び遮光性能を持つ層を配置するか、又は半導体層の領域面積よりも大きい領域面積をもつ電荷蓄積層、コントロールゲート及び読み出し専用ゲートで半導体層の上部又は下部の全面を覆っている。これにより、電磁波及び光が半導体活性層に進入することが防止され、電磁波及び光が照射されてもリーク電流は増大しない。
書き込み及び消去を行なうためのコントロールゲート及び読み取りを行なうゲートを独立とし、半導体層を挟んで両者が反対側になるように配置する構成とすることで、半導体層から電荷蓄積層にキャリアが注入される際にその一部が絶縁膜中に捕獲されるか又はキャリア注入により絶縁膜質が変化しても、読み取り専用ゲートに対するしきい値電圧の変化が抑制され読み取りマージンの低下が抑えられる。更に、電磁波シールド性能及び遮光性能を持つ層を配置するか、又は半導体層の領域面積よりも広い領域面積をもつ電荷蓄積層、コントロールゲート及び読み取り専用ゲートで半導体層の領域の上部又は下部の全面を覆うことで、電磁波及び光が半導体活性層に進入することが防がれ、電磁波又は光が照射されてもリーク電流は増大しない。これにより、書き込み状態及び消去状態の安定した判別が可能となる。
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。 図１は、本願第１発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。ガラス又はプラスチックからなる絶縁性基板１０の上に下地絶縁層２０が形成されている。この下地絶縁層２０の上に電磁波シールド性能及び遮光性能を持つ層３０が形成されている。電磁波シールド性能及び遮光性能を持つ層３０の上にコントロールゲート４０が設けられ、コントロールゲート４０の上には電荷蓄積層５０が設けられ、電荷蓄積層５０の上にはチャネル領域６１が形成されている。この上には更に電磁波シールド性能及び遮光性能を持つ層３１が形成されている。これらの各層は絶縁層２０１１乃至２０１４によって隔てられている。上記チャネル領域６１に隣接してソース領域６２、ドレイン領域６３が形成されている。半導体層６０は、チャネル領域６１、ソース領域６２及びドレイン領域６３を含む。
次に、本実施形態に係る半導体不揮発性記憶装置の動作について説明する。半導体層６０中のソース領域６２及びドレイン領域６３並びにコントロールゲート４０に適当な電圧を印加することにより、ファウラー・ノルドハイム型トンネル電流が生じ、トンネル絶縁膜２０１３を通して半導体層６０中のチャネル領域６１から電荷蓄積層５０へ電子が注入されるか、又は電荷蓄積層５０から半導体層６０中のチャネル領域６１へ電子が放出される。電荷蓄積層５０中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの閾値電圧が変化してデータの記憶が可能となる。例えば、電荷蓄積層５０中に電荷を蓄積することでデータの消去を行い、また、電荷蓄積層５０に蓄積した電荷を放出することでデータの書き込みをすることができる。データの読み出しは、コントロールゲート４０に例えば消去状態の閾値電圧と書き込み状態の閾値電圧の中間の電圧を印加してビット線（図示せず）に電流が流れるかどうかを測定することにより行う。
電磁波シールド性能及び遮光性能を持つ層３０及び３１のいずれにも半導体層６０の領域面積よりも大きい領域面積を持たせ、且つこの層３０及び３１を、半導体層６０の上下を挟み込むように設けることで、電磁波及び光が半導体層６０に侵入することをより効果的に防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。電磁波シールド性能及び遮光性能を持つ層としては、金属的性質を持った層であることが必要である。
図２は、本願第２発明の実施形態に係る半導体不揮発性記憶装置の構成を示す図である。本実施形態は、本願第１発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０の配置が半導体層６０の上になっている点だけが異なっており、動作は本願第１発明の実施形態に係る半導体不揮発性記憶装置と同様である。
図３は、本願第３発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。ガラス又はプラスチックからなる絶縁性基板１０の上に下地絶縁層２０が形成されている。この下地絶縁層２０の上に電磁波シールド性能及び遮光性能を持つ層３０が形成されている。電磁波シールド性能及び遮光性能を持つ層３０の上にコントロールゲート４０が設けられ、コントロールゲート４０の上には電荷蓄積層５０が設けられ、電荷蓄積層５０の上にはチャネル領域６１を有する半導体層６０が形成されている。チャネル領域６１の上には読み出し専用ゲート７０が設けられている。この上には更に電磁波シールド性能及び遮光性能を持つ層３１が形成されている。これらの各層は絶縁層２０３１乃至２０３５によって隔てられている。上記チャネル領域６１に隣接してソース領域６２及びドレイン領域６３が形成されている。本実施形態は本願第１発明の実施形態の半導体層のチャネル領域６１の上に読み出し専用ゲート７０を設けた点が異なる。
次に、本願第３発明の実施形態に係る半導体不揮発性記憶装置の動作について説明する。半導体層中のソース領域６２及びドレイン領域６３並びにコントロールゲート４０に適当な電圧を印加することにより、ファウラー・ノルドハイム型トンネル電流が生じ、トンネル絶縁膜２０３３を通して半導体層６０中のチャネル領域６１から電荷蓄積層５０で電子が注入されるか、又は電荷蓄積層５０から半導体層６０中のチャネル領域６１へ電子が放出される。電荷蓄積層５０中に電荷が蓄積されると、この蓄積電荷による電界が発生するため、トランジスタの閾値電圧が変化してデータの記憶が可能となる。例えば、電荷蓄積層５０中に電荷を蓄積することでデータの消去を行い、また、電荷蓄積層５０に蓄積した電荷を放出することでデータの書き込みをすることができる。データの読み出しは、読み出し専用ゲート７０に例えば消去状態の閾値電圧と書き込み状態の閾値電圧の中間の電圧を印加してビット線（図示せず）に電流が流れるかどうかを測定することにより行う。
本願第１発明の前記実施形態の構成とは異なり本願第３発明の実施形態の構成においては、書き込み又は消去を行うゲートはコントロールゲート４０であり、読み出しを行うゲートは読み出し専用ゲート７０であるため、書き込み又は消去を行うゲートと読み出しを行うゲートが別々である。このため、電荷蓄積層５０と半導体層６０間に形成されていてキャリアが注入される絶縁層は絶縁層２０３３であるのに対し、読み出し専用ゲート７０と半導体層６０間に形成されている絶縁層は絶縁層２０３４というように異なっている。したがって、半導体層６０から電荷蓄積層５０にキャリアが注入される際にその一部が絶縁膜２０３３中に捕獲されるかキャリア注入により絶縁膜質が変化しても、読み出し専用ゲート７０に対する閾値電圧の変化は、コントロールゲート４０に対する閾値電圧の変化に比べて小さい。従って、読み取りマージンの低下を抑制する効果がもたらされる。
また、本願第３発明の実施形態の構成においては、制御ゲートが２つあることに関連して次の２つの効果が得られる。１つの目の効果は、書き込み又は消去をコントロールゲート４０で行なう際に、書き込み、あるいは消去時に、読み出し専用ゲート７０に適切な電圧を印加することができることである。上記電圧は、書き込み、あるいは消去を加速するために用いることもできるし、書き込み又は消去に必要なコントロールゲート電圧が変化する場合に、それを補償するためにバイアス源として用いることもできる。また素子内部の電界を緩和するために用いることができる。２つ目の効果は、読み取り専用ゲート７０に他の機能も持たせることができることに付随した効果である。例えば、読み出し専用ゲート７０に消去の機能も分担させ、書き込みをコントロールゲート４０に行わせ、消去を読み出し専用ゲート７０に行わせることで、書き込みと消去を別のゲートで行なわせることができる。これにより、書き込みと消去の過程が独立に行なえるため書き込みと消去に必要な時間を短縮することができる。
更に、本願第１発明の前記実施形態と同様に本願第３発明の実施形態においても、電磁波シールド性能及び遮光性能を持つ層３０及び３１のどちらにも半導体層６０の領域面積よりも大きい領域面積を持たせ、且つこの層３０及び３１を、半導体層６０の上下を挟み込むように設けることで、電磁波及び光が半導体層６０に侵入することをより効果的に防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。電磁波シールド性能及び遮光性能を持つ層としては、金属的性質を持った層であることが必要である。
なお、本願第１発明の実施形態においては、コントロールゲート４０が書き込みと読み出しの両方を行うため、半導体層６０から電荷蓄積層５０にキャリアが注入される際にその一部が絶縁膜２０１３中に捕獲されるかキャリア注入により絶縁膜質が変化した場合に、読み出し専用ゲート７０を設けている第３の実施形態よりも読み出しを行うゲートに対する閾値電圧の変化が大きくなり、読み取りマージンが低下する虞がある。しかし、例えば、一度の書き込み又は消去のみを行い、後は読み出しだけを行う場合等は、読み出し専用ゲートを設けず、コントロールゲートのみを設けても不都合はなく、本願第１発明の前記実施形態を用いても不都合はない。
図４は、本願第４発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本願第３発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０が半導体層６０の上に位置し、読み出し専用ゲート７０が半導体層６０の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第３発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
次に、コントロールゲート４０、電荷蓄積層５０又はデータ読み出し専用ゲート７０をソース領域６２、チャネル領域６１及びドレイン領域６３を含む半導体層６０の領域より大きく形成した実施形態について説明する。
図５は、本願第５発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。半導体層６０の領域の面積よりも領域の面積が大きくなるように形成したコントロールゲート４０を、半導体層６０の領域の下部に配置した場合の模式図である。ガラス又はプラスチックからなる絶縁性基板１０の上に下地絶縁層２０が形成されている。この下地絶縁層２０の上にコントロールゲート４０が設けられ、コントロールゲート４０の上には電荷蓄積層５０が設けられ、電荷蓄積層５０の上にはチャネル領域６１を有する半導体層６０が形成されている。これらの各層は絶縁層２０５１及び２０５２によって隔てられている。上記チャネル領域６１に隣接してソース領域６２及びドレイン領域６３が形成されている。本実施形態に係る半導体不揮発性記憶装置の動作は本願第１発明の実施形態と同様である。コントロールゲート４０が半導体層６０の領域の下部全面を覆っているため、下部から半導体層６０の領域に電磁波及び光が入射することを防ぐことができる。コントロールゲート４０として用いる材料としては、金属的性質を持っていることが必要である。
図６は、本願第６発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第５発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０の配置が半導体層６０の上になっている点だけが異なっており、動作及び効果は本願第５発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
図７は、本願第７発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第５発明の前記実施形態の半導体層のチャネル領域６１の上に読み出し専用ゲート７０を設けた点が異なる。すなわち、本願第５発明の前記実施形態の構成とは異なり本実施形態の構成においては、書き込み又は消去を行うゲートはコントロールゲート４０であり、読み出しを行うゲートは読み出し専用ゲート７０であるため、書き込み又は消去を行うゲートと読み出しを行うゲートが別々である。このことによる効果は、本願第３発明の前記実施形態のところで述べた効果と同様である。また、コントロールゲート４０が半導体層６０の領域の上部全面を覆っていることによる効果は本願第５発明の前記実施形態と同様である。更に、本実施形態に係る半導体不揮発性記憶装置の動作は、本願第３発明の前記実施形態と同様である。
図８は、本願第８発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第７発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０が半導体層６０の上に位置し、読み出し専用ゲート７０が半導体層６０の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第７発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
図９は、本願第９発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第５発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０だけでなく、電荷蓄積層５０も、半導体層６０の領域の下部全面を覆っている点が本願第５発明の前記実施形態に係る半導体不揮発性記憶装置と異なる。このため、本実施形態では本願第５発明の前記実施形態に係る半導体不揮発性記憶装置よりも効果的に下部から半導体層６０の領域に電磁波及び光が入射することを防ぐことができる。
図１０は、本願第１０発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第９発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０の配置が半導体層６０の上になっている点だけが異なっており、動作及び効果は本願第９発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
図１１は、本願第１１発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第７発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０だけでなく、電荷蓄積層５０も、半導体層６０の領域の下部全面を覆っている点が本願第７発明の前記実施形態に係る半導体不揮発性記憶装置と異なる。このため、本実施形態では本願第７発明の前記実施形態に係る半導体不揮発性記憶装置よりも効果的に下部から半導体層６０の領域に電磁波及び光が入射することを防ぐことができる。
図１２は、本願第１２発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第１１発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０が半導体層６０の上に位置し、読み出し専用ゲート７０が半導体層６０の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第１１発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
図１３は、本願第１３発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第７発明の前記実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０の大きさが半導体層６０の領域よりも小さい代わりに、読み出しゲート７０の大きさを半導体層６０の領域よりも大きくし、読み出しゲート７０で半導体層６０の領域の上部を全て覆っている構成としている。本実施形態の動作は、本願第７発明の前記実施形態の動作と同様である。本実施形態の効果は、読み出し専用ゲート７０が半導体層６０の領域の上部全面を覆っているため、上部から半導体層領域６０に電磁波及び光が入射することを防ぐことができる。読み出し専用ゲート７０として用いる材料としては、金属的性質を持っていることが必要である。
図１４は、本願第１４発明の実施形態に係る半導体不揮発性記憶装置を示す断面図である。本実施形態は、本願第１３発明の実施形態に係る半導体不揮発性記憶装置の構成と比べて、コントロールゲート４０及び電荷蓄積層５０が半導体層６０の上に位置し、読み出し専用ゲート７０が半導体層６０の下に位置する点だけが異なっており、半導体不揮発性記憶装置としての動作及び効果は本願第１３発明の前記実施形態に係る半導体不揮発性記憶装置と同様である。
なお、絶縁性基板上に形成されるトランジスタにおいては、記憶装置として用いず周辺回路のトランジスタとして用いる場合でも、基板と半導体層の間に電磁波シールド層又は遮光層を設けることが必要となることがある。この場合に、本実施形態におけるコントロールゲート及び電荷蓄積層を電磁波シールド及び遮光の役割のみを担う層として機能させて用いることもできる。
また、本発明の半導体層において、ドレイン端電界を緩和するために、ソース領域６２及びドレイン領域６３とチャネル領域６１の間にＬＤＤ (Lightly-Doped Drain)領域を設けることがより望ましい。これにより、書き込み及び消去の際にソース端、ドレイン端に発生する電界が小さくなり、信頼性が向上し、多数回の書き込み及び消去による読み取りマージンの劣化が抑制できる。
更に、本発明によって得られた半導体不揮発性記憶装置は安価なガラス基板及びプラスチック基板等の絶縁性基板を用いるため、シリコン基板を用いた場合に比べて低コストで製造可能であり、従来の電荷蓄積層を持った不揮発性メモリ、例えばフラッシュメモリの低コスト化に有効である。
更にまた、人及び物にタグを取り付け通信の中継をするアンテナを介して電波で非接触に人及び物の個々の情報を識別するＲＦ−ＩＤ（Radio Frequency IDentification）システムにおいて使用する絶縁性基板上の不揮発性メモリを安価に製造することにも役立つ。なぜなら、本発明によって実現した半導体不揮発性記憶装置は電磁波シールド機能を持っているため、隣接した場所に電磁波を受信するアンテナ、微弱信号を増幅する増幅器及び信号の復調器等を配置することが可能となり、アナログ信号処理回路及びロジック回路等のデジタル信号処理回路を含む機能デバイスを同一基板上に形成することが可能となるからである。
また、コントロールゲート４０、電荷蓄積層５０及び読み取り専用ゲート７０に用いる材料として金属的性質を持っているものを用いれば配線を兼ねることができ、製造工程の簡略化という効果も得られる。
次に、図３を参照して本願第３発明の前記実施形態に係る半導体不揮発性記憶装置の製造方法を説明する。
ガラス基板又はプラスチック基板等の絶縁性基板１０の上に、スパッタリング法又はＣＶＤ法により酸化シリコン又は窒化シリコンを堆積させて下地絶縁膜２０を形成する。厚さは３００ｎｍ程度である。このようにして形成した下地絶縁膜２０の上に、スパッタリング法によりタングステンシリサイド、アモルファスシリコン、クロム等を堆積させるか、又はＣＶＤ法によりアモルファスシリコン等を堆積させて電磁波シールド性能及び遮光性能を持つ層３０を形成する。アモルファスシリコンを堆積させた場合は、堆積時に不純物を導入するか、又は後の工程で不純物を注入し、エキシマレーザーアニール（ＥＬＡ）法又は瞬間熱アニール（ＲＴＡ）法によるアニール処理により注入イオンを活性化して抵抗値を下げることが望ましい。膜厚は３００ｎｍ以上が望ましい。
このようにして形成した電磁波シールド性能及び遮光性能を持つ層３０の上に、絶縁膜２１を形成するが、形成方法は前述した下地絶縁膜２０の場合と同様である。膜厚は５０ｎｍ以上とすることが望ましい。このようにして形成した絶縁膜２１の上に、スパッタリング法又はＣＶＤ法によりポリシリコン、タングステンシリサイド又はクロム等を堆積させることによりコントロールゲート４０を形成する。膜厚は１００ｎｍ以上とすることが望ましい。
このようにして形成したコントロールゲート４０の上に絶縁層２２を形成するが、形成方法は前述した下地絶縁膜２０の場合と同様である。膜厚は１０ｎｍ以上２００ｎｍ以下程度とすることが望ましい。また、ＣＶＤ法によりＯＮＯ膜（ＨＴＯ／ＳｉＮ／ＨＴＯ）すなわち酸化膜／窒化膜／酸化膜の積層絶縁膜としてもよい。このようにして形成した絶縁層２２の上に電荷蓄積層５０を形成するが、形成方法は前述したコントロールゲート４０の場合と同様である。膜厚は１００ｎｍ以上とすることが望ましい。
このようにして形成した電荷蓄積層５０の上に絶縁層２３を形成するが、形成方法は前述した下地絶縁膜２０の場合と同様である。膜厚は８ｎｍ以上４０ｎｍ以下程度とすることが望ましい。このようにして形成した絶縁層２３の上に半導体層６０を形成する。半導体層６０はスパッタリング法又はＣＶＤ法によりシリコン層を堆積させた後に、エッチング工程を経て形成される。その後、ソース領域及びドレイン領域にイオン注入又はイオンドーピング工程により不純物を高濃度で注入する。なお、本工程において、チャネルドープ工程を含むことが望ましい。つまり、チャネル領域にはシリコン層を堆積する際に不純物を導入するか、シリコン層を堆積した後にイオン注入又はイオンドーピング工程により低濃度の不純物を注入して所望のしきい値を得ることが望ましい。また、チャネルドープ工程の後にエキシマレーザーアニール（ＥＬＡ）法又は固相成長法によりシリコン層を結晶化することが望ましい。これによりシリコン層６０のキャリア移動度を大きくでき、またシリコンのトラップ準位の低減によりサブスレショルドスイング値を低減してトランジスタの高性能化が可能となる。なお、半導体層６０の厚さは、１０ｎｍ以上２００ｎｍ以下が望ましい。
このようにして形成した半導体層６０の上に絶縁層２４を形成するが、形成方法は前述した下地絶縁膜２０の場合と同様である。膜厚は８ｎｍ以上４０ｎｍ以下程度とすることが望ましい。このようにして形成した絶縁層２４の上にスパッタリング法又はＣＶＤ法によりポリシリコン、タングステンシリサイド又はクロム等を堆積させることにより読み出し専用ゲート７０を形成する。膜厚は１００ｎｍ以上とすることが望ましい。
このようにして形成した読み出し専用ゲート７０の上に絶縁層２５を形成するが、形成方法は前述した下地絶縁膜２０の場合と同様である。膜厚は８ｎｍ以上４０ｎｍ以下程度とすることが望ましい。このようにして形成した絶縁層２５の上に、電磁波シールド性能及び遮光性能を持つ層３１を形成するが、形成方法は前述した層３０と同様である。膜厚は３００ｎｍ以上が望ましい。
なお、必要に応じて、コントロールゲート４０、読み取り専用ゲート７０並びに電磁波シールド性能及び遮光性能を持つ層３０及び３１について、フォトリソグラフィ及びエッチングによりパターン形成をして、配線として用いてもよい。
また、上記の本発明の製造方法は、すべての工程を６００℃以下で行なうことが望ましい。これにより低価格であるガラス基板、プラスティック基板を用いることができるようになるからである。
なお、本願第３発明以外についての前記実施形態は、本願第３発明の前記実施形態と比べて、形成する層が少ないか又は形成する層の順序が異なるのみであるので、本願第３発明以外についての前記実施形態の製造方法は、上述した本願第３発明の前記実施形態に係る半導体不揮発性記憶装置の製造方法と比べて、各層を形成する工程の順序が違うか、又はいくつかの工程が省かれているかのいずれかの違いがあるだけである。
また、以下に本発明の各実施態様の例を示す。
［実施態様１]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様２]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様３]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様４]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様５]
前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする実施態様１乃至４のいずれか１項に記載の半導体不揮発性記憶装置。
［実施態様６]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様７]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様８]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様９]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１０]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１１]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１２]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１３]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１４]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１５]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１６]
前記絶縁性基板はガラス又はプラスチックであることを特徴とする実施態様１乃至１５のいずれか１項に記載の半導体不揮発性記憶装置。
［実施態様１７]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様１８]
絶縁性基板上にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様１９]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記半導体層の上方に読み出し専用ゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様２０]
絶縁性基板上に読み出し専用ゲートを形成する工程と、
前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様２１]
前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２２]
前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２３]
前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２４]
前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２５]
前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１９又は２０に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２６]
前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２７]
前記工程の全てを６００℃以下で行うことを特徴とする実施態様１７乃至２１のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様１]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様２]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様３]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様４]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
［実施態様５]
前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする実施態様１乃至４のいずれか１項に記載の半導体不揮発性記憶装置。
［実施態様６]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様７]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様８]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様９]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１０]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１１]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１２]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１３]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１４]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１５]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
［実施態様１６]
前記絶縁性基板はガラス又はプラスチックであることを特徴とする実施態様１乃至１５のいずれか１項に記載の半導体不揮発性記憶装置。
［実施態様１７]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様１８]
絶縁性基板上にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様１９]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記半導体層の上方に読み出し専用ゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様２０]
絶縁性基板上に読み出し専用ゲートを形成する工程と、
前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
［実施態様２１]
前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２２]
前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２３]
前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２４]
前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２５]
前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様１９又は２０に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２６]
前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする実施態様１７乃至２０のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
［実施態様２７]
前記工程の全てを６００℃以下で行うことを特徴とする実施態様１７乃至２１のいずれか１項に記載の半導体不揮発性記憶装置の製造方法。
１０：絶縁性基板
２０：下地絶縁層
３０、３１：電磁波シールド性能及び遮光性能を持つ層
４０：コントロールゲート
５０：電荷蓄積層
６０：半導体層
６１：半導体層中のチャネル領域
６２：半導体層中のソース領域
６３：半導体層中のドレイン領域
７０：読み出し専用ゲート
２０：下地絶縁層
３０、３１：電磁波シールド性能及び遮光性能を持つ層
４０：コントロールゲート
５０：電荷蓄積層
６０：半導体層
６１：半導体層中のチャネル領域
６２：半導体層中のソース領域
６３：半導体層中のドレイン領域
７０：読み出し専用ゲート
Claims (11)
- 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。 - 前記絶縁性基板はガラス又はプラスチックであることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011148532A JP2011233913A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011148532A JP2011233913A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028641A Division JP2005223102A (ja) | 2004-02-04 | 2004-02-04 | 不揮発性記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011233913A true JP2011233913A (ja) | 2011-11-17 |
Family
ID=45322855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011148532A Pending JP2011233913A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011233913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163077A (ja) * | 2016-03-11 | 2017-09-14 | 国立大学法人九州工業大学 | 半導体集積回路装置及びその製造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157563A (en) * | 1981-03-24 | 1982-09-29 | Toshiba Corp | Semiconductor device |
| JPH0362575A (ja) * | 1989-07-29 | 1991-03-18 | Sony Corp | 不揮発性メモリ |
| JPH0567757A (ja) * | 1991-09-06 | 1993-03-19 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0582787A (ja) * | 1991-09-19 | 1993-04-02 | Sony Corp | 薄膜トランジスタ型不揮発性半導体メモリ装置 |
| JPH05343646A (ja) * | 1990-09-14 | 1993-12-24 | Natl Semiconductor Corp <Ns> | 冗長回路用非消去可能ｅｐｒｏｍセル |
| JPH0669464A (ja) * | 1992-08-18 | 1994-03-11 | Rohm Co Ltd | 光記憶装置およびその製法 |
| JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0997851A (ja) * | 1995-07-27 | 1997-04-08 | Sony Corp | 不揮発性半導体メモリ装置 |
| JPH10189774A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体記憶素子及びその製造方法、並びに半導体記憶装置 |
| JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JPH11274420A (ja) * | 1998-01-26 | 1999-10-08 | Sony Corp | メモリ素子およびその製造方法、並びに集積回路および半導体装置の製造方法 |
| JP2002033965A (ja) * | 2000-07-13 | 2002-01-31 | Fuji Film Microdevices Co Ltd | 固体撮像素子用駆動回路およびそれを備えた固体撮像素子 |
| JP2002050704A (ja) * | 2000-08-01 | 2002-02-15 | Sony Corp | メモリ素子およびその製造方法並びに集積回路 |
| JP2002353342A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 不揮発性半導体メモリ装置の動作方法 |
-
2011
- 2011-07-04 JP JP2011148532A patent/JP2011233913A/ja active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157563A (en) * | 1981-03-24 | 1982-09-29 | Toshiba Corp | Semiconductor device |
| JPH0362575A (ja) * | 1989-07-29 | 1991-03-18 | Sony Corp | 不揮発性メモリ |
| JPH05343646A (ja) * | 1990-09-14 | 1993-12-24 | Natl Semiconductor Corp <Ns> | 冗長回路用非消去可能ｅｐｒｏｍセル |
| JPH0567757A (ja) * | 1991-09-06 | 1993-03-19 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0582787A (ja) * | 1991-09-19 | 1993-04-02 | Sony Corp | 薄膜トランジスタ型不揮発性半導体メモリ装置 |
| JPH0669464A (ja) * | 1992-08-18 | 1994-03-11 | Rohm Co Ltd | 光記憶装置およびその製法 |
| JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0997851A (ja) * | 1995-07-27 | 1997-04-08 | Sony Corp | 不揮発性半導体メモリ装置 |
| JPH10189774A (ja) * | 1996-12-24 | 1998-07-21 | Sony Corp | 半導体記憶素子及びその製造方法、並びに半導体記憶装置 |
| JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JPH11274420A (ja) * | 1998-01-26 | 1999-10-08 | Sony Corp | メモリ素子およびその製造方法、並びに集積回路および半導体装置の製造方法 |
| JP2002033965A (ja) * | 2000-07-13 | 2002-01-31 | Fuji Film Microdevices Co Ltd | 固体撮像素子用駆動回路およびそれを備えた固体撮像素子 |
| JP2002050704A (ja) * | 2000-08-01 | 2002-02-15 | Sony Corp | メモリ素子およびその製造方法並びに集積回路 |
| JP2002353342A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 不揮発性半導体メモリ装置の動作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163077A (ja) * | 2016-03-11 | 2017-09-14 | 国立大学法人九州工業大学 | 半導体集積回路装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005223102A (ja) | 不揮発性記憶装置及びその製造方法 | |
| US5729035A (en) | Non-volatile semiconductor device with multi-layered capacitor insulating film | |
| JP4927550B2 (ja) | 不揮発性メモリデバイス、不揮発性メモリデバイスを製造する方法、および不揮発性メモリアレイ | |
| KR100919891B1 (ko) | 비휘발성 메모리 소자의 동작 방법 | |
| US8264030B2 (en) | Flash memory device and manufacturing method of the same | |
| US20050014335A1 (en) | Method for fabricating a memory cell | |
| US8470669B2 (en) | System and method for EEPROM architecture | |
| US20100163965A1 (en) | Flash memory device and manufacturing method of the same | |
| JP3983105B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100842401B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20060001077A1 (en) | Split gate type flash memory device and method of manufacturing the same | |
| JP4906329B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20120217566A1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US7663180B2 (en) | Semiconductor device | |
| US7777270B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US20030227049A1 (en) | Non-volatile semiconductor memory device | |
| US9252150B1 (en) | High endurance non-volatile memory cell | |
| US8334559B2 (en) | Semiconductor storage device and manufacturing method | |
| JP4252637B2 (ja) | 不輝発性メモリ装置の製造方法 | |
| JPH0582787A (ja) | 薄膜トランジスタ型不揮発性半導体メモリ装置 | |
| JPH05326893A (ja) | 不揮発性記憶装置 | |
| JP2011233913A (ja) | 不揮発性記憶装置及びその製造方法 | |
| KR20110068769A (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
| JP2007158093A (ja) | 不揮発性半導体メモリデバイス及びその製造方法 | |
| JP2011223026A (ja) | 不揮発性記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |