JP2011223026A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011223026A JP2011223026A JP2011148533A JP2011148533A JP2011223026A JP 2011223026 A JP2011223026 A JP 2011223026A JP 2011148533 A JP2011148533 A JP 2011148533A JP 2011148533 A JP2011148533 A JP 2011148533A JP 2011223026 A JP2011223026 A JP 2011223026A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- region
- memory device
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】電磁波シールド性能及び遮光性能を持つ層30及び31のどちらにも半導体層60の領域面積よりも大きい領域面積を持たせ、且つこの層30及び31を、半導体層60の上下を挟み込むように設けることで、電磁波及び光が半導体層60に侵入することを防ぐことができる。この結果、広義のリーク電流が格段に低減され、書き込み状態及び消去状態の判別を安定して行うことができる。
【選択図】図3
Description
[実施態様1]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記半導体層の上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
[実施態様2]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記半導体層の間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
[実施態様3]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記コントロールゲートの間、及び前記読み出し専用ゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
[実施態様4]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域と、
前記絶縁性基板と前記読み出し専用ゲートの間、及び前記コントロールゲートの上部の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を有することを特徴とする半導体不揮発性記憶装置。
[実施態様5]
前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする実施態様1乃至4のいずれか1項に記載の半導体不揮発性記憶装置。
[実施態様6]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様7]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様8]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様9]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様10]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様11]
絶縁性基板上に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル形成領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様12]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域の面積及び前記電荷蓄積層の領域の面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域の面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様13]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記コントロールゲートの領域面積及び前記電荷蓄積層の領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記コントロールゲート及び前記電荷蓄積層が前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様14]
絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたチャネル領域と、
前記半導体層の上方に形成された読み出し専用ゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の上部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様15]
絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に形成されたチャネル領域と、
前記半導体層の上方に形成された電荷蓄積層と、
前記電荷蓄積層の上方に形成されたコントロールゲートと、
前記チャネル領域に接続して形成されたソース領域及びドレイン領域とを有し、
前記読み出し専用ゲートの領域面積は前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記読み出し専用ゲートが前記半導体層の領域の下部を全て覆うように形成されていることを特徴とする半導体不揮発性記憶装置。
[実施態様16]
前記絶縁性基板はガラス又はプラスチックであることを特徴とする実施態様1乃至15のいずれか1項に記載の半導体不揮発性記憶装置。
[実施態様17]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
[実施態様18]
絶縁性基板上にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
[実施態様19]
絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にチャネル領域を形成する工程と、
前記半導体層の上方に読み出し専用ゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
[実施態様20]
絶縁性基板上に読み出し専用ゲートを形成する工程と、
前記読み出し専用ゲートの上方にチャネル領域を形成する工程と、
前記半導体層の上方に電荷蓄積層を形成する工程と、
前記電荷蓄積層の上方にコントロールゲートを形成する工程と、
前記チャネル領域に接続してソース領域及びドレイン領域を形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。
[実施態様21]
前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
[実施態様22]
前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
[実施態様23]
前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
[実施態様24]
前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
[実施態様25]
前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする実施態様19又は20に記載の半導体不揮発性記憶装置の製造方法。
[実施態様26]
前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする実施態様17乃至20のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
[実施態様27]
前記工程の全てを600℃以下で行うことを特徴とする実施態様17乃至21のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
20:下地絶縁層
30、31:電磁波シールド性能及び遮光性能を持つ層
40:コントロールゲート
50:電荷蓄積層
60:半導体層
61:半導体層中のチャネル領域
62:半導体層中のソース領域
63:半導体層中のドレイン領域
70:読み出し専用ゲート
Claims (13)
- 絶縁性基板上に形成されたコントロールゲートと、
前記コントロールゲート上に第1の絶縁層を介して形成された電荷蓄積層と、
前記電荷蓄積層と前記第1の絶縁層の上に形成された第2の絶縁層と、
第2の絶縁層上に形成された半導体層であって、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層と、
前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第2の絶縁層の上面の一部と接するように形成された第3の絶縁層と、
前記第3の絶縁層上に形成された読み出し専用ゲートと、
前記絶縁性基板と前記コントロールゲートの間と、前記読み出し専用ゲートの上部との内の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を備える、半導体不揮発性記憶装置。 - 絶縁性基板上に形成された読み出し専用ゲートと、
前記読み出し専用ゲートの上方に第1の絶縁層を介して形成された半導体層であって、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層と、
前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第1の絶縁層の上面の一部と接するように形成された第2の絶縁層と、
前記第2の絶縁層上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第3の絶縁層と、
前記第3の絶縁層上に形成されたコントロールゲートと、
前記絶縁性基板と前記読み出し専用ゲートの間と、及び前記コントロールゲートの上部の内の少なくとも一方に形成され電磁波シールド性及び遮光性を持つ層と、
を備える、半導体不揮発性記憶装置。 - 前記電磁波シールド性能又は遮光性能を持つ層の領域面積は、前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の領域面積より大きく、前記半導体層の領域の上部又は下部を全て含むように形成されていることを特徴とする請求項1又は2に記載の半導体不揮発性記憶装置。
- 前記絶縁性基板はガラス又はプラスチックであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体不揮発性記憶装置。
- 絶縁性基板上にコントロールゲートを形成する工程と、
前記コントロールゲート上に第1の絶縁層を介して電荷蓄積層を形成する工程と、
前記電荷蓄積層と前記第1の絶縁層の上に第2の絶縁層を形成する工程と、
第2の絶縁層上に、チャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える半導体層を形成する工程と、
前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第2の絶縁層の上面の一部と接するように第3の絶縁層を形成する工程と、
前記第3の絶縁層上に読み出し専用ゲートを形成する工程と、
前記絶縁性基板と前記コントロールゲートとの間、並びに前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層の上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。 - 絶縁性基板上に読み出し専用ゲートを形成する工程と、
前記読み出し専用ゲートの上方に第1の絶縁層を介して半導体層を形成する工程であって、前記半導体層はチャネル領域と該チャネル領域に接続して形成されたソース領域及びドレイン領域を備える、半導体層を形成する工程と、
前記チャネル領域の上面を含む前記半導体層の上面を覆うと共に前記第1の絶縁層の上面の一部と接するように第2の絶縁層を形成する工程と、
前記第2の絶縁層上に電荷蓄積層を形成する工程と、
前記電荷蓄積層上に第3の絶縁層を形成する工程と、
前記第3の絶縁層上にコントロールゲートを形成する工程と、
前記ソース領域、前記チャネル領域及び前記ドレイン領域を含む半導体層と前記絶縁性基板との間、並びに前記コントロールゲートの上部の少なくとも一方に電磁波シールド性及び遮光性を持つ層を形成する工程と、
を有することを特徴とする半導体不揮発性記憶装置の製造方法。 - 前記絶縁性基板は、ガラス又はプラスチックであることを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記電磁波シールド性及び遮光性を持つ層にフォトリソグラフィ及びエッチングによりパターン形成する工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記コントロールゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記電荷蓄積層にフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記読み出し専用ゲートにフォトリソグラフィ及びエッチングによりパターン形成をする工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記半導体層をエキシマレーザーアニール法又は低温固相結晶化法により結晶化する工程を含むことを特徴とする請求項5又は6に記載の半導体不揮発性記憶装置の製造方法。
- 前記工程の全てを600℃以下で行うことを特徴とする請求項5〜7のいずれか1項に記載の半導体不揮発性記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011148533A JP2011223026A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011148533A JP2011223026A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028641A Division JP2005223102A (ja) | 2004-02-04 | 2004-02-04 | 不揮発性記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011223026A true JP2011223026A (ja) | 2011-11-04 |
Family
ID=45039505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011148533A Pending JP2011223026A (ja) | 2011-07-04 | 2011-07-04 | 不揮発性記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011223026A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02297975A (ja) * | 1989-05-12 | 1990-12-10 | Casio Comput Co Ltd | 薄膜e↑2promの製造方法 |
JPH0538915U (ja) * | 1991-10-29 | 1993-05-25 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JPH05226363A (ja) * | 1992-02-12 | 1993-09-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH06268169A (ja) * | 1993-03-16 | 1994-09-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH07161846A (ja) * | 1993-12-03 | 1995-06-23 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置とその製造方法 |
JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JP2002050704A (ja) * | 2000-08-01 | 2002-02-15 | Sony Corp | メモリ素子およびその製造方法並びに集積回路 |
JP2002057164A (ja) * | 2000-05-31 | 2002-02-22 | Sony Corp | 半導体装置の製造方法 |
JP2002353342A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 不揮発性半導体メモリ装置の動作方法 |
-
2011
- 2011-07-04 JP JP2011148533A patent/JP2011223026A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02297975A (ja) * | 1989-05-12 | 1990-12-10 | Casio Comput Co Ltd | 薄膜e↑2promの製造方法 |
JPH0538915U (ja) * | 1991-10-29 | 1993-05-25 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JPH05226363A (ja) * | 1992-02-12 | 1993-09-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JPH06268169A (ja) * | 1993-03-16 | 1994-09-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH07161846A (ja) * | 1993-12-03 | 1995-06-23 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置とその製造方法 |
JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
JP2002057164A (ja) * | 2000-05-31 | 2002-02-22 | Sony Corp | 半導体装置の製造方法 |
JP2002050704A (ja) * | 2000-08-01 | 2002-02-15 | Sony Corp | メモリ素子およびその製造方法並びに集積回路 |
JP2002353342A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 不揮発性半導体メモリ装置の動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005223102A (ja) | 不揮発性記憶装置及びその製造方法 | |
US5729035A (en) | Non-volatile semiconductor device with multi-layered capacitor insulating film | |
JP4927550B2 (ja) | 不揮発性メモリデバイス、不揮発性メモリデバイスを製造する方法、および不揮発性メモリアレイ | |
KR100919891B1 (ko) | 비휘발성 메모리 소자의 동작 방법 | |
US8264030B2 (en) | Flash memory device and manufacturing method of the same | |
US20050014335A1 (en) | Method for fabricating a memory cell | |
US20100163965A1 (en) | Flash memory device and manufacturing method of the same | |
JP3983105B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
CN101783350A (zh) | 快闪存储器件及其制造方法 | |
KR100842401B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
US20060001077A1 (en) | Split gate type flash memory device and method of manufacturing the same | |
US7663180B2 (en) | Semiconductor device | |
US7777270B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
JP2007157874A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9252150B1 (en) | High endurance non-volatile memory cell | |
US8334559B2 (en) | Semiconductor storage device and manufacturing method | |
JP4252637B2 (ja) | 不輝発性メモリ装置の製造方法 | |
KR101188551B1 (ko) | 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법 | |
US8164131B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JPH05326893A (ja) | 不揮発性記憶装置 | |
JP2011233913A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2011223026A (ja) | 不揮発性記憶装置及びその製造方法 | |
KR20100080241A (ko) | 플래시메모리 소자의 제조 방법 | |
KR20080059060A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2008270364A (ja) | 不揮発性半導体記憶素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140613 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140623 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140815 |