JP2011228638A - 半導体モジュールを備えた半導体装置 - Google Patents

半導体モジュールを備えた半導体装置 Download PDF

Info

Publication number
JP2011228638A
JP2011228638A JP2011028680A JP2011028680A JP2011228638A JP 2011228638 A JP2011228638 A JP 2011228638A JP 2011028680 A JP2011028680 A JP 2011028680A JP 2011028680 A JP2011028680 A JP 2011028680A JP 2011228638 A JP2011228638 A JP 2011228638A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
heat radiating
heat
upper arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011028680A
Other languages
English (en)
Other versions
JP5627499B2 (ja
Inventor
Masaya Tonomoto
雅也 殿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011028680A priority Critical patent/JP5627499B2/ja
Priority to US13/074,363 priority patent/US8363403B2/en
Publication of JP2011228638A publication Critical patent/JP2011228638A/ja
Application granted granted Critical
Publication of JP5627499B2 publication Critical patent/JP5627499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】下流側において上流側よりも半導体チップ温度が上昇することが緩和でき、上下流に配置された半導体チップの冷却がより効果的に行われるようにする。
【解決手段】熱抵抗の小さい下アーム側を冷媒流れの下流に位置させることで、冷媒流れの上流側に位置する上アームよりも下流側に位置する下アームの方が冷却効率が高くなるようにする。これにより、上流側での冷媒温度の上昇を抑制して上下流に配置された第１、第２半導体チップ８ａ、８ｂを効果的に冷却すること、もしくは、上流側で冷媒温度が上昇したとしても、下流側で高い冷却効率に基づいて十分な冷却を行うことにより、上下流に配置された半導体チップ８ａ、８ｂを効果的に冷却することが可能となる。したがって、半導体チップ８ａ、８ｂが冷媒流れの上下流に並べられて配置される半導体モジュール４において、下流側において上流側よりも半導体チップ温度が上昇することが緩和できる。
【選択図】図４

Description

本発明は、放熱板による放熱が行われる半導体パワー素子が形成された半導体チップと放熱板とを樹脂封止して一体構造とした半導体モジュールを備えた半導体装置に関するもので、例えば、上アーム（ハイサイド側素子）と下アーム（ローサイド側素子）の二つの半導体パワー素子を一つの樹脂封止部に封止した２ｉｎ１構造の半導体モジュールを備えた半導体装置に適用すると好適である。
従来、特許文献１において、半導体パワー素子がそれぞれ備えられた上アームと下アームとを直列に接続した２ｉｎ１構造の半導体モジュールが開示されている。この半導体モジュールは、半導体パワー素子としてＩＧＢＴ（絶縁ゲート型電界効果トランジスタ）を備えたもので、上アームおよび下アームそれぞれについて、ＩＧＢＴが形成された半導体チップのエミッタ側に銅ブロックを介して放熱板を配置すると共にコレクタ側に放熱板を配置し、各放熱板を封止樹脂部から露出させた状態で樹脂封止した構造とされている。
特許第４１９２３９６号公報
このような構造の半導体モジュールは、例えば冷媒が通過する冷媒通路を有する冷却機構に接合される。これにより、高い冷却性能により半導体モジュールを冷却することが可能となる。このとき、従来の半導体モジュールでは、上アームと下アームを冷媒流れの上流側と下流側に並べて配置されるが、各アームに備えられる放熱板の熱抵抗がほぼ同じになっている。このため、冷媒流れの上流側に配置された半導体パワー素子の熱によって冷媒の温度が上昇し、下流側の冷却性能が上流側に比べて低くなり、下流側に配置された半導体パワー素子が上流側に配置された半導体パワー素子よりも温度が上昇するという現象を生じさせる。
したがって、温度が高くなる下流側の半導体パワー素子により熱設計が制限される。このため、上記現象を緩和し、上下流に配置された半導体パワー素子の冷却がより効果的に行われるようにすることが望まれる。
本発明は上記点に鑑みて、半導体パワー素子が形成された半導体チップが冷媒流れの上下流に並べられて配置される半導体モジュールを備えた半導体装置において、下流側において上流側よりも半導体チップ温度が上昇することが緩和でき、上下流に配置された半導体チップの冷却がより効果的に行われるようにすることを目的とする。
上記目的を達成するため、請求項１ないし５に記載の発明は、第１、第２半導体チップ（８ａ、８ｂ）の表面が反対側に向けられて配置された半導体モジュール（４）を冷却機構（５）によって冷却する半導体装置であって、上アームおよび下アームのうち、第１、第２半導体チップ（８ａ、８ｂ）から第１〜第３放熱板（１０ａ〜１０ｃ）の放熱面までの熱抵抗の合成値（Ｒ１、Ｒ２）が大きい方を冷媒通路（５ｅ）内を流れる冷媒流れの上流側に配置し、熱抵抗の合成値（Ｒ１、Ｒ２）が小さい方を下流側に配置することを特徴としている。
このように、上下アームのうち熱抵抗の大きい方が冷媒流れの上流に位置し、熱抵抗の小さい方が冷媒流れの下流に位置するようにしている。これにより、上流側での冷媒温度の上昇を抑制して上下流に配置された第１、第２半導体チップ（８ａ、８ｂ）を効果的に冷却すること、もしくは、上流側で冷媒温度が上昇したとしても、下流側で高い冷却効率に基づいて十分な冷却を行うことにより、上下流に配置された第１、第２半導体チップ（８ａ、８ｂ）を効果的に冷却することが可能となる。
したがって、半導体パワー素子が形成された第１、第２半導体チップ（８ａ、８ｂ）が冷媒流れの上下流に並べられて配置される半導体モジュール（４）を備えた半導体装置において、下流側において上流側よりも半導体チップ温度が上昇することが緩和できる。これにより、上下流に配置された第１、第２半導体チップ（８ａ、８ｂ）の冷却がより効果的に行われるようにすることができる。
例えば、請求項３に記載したように、上アームと下アームの配列方向において、第１放熱板（１０ａ）と第３放熱板（１０ｃ）のサイズが等しく、かつ、第２放熱板（１０ｂ）の長さが第１放熱板（１０ａ）および第３放熱板（１０ｃ）を合わせた長さ以上とされる構成の場合、冷媒通路（５ｅ）内を流れる冷媒流れの上流側に上アームが配置され、それよりも下流側に下アームが配置されてるようにすれば良い。
この場合、請求項４に記載したように、上アームと前記下アームの配列方向において、第１放熱板（１０ａ）のサイズよりも第３放熱板（１０ｃ）のサイズが長くされるようにすれば、より冷媒流れの下流に配置された下アームの冷却効率を高くすることが可能となる。したがって、請求項１に示した効果をより効果的に得ることが可能となる。
逆に、請求項５に記載したように、上アームと下アームの配列方向において、第１放熱板（１０ａ）のサイズが第３放熱板（１０ｃ）のサイズより長くされるようにするのであれば、冷媒通路（５ｅ）内を流れる冷媒流れの上流側に下アームが配置され、それよりも下流側に上アームが配置される構成としても良い。
請求項６ないし８に記載の発明は、第１、第２半導体チップ（８ａ、８ｂ）の表面が同じ方向に向けられて配置された半導体モジュール（４）を冷却機構（５）によって冷却する半導体装置であって、上アームおよび下アームのうち、第１、第２半導体チップ（８ａ、８ｂ）から第１〜第４放熱板（１０ｄ〜１０ｇ）の放熱面までの熱抵抗の合成値（Ｒ１、Ｒ２）が大きい方を冷媒通路（５ｅ）内を流れる冷媒流れの上流側に配置し、熱抵抗の合成値（Ｒ１、Ｒ２）が小さい方を下流側に配置していることを特徴としている。
このように、第１、第２半導体チップ（８ａ、８ｂ）の表面が同じ方向に向けられて配置された半導体モジュール（４）を冷却機構（５）によって冷却する半導体装置でも、上下アームのうち熱抵抗の大きい方が冷媒流れの上流に位置し、熱抵抗の小さい方が冷媒流れの下流に位置するように配置することで、請求項１と同様の効果を得ることができる。
例えば、請求項８に記載したように、上アームと下アームの配列方向において、上アーム側となる第１、第２放熱板（１０ｄ、１０ｅ）と下アーム側となる第３、第４放熱板（１０ｆ、１０ｇ）のいずれか一方をいずれか他方よりもサイズを長くし、冷媒通路（５ｅ）内を流れる冷媒流れの下流側に上アームおよび下アームのうちサイズが長くされた方のアームを配置し、それよりも上流側にもう一方のアームを配置すれば良い。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるインバータ１の回路図である。 第１実施形態にかかるインバータ１の斜視図である。 図２に示すインバータ１の断面図である。 半導体モジュール４の断面図である。 図４に示す半導体モジュール４の正面図である。 図４に示す半導体モジュール４の分解図である。 半導体チップ８の正面図である。 熱抵抗のイメージ図である。 本発明の第２実施形態にかかる半導体モジュール４の断面図である。 本発明の第３実施形態にかかる半導体モジュール４の断面図である。 本発明の第４実施形態にかかる半導体モジュール４の断面図である。 本発明の第５実施形態にかかる半導体モジュール４の断面図である。 他の実施形態で説明する半導体モジュール４の断面図である。 他の実施形態で説明する半導体モジュール４の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールが備えられた半導体装置として、冷却機構を有するインバータを例に挙げて説明する。
図１は、インバータ１の回路図、図２は、インバータ１の斜視図、図３は、インバータ１の断面図である。なお、図３は、図２の紙面上下方向に対する垂直平面においてインバータ１を切断した場合の断面に相当している。
図１に示すように、インバータ１は、直流電源２に基づいて負荷である三相モータ３を交流駆動するためのもので、直列接続した上下アームが三相分並列接続された構成とされ、上アームと下アームとの中間電位を三相モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。このインバータ１における上アームと下アームの一相分が、１つの半導体モジュール４とされ、図２および図３に示すように、３つの半導体モジュール４が冷却機構５内に配置されることでインバータ１が構成されている。
また、図１に示すように、各上アームと各下アームは、それぞれ、半導体パワー素子であるＩＧＢＴ６とフリーホイールダイオード（以下、ＦＷＤという）７とによって構成されている。本実施形態では、ＩＧＢＴ６とＦＷＤ７を同一の半導体チップ８（図３参照）内に形成しており、ＩＧＢＴ６のエミッタとコレクタに対してＦＷＤ７のアノードとカソードとを電気的に接続した構造としている。そして、各半導体モジュール４の上アームの正極端子Ｐと負極端子Ｎおよび出力端子Ｏが、図２に示すように半導体モジュール４から外部に突き出すように延設されている。これら正極端子Ｐ、負極端子Ｎおよび出力端子Ｏに、直流電源２の正極と負極および三相モータ３がそれぞれ接続されることにより、図１に示す回路構成とされる。
図２および図３に示すように、各半導体モジュール４はプレート状とされ、冷却機構５内において表裏面が挟み込まれて固定されている。冷却機構５は、熱伝導率の高いアルミなどの金属にて形成され、図３に示すように複数のプレート５ａ、フィン５ｂ、冷媒導入ポート５ｃ、冷媒排出ポート５ｄ等によって構成されている。複数のプレート５ａおよびフィン５ｂは、二枚のプレート５ａおよび一枚のフィン５ｂを一組として、二枚のプレート５ａによって一枚のフィン５ｂを挟み込んだ状態でろう付けもしくは溶接などによって接合することで、その内部に冷却水などの冷媒を流す冷媒通路５ｅを構成している。フィン５ｂは、図３の紙面垂直方向において波打った形状とされており、波打ったフィン５ｂの山および谷の部分がフィン５ｂを挟み込む二枚のプレート５ａに接触することで、紙面左右方向に伸びる冷媒通路５ｅが複数本形成されている。
各プレート５ａおよびフィン５ｂのうち冷媒導入ポート５ｃおよび冷媒排出ポート５ｄと交差する部分には連通孔が形成されており、各プレート５ａおよびフィン５ｂによって形成される各冷媒通路５ｅが冷媒導入ポート５ｃおよび冷媒排出ポート５ｄによって繋がれている。このため、冷媒導入ポート５ｃから導入された冷媒が図２中矢印に示したように各冷媒通路５ｅを通過したのち冷媒排出ポート５ｄを通じて排出されるようになっている。
このように構成された冷却機構５における二枚のプレート５ａおよび一枚のフィン５ｂで構成される各組の間には隙間が設けられており、この隙間に各半導体モジュール４が挟み込まれ、絶縁部材などを介して固定されている。これにより、半導体モジュール４が３つ、つまり三相分備えられたインバータ１が構成されている。
次に、このように構成されるインバータ１に備えられる半導体モジュール４の詳細構造について説明する。図４〜図６は、半導体モジュール４を示した図であり、図４は断面図、図５は正面図、図６は分解図である。なお、図４は、図５のＡ−Ａ’断面図に相当している。
図４〜図６に示すように、半導体モジュール４は、半導体チップ８と、銅ブロック９と、放熱板１０、およびゲート端子１１等を備え、これらが図４に示すように封止樹脂部１２によって樹脂封止されることで一体化された構造とされている。
半導体チップ８は、二枚備えられており、一方が上アームの半導体チップ８ａ、他方が下アームの半導体チップ８ｂとされ、双方共にＩＧＢＴ６およびＦＷＤ７が形成された同じ構造のものとされている。半導体チップ８ａ、８ｂに形成されたＩＧＢＴ６やＦＷＤ７は基板垂直方向に電流を流す縦型素子として構成されている。
図７は、半導体チップ８の正面図である。半導体チップ８の表面側には、ＩＧＢＴ６のエミッタやＦＷＤ７のアノードに電気的に接続されるパッド８ｃやＩＧＢＴ６のゲートに接続されるパッド８ｄが形成されている。パッド８ｃが形成された半導体チップ８の中央の領域は、ＩＧＢＴ６をオンさせたときの大電流もしくはＦＷＤ７を通じて還流電流が流されるアクティブ領域であり、その周囲がガードリングなどの耐圧構造が備えられた外周領域とされ、ゲートに接続されるパッド８ｄは外周領域側に引き出されて配置されている。一方、図示しないが、半導体チップ８の裏面側には、ＩＧＢＴ６のコレクタやＦＷＤのカソードに電気的に接続されるパッドが裏面全面に形成されている。
このような半導体チップ８は、例えば図７中に示したように、１２．８ｍｍ×１２．８ｍｍの寸法とされ、アクティブ領域が１０．７ｍｍ×１１．４ｍｍとされている。アクティブ領域を４辺で囲んでいる外周領域のうちパッド８ｄが配置される側の辺の幅は、１．４ｍｍとされ、その他のパッド８ｄが配置されない側の辺の幅は、０．７ｍｍとされている。
銅ブロック９は、金属ブロックに相当するものであり、二つ備えられ、一方の銅ブロック９ａが上アームの半導体チップ８ａにおけるＩＧＢＴ６のエミッタおよびＦＷＤ７のアノードと接続され、他方の銅ブロック９ｂが下アームの半導体チップ８ｂにおけるＩＧＢＴ６のエミッタおよびＦＷＤ７のアノードと接続されている。銅ブロック９は、半導体チップ８のアクティブ領域と同じ面積、つまりパッド８ｃと同じサイズとされ、図示しないはんだ等を介してパッド８ｃに接続されている。このため、銅ブロック９は、半導体チップ８よりも一回り小さなサイズとされている。具体的には、銅ブロック９のうち半導体チップ８と対向する面は、１０．７ｍｍ×１１．４ｍｍとされている。また、銅ブロック９の厚みは、１．７ｍｍとされている。
放熱板１０は、熱伝導率の高い金属、例えば銅にて構成されており、半導体チップ８で発した熱を伝熱する役割と、半導体チップ８に形成されたＩＧＢＴ６やＦＷＤ７の電流経路としての役割を果たす。本実施形態の場合、放熱板１０として、放熱板１０ａ〜１０ｃの三枚が備えられている。放熱板１０ａは、上アームの半導体チップ８ａにおけるＩＧＢＴ６のコレクタおよびＦＷＤ７のカソードにはんだ等を介して接続される。この放熱板１０ａには、正極端子Ｐが備えられている。放熱板１０ｂは、上アームの銅ブロック９ａおよび下アームの半導体チップ８ｂにおけるＩＧＢＴ６のコレクタおよびＦＷＤ７のカソードにはんだ等を介して接続される。この放熱板１０ｂには、出力端子Ｏが備えられている。放熱板１０ｃは、下アームの銅ブロック９ｂにはんだ等を介して接続される。この放熱板１０ｃには、負極端子Ｎが備えられている。
放熱板１０ａは、四角板にて構成されており、その四角板の一辺から張り出すように正極端子Ｐが形成されている。放熱板１０ｃも、四角板にて構成されており、その四角板の一辺から張り出すように負極端子Ｎが形成されている。これら放熱板１０ａや放熱板１０ｃは同じサイズかつ同じ厚さとされており、中心に半導体チップ８ａや銅ブロック９ｂの中心が位置合わせされて接合される。また、放熱板１０ｂは、長方形状とされ、その一辺から張り出すように出力端子Ｏが形成されている。この放熱板１０ｂは、図４の紙面左右方向において放熱板１０ａと放熱板１０ｃを合わせた長さより長くされている。また、放熱板１０ｂのうち図４の紙面垂直方向の長さは放熱板１０ａ、１０ｃと等しくされており、厚みは放熱板１０ａ、１０ｂと同じにされている。
図５および図６に示すように、ゲート端子１１は、上アーム用のゲート端子１１ａと下アーム用のゲート端子１１ｂがあり、それぞれ複数本の端子で構成されている。そして、各ゲート端子１１ａ、１１ｂは、図示しないボンディングワイヤによりパッド８ｄに接続されることで、それぞれ上アームや下アームの半導体チップ８ａ、８ｂにおけるＩＧＢＴ６のゲートに電気的に接続されている。
このように構成された各部は、図６に示されるように、放熱板１０ｂ上に、順に配置される。すなわち、上アーム側では、放熱板１０ｂ上に銅ブロック９ａ、半導体チップ８ａ、放熱板１０ａが順に積まれて接合され、下アーム側では、放熱板１０ｂ上に半導体チップ８ｂ、銅ブロック９ｂ、放熱板１０ｃが順に積まれて接合される。また、ゲート端子１１ａ、１１ｂについては、図示しないフレーム等に固定されたりすることによって一体化された状態で放熱板１０ｂの表面から所定間隔離間するように配置され、半導体チップ８ａ、８ｂのパッド８ｄとゲート端子１１ａ、１１ｂとがワイヤーボンディングされる。このように各部が配置された状態で、図示しない成形型などに設置され、封止樹脂部１２によって樹脂封止されている。そして、半導体モジュール４の表面では、封止樹脂部１２の一面と放熱板１０ａ、１０ｃの放熱面とが面一とされることで放熱板１０ａ、１０ｃの放熱面が露出させられ、裏面でも封止樹脂部１２の一面と放熱板１０ｂの放熱面とが面一とされることで放熱板１０ｂの放熱面が露出させられる。また、封止樹脂部１２における一側面から正極端子Ｐや負極端子Ｎおよび出力端子Ｏが引き出され、その側面と反対側の側面からゲート端子１１ａ、１１ｂが引き出されている。このような構成により、半導体モジュール４が構成されている。そして、このように構成された半導体モジュール４は、図３および図４に示したように、冷却機構５における冷媒流れの上流側に上アームが配置され、下流側に下アームが配置されるようにして、冷却機構５に組み付けられている。
このように構成された半導体モジュール４では、正極端子Ｐが直流電源２の正極に接続され、出力端子Ｏが三相モータ３に接続され、負極端子Ｎが直流電源２の負極に接続される。そして、ＩＧＢＴ６のゲートへのゲート電圧の印加に基づいて、一つの相の上アームのＩＧＢＴ６をオンさせると共に他の相の下アームのＩＧＢＴ６をオフさせるということを順番に繰り返し行うことで三相モータ３への電流供給経路を形成し、三相モータ３に対して交流電流を供給する。具体的には上アームのＩＧＢＴ６をオンさせることにより、正極端子Ｐから放熱板１０ａ→半導体チップ８ａ→銅ブロック９ａ→放熱板１０ｂおよび出力端子Ｏを通じて三相モータ３に電流供給を行う経路を構成する。また、下アームのＩＧＢＴ６をオンさせることにより、出力端子Ｏから放熱板１０ｂ→半導体チップ８ｂ→銅ブロック９ｂ→放熱板１０ｂおよび負極端子Ｎを通じて、三相モータ３からの電流を流す経路を構成する。このような動作を行うに際し、半導体モジュール４内の各半導体チップ８ａ、８ｂがＩＧＢＴ６やＦＷＤ７に大電流が流れるのに伴って発熱する。しかし、この熱が放熱板１０ａ〜１０ｃを通じて放熱されると共に、冷却機構５によって冷却されるため、半導体チップ８ａ、８ｂの過昇温を抑制できるようになっている。
次に、本実施形態のように構成された半導体モジュール４および当該半導体モジュール４を備えたインバータ１の作用効果について説明する。
本実施形態の半導体モジュール４では、半導体チップ８ａ、８ｂが発熱したときに、ＩＧＢＴ６のコレクタおよびＦＷＤ７のカソード側では、放熱板１０ａや放熱板１０ｂの放熱面を介して放熱が行われ、ＩＧＢＴ６のエミッタおよびＦＷＤ７のアノード側では、放熱板１０ｂや放熱板１０ｃの放熱面を介して放熱が行われる。
この放熱において、本実施形態では、上アームおよび下アームの熱抵抗、つまり各半導体チップ８ａ、８ｂから放熱板１０ａ〜１０ｃの放熱面までの熱抵抗の合成値が、冷媒流れの下流側に配置される下アームよりも、上流側に配置される上アームの方が大きくなるようにしている。この上アームおよび下アームの熱抵抗の考え方について、図８に示す熱抵抗のイメージ図を参照して説明する。
上述したように、本実施形態の場合、半導体チップ８ａで発せられた熱は、放熱板１０ａに伝わって放熱板１０ａの放熱面から放出されると共に、銅ブロック９ａを通じて放熱板１０ｂに伝わって放熱板１０ｂの放熱面から放出される。また、半導体チップ８ｂで発せられた熱は、放熱板１０ｂに伝わって放熱板１０ｂの放熱面から放出されると共に、銅ブロック９ｂを通じて放熱板１０ｃに伝わって放熱板１０ｃの放熱面から放出される。
このため、図８に示したように、半導体チップ８ａから放熱板１０ａを通じて放熱面に至る経路の熱抵抗をＲ１１、半導体チップ８ａから銅ブロック９ａおよび放熱板１０ｂを通じて放熱面に至る経路の熱抵抗をＲ１２とすると、冷媒流れ上流側となる上アームの熱抵抗Ｒ１は、各経路の熱抵抗Ｒ１１、Ｒ１２の合成値となる。また、半導体チップ８ｂから放熱板１０ｂを通じて放熱面に至る経路の熱抵抗をＲ２１、半導体チップ８ｂから銅ブロック９ｂおよび放熱板１０ｃを通じて放熱面に至る経路の熱抵抗をＲ２２とすると、冷媒流れ下流側となる下アームの熱抵抗Ｒ２は、各経路の熱抵抗Ｒ２１、Ｒ２２の合成値となる。すなわち、次式のように表される。
（数１） Ｒ１＝Ｒ１１・Ｒ１２／（Ｒ１１＋Ｒ１２）
（数２） Ｒ２＝Ｒ２１・Ｒ２２／（Ｒ２１＋Ｒ２２）
このように表わされる上アームの熱抵抗Ｒ１と下アームの熱抵抗Ｒ２について、Ｒ１＞Ｒ２の関係が成り立つ構造としてある。
具体的には、熱抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２は、各放熱板１０ａ〜１０ｃの面積と各放熱板１０ａ〜１０ｃ内での熱拡散の幅に依存する。そして、半導体モジュール４の一面側から露出させられた放熱板１０ａの放熱面と放熱板１０ｃの放熱面のサイズの和と比較して、放熱板１０ｂの放熱面のサイズの方が大きく、かつ、放熱板１０ｂ内において上アーム側における銅ブロック９ａからの熱拡散よりも下アーム側における半導体チップ８ｂからの熱拡散が広くなる。このため、下アーム側の方が上アーム側よりも熱抵抗が小さくなる。
すなわち、熱拡散は、図４中の破線で示したように４５度と考えることができる。このため、半導体チップ８ａ、８ｂに直接接合されている上アーム側の放熱板１０ａや放熱板１０ｂのうちの下アーム側の部分の熱拡散は等しくなり、銅ブロック９ａ、９ｂに接合されている放熱板１０ｂのうちの上アーム側の部分と下アーム側の放熱板１０ｃでの熱拡散は等しくなる。そして、放熱板１０ｂのうち上アーム側の銅ブロック９ａから伝わる熱の放熱に寄与する部分と下アーム側の半導体チップ８ｂから伝わる熱の放熱に寄与する部分の境界は、上アーム側での熱拡散と下アーム側での熱拡散の中間位置となる。したがって、放熱板１０ｂのうち下アーム側の半導体チップ８ｂから伝わる熱の放熱に寄与する部分の面積が、上アーム側の半導体チップ８ａの放熱に用いられる放熱板１０ａの面積よりも大きくなる。このことから、下アームにおける半導体チップ８ｂから放熱板１０ｂの放熱面までの経路の熱抵抗Ｒ２１の方が、上アームにおける半導体チップ８ａから放熱板１０ａの放熱面までの熱抵抗Ｒ１１よりも小さくなり、下アームの熱抵抗Ｒ２が上アームの熱抵抗Ｒ１よりも小さくなる。
したがって、本実施形態では、上述したように、冷却機構５における冷媒流れの上流側に熱抵抗が大きな上アームが配置され、下流側に熱抵抗が小さな下アームが配置されるようにして、半導体モジュール４を冷却機構５に組み付けられることになる。
このように、熱抵抗の小さい下アーム側の方が冷媒流れの下流に位置するようにすることで、冷媒流れの上流側に位置する上アームよりも下流側に位置する下アームの方が冷却効率を高くすることが可能となる。これにより、上流側での冷媒温度の上昇を抑制して上下流に配置された第１、第２半導体チップ８ａ、８ｂを効果的に冷却することができる。もしくは、上流側で冷媒温度が上昇したとしても、下流側で高い冷却効率に基づいて十分な冷却を行うことにより、上下流に配置された第１、第２半導体チップ８ａ、８ｂを効果的に冷却することが可能となる。
したがって、半導体パワー素子であるＩＧＢＴ６が形成された半導体チップ８ａ、８ｂが冷媒流れの上下流に並べられて配置される半導体モジュール４において、下流側において上流側よりも半導体チップ温度が上昇することが緩和できる。これにより、上下流に配置された半導体チップ８ａ、８ｂの冷却がより効果的に行われるようにすることができる。
また、このような効果が得られるため、下流側の半導体チップ８ｂにより熱設計が制限されないようにできる。このため、半導体チップ８ａ、８ｂには基本的に同じものが用いられることから、一方の半導体チップ８ｂに熱設計が制限されると、他方の半導体チップ８ｂの耐熱設計に無駄（余裕）が生じたりする可能性があるが、これについても防止することが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して半導体モジュール４の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図９は、本実施形態の半導体モジュール４の断面図である。この図に示されるように、本実施形態の半導体モジュール４も基本的には第１実施形態と同様の構造とされているが、放熱板１０ａと放熱板１０ｃのサイズを第１実施形態に対して変更している。具体的には、図９の紙面左右方向において放熱板１０ａよりも放熱板１０ｃの方が大きなサイズとなるようにしている。
このような構造とすれば、より冷媒流れの下流に配置された下アームの熱抵抗Ｒ２が上アームの熱抵抗Ｒ１よりも小さくなり、下アームの冷却効率を高くすることが可能となる。したがって、第１実施形態の効果をより効果的に得ることが可能となる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して半導体モジュール４の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図１０は、本実施形態の半導体モジュール４の断面図である。この図に示されるように、本実施形態の半導体モジュール４も基本的には第１実施形態と同様の構造とされているが、冷却機構５における冷媒流れの上流側に下アームが配置され、下流側に上アームが配置されるようにして、半導体モジュール４を冷却機構５に組み付けている。また、図１０の紙面左右方向において、上流側に配置される下アームの放熱板１０ｃと比べて上アームの放熱板１０ａの幅が大きくされている。
このように各放熱板１０ａ〜１０ｃのサイズを設定すれば、半導体チップ８ａから放熱板１０ａを通じて放熱面に至る経路の熱抵抗Ｒ１１が半導体チップ８ｂから銅ブロック９ｂおよび放熱板１０ｃを通じて放熱面に至る経路の熱抵抗Ｒ２２よりも小さくなる。このため、半導体チップ８ｂから銅ブロック９ｂおよび放熱板１０ｃを通じて放熱面に至る経路の熱抵抗Ｒ２２が半導体チップ８ａから銅ブロック９ａおよび放熱板１０ｂを通じて放熱面に至る経路の熱抵抗Ｒ１２よりも小さかったとしても、上アームの熱抵抗Ｒ１を下アームの熱抵抗Ｒ２よりも小さくできる。
このため、熱抵抗の小さい上アーム側の方が冷媒流れの下流に位置するようにでき、冷媒流れの上流側に位置する下アームよりも下流側に位置する上アームの方が冷却効率を高くすることが可能となる。これにより、上流側での冷媒温度の上昇を抑制して上下流に配置された半導体チップ８ａ、８ｂを効果的に冷却すること、もしくは、上流側で冷媒温度が上昇したとしても、下流側で高い冷却効率に基づいて十分な冷却を行うことにより、上下流に配置された半導体チップ８ａ、８ｂを効果的に冷却することが可能となる。
したがって、半導体パワー素子であるＩＧＢＴ６が形成された半導体チップ８ａ、８ｂが冷媒流れの上下流に並べられて配置される半導体モジュール４において、下流側において上流側よりも半導体チップ温度が上昇することが緩和できる。これにより、上下流に配置された半導体チップ８ａ、８ｂの冷却がより効果的に行われるようにすることができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態も、第１実施形態に対して半導体モジュール４の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図１１は、本実施形態の半導体モジュール４の断面図である。この図に示されるように、本実施形態の半導体モジュール４も２ｉｎ１構造のものであるが、上アームと下アームとで半導体チップ８ａ、８ｂの表面が同じ方向に向けられた構造とされている。
本実施形態の半導体モジュール４では、上アームの半導体チップ８ａのＩＧＢＴ６のエミッタおよびＦＷＤ７のアノードが銅ブロック９ａを介して放熱板１０ｄに接続されていると共に、半導体チップ８ａのＩＧＢＴ６のコレクタおよびＦＷＤ７のカソードが放熱板１０ｅに接続されている。また、下アームの半導体チップ８ｂのＩＧＢＴ６のエミッタおよびＦＷＤ７のアノードが銅ブロック９ｂを介して放熱板１０ｆに接続されていると共に、半導体チップ８ｂのＩＧＢＴ６のコレクタおよびＦＷＤ７のカソードが放熱板１０ｇに接続されている。そして、各放熱板１０ｄ〜１０ｇのうち第１、第２半導体チップ８ａ、８ｂと反対側の面が封止樹脂部１２から露出させられ、封止樹脂部１２内において、放熱板１０ｄおよび放熱板１０ｇが接続配線１３を介して電気的に接続されている。接続配線１３と放熱板１０ｄおよび放熱板１０ｇとの接続は溶接もしくははんだ付けなどによって行われている。
このように、第１、第２半導体チップ８ａ、８ｂの表面が同じ方向に向けられて配置された半導体モジュール４を冷却機構５によって冷却する構成において、冷媒流れの上流側に上アームを配置すると共に下流側に下アームを配置し、かつ、図１１の紙面左右方向において、上アーム側の放熱板１０ｄ、１０ｅのサイズよりも、下アーム側の放熱板１０ｆ、１０ｇのサイズの方が大きくなるようにしている。
このような構造としても、上下アームのうち熱抵抗の大きい方が冷媒流れの上流に位置し、熱抵抗の小さい方が冷媒流れの下流に位置するようにできる。このため、冷媒流れの下流に配置された下アーム側の半導体チップ８ｂの冷却効率を上流に配置された上アーム側の半導体チップ８ａよりも高くすることが可能となる。したがって、第１実施形態と同様の効果を得ることが可能となる。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対して半導体装置のうち半導体モジュール４の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図１２は、本実施形態の半導体モジュール４の断面図である。この図に示されるように、本実施形態の半導体モジュール４も第４実施形態と同様に、上アームと下アームとで半導体チップ８ａ、８ｂの向きを同じにした構造としている。ただし、本実施形態では、冷媒流れの上流側に下アームを配置すると共に下流側に上アームを配置し、かつ、図１２の紙面左右方向において、下アーム側の放熱板１０ｆ、１０ｇのサイズよりも、上アーム側の放熱板１０ｄ、１０ｅのサイズの方が大きくなるようにしている。
このような構造としても、上下アームのうち熱抵抗の大きい方が冷媒流れの上流に位置し、熱抵抗の小さい方が冷媒流れの下流に位置するようにできる。このため、冷媒流れの下流に配置された上アーム側の半導体チップ８ａの冷却効率を上流に配置された下アーム側の半導体チップ８ｂよりも高くすることが可能となる。したがって、第１実施形態と同様の効果を得ることが可能となる。
（他の実施形態）
上記第４、第５実施形態では、封止樹脂部１２内において放熱板１０ｄおよび放熱板１０ｇが接続配線１３を介して電気的に接続された構造について説明したが、封止樹脂部１２内で放熱板１０ｄ、１０ｇを電気的に接続しなければならない訳ではない。図１３に示すように、上アームを構成する放熱板１０ｄ、１０ｅの間に半導体チップ８ａと銅ブロック９ａを配置したものと、下アームを構成する放熱板１０ｆ、１０ｇの間に半導体チップ８ｂと銅ブロック９ｂを配置したものとを単に封止樹脂部１２によって一体化した構造としても良い。この場合、例えば、放熱板１０ｄや放熱板１０ｇそれぞれから封止樹脂部１２の外に出力端子Ｏを突き出させることで、これらの接続を行うことが可能となる。なお、図１３では、第４実施形態のように、熱抵抗の大きな上アームを冷媒流れの上流側に配置し、熱抵抗の小さな下アームを冷媒流れの下流側に配置する構造について図示したが、第５実施形態のように、熱抵抗の大きな下アームを冷媒流れの上流側に配置し、熱抵抗の小さな上アームを冷媒流れの下流側に配置する構造としても良い。
また、上記各実施形態では、各放熱板１０ａ〜１０ｇの寸法に基づいて、冷媒流れの上流側に配置されるアームの熱抵抗が下流側に配置されるアームの熱抵抗よりも小さくなる関係を満たすようにしている。しかしながら、上アームの熱抵抗Ｒ１と下アームの熱抵抗Ｒ２について、この関係を満たしていれば良いだけであり、必ずしも各放熱板１０ａ〜１０ｇの寸法に基づいてこの関係を満たさなければならない訳ではない。
図１４は、上アームと下アームとで半導体チップ８ａ、８ｂの表面が同じ方向に向けられた構造において、各放熱板１０ｄ〜１０ｇの寸法を等しくしつつ、上アームの熱抵抗Ｒ１が下アームの熱抵抗Ｒ２よりも大きくされる場合を示した断面図である。この図に示すように、各放熱板１０ｄ〜１０ｇの寸法、つまり各幅や厚みが等しくされているが、上アームの放熱板１０ｄ、１０ｅと下アームの放熱板１０ｆ、１０ｇの材質を異ならせてある。このように、放熱板１０ｄ〜１０ｅの材質を異ならせ、例えば冷媒流れの上流側に位置する上アームの放熱板１０ｄ、１０ｅよりも下流側に位置する下アームの放熱板１０ｆ、１０ｇの方が熱伝達率の高い材質にすることで、上アームの熱抵抗Ｒ１が下アームの熱抵抗Ｒ２よりも大きくようにすることもできる。
また、各放熱板１０ｄ〜１０ｇが同じ材質とされ、かつ、各幅を等しくする場合であっても、各放熱板１０ｄ〜１０ｇの厚みを変えることで、冷媒流れの上流側に配置されるアームの熱抵抗が下流側に配置されるアームの熱抵抗よりも小さくなる関係を満たすようにすることもできる。
上記実施形態では、三相モータ３を駆動するインバータ１について説明したが、半導体装置としてはインバータ１に限るものではなく、少なくとも半導体モジュール４が備えられるものであれば、どのようなものに対しても第１〜第５実施形態に示した半導体モジュール４を適用することができる。例えば、コンバータなどに対して第１〜第５実施形態に示した半導体モジュール４を適用することができる。
また、上記実施形態では、半導体チップ８にＩＧＢＴ６とＦＷＤ７が一体形成されているものについて説明したが、これらがそれぞれ別チップとされている構造についても本発明を適用することができる。また、銅ブロック９ａ、９ｂを放熱板１０ｂ、１０ｃ、１０ｄ、１０ｆとは別体とした構造について説明したが、これらが一体化された構造であっても構わない。
また、半導体パワー素子としてＩＧＢＴを例に挙げて説明したが、他の素子、例えばパワーＭＯＳＦＥＴなどが用いられる場合についても、本発明を適用することができる。
１ インバータ
２ 直流電源
３ 三相モータ
４ 半導体モジュール
５ 冷却機構
６ ＩＧＢＴ
７ ＦＷＤ
８ 半導体チップ
９ 銅ブロック
１０ 放熱板
１１ ゲート端子
１２ 封止樹脂部

Claims (8)

  1. 表面および裏面を有し、半導体パワー素子（６）が形成された上アームを構成する第１半導体チップ（８ａ）および下アームを構成する第２半導体チップ（８ｂ）と、
    前記第１半導体チップ（８ａ）の裏面側に配置される第１放熱板（１０ａ）と、
    前記第１半導体チップ（８ａ）の表面側に配置されると共に、前記第２半導体チップ（８ｂ）の裏面側に配置される第２放熱板（１０ｂ）と、
    前記第２半導体チップ（８ｂ）の表面側に配置される第３放熱板（１０ｃ）と、
    前記第１、第２半導体チップ（８ａ、８ｂ）および前記第１〜第３放熱板（１０ａ〜１０ｃ）を封止する樹脂封止部（１２）とを有し、
    前記第１〜第３放熱板（１０ａ〜１０ｃ）のうち前記第１、第２半導体チップ（８ａ、８ｂ）と反対側の面を放熱面として前記樹脂封止部（１２）から露出させてなる半導体モジュール（４）と、
    冷媒が流れる冷媒通路（５ｅ）が備えられ、前記半導体モジュール（４）を挟み込むことで、前記封止樹脂部（１２）から露出させられた前記第１〜第３放熱板（１０ａ〜１０ｃ）の前記放熱面に接触し、前記半導体モジュール（４）に備えられた前記第１、第２半導体チップ（８ａ、８ｂ）を冷却する冷却機構（５）とを備え、
    前記上アームおよび前記下アームのうち、前記第１、第２半導体チップ（８ａ、８ｂ）から前記第１〜第３放熱板（１０ａ〜１０ｃ）の前記放熱面までの熱抵抗の合成値（Ｒ１、Ｒ２）が大きい方を前記冷媒通路（５ｅ）内を流れる冷媒流れの上流側に配置し、前記熱抵抗の合成値（Ｒ１、Ｒ２）が小さい方を前記下流側に配置することを特徴とする半導体装置。
  2. 前記第１半導体チップ（８ａ）の表面側に形成され、該第１半導体チップ（８ａ）よりも小さなサイズで、かつ、該第１半導体チップ（８ａ）のうち前記半導体パワー素子（６）の電流が流れるアクティブ領域に接合される第１金属ブロック（９ａ）を有し、前記第２放熱板（１０ｂ）は、前記第１金属ブロック（９ａ）に対して前記第１半導体チップ（８ａ）と反対側に配置され、
    前記第２半導体チップ（８ｂ）の表面側に形成され、該第２半導体チップ（８ｂ）よりも小さなサイズで、かつ、該第２半導体チップ（８ｂ）のうち前記半導体パワー素子（６）の電流が流れるアクティブ領域に接合される第２金属ブロック（９ｂ）を有し、前記第３放熱板（１０ｃ）は、前記第２金属ブロック（９ｂ）に対して前記第２半導体チップ（８ｂ）と反対側に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記上アームと前記下アームの配列方向において、前記第１放熱板（１０ａ）と前記第３放熱板（１０ｃ）のサイズが等しく、かつ、前記第２放熱板（１０ｂ）の長さが前記第１放熱板（１０ａ）および前記第３放熱板（１０ｃ）を合わせた長さ以上とされ、
    前記冷媒通路（５ｅ）内を流れる冷媒流れの上流側に前記上アームが配置され、それよりも下流側に前記下アームが配置されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記上アームと前記下アームの配列方向において、前記第１放熱板（１０ａ）のサイズよりも前記第３放熱板（１０ｃ）のサイズが長くされていることを特徴とする請求項３に記載の半導体装置。
  5. 前記上アームと前記下アームの配列方向において、前記第１放熱板（１０ａ）のサイズが前記第３放熱板（１０ｃ）のサイズより長くされ、
    前記冷媒通路（５ｅ）内を流れる冷媒流れの上流側に前記下アームが配置され、それよりも下流側に前記上アームが配置されていることを特徴とする請求項１または２に記載の半導体装置。
  6. 表面および裏面を有し、半導体パワー素子（６）が形成された上アームを構成する第１半導体チップ（８ａ）および下アームを構成する第２半導体チップ（８ｂ）と、
    前記第１半導体チップ（８ａ）の表面側に配置された第１放熱板（１０ｄ）と、
    前記第１半導体チップ（８ａ）の裏面側に配置された第２放熱板（１０ｅ）と、
    前記第２半導体チップ（８ｂ）の表面側に配置された第３放熱板（１０ｆ）と、
    前記第２半導体チップ（８ｂ）の裏面側に配置された第４放熱板（１０ｇ）と、
    前記第１、第２半導体チップ（８ａ、８ｂ）および前記第１〜第４放熱板（１０ｄ〜１０ｇ）を封止する樹脂封止部（１２）とを有し、
    前記第１〜第４放熱板（１０ｄ〜１０ｇ）のうち前記第１、第２半導体チップ（８ａ、８ｂ）と反対側の面を放熱面として前記樹脂封止部（１２）から露出させてなる半導体モジュール（４）と、
    冷媒が流れる冷媒通路（５ｅ）が備えられ、前記半導体モジュール（４）を挟み込むことで、前記封止樹脂部（１２）から露出させられた前記第１〜第４放熱板（１０ｄ〜１０ｇ）の前記放熱面に接触し、前記半導体モジュール（４）に備えられた前記第１、第２半導体チップ（８ａ、８ｂ）を冷却する冷却機構（５）とを備え、
    前記上アームおよび前記下アームのうち、前記第１、第２半導体チップ（８ａ、８ｂ）から前記第１〜第４放熱板（１０ｄ〜１０ｇ）の前記放熱面までの熱抵抗の合成値（Ｒ１、Ｒ２）が大きい方を前記冷媒通路（５ｅ）内を流れる冷媒流れの上流側に配置し、前記熱抵抗の合成値（Ｒ１、Ｒ２）が小さい方を前記下流側に配置していることを特徴とする半導体装置。
  7. 前記第１半導体チップ（８ａ）の表面側に形成され、該第１半導体チップ（８ａ）よりも小さなサイズで、かつ、該第１半導体チップ（８ａ）のうち前記半導体パワー素子（６）の電流が流れるアクティブ領域に接合される第１金属ブロック（９ａ）を有し、前記第１放熱板（１０ｄ）は、前記第１金属ブロック（９ａ）に対して前記第１半導体チップ（８ａ）と反対側に配置され、
    前記第２半導体チップ（８ｂ）の表面側に形成され、該第２半導体チップ（８ｂ）よりも小さなサイズで、かつ、該第２半導体チップ（８ｂ）のうち前記半導体パワー素子（６）の電流が流れるアクティブ領域に接合される第２金属ブロック（９ｂ）を有し、前記第３放熱板（１０ｆ）は、前記第２金属ブロック（９ｂ）に対して前記第２半導体チップ（８ｂ）と反対側に配置されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記上アームと前記下アームの配列方向において、前記上アーム側となる前記第１、第２放熱板（１０ｄ、１０ｅ）と前記下アーム側となる前記第３、前記第４放熱板（１０ｆ、１０ｇ）のいずれか一方がいずれか他方よりもサイズが長くされ、
    前記冷媒通路（５ｅ）内を流れる冷媒流れの下流側に前記上アームおよび前記下アームのうち前記サイズが長くされた方のアームが配置され、それよりも上流側にもう一方のアームを配置していることを特徴とする請求項６または７に記載の半導体装置。
JP2011028680A 2010-03-30 2011-02-14 半導体モジュールを備えた半導体装置 Active JP5627499B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011028680A JP5627499B2 (ja) 2010-03-30 2011-02-14 半導体モジュールを備えた半導体装置
US13/074,363 US8363403B2 (en) 2010-03-30 2011-03-29 Semiconductor device accommodating semiconductor module with heat radiation structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010078256 2010-03-30
JP2010078256 2010-03-30
JP2011028680A JP5627499B2 (ja) 2010-03-30 2011-02-14 半導体モジュールを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2011228638A true JP2011228638A (ja) 2011-11-10
JP5627499B2 JP5627499B2 (ja) 2014-11-19

Family

ID=44709450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028680A Active JP5627499B2 (ja) 2010-03-30 2011-02-14 半導体モジュールを備えた半導体装置

Country Status (2)

Country Link
US (1) US8363403B2 (ja)
JP (1) JP5627499B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057006A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd 半導体装置
JP2014127538A (ja) * 2012-12-26 2014-07-07 Meidensha Corp 半導体モジュール
WO2015093169A1 (ja) 2013-12-19 2015-06-25 富士電機株式会社 半導体モジュールおよび電気駆動車両
WO2015107870A1 (ja) * 2014-01-16 2015-07-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015228451A (ja) * 2014-06-02 2015-12-17 株式会社デンソー 半導体装置
WO2022102241A1 (ja) * 2020-11-12 2022-05-19 株式会社デンソー 半導体モジュール、および、それを含むパワーモジュール
JP7393941B2 (ja) 2019-12-25 2023-12-07 株式会社Soken 電力変換システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206822B2 (ja) * 2010-07-09 2013-06-12 株式会社デンソー 半導体装置
US20130003301A1 (en) * 2010-11-24 2013-01-03 Toyota Jidosha Kabushiki Kaisha Stacked cooler
JP5621908B2 (ja) * 2011-03-10 2014-11-12 トヨタ自動車株式会社 冷却器
US8900503B2 (en) * 2011-09-28 2014-12-02 International Business Machines Corporation Method of forming an overmolded dual in-line memory module cooling structure
US9641051B2 (en) * 2011-12-24 2017-05-02 Rotonix Hong Kong Limited Electromechanical flywheel cooling system
DE102013010088A1 (de) * 2013-06-18 2014-12-18 VENSYS Elektrotechnik GmbH Kühlvorrichtung für ein Stromumrichtermodul
RU2601730C1 (ru) * 2015-07-03 2016-11-10 Геннадий Леонидович Огнев Радиатор
JP6596398B2 (ja) * 2016-08-29 2019-10-23 本田技研工業株式会社 電力変換装置
JP6658710B2 (ja) * 2016-11-21 2020-03-04 株式会社デンソー 積層型熱交換器
US10314207B1 (en) * 2018-01-15 2019-06-04 Ford Global Technologies, Llc Power module assembly for a vehicle power inverter
US10373890B1 (en) * 2018-04-09 2019-08-06 Infineon Technologies Ag Cooling techniques for semiconductor package
DE102019205964A1 (de) * 2018-04-25 2019-10-31 Nidec Corporation Invertersteuervorrichtung
BR102019021642A2 (pt) * 2018-10-22 2020-05-05 Deere & Co dispositivo semicondutor
KR102651940B1 (ko) * 2018-11-22 2024-03-27 현대자동차주식회사 수냉각 장치 및 이를 포함하는 수냉각식 파워 모듈 어셈블리
US11324148B2 (en) * 2019-12-06 2022-05-03 Delta Electronics, Inc. Cooling system for power modules
FR3114725B1 (fr) * 2020-09-28 2023-11-03 Inst Polytechnique Grenoble Système électronique de puissance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308266A (ja) * 2000-04-21 2001-11-02 Denso Corp 半導体モジュール装置
JP2003133329A (ja) * 2001-08-09 2003-05-09 Denso Corp 半導体装置
JP2006287108A (ja) * 2005-04-04 2006-10-19 Denso Corp 積層型冷却器
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2008294067A (ja) * 2007-05-22 2008-12-04 Aisin Aw Co Ltd 半導体モジュール及びインバータ装置
JP2009266937A (ja) * 2008-04-23 2009-11-12 Denso Corp 積層型冷却器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001548A (en) * 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
JPH04192396A (ja) 1990-11-26 1992-07-10 Hitachi Ltd 電子機器筐体構造
EP2234154B1 (en) * 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
EP2216890B1 (en) * 2003-08-21 2012-01-04 Denso Corporation Mounting structure of a semiconductor device
DE102004057526B4 (de) * 2003-12-03 2020-08-20 Denso Corporation Stapelkühler
DE102004059963A1 (de) * 2003-12-18 2005-08-11 Denso Corp., Kariya Einfach zusammengesetzter Kühler
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
US20060219396A1 (en) 2005-04-04 2006-10-05 Denso Corporation Lamination-type cooler
JP2006332597A (ja) * 2005-04-28 2006-12-07 Denso Corp 半導体冷却ユニット
DE102005063271A1 (de) * 2005-12-30 2007-07-19 Robert Bosch Gmbh Generator, insbesondere für Kraftfahrzeuge

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308266A (ja) * 2000-04-21 2001-11-02 Denso Corp 半導体モジュール装置
JP2003133329A (ja) * 2001-08-09 2003-05-09 Denso Corp 半導体装置
JP2006287108A (ja) * 2005-04-04 2006-10-19 Denso Corp 積層型冷却器
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2008294067A (ja) * 2007-05-22 2008-12-04 Aisin Aw Co Ltd 半導体モジュール及びインバータ装置
JP2009266937A (ja) * 2008-04-23 2009-11-12 Denso Corp 積層型冷却器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057006A (ja) * 2012-09-13 2014-03-27 Fuji Electric Co Ltd 半導体装置
JP2014127538A (ja) * 2012-12-26 2014-07-07 Meidensha Corp 半導体モジュール
WO2015093169A1 (ja) 2013-12-19 2015-06-25 富士電機株式会社 半導体モジュールおよび電気駆動車両
US9412680B2 (en) 2013-12-19 2016-08-09 Fuji Electric Co., Ltd. Semiconductor module and electrically-driven vehicle
WO2015107870A1 (ja) * 2014-01-16 2015-07-23 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2015107870A1 (ja) * 2014-01-16 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体装置
US10453776B2 (en) 2014-01-16 2019-10-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2015228451A (ja) * 2014-06-02 2015-12-17 株式会社デンソー 半導体装置
JP7393941B2 (ja) 2019-12-25 2023-12-07 株式会社Soken 電力変換システム
WO2022102241A1 (ja) * 2020-11-12 2022-05-19 株式会社デンソー 半導体モジュール、および、それを含むパワーモジュール
JP2022077833A (ja) * 2020-11-12 2022-05-24 株式会社デンソー 半導体モジュール、および、それを含むパワーモジュール
JP7264143B2 (ja) 2020-11-12 2023-04-25 株式会社デンソー 半導体モジュール、および、それを含むパワーモジュール

Also Published As

Publication number Publication date
US20110242761A1 (en) 2011-10-06
JP5627499B2 (ja) 2014-11-19
US8363403B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP5627499B2 (ja) 半導体モジュールを備えた半導体装置
US9460981B2 (en) Semiconductor module
JP6315091B2 (ja) 冷却器及び冷却器の固定方法
JP2007335663A (ja) 半導体モジュール
JP2005302951A (ja) 電力用半導体装置パッケージ
JP7447979B2 (ja) 半導体装置
CN109390300B (zh) 半导体装置
JP2006303290A (ja) 半導体装置
JP2013123014A (ja) 半導体装置
US11545409B2 (en) Semiconductor module having block electrode bonded to collector electrode and manufacturing method thereof
KR101484388B1 (ko) 전력 변환 장치
JP2009124082A (ja) 電力用半導体装置
JP2012079950A (ja) 半導体冷却装置
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JP2016100442A (ja) 半導体モジュール及び半導体装置
JP6590952B2 (ja) 半導体装置
JP6651828B2 (ja) 冷却器及びパワー半導体モジュール
JP6922450B2 (ja) 半導体モジュール
WO2022059251A1 (ja) 半導体装置
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置
JP7172847B2 (ja) 半導体装置
JP4935783B2 (ja) 半導体装置および複合半導体装置
KR20130100702A (ko) 반도체 장치 및 반도체 장치 제조 방법
JP2014096412A (ja) 半導体モジュール
JP7196761B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140930

R151 Written notification of patent or utility model registration

Ref document number: 5627499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250