JP2014057006A - 半導体装置 - Google Patents

Abstract

【課題】冷却流に沿って複数の半導体モジュールを並列配置した場合に半導体モジュール同士の温度を平均化することができる半導体装置を提供する。
【解決手段】ゲート端子を有する一つ以上の半導体チップ５Ａと前記ゲート端子に接続されるゲート抵抗Ｒｇ１〜Ｒｇ８とが少なくとも実装された半導体回路ＣＳ１〜ＣＳ８を複数並列に配置した半導体モジュール少なくとも２個冷却体１０上に前記半導体回路の配列方向が冷媒流と交差する方向に配置し、前記各半導体モジュールに少なくとも１つの温度検出用抵抗Ｒｔ１，Ｒｔ２を配置し、前記２個の半導体モジュールのうちの一方の半導体モジュールのゲート信号入力端子に他方の半導体モジュールの温度検出用抵抗を介してゲート信号を供給し、他方の半導体モジュールのゲート信号入力端子に前記一方の半導体モジュールの温度検出用抵抗を介してゲート信号を供給するようにした。
【選択図】図２

Description

本発明は、半導体チップとゲート抵抗とを有する半導体回路を並列配置したパワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に関する。

電力変換用インバータ装置は、電力変換装置のひとつとして広く用いられている。例えば、電気自動車やハイブリッド車などの駆動源には通常電動モータが用いられるが、インバータ装置はこの種のモータを制御するうえで多く利用されている。
このような電力変換装置には、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＦＷＤ（フリーホイーリングダイオード）などのパワーデバイスを実装した回路基板を複数配置してモールド樹脂材料で所定形状に封止した半導体モジュールで構成される半導体装置が用いられている。
この半導体装置では、半導体チップから発熱することから半導体チップの温度管理が問題となる。

この種の半導体装置として、従来、パワー半導体素子を熱保護するための温度検出を、パワー半導体素子がパッケージされた部品の近傍で、且つ、当該パワー半導体素子のエミッタ端子とコレクタ端子の何れか一方の近傍に配置した温度検出素子で行うようにした電力変換装置が提案されている（例えば、特許文献１参照）。
また、複数のＩＧＢＴ素子を配置したときに、冷却効率が良好なＩＧＢＴ素子のゲート抵抗値を大きく設定し、冷却効率が悪いＩＧＢＴ素子のゲート抵抗値を小さく設定するようにしたパワー制御回路が提案されている（例えば、特許文献２参照）。

さらに、ＩＧＢＴやＦＥＴの電力用半導体チップを複数個、銅回路に固着してインバータ等を構成した電力用半導体モジュールにおいて、銅回路上の電力用半導体チップに近い位置にサーミスタを配置し、このサーミスタを電力用半導体チップのゲートに電気接続して電力用半導体チップの温度が高い場合にゲート抵抗値を大きくし、電力用半導体チップの温度が低い場合にゲート抵抗値を小さくするようにしたサーミスタ内蔵電力用半導体モジュールが提案されている（例えば、特許文献３参照）。

特開２００６−４１４０７号公報 特開平２００６−１９１７７４号公報 特開平２００３−１８８３３６号公報

しかしながら、前記特許文献１〜３に記載された従来例にあっては、個々のパワー半導体素子やＩＧＢＴ素子の温度特性を調整するようにしているが、パワー半導体素子やＩＧＢＴ素子等の電圧制御型半導体素子を実装した半導体回路を複数配列した半導体モジュールを冷却流に沿って並列配置した場合の温度管理については何ら考慮されていないという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、冷却流に沿って複数の半導体モジュールを並列配置した場合に半導体モジュール同士の温度を平均化することができる半導体装置を提供することを目的としている。

上記目的を達成するために、本発明に係る半導体装置の第１の態様は、ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された半導体回路を複数並列に配置した半導体モジュールを複数個冷却体上に当該半導体モジュールの配列方向が冷媒流に沿う方向となるように配置するとともに、前記各半導体モジュールに少なくとも１つの温度検出用抵抗を配置している。そして、冷媒流の流側に位置する半導体モジュールと冷媒流の下流側に位置する半導体モジュールについて、前記冷媒流の上流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給し、前記冷媒流の下流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給するようにししている。

また、本発明に係る半導体装置の第２の態様は、ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された半導体回路を複数並列に配置した半導体モジュールを４個冷却体上に冷媒流に沿った方向に配置している。そして、前記各半導体モジュールに少なくとも１つの温度検出用抵抗を配置し、前記４個以上の半導体モジュールにおいて、冷媒流の最も上流側に位置する半導体モジュールと冷媒流の最も下流側に位置する半導体モジュールについて、前記冷媒流の最も上流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の最も下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給し、前記冷媒流の最も下流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の最も下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給するようにし、前記冷媒流の最も上流側に位置する半導体モジュールの次に前記冷媒流の上流側に位置する半導体モジュールと前記冷媒流の最も下流側に位置する半導体モジュールの次に下流側に位置する半導体モジュールについて、前記冷媒流の最も上流側に位置する半導体モジュールと冷媒流の最も下流側に位置する半導体モジュールの場合と同様に一方のゲート信号温度検出用抵抗を介してもう一方のゲート信号を供給し、同様にそれぞれ対応する半導体モジュールを構成するようにしている。

また、本発明に係る半導体装置の第２の態様は、前記各半導体モジュールが、少なくとも中央部の半導体回路のゲート抵抗として両端側の半導体回路のゲート抵抗を接続し、両端側の半導体回路のゲート抵抗として中央部の半導体回路のゲート抵抗を接続している。
また、本発明に係る半導体装置の第３の態様は、前記温度検出用抵抗が、正の温度抵抗特性を有し、縦方向の電流経路を形成する縦型拡散構造又はディスクリート抵抗で構成されている。
また、本発明に係る半導体装置の第４の態様は、前記半導体チップが電力制御型半導体素子で構成されている。

本発明によれば、冷却体に複数の半導体回路を並列配置した少なくとも２つの半導体モジュールを冷媒流に沿う方向に配置し、各半導体モジュールに温度検出用抵抗を配置し、それぞれの半導体モジュールについて、冷媒流の上流側半導体モジュールのゲート信号入力端子にゲート信号を前記冷媒流の上流側に対応する冷媒流の下流側半導体モジュールの温度検出用抵抗を介して供給するようにしている。逆に、前記冷媒流の下流側半導体モジュールのゲート信号入力端子にゲート信号を前記冷媒流の上流側半導体モジュールの温度検出用抵抗を介して供給するようにしている。このため、冷媒流の上流側となる半導体モジュールのゲート信号入力端子には、冷媒流の下流側となる冷却効果の低い半導体モジュールの温度検出用抵抗がゲート抵抗と直列に接続されることになるので、ゲート抵抗値が大きくなってスイッチング損失を大きくして発熱量を増加し、逆に下流側の半導体モジュールではゲート抵抗が小さくなってスイッチング損失を小さくして発熱量を減少させる。したがって、半導体モジュール間での温度差を少なくできる。このため、各半導体モジュールの到達温度によるレイアウトと冷却フィンの設計の面で、設計自由度を向上させることができる。

本発明の第１の実施の形態に係る半導体装置の外観斜視図である。 図１の半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。 ゲート抵抗の温度特性を示す特性線図である。 パワー半導体モジュールの等価回路を示す回路図である。 温度検出用抵抗を省略した半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。 ハーフブリッジ回路のターンオン時のゲート抵抗とスイッチング損失との関係を示す特性線図である。 第１実施形態の変形例を示す概略構成図である。 本発明の第２の実施の形態に係る半導体装置の回路構成を示す概略構成図及び温度分布を示す特性線図である。

以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の第１の実施形態を示す半導体装置の外観斜視図、図２（ａ）及び（ｂ）は第１の実施形態を示す回路構成の概略構成図及び温度分布を示す特性線図である。
半導体装置１は、側面から見て凸形状を有するケース体２内に、図２（ａ）に示すように、ケース体の長手方向に延長する例えば８個の半導体回路ＣＳ１〜ＣＳ８が並列に配置され、これら半導体回路ＣＳ１〜ＣＳ８をモールド成型して構成される例えば２組のパワー半導体モジュール３Ａ，３Ｂを備えている。これら半導体回路ＣＳ１〜ＣＳ８のそれぞれは、図２（ａ）で特に明らかなように、絶縁基板４上に半導体チップ５Ａ，５Ｂを実装している。

半導体チップ５Ａは、例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor，ＩＧＢＴ）またはパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のゲート端子を有する電圧制御型の半導体素子で構成されている。また、半導体チップ５Ｂは例えばフリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）で構成されている。

ここで、奇数番号の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７では、前端側に半導体チップ５Ａを実装し、後端側に半導体チップ５Ｂを実装している。逆に、偶数番号の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８では、前端側に半導体チップ５Ｂを実装し、後端側に半導体チップ５Ａを実装している。
そして、奇数番号の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７の各半導体チップ５Ａのゲート端子Ｇはゲート抵抗Ｒｇ１、Ｒｇ３、Ｒｇ５及びＲｇ７を個別に介して図示しないゲート信号形成回路からのゲート信号が入力される共通のゲート信号入力端子ｔｇ１に接続されている。

また、偶数番号の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８の各半導体チップ５Ａのゲート端子Ｇは縦型拡散品で構成されるゲート抵抗Ｒｇ２、Ｒｇ４、Ｒｇ６及びＲｇ８を個別に介して図示しないゲート信号形成回路からのゲート信号が入力される共通のゲート信号入力端子ｔｇ２に接続されている。
各ゲート抵抗Ｒｇ１〜Ｒｇ８のそれぞれは、縦方向の電流経路を形成する縦型拡散構造とされている。

さらに、中央部よりの半導体回路ＣＳ４の半導体チップ５Ｂの前側に温度検出用抵抗Ｒｔ１が配置され、同様に半導体回路ＣＳ５の半導体チップ５Ｂの後側に温度検出用抵抗Ｒｔ２が配置されている。
ここで、温度検出用抵抗Ｒｔ１及びＲｔ２のそれぞれは、図３に示すように、温度の上昇に応じて抵抗値が上昇する正の温度抵抗特性を有し、縦方向の電流経路を形成する縦型拡散構造とされている。

そして、上記構成を有する少なくとも２個のパワー半導体モジュール３Ａ及び３Ｂが冷却フィン１０上に冷却ファン１１から供給される冷媒流としての冷却風がパワー半導体モジュール３の長手方向と直交する方向すなわち後方側から前方側へ供給される。このため、半導体装置１には、図１に示すように、下面側に冷却風を通過させる流路を形成するように前後方向に延長する冷却フィン１０が形成されている。

このようにパワー半導体モジュール３Ａ及び３Ｂに、その長手方向と直交する前後方向の冷却風を供給する場合には、ゲート抵抗Ｒｇ１〜Ｒｇ８の抵抗値を等しくするようにしてもよいが、この場合には半導体モジュール３Ａ及び３Ｂの中央部の温度が高く両端側の温度か低くなる傾向がある。このため、パワー半導体モジュール３Ａ及び３Ｂの長手方向の中央部冷却効果が低いことからゲート抵抗Ｒｇ４及びＲｇ５の抵抗値を小さな値としてスイッチング損失を低下させて発熱温度を低下させ、中央部から両側に行くに従いゲート抵抗の抵抗を順次大きな値としてスイッチング損失を増加させて発熱温度を増加さることによりパワー半導体モジュール３の長手方向の温度分布を平均化することが好ましい。

半導体装置１には、外部のゲート信号形成回路から供給されるゲート信号が、異なるタイミングでゲート信号入力部１５ａ及び１５ｂに供給される。ゲート信号入力部１５ａに入力されたゲート信号Ｓｇ１は、下流側のパワー半導体モジュール３Ｂの温度検出用抵抗Ｒｔ１を通じて上流側のパワー半導体モジュール３Ａのゲート信号入力端子ｔｇ１に供給される。またゲート信号入力部１５ａに入力されたゲート信号Ｓｇ１は上流側のパワー半導体モジュール３Ａの温度検出用抵抗Ｒｔ１を介して下流側のパワー半導体モジュール３Ｂのゲート信号入力端子ｔｇ１に供給される。

また、ゲート信号入力部１５ｂに入力されたゲート信号Ｓｇ２は、下流側のパワー半導体モジュール３Ｂの温度検出用抵抗Ｒｔ２を通じて上流側のパワー半導体モジュール３Ａのゲート信号入力端子ｔｇ２に供給される。またゲート信号入力部１５ｂに入力されたゲート信号Ｓｇ２は上流側のパワー半導体モジュール３Ａの温度検出用抵抗Ｒｔ２を介して下流側のパワー半導体モジュール３Ｂのゲート信号入力端子ｔｇ２に供給される。

パワー半導体モジュール３Ａ及び３Ｂの等価回路は、図４に示すように構成されている。すなわち、半導体回路ＣＳ１及びＣＳ２で直列に接続した上下アームを有するハーフブリッジ回路を構成する。つまり、半導体回路ＣＳ１の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタＱ１とこれに逆並列接続された半導体チップ５Ｂを構成するフリー・ホイーリング・ダイオードＤ１とで上アームを構成する。また、半導体回路ＣＳ２の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタＱ２とこれに逆並列接続された半導体チップ５Ｂを構成するフリー・ホイーリング・ダイオードＤ２とで下アームを構成する。同様に、半導体回路ＣＳ３及びＣＳ４、ＣＳ５及びＣＳ６、ＣＳ７及びＣＳ８でそれぞれ直列に接続した上下アームを形成する。
そして、各上下アームを正極側電源ラインＬｐ及び負極側電源ラインＬｎに並列に接続して、電力変換装置を構成するインバータの一相分が構成されている。

次に、上記第１の実施形態の動作を説明する。
先ず、図５（ａ）に示すように、各パワー半導体モジュール３Ａ及び３Ｂに温度検出用抵抗Ｒｔ１及びＲｔ２の配置を省略してゲート信号入力部１５ａ及び１５ｂを直接各パワー半導体モジュール３Ａ及び３Ｂのゲート信号入力端子ｔｇ１及びｔｇ２に供給する場合について説明する。
この図５（ａ）の構成を有する場合には、冷却ファン１１から供給される冷却風による冷却効果は、上流側のパワー半導体モジュール３Ａに対する冷却効果が高く、下流側のパワー半導体モジュール３Ｂに対する冷却効果が低くなる。このため、上流側のパワー半導体モジュール３Ａの下流側端部の温度は図５（ｂ）で★印で示すように比較的低い温度となり、下流側のパワー半導体モジュール３Ｂの下流側端部の温度は図５（ｂ）で★印で示すように比較的高い温度となる。したがって、上流側のパワー半導体モジュール３Ａと下流側のパワー半導体モジュール３Ｂとの同一部位となる下流側端部の温度差ΔＴは比較的大きな温度差（例えば５〜１０℃）となる。

このため、両パワー半導体モジュール３Ａ及び３Ｂの半導体チップ５Ａのゲート端子に印加するゲート電圧は、温度が高くなる上流側のパワー半導体モジュール３Ａで余裕があるにもかかわらず、下流側のパワー半導体モジュール３Ｂを基準に発熱温度が過大となることがないように許容電流を設定する必要が生じる。
これに対し、上述した第１の実施形態によると、各パワー半導体モジュール３Ａ及び３Ｂのそれぞれに、温度検出用抵抗Ｒｔ１及びＲｔ２を例えば長手方向の中央部の半導体回路ＣＳ４及びＣＳ５に配置している。

そして、上流側のパワー半導体モジュール３Ａのゲート信号入力端子ｔｇ１及びｔｇ２には、ゲート信号入力部１５ａ及び１５ｂに供給されるゲート信号Ｓｇ１及びＳｇ２を下流側のパワー半導体モジュール３Ｂの中央部の半導体回路ＣＳ４及びＣＳ５に配置した温度検出用抵抗Ｒｔ１及びＲｔ２を介して供給する。
一方、下流側のパワー半導体モジュール３Ｂのゲート信号入力端子ｔｇ１及びｔｇ２には、ゲート信号入力部１５ａ及び１５ｂに供給されるゲート信号Ｓｇ１及びＳｇ２を上流側のパワー半導体モジュール３Ａの中央部の半導体回路ＣＳ４及びＣＳ５に配置した温度検出用抵抗Ｒｔ１及びＲｔ２を介して供給する。

このとき、上流側のパワー半導体モジュール３Ａの温度検出用抵抗Ｒｔ１及びＲｔ２では、冷却風による冷却効果が高いので、図３の温度抵抗特性から抵抗値が低くなっており、逆に下流側のパワー半導体モジュール３Ｂの温度検出用抵抗Ｒｔ１及びＲｔ２では、冷却風による冷却効果が低いので、図３の温度抵抗特性から抵抗値が高くなっている。

このため、上流側のパワー半導体モジュール３Ａの各半導体回路ＣＳ１〜ＣＳ８の奇数番号の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗は、ゲート抵抗Ｒｇ１、Ｒｇ３、Ｒｇ５、Ｒｇ７に下流側のパワー半導体モジュール３Ｂの大きな値の温度検出用抵抗Ｒｔ１を加えたものとなり、合成ゲート抵抗は大きい値となる。同様に、上流側のパワー半導体モジュール３Ａの偶数番号の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗は、ゲート抵抗Ｒｇ２、Ｒｇ４、Ｒｇ６、Ｒｇ８に下流側のパワー半導体モジュール３Ｂの大きな値の温度検出用抵抗Ｒｔ２を加えたものとなり、合成ゲート抵抗は大きな値となる。

また、下流側のパワー半導体モジュール３Ｂの各半導体回路ＣＳ１〜ＣＳ８の奇数番号の半導体回路ＣＳ１、ＣＳ３、ＣＳ５及びＣＳ７の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗は、ゲート抵抗Ｒｇ１、Ｒｇ３、Ｒｇ５、Ｒｇ７に上流側のパワー半導体モジュール３Ａの小さな抵抗値の温度検出用抵抗Ｒｔ１を加えたものとなり、合成ゲート抵抗は小さな値となる。同様に、下流側のパワー半導体モジュール３Ａの偶数番号の半導体回路ＣＳ２、ＣＳ４、ＣＳ６及びＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗は、ゲート抵抗Ｒｇ２、Ｒｇ４、Ｒｇ６、Ｒｇ８に上流側のパワー半導体モジュール３Ａの小さい値の温度検出用抵抗Ｒｔ２を加えたものとなり、合成ゲート抵抗は小さな値となる。

そして、上述した上アーム及び下アームを直列に接続したハーフブリッジ回路におけるゲート抵抗とスイッチング損失との関係を表す特性線図は、図６に示すように、ゲート抵抗Ｒｇの値が大きくなるにつれてスイッチング損失が大きくなる特性を有している。ここで図６は大容量ＩＧＢＴについての特性例である。
このため、上流側のパワー半導体モジュール３Ａでは、各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５を構成する絶縁ゲートバイポーラトランジスタのゲート抵抗値が下流側のパワー半導体モジュール３Ｂの温度検出用抵抗Ｒｔ１及びＲｔ２の大きな抵抗値を加算して大きな合成ゲート抵抗値となる。このため、上流側のパワー半導体モジュール３Ａの各半導体回路ＣＳ１〜ＣＳ８における半導体チップ５Ａのスイッチング損失が増加し、発熱量が増加される。

逆に、下流側のパワー半導体モジュール３Ｂでは各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗が小さい値となるので、スイッチング損失が減少して発熱量が抑制される。
この結果、図２（ｂ）に示すように、上流側のパワー半導体モジュール３Ａの平均温度と下流側のパワー半導体モジュール３Ｂの平均温度との温度差ΔＴ１が図５（ｂ）の場合に比較して十分に少なくなる。
このため、このため、各半導体モジュール３Ａ及び３Ｂの到達温度によるレイアウトと冷却フィンの設計の面で、設計自由度を向上させることができる。

また、前述したように、各パワー半導体モジュール３Ａ及び３Ｂの各半導体回路ＣＳ１〜ＣＳ８のゲート抵抗Ｒｇ１〜Ｒｇ８を半導体モジュールの長手方向の温度分布に応じて抵抗値を異ならせることにより、長手方向の温度分布を平均化することができる。
以上述べた第１の実施形態は半導体モジュールが２つの場合について述べた。しかし本発明は半導体モジュールが３つ以上の場合も含むものである。半導体モジュールが３つ以上ある場合においても考え方は同じである。

すなわち、半導体モジュールが４つである場合には、図７に示すように、前述した第１の実施形態における半導体モジュール３Ａ及び３Ｂ間に同様の構成を有する半導体モジュール３Ｃ及び３Ｄを配置した構成とし、冷媒流の最も上流側にある半導体モジュール３Ａのゲート信号入力端子Ｔｇ１及びＴｇ２には冷媒流の最も下流側にある半導体モジュール３Ｂに設置されている温度検出用抵抗Ｒｔ１及びＲｔ２を個別に介してゲート信号が入力される。冷媒流の最も下流側にある半導体モジュール３Ｂのゲート信号入力端子Ｔｇ１及びＴｇ２には冷媒流の最も上流側にある半導体モジュール３Ａに設置されている温度検出用抵抗ＲＴ１及びＲｔ２を個別に介してゲート信号が入力される。冷媒流の最も上流側にある半導体モジュール３Ａの次に上流側にある半導体モジュール３Ｃと冷媒流の最も下流側にある半導体モジュール３Ｂの次に下流側にある半導体モジュール３Ｄについても同様に構成される。そして、半導体モジュールが４つを超える数である場合には、以下同様に冷媒流の上流側にある半導体モジュールとそれに対応する下流側にある半導体モジュールについて上記と同様に構成すればよい。

半導体モジュールが奇数であるｎ個配置する場合について特に説明すると、この場合は、冷媒流の上流から（ｎ＋１）／２番目の半導体モジュール（冷媒流に沿う中央部の半導体モジュール）に対応する冷媒流の下流側の半導体モジュールはその半導体モジュール自体であって、この場合はゲート信号がその半導体モジュールに設置された温度検出用抵抗を介してその半導体チップに接続されたゲート抵抗に接続される。
このように、各パワー半導体モジュール各半導体回路のゲート抵抗を半導体モジュールの長手方向の温度分布に応じて抵抗値を異ならせることにより、長手方向の温度分布を平均化することができることは半導体モジュールが３つ以上の場合についても当てはまる。

次に、本発明の第２の実施形態を図８について説明する。
この第２の実施形態では、半導体回路ＣＳ１〜ＣＳ８を冷媒の流れ方向Ａと交差する方向に配置した場合において各パワー半導体モジュール３Ａ及び３Ｂの内部において半導体回路ＣＳ１〜ＣＳ８間でゲート抵抗の接続を変更して温度分布を平均化するようにしたものである。
すなわち、第２の実施形態では、図８（ａ）に示すように、中央部の半導体回路ＣＳ４及びＣＳ５の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端側の半導体回路ＣＳ１及びＣＳ８に形成したゲート抵抗Ｒｇ１及びＲｇ８を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。

また、半導体回路ＣＳ３及びＣＳ６の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端より内側の半導体回路ＣＳ２及びＣＳ７に形成したゲート抵抗Ｒｇ２及びＲｇ７を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。
さらに、半導体回路ＣＳ２及びＣＳ７の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を両端より内側の半導体回路ＣＳ３及びＣＳ６に形成したゲート抵抗Ｒｇ３及びＲｇ６を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。
さらにまた、両端側の半導体回路ＣＳ１及びＣＳ８の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート端子を中央部の半導体回路ＣＳ４及びＣＳ５に形成したゲート抵抗Ｒｇ４及びＲｇ５を介してゲート信号入力端子ｔｇ１及びｔｇ２に接続している。

この第２の実施形態によると、冷却性能が低く温度の高い中央部の半導体回路ＣＳ４及びＣＳ５のゲート抵抗として冷却能力が高く温度の低い両側部の半導体回路ＣＳ１及びＣＳ８に形成したゲート抵抗Ｒｇ１及びＲｇ８を通じてゲート信号入力端子ｔｇ１及びｔｇ２に接続されている。このため、中央部の半導体回路ＣＳ４及びＣＳ５の半導体チップ５Ａを構成する絶縁ゲートバイポーラトランジスタのゲート抵抗値を低く設定することができ、スイッチング損失をより低下させて発熱温度を十分に抑制することができる。

しかも、中央部から両端側に行くに従いゲート抵抗値が中央部のゲート抵抗値より大きくなるので、両端側に行くに従いゲート抵抗値を大きく設定することができ、スイッチング損失をより増加させて発熱温度を増加させることができる。
この結果、パワー半導体モジュール３の長手方向の温度分布は、図８（ｂ）に示すように、より平均化することができるとともに、最高温度をより低下することができ、各半導体回路ＣＳ１〜ＣＳ８の半導体チップ５Ａの許容電流量をより増加させることができる。

なお、上記第１及び第２の実施形態においては、ゲート抵抗Ｒｇ１〜Ｒｇ８を縦型拡散品とする場合について説明したが、これに限定されるものではなく、ディスクリート抵抗を使用するようにしてもよい。
また、上記第１及び第２の実施形態においては、半導体チップ５Ａを絶縁ゲートバイポーラトランジスタで構成する場合について説明したが、これに限定されるものではなく、パワー電界効果トランジスタなどのゲート端子を有する他の電圧制御型半導体素子を適用することができる。

さらに、上記第１及び第２の実施形態においては、半導体回路ＣＳ１〜ＣＳ８に１組の半導体チップ５Ａ及び５Ｂを実装した場合について説明したが、これに限定されるものではなく、２組以上の半導体チップ５Ａ及び５Ｂを実装するようにしてもよい。
また、上記第１及び第２の実施形態においては、パワー半導体モジュール３に８個の半導体回路ＣＳ１〜ＣＳ８を並列配置した場合について説明したが、これに限定されるものではなく、任意数の半導体回路を並列配置することができる。同様に、冷却フィン１０上に搭載するパワー半導体モジュール数も任意数に設定することができ、パワー半導体モジュールで設定するゲート抵抗も各パワー半導体モジュールの温度に応じて最適なゲート抵抗を選択することができる。

また、上記第１及び第２の実施形態においては、冷却媒体として冷却風を適用した場合について説明したが、これに限定されるものではなく、冷却水等の他の冷却媒体を適用することができる。
また、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。

１…半導体装置、２…ケース体、３Ａ，３Ｂ…パワー半導体モジュール、ＣＳ１〜ＣＳ８…半導体回路、４…絶縁基板、５Ａ，５Ｂ…半導体チップ、Ｒｇ１〜Ｒｇ８…ゲート抵抗、Ｒｔ１，Ｒｔ２…温度検出用抵抗、３Ｃ，３Ｄ…パワー半導体モジュール、１０…冷却フィン、１１…冷却ファン、１５ａ，１５ｂ…ゲート信号入力部

Claims (5)

1. ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された半導体回路を複数並列に配置した半導体モジュールを複数個冷却体上に当該半導体モジュールの配列方向が冷媒流に沿う方向となるように配置し、
   前記各半導体モジュールに少なくとも１つの温度検出用抵抗を配置し、
   冷媒流の流側に位置する半導体モジュールと冷媒流の下流側に位置する半導体モジュールについて、前記冷媒流の上流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給し、前記冷媒流の下流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給するようにした
   こと特徴とする半導体装置。
2. ゲート端子を有する一つ以上の半導体チップと前記ゲート端子に接続されるゲート抵抗とが少なくとも実装された半導体回路を複数並列に配置した半導体モジュールを４個以上冷却体上に当該半導体モジュールの配列方向が冷媒流に沿う方向となるように配置し、
   前記各半導体モジュールに少なくとも１つの温度検出用抵抗を配置し、
   冷媒流の最も上流側に位置する半導体モジュールと冷媒流の最も下流側に位置する半導体モジュールについて、前記冷媒流の最も上流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の最も下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給し、前記冷媒流の最も下流側に位置する半導体モジュールのゲート信号入力端子に前記冷媒流の最も下流側に位置する半導体モジュールの温度検出用抵抗を介してゲート信号を供給するようにし、
   前記冷媒流の最も上流側に位置する半導体モジュールの次に前記冷媒流の上流側に位置する半導体モジュールと前記冷媒流の最も下流側に位置する半導体モジュールの次に下流側に位置する半導体モジュールについて、前記冷媒流の最も上流側に位置する半導体モジュールと冷媒流の最も下流側に位置する半導体モジュールの場合と同様に一方のゲート信号温度検出用抵抗を介してもう一方のゲート信号を供給し、
   同様にそれぞれ対応する半導体モジュールを構成する
   ことを特徴とする半導体装置。
3. 前記各半導体モジュールは、少なくとも中央部の半導体回路のゲート抵抗として両端側の半導体回路のゲート抵抗を接続し、両端側の半導体回路のゲート抵抗として中央部の半導体回路のゲート抵抗を接続することを特徴とする請求項１又は２に記載の半導体装置。
4. 温度検出用抵抗は、正の温度抵抗特性を有し、縦方向の電流経路を形成する縦型拡散構造又はディスクリート抵抗で構成されていることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
5. 前記半導体チップは電力制御型半導体素子であることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。

Images