JP2011204771A - 面発光素子、面発光素子アレイ、書き込みヘッドおよびプリンタ - Google Patents

Abstract

【課題】光量の減少を防止しつつ金属配線の断線を防止することができる面発光素子および面発光素子アレイを提供する。
【解決手段】発光素子アレイは、ｐ型の半導体基板と、第１のｐ型の半導体層１４と、第２のｎ型の半導体層１６と、第３のｐ型の半導体層１８と、第４のｎ型の半導体層２０とを有する、サイリスタ構造の面発光素子である。第４の半導体層２０は、ゲート電極２４のためにメサ状にエッチングされ、第３の半導体層１８との間に段差部Ｓを生じさせる端部（エッチング面）ＥＤを有する。端部ＥＤには、順方向のメサとなる第１の側部と、第１の側部に対向し順方向のメサとなる第２の側部と、逆方向のメサとなる第３の側部とからなる迫出し部４０が形成されている。
【選択図】図１

Description

本発明は、面発光素子、面発光素子アレイ書き込みヘッドおよびプリンタに関する。

密着型イメージセンサやプリンタなどの書込みヘッドに、面発光素子アレイが利用されている。典型的な面発光素子アレイは、１つの基板上に線形に配列された複数の面発光素子を集積して構成されている。面発光素子の代表的なものとして、発光ダイオード、発光サイリスタ、レーザダイオードが知られている。この中で、発光サイリスタは、化合物半導体層（ＧａＡｓ、ＡｌＧａＡｓなど）の積層によりＰＮＰＮ構造を形成し、ゲート電極にゲート電圧および／またはゲート電流が印加されたとき、アノード電極およびカソード電極から注入された電子−正孔が結合され、発光が生じる。

このような発光素子アレイに自己走査機能を持たせ、各発光サイリスタを順次点灯させる自己走査型の発光素子アレイが特許文献１ないし３に開示されている。

特開平１−２３８９６２号公報 特開２００７−２５０８５３号公報 特開２００７−２５０９６１公報

本発明は、光量の減少を防止しつつ配線層の断線を防止することができる面発光素子および面発光素子アレイを提供することを目的とする。

請求項１に記載の発明は、表面から光を放出する、第１導電型の第１の化合物半導体層と、前記第１の化合物半導体層上に形成され、かつ第１の化合物半導体層との間に段差部を生じさせる端部を有する第２導電型の第２の化合物半導体層と、前記第２の化合物半導体層上に形成された電極と、前記段差部を含むように前記第１および第２の化合物半導体層上に形成され、かつ前記電極に通じる貫通孔が形成された絶縁層と、前記貫通孔を介して前記電極に電気的に接続され、前記絶縁膜を介して前記段差部上を延在する配線層とを有し、前記端部には、前記端部から突出した少なくとも１つの迫出し部が形成され、前記迫出し部は、前記端部に接続されかつ順方向に傾斜する面を有する第１の側部と、前記端部に接続されかつ順方向に傾斜する面を有する第２の側部と、第１の側部と第２の側部に接続されかつ前記順方向とは逆方向に傾斜する面を有する第３の側部とを有する、面発光素子。
請求項２に記載の発明は、前記配線層の幅は、前記迫出し部の前記第３の側部の幅よりも大きく、前記配線層の下方に前記第１および第２の側部が位置する、請求項１に記載の面発光素子。
請求項３に記載の発明は、前記配線層は、前記電極に接続されかつ第１の幅を有する第１の幅部分と、第１の幅よりも広い第２の幅を有する第２の幅部分と、第１の幅部分と第２の幅部分との間に形成され第１の幅から第２の幅に向けて幅が広がる幅拡張部分とを有し、前記幅拡張部分の両側の縁が前記第１および第２の側部上を交差し、前記第１の幅は、前記第３の側部の幅よりも狭く、前記第２の幅は、前記第３の側部の幅よりも広い、請求項１または２に記載の面発光素子。
請求項４に記載の発明は、前記第１および第２の側部は、前記第３の側部に向けて先端が狭くなるように傾斜し、前記配線層の両側の縁が前記第１および第２の側部上を交差し、前記配線層の幅は、前記第３の側部の幅よりも大きい、請求項１に記載の面発光素子。
請求項５に記載の発明は、前記端部には、離間した２つの迫出し部が形成され、前記配線層の幅は、前記２つの迫出し部の間隔よりも大きい、請求項１ないし４いずれか１つに記載の面発光素子。
請求項６に記載の発明は、面発光素子はさらに、基板と、基板上に形成された第１の導電型の第３の化合物半導体層と、第２の導電型の第４の化合物半導体層とを含み、前記第１の化合物半導体層は第４の化合物半導体層上に形成され、前記第１の化合物半導体層上には、サイリスタのゲート電極が形成される、請求項１ないし５いずれか１つに記載の面発光素子。
請求項７に記載の発明は、請求項１ないし６いずれか１つに記載の面発光素子が直線状に配列された複数の面発光素子と、
前記複数の面発光素子の配列方向に平行と平行に延在する主配線層とを有し、
前記複数の面発光素子の各電極に接続された配線層は、前記主配線層と直交し前記主配線層に接続される、面発光素子アレイ。
請求項８に記載の発明は、面発光素子アレイは、自己走査型発光素子アレイである、請求項７に記載の面発光素子アレイ。
請求項９に記載の発明は、請求項７または８に記載の面発光素子アレイを用いた光書込みヘッド。
請求項１０に記載の発明は、請求項９記載の光書込みヘッドを備えたプリンタ。

請求項１の発明によれば、迫出し部を持たない構成の面発光素子と比較して、配線層の断線を防止することができる。
請求項２の発明によれば、配線層の幅方向のくびれを抑制することができる。
請求項３の発明によれば、発光光量の低下を防止することができる。
請求項４の発明によれば、配線層の断線を防止することができる。
請求項５の発明によれば、配線層の幅方向のくびれを抑制することができる。
請求項６の発明によれば、サイリスタ構造の面発光素子の配線層の断線を防止することができる。
請求項７の発明によれば、面発光素子アレイ上の複数の配線層の断線を防止することができる。
請求項８の発明によれば、自己走査型発光素子アレイの配線層の断線を防止することができる。
請求項９の発明によれば、光書込みヘッドに用いられる面発光素子の配線層の断線を防止することができる。
請求項１０の発明によれば、プリンタヘッドに用いられる面発光素子の配線層の断線を防止することができる。

本発明の第１の実施例に係る発光サイリスタの平面図とそのＸ−Ｘ線断面図である。 図１の発光サイリスタの迫出し部を拡大した平面図、Ｘ１−Ｘ１線断面図、Ｙ−Ｙ線断面図である。 本発明の第２の実施例に係る発光サイリスタの平面図と迫出し部を拡大した平面図である。 本発明の第３の実施例に係る発光サイリスタの迫出し部を拡大した平面図である。 本発明の第３の実施例に係る発光サイリスタの迫出し部を拡大した平面図である。 本実施例の発光素子アレイの概略平面図である。 本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。 本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。

次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として自己走査型の発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。

図１は、本発明の第１の実施例に係る発光サイリスタの平面図と、そのＸ−Ｘ線断面図である。本実施例の発光サイリスタ１０は、ｐ型の半導体基板１２上に、第１のｐ型の半導体層１４、第２のｎ型の半導体層１６、第３のｐ型の半導体層１８、第４のｎ型の半導体層２０を順にエピタキシャル成長で積層して形成される。半導体基板１２および第１乃至第４の半導体層は、ＩＩＩ−Ｖ族の化合物半導体から構成され、例えばＧａＡｓ系の半導体から構成される。

最上層の第４の半導体層２０上にカソード電極２２を形成した後、第４の半導体層２０をメサ状にエッチングして下層の第３の半導体層１８の表面を露出させる。このエッチングを、ゲート出しエッチングと呼ぶことにする。ゲート出しエッチングにより、第４の半導体層２０と第３の半導体層２０との間に段差部Ｓが形成される。また、ゲート出しエッチングにより露出された第３の半導体層１８の表面には、ゲート電極２４が形成され、基板１２の裏面には、アノード電極２６が形成される。こうして、３端子構造の発光サイリスタが形成される。

また、カソード電極２２、ゲート電極２４を覆うように、第３および第４の半導体層１８、２０上にSiO₂などの絶縁膜３０を成膜され、カソード電極２２上の絶縁膜３０をエッチングすることで絶縁膜３０にコンタクトホール３２が形成される。さらに絶縁膜３０上に、配線層３４となる金属材料をスパッタリングなどで成膜することによって、金属材料がコンタクトホール３２を介してカソード電極２２に電気的に接触される。次に、公知のフォトリソグラフィによって金属材料をエッチングして、配線層３４のパターンを得る。以上のプロセスでは、金属材料をエッチングして形成される配線層３４は、ゲート出しエッチングによって生成された第４の半導体層２０と第３の半導体層１８との間に段差部Ｓ上を通過する。さらに配線層３４は、これと直交する方向に延びる主配線層３６に接続される。主配線層３６は、複数の発光サイリスタが配列される方向に沿うように延在する。ゲート電極２４には、ここには図示しないシフト部からゲート信号が印加される。

本実施例の発光サイリスタでは、段差部Ｓを生じさせる第４の半導体層２０の端部ＥＤ、すなわちエッチング面には、１つの矩形状の突起である迫出し部４０が形成されている。図２は、迫出し部４０を拡大した平面図と、迫出し部４０のＸ１−Ｘ１断面、Ｙ−Ｙ断面を示している。迫出し部４０は、端部ＥＤから垂直方向に延びるように端部ＥＤに接続された第１の側部４０Ａと、第１の側部４０Ａと対向しかつ端部ＥＤから垂直方向に延びるように端部ＥＤに接続された第２の側部４０Ｂと、第１および第２の側部４０Ａ、４０Ｂに接続されそれらの間を連結する第３の側部４０Ｃを有する。

迫出し部４０は、第４の半導体層２０のゲート出しエッチングするときのマスクの形状を変更することにより容易に形成することができる。つまり、マスクをパターンニングするとき、マスクには、迫出し部に対応する矩形状の突出部が形成される。

ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体層は、結晶異方性を有しており、化合物半導体層を、硫酸過酸化水素水等のエッチャントを用いてウェットエッチングすると、その結晶異方性によってエッチング面が順方向のテーパ、またはオーバーハング状に傾斜した逆方向のテーパが形成されることが知られている。以下、順方向のテーパが形成された面を順メサまたは順メサ面と称し、逆方向のテーパが形成された面を逆メサまたは逆メサ面と称する。通常、ある結晶方位でエッチングされた面が順メサになるとき、これと直交する方位のエッチング面は逆メサとなる。

本実施例では、第４の半導体層２０の端部（エッチング面）ＥＤは、逆メサとなる結晶方位にある。これは、図１の縦方向に配線を長く通さなければならない発光素子アレイにおいては、ゲート出しエッチングで生じる段差部Ｓを逆メサとする方が、逆メサ上を通す配線本数を減らすことができるためである。従って、迫出し部４０の第１の側部４０Ａと第２の側部４０Ｂは、端部ＥＤと直交する方位にあるので、第１および第２の側部４０のエッチング面は、順メサとなる（図２のＸ１−Ｘ１線断面図を参照）。図からも明らかなように、第４の半導体層２０のエッチング面は、第３の半導体層１８の表面に対し９０未満の角度で傾斜する順メサ面となっている。第３の側部４０Ｃは、端部ＥＤと平行であるため、そのエッチング面は、逆メサとなる（Ｙ−Ｙ線断面図を参照）。図からも明らかなように、第４の半導体層２０のエッチング面は、第３の半導体層１８の表面に対し９０度以上で傾斜する面が形成されている。オーバーハングの逆テーパ面は、エッチング面の一部に形成されたり、あるいは膜厚や傾斜角度によってエッチング面の全体に形成される。

ゲート出しエッチングにより形成された段差部Ｓの上に絶縁膜３０を成膜しても、絶縁膜３０は、段差に追従して膜付けされるため、配線材料もこの段差上を通らなければならない。逆メサの場合、その上にスパッタリングにより配線材料を積層したとき、段差部Ｓに空隙（ボイド）が生じるおそれがある。ボイドが生じると、配線層の断面積が小さくなり、配線抵抗が高くなることだけでなく、配線材料のパターニングの際にエッチャントがボイドの中に入り込み、ボイドの内壁がエッチングされることで、段差部Ｓの配線幅がくびれることがある。さらに、配線層の両側のエッジラインからのくびれが繋がって、配線層が断裂することがある。

本実施例では、第４の半導体層２０の端部ＥＤに迫出し部４０を形成することで、段差部Ｓに、順メサとなる第１および第２の側部４０Ａ、４０Ｂが形成される。そして、配線層３４の幅２Ｗは、迫出し部４０の幅２Ｄよりも大きく、配線層３４の両縁部は、順メサの第１および第２の側部４０Ａ、４０Ｂを覆うように形成される。このため、配線層３４の両縁部には、ボイドが生じ難くなり、レジストを塗布したときに配線材料とレジストの間の細孔が生じることが抑制される。同時に、配線層３４の両側のエッジラインからのくびれも効果的に防止される。

好ましい例として、迫出し部４０の幅を２Ｄ、端部ＥＤからの長さをＬからなる長方形とした。配線層３４の幅２Ｗと迫出し部４０の幅２Ｄの関係は、必ず、Ｗ＞Ｄであり、順メサである第１および第２の側部４０Ａ、４０Ｂは、配線層３４の両側のエッジラインの内側に位置する。このような構造にすれば、配線層３４をエッチングする際に、くびれが生じたとしても、片側のエッジからＷ−Ｄの長さしかくびれが起こらない。Ｗ−Ｄを０に近づければ、配線層３４のエッジラインの外側に位置する逆メサの端部ＥＤの面積が小さくなり、くびれが起こっても、それは僅かな長さであり、配線層３４の断裂は起こりえない。本実施例では、配線層３４の厚さが約６００ｎｍ、段差部Ｓの高低差が約７００ｎｍであるとき、２Ｗ＝５．０μｍに対して、２Ｄ＝４．０μｍとした。すなわち、配線層３４は、片側Ｗ−Ｄ＝０．５μｍずつ、逆メサ面を乗り越えている。また、迫出し部４０の長さＬ＝０．５μｍとした。

また、第３の側部４０Ｃは、逆メサ面であり、スパッタリングされた配線材料と下地の絶縁膜３０との間、およびレジストと配線材料との間に空隙が生じる可能性が高くなる。しかし、第３の側部４０Ｃは、配線材料をエッチングする部分ではないから、くびれや段切れが生じることはない。

このように、段差部Ｓに迫出し部４０を設け、さらにＷ−Ｄ(＞０)を、プロセスで許される限界値まで小さくすることによって、カソード層（第４の半導体層）２０からゲート電極層（第３の半導体層）１８まで段差部Ｓを介して延在する配線層３４のくびれを抑え、断裂を抑制することができる。

次に、本発明の第２の実施例ついて説明する。図３は、第２の実施例に係る発光サイリスタの平面図と、段差部に形成された迫出し部を拡大した平面図である。第１の実施例では、第４の半導体層２０の表面から出射される光量を増加させるために配線層３４の幅２Ｗを小さくしていくと、それにともなって、迫出し部４０の幅２Ｄを小さくしなければならない。このため、迫出し部４０の設計が困難になる。第２の実施例は、配線層３４の幅２Ｗを小さくし、発光光量の低下を防止しつつ、段差部Ｓにおける配線層の断線を防止することを可能にする。

図３に示すように、第４の半導体層２０のエッチング面ＥＤには、矩形状の迫出し部４０が形成されている。迫出し部４０は、第１の実施例と同様に、順メサの第１および第２の側部４０Ａ、４０Ｂと逆メサの第３の側部４０Ｃを備えている。第２の実施例の配線層は、カソード電極２０に接続されかつＸ方向に延びる幅狭の第１の配線部３４Ａと、第１の配線部３４Ａに接続され、幅が徐々に拡張する幅拡張部３４Ｂと、幅拡張部３４Ｂに接続され、かつＸ方向に延びる幅広の第２の配線部３４Ｃとを有する。第１の配線部３４Ａの幅は、Ｗ１＜Ｗであり、かつＷ１＜Ｄの関係にあり、拡張部３４Ｂの両側のエッジライン（縁）が迫出し部４０の順メサの第１および第２の側部４０Ａ、４０Ｂと交差するようにレイアウトされる。好ましくは、２Ｗ１＝２．０μｍ、２Ｄ＝７．０μｍ、Ｌ＝０．５μｍである。

このように、第２の実施例では、第４の半導体層２０上の第１の配線部３４Ａの幅を狭くすることができ、第１の配線部３４Ａによる発光光量の吸収または遮蔽を抑制することができる。また、幅拡張部３４Ｂは、順メサの上を通り、逆メサ（第３の側部４０Ｃ）を通らないため、段差部Ｓにおける配線層のくびれを抑制することができる。

次に、本発明の第３の実施例について説明する。図４は、本発明の第３の実施例に係る発光サイリスタの迫出し部を拡大した平面図である。第３の実施例では、第４の半導体層２０のエッチング面ＥＤに、離間された２つの矩形状の迫出し部５０、５２が形成される。各々の迫出し部５０、５２は、第１の実施例のときと同様に、順メサの第１および第２の側部５０Ａ、５０Ｂ、５２Ａ、５２Ｂと逆メサの第３の側部５０Ｃ、５２Ｃを有している。２つの迫出し部５０、５２の幅２Ｄは、配線層３４の幅２Ｗよりも小さいが、Ｗ−Ｄを０に近づけることが望ましい。これにより、配線層３４の両側のエッジは、順メサの第１の側部５０Ａ、第２の側部５２Ｂの近傍になるため、配線層３４の段差部Ｓにおけるくびれを防止することができる。また、迫出し部５０、５２の第３の側部５０Ｃ、５２Ｃの幅は、長さＬとの関係で適宜選択される。好ましい例では、２Ｗ＝５．０μｍ、２Ｄ＝４．０μｍ、Ｌ＝０．５μｍであり、このとき、Ｗ−Ｄ＝０．５μｍである。なお、上記例では、２つの迫出し部を設けたが、それ以上の数であってもよい。さらに、２つの迫出し部は、同じサイズであることが望ましいが、異なるサイズであってもよい。

次に、本発明の第４の実施例について説明する。図５は、第４の実施例に係る発光サイリスタの迫出し部を拡大した平面図である。第４の実施例では、第４の半導体層２０のエッチング面ＥＤに、台形状の迫出し部６０が形成される。図示する迫出し部６０は、小さい方の底を迫出し部の先端とした等脚台形であり、エッチング面ＥＤから内側に傾斜した第１の側部６０Ａと、第１の側部６０Ａと対向し内側に傾斜した第２の側部６０Ｂと、第１および第２の側部６０Ａ、６０Ｂに接続された第３の側部６０Ｃとを有する。第１および第２の側部６０Ａ、６０Ｂは、エッチング面ＥＤに対して垂直の方位ではなく、逆メサと順メサの中間的な傾斜をもった面となるが、第１および第２の側部６０Ａ、６０Ｂが４５度以上の垂直に近い角度で傾斜すれば、順メサに近くなる。

迫出し部６０の先端の第３の側部６０Ｃの幅を２Ｄとしたとき、配線層３４の幅２Ｗは、Ｗ＞ｄの関係にあり、配線層３４の両側のエッジラインが、迫出し部６０の第１および第２の側部６０Ａ、６０Ｂと交差するようにレイアウトされる。

第４の実施例においても、段差部Ｓにおける配線層３４のくびれ抑止効果を確認することができた。等脚台形の上底を２ｄ、下底を２Ｄ、配線層３４の幅を２Ｗ、台形の高さをＬとすると、Ｄ＞Ｗ＞ｄの関係にある。本例では、２Ｗ＝５．０μｍ、２Ｄ＝７．０μｍ、２ｄ＝４．０μｍ、Ｌ＝３．０μｍとした。Ｌが大きいほうが、第１および第２の側部６０Ａ、６０Ｂが順メサ面に近くなるので好ましい。なお、迫出し部は、必ずしも等脚台形に限らず、非対称であってもよい。

本実施例によれば、各発光素子の電極への給電のための配線を通すとき、発光部への逆メサ形状の段差を乗り越えなければならないが、発光部のメサに迫出し部を設けることで、配線層の段切れを防止することができる。また、本実施例によれば、エッチング用のマスクの形状を変更するだけで、新しい工程の追加によるコストアップなしに、発光部の光量を下げることなく歩留まりを上げ、高信頼度の面発光素子を得ることができる。

上記実施例では、発光サイリスタを例示するが、これ以外の発光ダイオードや面発光型半導体レーザのような面発光素子であってもよい。さらに本発明は、第１ないし第４の実施例をそれぞれ単独で用いることのみならず、これらの実施例を組合わせたものであってもよい。例えば、第３の実施例と第４の実施例を組合せた迫出し部、すなわち複数の台形状の迫出し部を形成するものであってもよい。

図６は、本実施例の発光サイリスタを有する自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ１０−１、１０−２・・・１０−ｎと、各発光サイリスタを走査するシフト部６４が形成されている。複数の発光サイリスタ１０−１〜１０−ｎは、線形に配列され、各発光サイリスタのカソード電極に接続された配線層３４は、これと直交する方向に延在する主配線層３６に接続される。主配線層３６は、発光サイリスタの配列方向に平行に延在する。各発光サイリスタのゲート電極２４−１、２４−２・・・２４−ｎは、シフト部６４からの駆動信号６４−１、６４−２、・・・６４−ｎにそれぞれ接続される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。

以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図７に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板７０上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ７１が、主走査方向に実装され、発光素子アレイチップ７１の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ７２が、樹脂ハウジング７３により固定されている。ロッドレンズアレイ７２の光軸上には、感光ドラム７４が設けられる。また、チップ実装基板７０の下地には発光素子アレイチップ７１の熱を放出するためのヒートシンク７５が設けられ、ハウジング７３とヒートシンク７５は、チップ実装基板７０を間に挟んで止め金具７６により固定されている。

図７に示す光書込みヘッドを用いた光プリンタを図８に示す。光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０８でカセット１１０中から送られてきた用紙１１２上に、トナーを転写する。用紙は、定着器１１４にて熱等を加えられ定着され、スタッカ１１６に送られる。一方、転写の終了したドラムは、消去ランプ１１８で帯電が全面にわたって中和され、清掃器１２０で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ，複写機にも利用することができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０：発光サイリスタ
１２：基板
１４：第１の半導体層
１６：第２の半導体層
１８：第３の半導体層
２０：第４の半導体層
２２：カソード電極
２４：ゲート電極
２６：アノード電極
３０：層間絶縁膜
３２：コンタクトホール
３４：配線層
４０、５０．５２、６０：迫出し部
４０Ａ、５０Ａ、５２Ａ、６０Ａ：第１の側部
４０Ｂ、５０Ｂ、５２Ｂ、６０Ｂ：第２の側部
４０Ｃ、５０Ｃ、５２Ｃ、６０Ｃ：第３の側部
Ｓ：段差部
ＥＤ：エッチング面（端部）

Claims (10)

1. 表面から光を放出する、第１導電型の第１の化合物半導体層と、
   前記第１の化合物半導体層上に形成され、かつ第１の化合物半導体層との間に段差部を生じさせる端部を有する第２導電型の第２の化合物半導体層と、
   前記第２の化合物半導体層上に形成された電極と、
   前記段差部を含むように前記第１および第２の化合物半導体層上に形成され、かつ前記電極に通じる貫通孔が形成された絶縁層と、
   前記貫通孔を介して前記電極に電気的に接続され、前記絶縁膜を介して前記段差部上を延在する配線層とを有し、
   前記端部には、前記端部から突出した少なくとも１つの迫出し部が形成され、前記迫出し部は、前記端部に接続されかつ順方向に傾斜する面を有する第１の側部と、前記端部に接続されかつ順方向に傾斜する面を有する第２の側部と、第１の側部と第２の側部に接続されかつ前記順方向とは逆方向に傾斜する面を有する第３の側部とを有する、面発光素子。
2. 前記配線層の幅は、前記迫出し部の前記第３の側部の幅よりも大きく、前記配線層の下方に前記第１および第２の側部が位置する、請求項１に記載の面発光素子。
3. 前記配線層は、前記電極に接続されかつ第１の幅を有する第１の幅部分と、第１の幅よりも広い第２の幅を有する第２の幅部分と、第１の幅部分と第２の幅部分との間に形成され第１の幅から第２の幅に向けて幅が広がる幅拡張部分とを有し、前記幅拡張部分の両側の縁が前記第１および第２の側部上を交差し、前記第１の幅は、前記第３の側部の幅よりも狭く、前記第２の幅は、前記第３の側部の幅よりも広い、請求項１または２に記載の面発光素子。
4. 前記第１および第２の側部は、前記第３の側部に向けて先端が狭くなるように傾斜し、前記配線層の両側の縁が前記第１および第２の側部上を交差し、前記配線層の幅は、前記第３の側部の幅よりも大きい、請求項１に記載の面発光素子。
5. 前記端部には、離間した２つの迫出し部が形成され、前記配線層の幅は、前記２つの迫出し部の間隔よりも大きい、請求項１ないし４いずれか１つに記載の面発光素子。
6. 面発光素子はさらに、基板と、基板上に形成された第１の導電型の第３の化合物半導体層と、第２の導電型の第４の化合物半導体層とを含み、前記第１の化合物半導体層は第４の化合物半導体層上に形成され、前記第１の化合物半導体層上には、サイリスタのゲート電極が形成される、請求項１ないし５いずれか１つに記載の面発光素子。
7. 請求項１ないし６いずれか１つに記載の面発光素子が直線状に配列された複数の面発光素子と、
   前記複数の面発光素子の配列方向に平行と平行に延在する主配線層とを有し、
   前記複数の面発光素子の各電極に接続された配線層は、前記主配線層と直交し前記主配線層に接続される、面発光素子アレイ。
8. 面発光素子アレイは、自己走査型発光素子アレイである、請求項７に記載の面発光素子アレイ。
9. 請求項７または８に記載の面発光素子アレイを用いた光書込みヘッド。
10. 請求項９記載の光書込みヘッドを備えたプリンタ。

Images