JP2011203833A - メモリシステム - Google Patents

Abstract

【課題】十分な復号性能を得ることが可能なメモリシステムを提供する。
【解決手段】半導体メモリと、半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部１０と、変換部で用いる変換関数を最適化する変換関数最適化部２０と、変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部３０とを備え、変換関数最適化部は、半導体メモリの使用回数に関する情報に基づいて変換関数を最適化する。
【選択図】図３

Description

本発明は、メモリシステムに関する。

例えばＮＡＮＤメモリ等の半導体メモリと該半導体メモリのコントローラとを備えたメモリシステムでは、復号化の際の誤り訂正処理が重要である。誤り訂正処理では、軟判定値を用いた処理が注目されている（例えば、特許文献１参照）。

しかしながら、軟判定値を用いた従来の方法では、経時変化等に起因した半導体メモリの閾値電圧分布の変動が考慮されていなかった。そのため、十分な復号性能が得られるとは必ずしも言えなかった。

特開２００８−５９６７９号公報

本発明は、十分な復号性能を得ることが可能なメモリシステムを提供することを目的としている。

本発明の第１の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記半導体メモリの使用回数に関する情報に基づいて前記変換関数を最適化する。

本発明の第２の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記半導体メモリの製造後の経過時間に関する情報に基づいて前記変換関数を最適化する。

本発明の第３の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記半導体メモリへの書き込み後の経過時間に関する情報に基づいて前記変換関数を最適化する。

本発明の第４の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記半導体メモリに書き込みを行う際に所望の書き込み電圧が得られるまでの書き込み回数に関する情報に基づいて前記変換関数を最適化する。

本発明の第５の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記半導体メモリの復号時の誤り発生の履歴に関する情報に基づいて前記変換関数を最適化する。

本発明の第６の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、半導体メモリの復号時の尤度の履歴に関する情報に基づいて前記変換関数を最適化する。

本発明の第７の視点に係るメモリシステムは、半導体メモリと、前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、前記変換部で用いる変換関数を最適化する変換関数最適化部と、前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、を備え、前記変換関数最適化部は、前記入力データのばらつきに関する情報に基づいて前記変換関数を最適化する。

本発明によれば、十分な復号性能を得ることが可能なメモリシステムを提供することができる。

本発明の第１の実施形態に係るメモリシステムの構成を示したブロック図である。 本発明の第１の実施形態の原理について示した図である。 本発明の第１の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第２の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第３の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第４の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第５の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第６の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。 本発明の第７の実施形態に係るメモリシステムの主として誤り検出訂正部の構成を示したブロック図である。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
図１は、本発明の第１の実施形態に係るメモリシステムの構成を示したブロック図である。

図１に示したメモリシステムは、不揮発性の半導体メモリ１００及びメモリコントローラ２００を備えており、パーソナルコンピュータ等のホスト３００との間でデータの送受信が可能な構成となっている。

本実施形態では、半導体メモリ１００としてＮＡＮＤ型のフラッシュメモリ（ＮＡＮＤメモリ）を用いている。すなわち、半導体メモリ１００は、メモリセル１０２にワード線１０４が接続され、ワード線制御部１０６からワード線１０４を介して各メモリセル１０２に電圧が印加される。各メモリセルは多値メモリである。

メモリコントローラ２００は、バス２０２を介して接続された、ＲＯＭ２０４と、ＣＰＵコア２０６と、ＲＡＭ２０８と、ホストインターフェイス（Ｉ／Ｆ）２１０と、ＮＡＮＤインターフェイス（ＩＦ）２１２と、誤り検出訂正部（ＥＣＣ部）２１４と、最適化情報供給部２２０とを備えている。ＥＣＣ部２１４は、エンコーダ部２１６とデコーダ部２１８とを備えている。

メモリコントローラ２００は、ＣＰＵコア２０６に基づき、ホストインターフェイス２１０を介してホスト３００との間でデータの送受信を行い、ＮＡＮＤインターフェイス２１２を介して半導体メモリ１００との間でデータの送受信を行う。また、ＣＰＵコア２０６でのＦＷ（Firm Ware）により、半導体メモリ１００のアドレス管理が行われる。また、ホスト３００からのコマンド入力に応じたメモリシステム全体の制御も、ＣＰＵコア２０６がＦＷにより実行する。ＲＯＭ２０４には、メモリシステムの制御プログラム等が格納されている。ＲＡＭ２０８には、アドレス管理で必要となるアドレス変換テーブル等が記憶されている。

ＥＣＣ部２１４は、データ記憶時に誤り訂正符号を生成して付与するエンコーダ部２１６と、データ読み出し時に読み出された符号化データを復号するデコーダ部２１８とを有している。ＥＣＣ部２１４では、軟判定値に基づく誤り訂正符号復号を用いる。

図２は、本実施形態の原理について示した図である。

図２（ａ）は、メモリセルの製造時（出荷時）の生起確率特性を示した図である。図２（ｂ）は、製造時から長時間経過した後、或いは多数回の書き込み／読み出しを行った後の、メモリセルの生起確率特性を示した図である。図２（ａ）及び図２（ｂ）の例では、４値の不揮発性メモリセルについて示している。図２（ｃ）は、メモリセルの硬判定値及び軟判定値を示したものである。

図に示すように、図２（ａ）の場合と図２（ｂ）の場合とでは生起確率特性が大きく変動する。例えば、閾値電圧が図のＱ点である場合を想定する。図２（ａ）の場合には、Ｑ点は“Ｂ”値に一番近いので、メモリセルには“Ｂ”値が記憶されている可能性が高いと考えられる。一方、図２（ｂ）の場合には、メモリセルには“Ｃ”値が記憶されている可能性が高いと考えられる。ところが、軟判定値を考慮したとしても、図２（ａ）の場合と図２（ｂ）の場合ともに、Ｑ点は“Ｂ”値の可能性が高いと判断されることになる。すなわち、図２（ｂ）の場合には、Ｑ点は本来は“Ｃ”値の可能性が高いにもかかわらず、“Ｂ”値の可能性が高いと判断される。本実施形態は、このような不都合に対してなされたものである。

図３は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。

図３に示したＥＣＣ部２１４は、図１の半導体メモリ１００から入力された入力データを所定の変換関数に基づいて対数尤度比（ＬＬＲ：Log Likelihood Ratio）に変換する変換部１０と、変換部１０で用いる変換関数を最適化する変換関数最適化部２０と、変換部１０から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部３０とを備えている。以下、説明を加える。

図３に示した入力データは、例えば図２（ｃ）の硬判定値及び軟判定値に相当する。例えば、図２のＱ点の場合、入力データは硬判定値の上位ビットから順に（０１１１）となる。すでに述べたように、図２（ａ）の場合すなわち、メモリセルの製造時（出荷時）の場合には、Ｑ点は“Ｂ”値である確率が高いと考えられる。一方、図２（ｂ）の場合すなわち、製造時から長時間経過した後、或いは多数回の書き込み／読み出しを行った後の場合には、Ｑ点は“Ｃ”値である確率の方が高いと考えられる。したがって、図２（ａ）の場合と図２（ｂ）の場合とで、変換部１０から出力される対数尤度比の値が同じであることは妥当ではない。しかしながら、図２（ａ）の場合及び図２（ｂ）の場合いずれも、入力データは（０１１１）であるため、図２（ａ）の場合と図２（ｂ）の場合とで変換部１０の中味に変更がないとすると、図２（ａ）の場合及び図２（ｂ）の場合いずれも、変換部１０から出力される対数尤度比は同じ値となってしまう。

そこで、本実施形態では、変換関数最適化部２０により、変換部１０で用いる変換関数を最適化するようにしている。具体的には、本実施形態では、半導体メモリ１００の使用回数に関する情報に基づいて変換関数を最適化するようにしている。ここでは、半導体メモリ１００の使用回数は、半導体メモリ１００へのデータの書き込み回数及び半導体メモリ１００からのデータの読み出し回数の合計回数を意味する。なお、半導体メモリ１００へのデータの書き込み回数のみを、半導体メモリ１００の使用回数としてもよい。また、半導体メモリ１００からのデータの読み出し回数のみを、半導体メモリ１００の使用回数としてもよい。以下、変換部１０で用いる変換関数の最適化について説明する。

変換関数最適化部２０には、半導体メモリ１００の使用回数に関する情報Ｐ１が入力している。すでに述べたことからわかるように、半導体メモリ１００の使用回数に応じて、図２（ａ）及び図２（ｂ）に示した生起確率特性は変化する。そこで、変換関数最適化部２０により、半導体メモリ１００の使用回数に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、変換関数最適化部２０には複数の変換テーブルが用意されており、半導体メモリ１００の使用回数に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルには、入力データ（例えば、図２（ｃ）に示した硬判定値及び軟判定値からなる４ビットのデータ）と対数尤度比との関係が設定されている。例えば、図２の例では、各変換テーブルには、４ビット構成の１６個の入力データそれぞれ対して１６個の対数尤度比が設定されている。図２のＱ点については、入力データが（０１１１）であり、半導体メモリ１００の使用回数に関する情報に応じて異なった対数尤度比が設定されている。例えば、入力データが（０１１１）の場合、図２（ａ）では“Ｂ”である確率が０．７として対数尤度比が設定され、図２（ｂ）では“Ｂ”である確率が０．２として対数尤度比が設定されている。

上述したように、図３に示した構成では、半導体メモリ１００の使用回数に応じて変換部１０に最適な変換テーブルを設定する。そのため、復号演算部３０では、適切な対数尤度比を入力として、的確な誤り訂正符号の復号演算を行うことができる。その結果、復号演算部３０からは、的確な復号結果が出力される。

以上のように、本実施形態では、半導体メモリ１００の使用回数に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率とメモリの使用回数との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態では、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態２）
図４は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図４に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、半導体メモリ１００の製造後の経過時間に関する情報Ｐ２が入力している。すでに述べたことからわかるように、半導体メモリ１００の製造後の経過時間に応じて、図２（ａ）及び図２（ｂ）に示した生起確率特性は変化する。そこで、変換関数最適化部２０により、半導体メモリ１００の製造後の経過時間に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、半導体メモリ１００の製造後の経過時間に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、半導体メモリ１００の製造後の経過時間に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率とメモリの製造後の経過時間との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態３）
図５は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図５に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、半導体メモリ１００への書き込み後の経過時間に関する情報Ｐ３が入力している。すでに述べたことからわかるように、半導体メモリ１００の特性は経時変化する。そのため、半導体メモリ１００への書き込み後の経過時間に応じて、図２（ａ）及び図２（ｂ）に示した生起確率特性は変化する。そこで、変換関数最適化部２０により、半導体メモリ１００への書き込み後の経過時間に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、半導体メモリ１００への書き込み後の経過時間に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、半導体メモリ１００への書き込み後の経過時間に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率とメモリへの書き込み後の経過時間との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態４）
図６は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図６に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、半導体メモリ１００に書き込みを行う際に所望の書き込み電圧が得られるまでの書き込み回数に関する情報Ｐ４が入力している。すでに述べたことからわかるように、半導体メモリ１００の特性は経時変化する。そのため、半導体メモリ１００の特性が経時変化によって劣化すると、書き込みを行う際に、所望の書き込み電圧（所望の閾値電圧）が得られるまでに何回も書き込みを行う（リトライ）必要がある。すなわち、書き込みを行う際の書き込み回数（リトライ回数）と、図２（ａ）及び図２（ｂ）に示した生起確率特性との間には相関がある。そこで、変換関数最適化部２０により、半導体メモリ１００に書き込みを行う際に所望の書き込み電圧が得られるまでの書き込み回数に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、上記書き込み回数に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、半導体メモリ１００に書き込みを行う際に所望の書き込み電圧が得られるまでの書き込み回数に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率と上記書き込み回数との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態５）
図７は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図７に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、半導体メモリ１００の復号時の誤り発生の履歴に関する情報Ｐ５が入力している。すでに述べたことからわかるように、半導体メモリ１００の特性は経時変化する。そのため、半導体メモリ１００の特性が経時変化によって劣化すると、復号の際に誤りビットが検出される確率が高くなる。すなわち、復号時の誤り発生の履歴（誤りビット数の履歴）と、図２（ａ）及び図２（ｂ）に示した生起確率特性との間には相関がある。そこで、変換関数最適化部２０により、半導体メモリ１００の復号時の誤り発生の履歴に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、上記誤り発生の履歴に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、半導体メモリ１００の復号時の誤り発生の履歴に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率と上記誤り発生の履歴との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態６）
図８は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図８に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、半導体メモリ１００の復号時の尤度の履歴に関する情報Ｐ６が入力している。すでに述べたことからわかるように、半導体メモリ１００の特性は経時変化する。そのため、半導体メモリ１００の特性が経時変化によって劣化すると、復号時の尤度が低くなる。すなわち、復号された各ビットの尤度が低くなる。したがって、復号時の尤度の履歴と、図２（ａ）及び図２（ｂ）に示した生起確率特性との間には相関がある。そこで、変換関数最適化部２０により、半導体メモリ１００の復号時の尤度の履歴に応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、上記尤度の履歴に応じて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、半導体メモリ１００の復号時の尤度の履歴に応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率と上記尤度の履歴との間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

（実施形態７）
図９は、本実施形態に係るメモリシステムの主として誤り検出訂正部（ＥＣＣ部）２１４の構成を示したブロック図である。なお、メモリシステムの全体構成は、図１に示した構成と同様である。また、図２に関して述べた基本的事項も本実施形態に当てはまる。また、図９に示した基本的な構成も図３に示した構成と同様である。その他、第１の実施形態で述べた基本的事項は本実施形態にも当てはまる。したがって、第１の実施形態で述べた事項についての説明は省略する。

本実施形態では、変換関数最適化部２０に、変換部１０への入力データのばらつきに関する情報が入力している。すでに述べたことからわかるように、半導体メモリ１００の特性は経時変化する。そのため、半導体メモリ１００の特性が経時変化によって劣化すると、入力データのばらつきが増大する。すなわち、図２に示した生起確率特性の各分布（Ａ〜Ｄ）のばらつきが増大する。したがって、入力データのばらつきと、図２（ａ）及び図２（ｂ）に示した生起確率特性との間には相関がある。そこで、変換関数最適化部２０により、半導体メモリ１００の入力データのばらつきに応じて変換部１０の変換関数（変換特性）が最適化されるようにする。具体的には、第１の実施形態と同様に、変換関数最適化部２０には複数の変換テーブルが用意されており、上記ばらつきに関する情報に基づいて変換部１０に最適な変換テーブルを設定する。変換テーブルの具体的な構成は第１の実施形態と同様である。

以上のように、本実施形態では、変換部１０への入力データのばらつきに応じて変換部１０に最適な変換テーブルを設定し、半導体メモリ１００からの入力データを適切な対数尤度比に変換する。一般的に、メモリの読み出し値の生起確率と上記入力データのばらつきとの間には相関があるため、本実施形態のメモリシステムを用いることで、復号演算部３０に適切な対数尤度比を入力することができ、的確な誤り訂正符号の復号演算を行うことができる。したがって、十分な復号性能を得ることが可能となる。また、本実施形態でも、第１の実施形態と同様、復号前に変換部１０に最適な変換テーブル（変換関数）が設定されているため、処理時間や消費電力を低減することが可能である。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

１０…変換部 ２０…変換関数最適化部 ３０…復号演算部
１００…半導体メモリ １０２…メモリセル １０４…ワード線
１０６…ワード線制御部 ２００…メモリコントローラ
２０２…バス ２０４…ＲＯＭ ２０６…ＣＰＵコア
２０８…ＲＡＭ ２１０…ホストインターフェイス
２１２…ＮＡＮＤインターフェイス ２１４…誤り検出訂正部
２１６…エンコーダ部 ２１８…デコーダ部
２２０…最適化情報供給部 ３００…ホスト

Claims (7)

1. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記半導体メモリの使用回数に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
2. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記半導体メモリの製造後の経過時間に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
3. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記半導体メモリへの書き込み後の経過時間に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
4. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記半導体メモリに書き込みを行う際に所望の書き込み電圧が得られるまでの書き込み回数に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
5. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記半導体メモリの復号時の誤り発生の履歴に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
6. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、半導体メモリの復号時の尤度の履歴に関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。
7. 半導体メモリと、
   前記半導体メモリから入力された入力データを変換関数に基づいて対数尤度比に変換する変換部と、
   前記変換部で用いる変換関数を最適化する変換関数最適化部と、
   前記変換部から出力された対数尤度比を入力して誤り訂正符号の復号演算を行う復号演算部と、
   を備え、
   前記変換関数最適化部は、前記入力データのばらつきに関する情報に基づいて前記変換関数を最適化する
   ことを特徴とするメモリシステム。

Images