JP2011199040A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011199040A
JP2011199040A JP2010064764A JP2010064764A JP2011199040A JP 2011199040 A JP2011199040 A JP 2011199040A JP 2010064764 A JP2010064764 A JP 2010064764A JP 2010064764 A JP2010064764 A JP 2010064764A JP 2011199040 A JP2011199040 A JP 2011199040A
Authority
JP
Japan
Prior art keywords
layer
diffraction grating
grating layer
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010064764A
Other languages
English (en)
Other versions
JP5440304B2 (ja
Inventor
Takeshi Matsumoto
武 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010064764A priority Critical patent/JP5440304B2/ja
Priority to US13/043,277 priority patent/US8824842B2/en
Publication of JP2011199040A publication Critical patent/JP2011199040A/ja
Application granted granted Critical
Publication of JP5440304B2 publication Critical patent/JP5440304B2/ja
Priority to US14/331,158 priority patent/US9184558B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1231—Grating growth or overgrowth details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1206—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers having a non constant or multiplicity of periods
    • H01S5/1215—Multiplicity of periods
    • H01S5/1218—Multiplicity of periods in superstructured configuration, e.g. more than one period in an alternate sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】回折格子のストライプ間の間隔を確保できる１次回折格子を有する光半導体装置を提供する。
【解決手段】第１半導体層５の上方で第１方向に間隔をおいて複数形成され、第１方向における下面の長さが上面の長さに比べて長いか又は同一の第１回折格子層５と、第１半導体層５の上方で第１方向に第１回折格子層５と間隔をおいて交互に形成され、第１方向における上面の長さが下面の長さに比べて長い第２回折格子層１０と、第１回折格子層６と第２回折格子層１０を有する回折格子と、第１回折格子層６と前記第２回折格子層１０の間の領域と第２回折格子層１０の下に形成され、第１回折格子層６及び第２回折格子層１０とは屈折率の異なる第２半導体層９と、第１回折格子層６と第２回折格子層１０の上に形成され、第１回折格子層６と第２回折格子層１０とは屈折率が異なる第３半導体層１１とを有する。
【選択図】図１Ｇ

Description

本発明は、光半導体装置及びその製造方法に関する。
光エレクトロニクスの分野において、回折格子を有する光素子として、フィルター、光結合器、分布帰還型（ＤＦＢ）半導体レーザ、分布ブラック反射型（ＤＢＲ）半導体レーザが知られている。
例えば、ＤＦＢ半導体レーザ、ＤＢＲ半導体レーザのように回折格子を有する波長制御用半導体レーザ又は波長可変半導体レーザでは、回折格子の周期、形状及び深さ等のパラメータが結合係数、発振閾値等のレーザ特性に大きな影響を与える。従って、高精度の回折格子を制御性良く作製することが重要である。
回折格子の形成方法として、格子状にパターニングされたホトレジストのマスクの形成工程と、マスクに覆われない部分のエッチング工程の２つの工程を含む方法が一般に採用される。
格子状のホトレジストを形成する方法として電子線（ＥＢ）露光方法と、干渉露光法が広く用いられている。
ＥＢ露光法によりホトレジストを露光するためには、まず、化合物半導体膜の上に形成されたシリコン酸化膜の上にホトレジストを塗布し、焼成する。その後、電子ビームをホトレジストに照射することにより、周期Λのストライプ状の格子潜像をホトレジストに形成する。
ＥＢ露光に使用される電子ビームは、電子銃から出射された電子流れを電子レンズにより絞ることにより形成され、さらに、偏向器、電子レンズ、アパーチャ等により形状、寸法、変更位置が制御される。
干渉露光法によりホトレジストを露光するためには、まず、化合物半導体膜の上に形成されたシリコン酸化膜の上にホトレジストを塗布し、焼成する。その後、レーザ光を２方向からホトレジストに照射して干渉縞の潜像を形成する。
２つのレーザ光の入射角度をθ、波長をλとすると、干渉縞の周期Λは、Λ＝λ／２ｓｉｎθとなる。例えば、露光用レーザとして波長λが３５１ｎｍのＡｒレーザ、又は波長λが３２５ｎｍのＨｅ−Ｃｄレーザを用いる。これにより、発光波長が１．３μｍ帯又は１．５５μｍのＤＦＢ半導体レーザに適用される一次の回折格子が容易に再現性良く形成される。
それらの露光方法により形成されたホトレジストの潜像は、現像により顕像化し、格子状パターンを有するレジストマスクとして使用される。レジストマスクから露出したシリコン酸化膜は、例えばドライエッチング法により格子状にエッチングされる。
格子状のシリコン酸化膜は、化合物半導体膜をエッチングするためのマスクとして使用される。そして、格子状のシリコン酸化膜から露出する領域の化合物半導体膜をエッチングすることにより、化合物半導体膜には周期Λの凹凸形状の回折格子が形成される。
ところで、色の三原色のうち赤色と青色の波長帯の半導体レーザは製品化されているが
、緑色の波長帯、例えば波長５３２ｎｍの光を発光する半導体レーザは未だ製品化されていない。
このため、緑色発光装置として、波長１．０６μｍ帯の励起光源とＳＨＧ（Second Harmonic Generation：２次高調波発生）素子を有する装置が用いられている。この場合、励起光源として例えばＤＦＢ半導体レーザ又はＤＢＲ半導体レーザが使用される。そのような半導体レーザから出射された基本波レーザ光はＳＨＧ素子を通すことにより１／２波長に変換される。
緑色発光装置に使用されるＤＦＢ半導体レーザ又はＤＢＲ半導体レーザの導波路に形成される１次の回折格子の周期Λは１５８ｎｍである。
周期Λが１５８ｎｍの回折格子を形成するための露光方法としてＥＢ露光法を用いることができる。しかし、ＥＢ露光法によれば、回折格子の本数と同じ回数で電子ビームを走査する必要があるので、基板１枚当たりの露光時間が長くなる。このため、ＥＢ露光法を用いる回折格子の形成方法は量産性に向かない。
これに対し、干渉露光法では露光時間が短い。しかし、作製しようとする回折格子の周期Λは露光用レーザ光の波長により制約され、しかも露光装置の光学系の開口度（ＮＡ）の影響もあるので、作製可能な１次の回折格子の凹凸の繰り返し周期Λは最も短くても１７５ｎｍとなる。このため、干渉露光法を用いて周期が約１５８ｎｍの１次の回折格子の潜像を形成することは難しい。
そこで、干渉露光法により２次以上の高次の回折格子を形成することも考えられるが、高次の回折格子は光散乱損失が大きいので発光効率が低下し、レーザ特性の向上を図ることが難しい。なお、２次の回折格子は、１次の回折格子の周期Λの２倍の周期２Λを有する。
これに対して、ＧａＡｓ系材料により形成される短波長用のＤＦＢ又はＤＢＲ半導体レーザを構成する１次の回折格子の作製方法として次のような方法が知られている。
まず、ホログラフィック露光法と、Ｈ２ＳＯ４系エッチャントを用いたウエットエッチング等の処理により、ｐ−ＡｌＧａＡｓの光導波路層の上部に周期２Λの２次の回折格子を形成する。
その後に、回折格子の複数の凸部の上面に光吸収層を形成し、同時に凸部の間の凹部の底にもｐ−ＧａＡｓ光吸収層を形成する。それらの光吸収層は、周期Λの１次の回折格子として使用される。
特開２００８−２１８９９６号公報 特開２０００−０１９３１６号公報 特開平０９−１８６３９４号公報
本発明の目的は、回折格子を精度良く形成できる１次回折格子を有する光半導体装置とその製造方法を提供することにある。
１つの観点によれば、第１半導体層の上方で第１方向に間隔をおいて複数形成され、前
記第１方向における下面の長さが上面の長さに比べて長いか又は同一の第１回折格子層と、前記第１半導体層の上方で前記第１方向に前記第１回折格子層と間隔をおいて交互に形成され、前記第１方向における上面の長さが下面の長さに比べて長い第２回折格子層と、前記第１回折格子層と前記第２回折格子層を有する回折格子と、前記第１回折格子層と前記第２回折格子層の間の領域と前記第２回折格子の下に形成され、前記第１回折格子層及び前記第２回折格子層とは屈折率の異なる第２半導体層と、前記第１回折格子層と前記第２回折格子層の上に形成され、前記第１回折格子層と前記第２回折格子層とは屈折率が異なる第３半導体層と、を有する光半導体装置が提供される。
別の観点によれば、基板の上方に第１半導体層と第１回折格子層を形成する工程と、前記第２格子層の上方に、第１方向に間隔をおいて形成される複数のストライプを有する格子状マスクを形成する工程と、前記格子状マスクから露出する前記第１回折格子層をエッチングする工程と、前記格子状マスクから露出する前記第１半導体層をエッチングして前記第１方向に複数の凸部を形成するする工程と、前記複数の凸部の間に形成される凹部の底面上に第２半導体層を形成する工程と、前記凹部の上方の前記第２半導体層の凹部に第２回折格子層を選択的に形成する工程と、前記第１回折格子層と前記第２回折格子層から形成される回折格子の上と前記第２半導体層の上に第３半導体層を形成する工程と、を有する光半導体装置の製造方法が提供される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
本発明によれば、一方向に間隔をおいて形成される複数の第１回折格子層を有するとともに、複数の第１回折格子層の間に形成される半導体層の凹部の底面に第２回折格子層を形成している。これにより、第１回折格子層と第２回折格子層を有する１次の回折格子が形成される。１次の回折格子の周期は、複数の第１回折格子層の周期の半分の周期に短くなる。
マイグレーションし易い元素を含む第２回折格子層は、第１回折格子層の間に形成される半導体層の凹部に選択的に形成されるので、第１、第２回折格子層の材料の選択範囲が広がる。しかも、第１回折格子層と第２回折格子層の間の間隔は半導体層により確保される。
図１Ａ〜図１Ｃは、第１実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その１〜３）である。 図１Ｄ〜図１Ｆは、第１実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その４〜６）である。 図１Ｇ、図１Ｈは、第１実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その７、８）である。 図１Ｉ、図１Ｊは、第１実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その９、１０）である。 図２は、第１実施形態に係る光半導体装置内に形成される活性層を示す光出射端側の断面図である。 図３Ａ、３Ｂは、第１実施形態に係る光半導体装置の形成工程を示す端面から見た断面図（その１、２）である。 図３Ｃ、３Ｄは、第１実施形態に係る光半導体装置の形成工程を示す端面から見た断面図（その３、４）である。 図４は、実施形態に係る光半導体装置の斜視図である。 図５は、第１実施形態に係る光半導体装置の形成工程の他の例を示す断面図である。 図６Ａ、図６Ｂは、第２実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その１、２）である。 図６Ｃ、図６Ｄは、第２実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その３、４）である。 図６Ｅ、図６Ｆは、第２実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その５、６）である。 図６Ｇ、図６Ｈは、第１実施形態に係る光半導体装置の形成工程を示す導波方向に沿った断面図（その７、８）である。 図７は、第２実施形態に係る光半導体装置を他面側から見た断面図である。 図８は、実施形態に係る光半導体装置に適用される別の回折格子を示す断面図である。 図９は、実施形態に係る光半導体装置に適用されるさらに別の回折格子を示す断面図である。 図１０Ａ〜図１０Ｃは、実施形態に係る半導体装置に適用される回折格子の他の形成工程を示す断面図である。
回折格子の形成方法として、ＡｌＧａＡｓ光導波路層の上部に周期２Λの凹凸を形成し、さらに凸部の上面と凹部の底面にＧａＡｓ光吸収層を形成する方法がある。これにより、複数のＧａＡｓ光吸収層は周期Λの１次の回折格子として使用される。
その回折格子の形成方法において、周期２Λの凹凸を有するＡｌＧａＡｓ光導波路層の上にリン（Ｐ）系半導体の光吸収層を形成すると、凸部の上面には光吸収層が形成され難くなる一方で、凹部内には光吸収層が形成され易くなる。従って、そのような回折格子の形成方法によれば、Ｐ系化合物半導体層の一次の回折格子を作製することが難しい。
また、凹凸の高低差が小さい場合には回折格子を構成する上下の光吸収層の間隔が十分確保できなくなる。これに対し、凹凸の高低差が大きい場合には、回折格子全体が厚くなってしまう。
また、ＡｌＧａＡｓ光導波路層の上部の凹部の底面と凸部の頂面のそれぞれの上にＧａＡｓ光吸収層を形成する際の成長温度は７５０℃に設定される。
そのような高い温度は、光導波路層の構成材料を変更すると凹凸が熱変形するおそれもある。凹凸に変形が生じると、凹部及び凸部の上に形成される回折格子の光の結合係数κが想定値からずれる懸念がある。
また、そのような高い温度によれば、回折格子の下方の活性層に量子ドットが形成されている場合に、熱により量子ドットが変質又は劣化するおそれがある。
さらに、凹凸が形成される光導波路層をＡｌＧａＡｓから形成すると、熱変形は生じにくいが、ＡｌＧａＡｓは酸化され易いので、光素子の信頼性を低下させる。
そこで以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１Ａ〜図１Ｊは、本発明の第１実施形態に係る光半導体装置であるＤＦＢ半導体レーザの形成工程を示す断面図であり、［−１１０］方向から見た断面図である。なお、図１Ａ〜図１Ｊの右から左への方向は［０１１］方向となる。
次に、図１Ａに示す積層構造の形成方法を説明する。
まず、ｎ型ＧａＡｓ基板１の主面、例えば（００１）面の上に厚さ３００ｎｍのｎ型ガリウム砒素（ＧａＡｓ）バッファ層２と、厚さ１．５μｍのｎ型アルミニウムガリウム砒素（Ａｌ０．３Ｇａ０．７Ａｓ）クラッド層３を分子線エピタキシー（ＭＢＥ）法により形成する。なお、ｎ型不純物としてシリコン（Ｓｉ）がドープされる。
続いて、ｎ型ＡｌＧａＡｓクラッド層３上に、活性層４として例えば１．０６μｍ帯で発光する量子ドット層をＭＢＥ法により形成する。量子ドット層は、図２に例示するように、ｎ型ＡｌＧａＡｓクラッド層３上に形成されるノンドープのＧａＡｓ層４１と、ＧａＡｓ層４１上に数ＭＬ（原子層：monolayer）相当の高さに形成されるノンドープのインジウムガリウム砒素（ＩｎＧａＡｓ）の量子ドット４ａを有している。
ＧａＡｓ層４１上の量子ドット４ａの周囲には、量子ドット４ａよりも薄いＩｎＧａＡｓのウェッティング層４ｂが形成される。また、量子ドット４ａ及びウェッティング層４ｂの上には、ノンドープＧａＡｓ層４ｃが形成される。量子ドット４ａとノンドープＧａＡｓ層４ｃは複数層、例えば１０層ずつ交互に形成される。
さらに、活性層４上に厚さ５０ｎｍのｐ型ＧａＡｓ導波路層５と厚さ２０ｎｍの第１のｐ型インジウムガリウムリン（ＩｎＧａＰ）回折格子層６をＭＢＥ法により順に形成する。なお、ｐ型不純物としてベリリウム（Ｂｅ）がドープされる。
次に、図１Ｂに示すように、第１のｐ型ＩｎＧａＰ層６上に誘電体膜、例えばシリコン酸化膜７をＣＶＤ法により形成した後に、シリコン酸化膜７の上にホトレジスト８を塗布し、ベークする。
続いて、図１Ｃに示すように、光源として例えばＡｒレーザ光又はＨｅ−Ｃｄレーザ光を用いる干渉露光法によりホトレジスト８を露光し、ホトレジスト８に干渉縞のストライプパターン潜像を形成する。
干渉露光法に使用するレーザ光の波長をλとし、２つのレーザ光の入射角をθとすれば、干渉縞の周期Λ０はΛ０＝λ／２ｓｉｎθと表される。例えば、周期Λ０を３１６ｎｍとする。この周期Λ０は、２次の回折格子の周期であり、後述する１次の回折格子の周期Λの２倍である。
その後に、図１Ｄに示すようにホトレジスト８を現像、乾燥する。これにより、［０１１］方向で、３１６ｎｍのピッチで繰り返し形成された幅７９ｎｍのストライプを有する格子状のレジストパターン８ａがシリコン酸化膜７上に形成される。
続いて、図１Ｅに示すように、レジストパターン８ａから露出した領域のシリコン酸化膜７を例えばＣＦ４を使用する反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）によりエッチングし、これにより格子状にパターニングされたシリコン酸化膜７をマスク７ａとして使用する。その後に、レジストパターン８ａを溶剤により除去してもよい。
次に、図１Ｆに示す構造を形成するまでの工程を説明する。
まず、マスク７ａの周期Λ０の格子状ストライプパターンから露出した第１のｐ型ＩｎＧａＰ回折格子層６を塩酸系エッチャント、例えば塩酸を用いてウエットエッチングする。これにより、第１のｐ型ＩｎＧａＰ回折格子層６は格子形状にパターニングされ、第１のｐ型ＩｎＧａＰ回折格子層６の格子状ストライプの隙間からｐ型ＧａＡｓ導波路層５が露出する。
続いて、マスク７ａ及び第１のｐ型ＩｎＧａＰ回折格子層６の格子状ストライプパターンの隙間から露出したｐ型ＧａＡｓ導波路層５をアンモニア系エッチャント、例えばアンモニア、過酸化水素水及び水の混合溶液を用いて例えば約３０ｎｍの深さにウエットエッチングする。
これにより、ｐ型ＧａＡｓ導波路層５の上部には［０１１］方向に周期的に複数の凸部
が形成される。凸部５ａのストライプ幅は約７９ｎｍであり、また、凸部５ａのピッチは２次の周期２Λであって約３１６ｎｍである。これにより、凸部５ａの側面には（１１１）Ａ面が現れる。また、凸部５ａの間に形成される凹部の底面には（００１）面が現れる。この後に、マスク７ａを緩衝フッ酸により除去する。
次に、図１Ｇに示すように、格子状の第１のｐ型ＩｎＧａＰ回折格子層６の上とｐ型ＧａＡｓ導波路層５の上に、ｐ型ＧａＡｓ中間層９を有機金属気相成長（ＭＯＣＶＤ）法により形成する。この場合、反応ガスとして例えばトリエチルガリウム（ＴＥＧａ）、アルシン（ＡｓＨ３）、ジエチル亜鉛（ＤＥＺｎ）を使用する。また、成長温度は５００℃〜６５０℃、例えば６００℃に設定される。
ｐ型ＧａＡｓ中間層９の上面は、第１のｐ型ＩｎＧａＰ回折格子層６とｐ型ＧａＡｓ導波路層５の表面形状を反映して凸部９ａと凹部９ｂが［０１１］方向に周期的に繰り返して形成される。この場合、ｐ型ＧａＡｓ中間層９の凸部９ａの側面には（３１１）Ａ面が現れる
ｐ型ＧａＡｓ中間層９は、凹部９ｂの底面が第１のｐ型ＩｎＧａＰ回折格子層６の下面と同じ高さとなる厚さに形成される。換言すれば、ｐ型ＧａＡｓ導波路層５の凸部５ａの高さにほぼ等しい厚さに形成される。具体的には、ｐ型ＧａＡｓ導波路層５の凸部５ａの高さが３０ｎｍの場合に、ｐ型ＧａＡｓ中間層９は、凹部９ｂにおいて約３０ｎｍの厚さに形成される。ＧａＡｓの成長温度は５００℃〜６５０℃、例えば６００℃に設定される。
次に、図１Ｈに示すように、第２のｐ型ＩｎＧａＰ回折格子層１０をＭＯＣＶＤ法により約２０ｎｍの厚さに形成する。反応ガスとして例えばトリメチルインジウム（ＴＭＩ）、トリエチルガリウム（ＴＥＧａ）、ホスフィン（ＰＨ３）、ジエチル亜鉛（ＤＥＺｎ）を使用する。この場合、成長温度は５５０℃〜７００℃、例えば６００℃に設定される。
そのような成長条件において、ソースガスに含まれるリンとIII 族元素、例えばＧａとの結合は、砒素とIII 族元素、例えばＧａとの結合に比べて弱い。このため、第２のｐ型ＩｎＧａＰ回折格子層１０を形成する際には、ｐ型ＧａＡｓ中間層９を成長する際とは異なり、III 族元素、例えばＧａが成長表面上でマイグレーションしやすい。このとき、凹部９ｂではIII族元素、例えばＧａが優先的に取り込まれる（３１１）Ａ面が主成長面として形成されているため、マイグレーションしたIII族元素、例えばＧａは凹部９ｂの（３１１）Ａ面に優先的に取り込まれる。その結果、ＩｎＧａＰは凹部９ｂの底面上で成長し易くなり、凸部９ａ上では殆ど成長しない。
これらのことから、第２のｐ型ＩｎＧａＰ回折格子層１０は、ｐ型ＧａＡｓ中間層９の凹部９ｂ内での成長が支配的となり、凹部９ｂ内に選択的に形成される。
また、ｐ型ＧａＡｓ中間層９の凹部９ｂの底面は、第１のｐ型ＩｎＧａＰ回折格子層６の下面とほぼ同じ水平位置になっている。即ち、第１のｐ型ＩｎＧａＰ回折格子層６と第２のｐ型ＩｎＧａＰ回折格子層１０は実質的に同じ高さに位置する。
また、［０１１］方向において、第１のｐ型ＩｎＧａＰ回折格子層６のストライプの下面の長さは上面の長さよりも長く、第２のｐ型ＩｎＧａＰ回折格子層１０のストライプの上面の長さは下面の長さよりも長い。
従って、第１、第２のｐ型ＩｎＧａＰ回折格子層６、１０のストライプ状パターンは、１５８ｎｍのピッチで［０１１］方向に間隔をおいて交互に繰り返し形成される１次の回折格子であり、その周期Λは１５８ｎｍとなる。なお、周期Λは、マスク７ａに形成された格子の周期Λ０の１／２である。
次に、図１Ｉに示すように、第２のｐ型ＩｎＧａＰ回折格子層１０とｐ型ＧａＡｓ中間層９の上に、ｐ型ＧａＡｓ被覆層１１をＭＯＣＶＤ法により形成する。ｐ型ＧａＡｓ被覆層１１は、その上面が実質的に平坦になる厚さに形成される。
続いて、ｐ型ＧａＡｓ被覆層１１の上に、厚さ１．０μｍのｐ型ＩｎＧａＰクラッド層１２と厚さ０．３μｍのｐ型ＧａＡｓコンタクト層１３をＭＯＣＶＤ法により形成する。
次に、図３Ａ〜図３Ｄに示すように、ｐ型ＩｎＧａＰクラッド層１２とｐ型ＧａＡｓコンタクト層１３のうち光導波路領域に沿った領域の両側をエッチングし、平面形状をストライプ状にパターニングする。そのパターニング方法を以下に説明する。なお、図３Ａ〜図３Ｄは、［１１０］方向から見た断面図である。
まず、図３Ａに示すように、ｐ型ＧａＡｓコンタクト層１３上にシリコン酸化膜１６を形成し、その上にホトレジストを塗布し、さらにベークする。その後に、ホトレジストを露光、現像することにより、光導波路領域の上方領域の両側に開口部１７ａを有するレジストパターン１７を形成する。
次に、レジストパターン１７の開口部１７ａを通してシリコン酸化膜１６を例えば緩衝フッ酸を用いてエッチングする。その後に、図３Ｂに示すように、レジストパターン１７を除去する。これにより、シリコン酸化膜１６はパターニングされてマスク１６ａとして残される。マスク１６ａは、ｐ型ＧａＡｓコンタクト層１３のうち光導波領域の上方の領域を覆うとともにその両側を露出する開口部１６ｂを有する。
続いて、図３Ｃに示すように、マスク１６ａに覆われない領域のｐ型ＧａＡｓコンタクト層１３とＩｎＧａＰクラッド層１２をエッチングする。エッチングは、上記したようなエッチャントを用いるウエットエッチング法でもよいし、フッ素系ガスを用いるドライエッチングであってもよい。その後に、マスク１６ａを緩衝フッ酸により除去する。
これにより、ｐ型ＧａＡｓコンタクト層１３とＩｎＧａＰクラッド層１２は、光導波路領域の上方にストライプ状に残され、その両側には凹部１３ａが形成される。ｐ型ＧａＡｓコンタクト層１３のうち凹部１３ａに挟まれるリッジ領域の幅が約数μｍとなるようにマスク１６ａの開口１６ｂの位置とエッチング条件を設定する。
次に、図３Ｄに示す構造を形成する工程を説明する。
まず、絶縁膜１８として例えばシリコン酸化膜をｐ型ＧａＡｓコンタクト層１３上面と凹部１３ａ内面の上に形成する。その後に、絶縁膜１８上に、光導波路領域の上方のストライプ領域に開口を有するレジストパターン（不図示）を形成する。
さらに、レジストパターンをマスクにして絶縁膜１８をエッチングすることにより、凸状のｐ型ＧａＡｓコンタクト層１３の上面を露出する。なお、絶縁膜１８としてシリコン酸化膜を形成する場合には、シリコン酸化膜のエッチャントとして緩衝フッ酸を用いる。
その後に、絶縁膜１８の上と凸状のｐ型コンタクト層１３の上に例えばＡｕ／Ｚｎ／Ａｕを蒸着により順に形成する。それらの金属膜は、図１Ｊに示すようにｐ側電極１４として使用される。さらに、ｎ型ＧａＡｓ基板１の下面に蒸着によりｎ側電極１５としてＡｕＧｅ／Ａｕを形成する。
続いて、ｎ型ＧａＡｓ基板１とその上の積層構造を劈開することにより、図４の斜視図に示すＤＦＢ半導体レーザが形成される。
なお、ＤＦＢ半導体レーザにおいて、光出射端面には光透過膜（不図示）を形成し、光
反射端面には光反射膜（不図示）を形成する。光出射膜、光反射膜として、シリコン酸化膜、アルミナ膜のような誘電体膜が形成される。
以上説明したように本実施形態によれば、格子状のマスク７ａを使用して第１のｐ型ＩｎＧａＰ回折格子層６とｐ型ＧａＡｓ導波路層５をエッチングすることにより２次の周期２Λで凸部５ａを形成している。さらに、第１のｐ型ＩｎＧａＰ回折格子層６及びｐ型ＧａＡｓ導波路層５の凹凸の表面にｐ型ＧａＡｓ中間層９を形成し、さらに、ｐ型ＧａＡｓ中間層９の凹部９ｂの上に選択的に第２のｐ型ＩｎＧａＰ回折格子層１０を形成している。
従って、一方向に交互に形成される第１、第２のｐ型ＩｎＧａＰ回折格子層６、１０のストライプパターンを、１５８ｎｍという短い周期の１次の回折格子として使用することができる。しかも、１次の回折格子のｐ型ＩｎＧａＰ回折層６、１０は、ｐ型ＧａＡｓ中間層９の厚さを調整することによってほぼ水平状態で形成されるため、ｎ型ＧａＡｓ基板１上の層の厚みが抑制される。
また、１次の回折格子をＩｎＧａＰ層６、１０から形成しているので、２次の回折格子を形成した後に酸素含有雰囲気においても酸化されることはない。また、第２のＩｎＧａＰ回折格子層１０を形成するための成長温度は、７００℃を超えることはなく、例えば約６００℃に設定されるので、ｐ型ＧａＡｓ導波路層５の凹凸を変形させないし、さらに下方の量子ドット４ａを劣化させない。即ち、ｐ型ＩｎＧａＰ層６、１０は量子ドット４ａの劣化温度以下で形成される。
ところで、１次の回折格子として使用される第１のｐ型ＩｎＧａＰ層６と第２のｐ型ＩｎＧａＰ層１０のそれぞれの組成は厳密に同一である必要はなく、結晶の歪みを緩和しない組成範囲であればよい。
また、本実施形態によれば、第１のｐ型ＩｎＧａＰ回折格子層６とｐ型ＧａＡｓ導波路層５の凸部５ａをエッチングする際に、干渉露光法により形成された２次の周期の回折格子形状のレジストパターンを使用しているので、スループットを低下させることはない。
ところで、マスク７ａを使用してｐ型ＧａＡｓ導波路層５及び第１のｐ型ＩｎＧａＰ層６をエッチングする方法として、上記のようにウエットエッチング法を使用せずに、プラズマエッチング、ＥＣＲエッチングのようなドライエッチングを使用してもよい。
ドライエッチング法を使用する場合には、例えば塩素系ガスを使用してｐ型ＧａＡｓ導波路層５及び第１のｐ型ＩｎＧａＰ層６をエッチングする。これにより形成されるｐ型ＧａＡｓ層５の凸部５ａの側面と第１のｐ型ＩｎＧａＰ層６の側面には、図５に示すように、（０１１）面が現れる。
この場合でも、図１Ｈと同様に、ｐ型ＧａＡｓ導波路層５及び第１のｐ型ＩｎＧａＰ層６の上に形成されるｐ型ＧａＡｓ中間層９の凹部９ｂの底面の上に選択的に第２のｐ型ＩｎＧａＰ層１０を形成することにより、上記と同様に１次の回折格子が形成される。
図５では、［０１１］方向において、第１のｐ型ＩｎＧａＰ回折格子層６のストライプの下面の長さと上面の長さは等しい。なお、その後に形成されるｐ型ＧａＡｓ中間層９は、上記と同様に成長する。
以上のことから、本実施形態に係る光半導体装置の［０１１］方向において、ストライプ状の第１のｐ型ＩｎＧａＰ層６の下面の長さが上面の長さに比べて長いか又は同一であ
り、ストライプ状の第２のｐ型ＩｎＧａＰ層１０の上面の長さが下面の長さに比べて長い。
なお、ｎ型ＧａＡｓ基板１上に形成される化合物半導体層は閃亜鉛鉱結晶構造を有している。
図６Ａ〜図６Ｈは、本発明の第２実施形態に係る光半導体装置であるＤＦＢ半導体レーザの形成工程を示す断面図であり、［−１１０］方向から見た断面図である。なお、図６Ａ〜図６Ｈの右から左への方向は［０１１］方向となる。
次に、図６Ａに示す積層構造の形成方法を説明する。
まず、第１実施形態と同様に、ｎ型ＧａＡｓ基板１の主面、例えば（００１）面の上にＭＢＥ法により、ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層３、活性層４を順に形成する。活性層４は、第１実施形態と同様な条件で形成され、例えば図２に示したと同様に、ノンドープＧａＡｓ層４１、量子ドット４ａ、ウェッティング層４ｂ、ノンドープＧａＡｓ層４ｃを有する。
続いて、活性層４の上に厚さ５０ｎｍのｐ型ＧａＡｓ導波路層５と厚さ２０ｎｍの第１のｐ型ＩｎＧａＰ回折格子層６をＭＢＥ法により形成する。さらに、第１のｐ型ＩｎＧａＰ回折格子層６上に厚さ１０ｎｍのｐ型ＧａＡｓ保護層１９をＭＢＥ法により形成する。
次に、図６Ｂに示す構造を形成するまでの工程を説明する。
まず、第１のｐ型ＩｎＧａＰ層６上にシリコン酸化膜７をＣＶＤ法により形成した後に、シリコン酸化膜７の上にホトレジスト８を塗布し、ベークする。
続いて、第１実施形態と同様に、干渉露光法によりホトレジスト８を露光し、ホトレジスト８に干渉縞のパターン潜像を形成する。干渉縞の周期Λ０は、第１実施形態と同様に、２次の回折格子の周期であり、後述する１次の回折格子の周期の２倍である。
その後に、図６Ｃに示すようにホトレジスト８を現像、乾燥する。これにより、［０１１］方向で、３１６ｎｍのピッチで繰り返し形成された幅７９ｎｍのストライプを有する格子状のレジストパターン８ａがシリコン酸化膜７上に形成される。
続いて、図６Ｄに示すように、レジストパターン８ａから露出した領域のシリコン酸化膜７を例えばＣＦ４を使用するＲＩＥ法によりエッチングし、これにより格子状にパターニングされたシリコン酸化膜７をマスク７ａとして使用する。その後に、レジストパターン８ａを溶剤により除去する。
さらに、図６Ｅに示すように、マスク７ａの周期Λ０の格子状パターンから露出したｐ型ＧａＡｓ保護層１９をアンモニア系エッチャントによりエッチングする。これにより、ｐ型ＧａＡｓ保護層１９は格子形状にパターニングされ、ｐ型ＧａＡｓ保護層１９の格子状パターンの隙間から、第１のｐ型ＩｎＧａＰ回折格子層６が露出する
続いて、マスク７ａ及びｐ型ＧａＡｓ保護層１９の格子の隙間から露出した第１のｐ型ＩｎＧａＰ回折格子層６を塩酸系エッチャントによりエッチングする。これにより、第１のｐ型ＩｎＧａＰ回折格子層６は格子形状にパターニングされ、第１のｐ型ＩｎＧａＰ回折格子層６の格子パターンの隙間からｐ型ＧａＡｓ導波路層５が露出する。
続いて、マスク７ａ及び第１のｐ型ＩｎＧａＰ回折格子層６の格子状パターンの隙間から露出したｐ型ＧａＡｓ導波路層５をアンモニア系エッチャントにより例えば約３０ｎｍの深さにエッチングする。
これにより、ｐ型ＧａＡｓ導波路層５の上部には［０１１］方向に周期的に複数の凸部５ａが形成される。凸部５ａのストライプ幅は約７９ｎｍであり、凸部５ａのピッチは約３１６ｎｍである。これにより、凸部５ａの側面には（１１１）Ａ面が現れる。また、凸部５ａの間に形成される凹部の底面には（００１）面が現れる。この後に、マスク７ａを緩衝フッ酸により除去する。
次に、図６Ｆに示すように、格子状のｐ型ＧａＡｓ保護層１９、第１のｐ型ＩｎＧａＰ回折格子層６及びｐ型ＧａＡｓ導波路層５の表面に現れる凹凸の上に、第１実施形態と同様な条件でｐ型ＧａＡｓ中間層９をＭＯＣＶＤ法により形成する。
ｐ型ＧａＡｓ中間層９の上面は、その下の凹凸面の形状を反映して凸部９ａと凹部９ｂが［０１１］方向に周期的に繰り返して形成される。この場合、ｐ型ＧａＡｓ中間層９の凸部の側面には（３１１）Ａ面が現れる。
ｐ型ＧａＡｓ中間層９は、第１実施形態と同様に凹部９ｂの底面が第１のｐ型ＩｎＧａＰ回折格子層６の下面と同じ高さとなる厚さに形成される。
次に、図６Ｇに示すように、第２のｐ型ＩｎＧａＰ回折格子層１０を第１実施形態と同様な条件のＭＯＣＶＤ法により約２０ｎｍの厚さに形成する。
この場合、第１実施形態と同様に、III族元素は、ｐ型ＧａＡｓ中間層９の上面においてマイグレーションし、凹部９ｂの主成長面である（３１１）Ａ面にIII族元素が優先的に取り込まれることによりＩｎＧａＰは凹部９ｂの底面上で成長し易くなる。これにより、凸部９ａの上方のｐ型ＧａＡｓ保護層１９の上には殆ど成長しない。
従って、第１実施形態と同様に、第２のｐ型ＩｎＧａＰ回折格子層１０は、ｐ型ＧａＡｓ中間層９の凹部９ｂに選択的に形成される。なお、１次の回折格子として使用される第１のｐ型ＩｎＧａＰ層６と、第２のｐ型ＩｎＧａＰ層１０は厳密に同一である必要はなく、結晶の歪みを緩和しない組成範囲であればよい。
以上のように、ｐ型ＧａＡｓ中間層９の凹部９ｂと第１のｐ型ＩｎＧａＰ回折格子層６は、ｎ型ＧａＡｓ基板１上面から実質的に同じ高さになり、同じ水平位置になる。
また、回折格子の周期方向において、第１のｐ型ＩｎＧａＰ回折格子層６のストライプの下面の長さは上面の長さよりも長く、第２のｐ型ＩｎＧａＰ回折格子層１０のストライプの上面の長さは下面の長さよりも長い。
そのような第１、第２のｐ型ＩｎＧａＰ回折格子層６、１０のストライプ状パターンは、周期Λが１５８ｎｍに形成された１次の回折格子として使用される。
次に、図６Ｈに示すように、第２のｐ型ＩｎＧａＰ回折格子層１０とｐ型ＧａＡｓ中間層９の上に、ｐ型ＧａＡｓ被覆層１１をＭＯＣＶＤ法により形成する。ｐ型ＧａＡｓ被覆層１１は、その上面が実質的に平坦になる厚さに形成される。
続いて、第１実施形態と同様に、ｐ型ＧａＡｓ被覆層１１上にｐ型ＩｎＧａＰクラッド層１２、ｐ型ＧａＡｓコンタクト層１３をＭＯＣＶＤ法により形成する。
その後に、図３Ａ〜図３Ｃに示したと同様な方法により、ｐ型ＩｎＧａＰクラッド層１２とｐ型ＧａＡｓコンタクト層１３を光導波路領域に沿ったストライプ形状にパターニングする。
その後に、図６Ｉに示すように、第１実施形態と同様に、凸状のｐ型ＧａＡｓコンタク
ト層１３上にｐ側電極１４を形成する。さらに、第１実施形態と同様に、ｎ型ＧａＡｓ基板１の下面にｎ側電極１５を形成する。このような構造の［１１０］方向から見た断面を図７に示す。
さらに、ｎ型ＧａＡｓ基板１とその上の積層構造を劈開することにより、図４の斜視図に示すと同様なＤＦＢ半導体レーザを形成する。なお、図４において、ｐ型ＧａＡｓ保護層１９は、その上のｐ型ＧａＡｓ中間層９と一体化して示されている。
以上説明したように本実施形態によれば、第１のｐ型ＩｎＧａＰ回折格子層６の上にｐ型ＧａＡｓ保護層１９を形成した後に、干渉露光を用いるフォトリソグラフィー法によりｐ型ＧａＡｓ保護層１９、第１のｐ型ＩｎＧａＰ回折格子層６及びｐ型ＧａＡｓ保護層５をエッチングして２次の回折格子を形成している。
これにより、第１のｐ型ＩｎＧａＰ回折格子層６に形成された２次の回折格子の上には、ｐ型ＧａＡｓ保護層１９が存在する。このため、２次の回折格子の上にＭＯＣＶＤ法によりｐ型ＧａＡｓ中間層９を形成するために昇温しても、ｐ型ＧａＡｓ保護層１９によって第１のｐ型ＩｎＧａＰ回折格子層６のリンと成長ガス中の砒素の置換が妨げられ、２次の回折格子の劣化が抑制される。
また、本実施形態によれば、第１実施形態と同様に、干渉露光法により形成されたレジストパターン８ａを用いて形成された２次の回折格子の第１のｐ型ＩｎＧａＰ回折格子層６の格子状ストライプパターンの間に間隔をおいて第２のｐ型ＩｎＧａＰ回折格子層１０を形成している。
このため、例えば１５８ｎｍと短い周期でＩｎＧａＰ層６、１０から１次の回折格子を形成することができる。しかも、１次の回折格子のストライプ状のｐ型ＩｎＧａＰ層６、１０は、ＧａＡｓ中間層９の厚さを調整することによりほぼ水平状態で形成される。
また、１次の回折格子を形成する前の２次の回折格子の凹凸をｐ型ＧａＡｓ導波路層５及び第１のｐ型ＩｎＧａＰ層６から形成したので、そのような材料は酸素含有雰囲気においても酸化されにくく、回折格子を劣化させることはない。また、ｐ型ＩｎＧａＰ回折格子層６，１０を形成するための成長温度は、７００℃を超えることはなく、例えば約６００℃に設定されるので、その下方の量子ドット４ａを有する活性層４を劣化させない。
なお、マスクを使用してｐ型ＧａＡｓ導波路層５及び第１のｐ型ＩｎＧａＰ回折格子層６をエッチングする方法として、第１実施形態と同様に、プラズマエッチング、ＥＣＲエッチングのようなドライエッチングを使用してもよい。この場合、ｐ型ＩｎＧａＰ層５の側面は図５に示すと同様に（０１１）面となる。
上記した実施形態では、第１、第２の第１のｐ型ＩｎＧａＰ回折格子層６、１０の格子状ストライプパターンは、それぞれ１５８ｎｍの周期で配置されている。しかし、その周期は１５８ｎｍに限定されるものではなく、導波する光の発光波長に適合させて決定されてもよい。
また、第１、第２のｐ型ＩｎＧａＰ回折格子層から形成される回折格子では、デューティー比が１に限られず、それ以外の値であってもよい。即ち、ｐ型ＧａＡｓ導波路層５の凸部５ａの高さや［０１１］方向の長さを変えることにより、回折格子のデューティー比を制御してもよい。
また、第１のｐ型ＩｎＧａＰ回折格子層６と第２のｐ型ＩｎＧａＰ回折格子層１０の間に形成されるｐ型ＧａＡｓ中間層９の厚さを調整することにより、第１のｐ型ＩｎＧａＰ
回折格子層６と第２のｐ型ＩｎＧａＰ回折格子層１０をｎ型ＧａＡｓ基板１に対して異なる高さに形成してもよい。これにより、結合係数κが制御される。
例えば、図８に示すように、ｐ型ＧａＡｓ中間層９を薄く形成して第２のｐ型ＩｎＧａＰ回折格子層１０の下面が第１のｐ型ＩｎＧａＰ回折格子層６より下に位置するようにしてもよい。この場合、第２のｐ型ＩｎＧａＰ回折格子層１０を第１のｐ型ＩｎＧａＰ回折格子層６よりも薄く形成してもよい。
また、図９に示すように、ｐ型ＧａＡｓ中間層９を厚く形成して第２のｐ型ＩｎＧａＰ回折格子層６の下面が第１のｐ型ＩｎＧａＰ回折格子層１０より上に位置するようにしてもよい。この場合、第２のｐ型ＩｎＧａＰ回折格子層１０を第１のｐ型ＩｎＧａＰ回折格子層６よりも厚く形成してもよい。
上記実施形態では、ｐ型ＧａＡｓ中間層９を形成する前にマスク７ａを除去しているが、ｐ型ＧａＡｓ中間層９を形成した後にマスク７ａを除去してもよい。即ち。マスク７ａを誘電体膜、例えばシリコン酸化膜又はシリコン窒化膜から形成すると、図１０Ａに示すように、ｐ型ＧａＡｓ中間層９はマスク７ａの上には形成されずに、第１のｐ型ＩｎＧａＰ回折格子層６及びｐ型ＧａＡｓ導波路層５の凸部の間の凹部に選択的に形成される。この場合、図１０Ｂに示すように、第２のｐ型ＩｎＧａＡｓ回折格子層１０を凹部９ｂに選択的に形成した後に、マスク７ａを除去する。その後、図１０Ｃに示すように、第１、第２のｐ型ＩｎＧａＰ回折格子層６、１０及びｐ型ＧａＡｓ中間層９の上にｐ型ＧａＡｓ被覆層１１を形成する。
なお、上記の実施形態においては、回折格子をＩｎＧａＰ層から形成しているが、リンを含むその他のIII-Ｖ族化合物半導体、例えば、ＩｎＰ、ＡｌＰ、ＧａＰ、ＩｎＡｌＰ、ＡｌＧａＰ、ＩｎＡｌＧａＰ、ＩｎＡｓＰ、ＡｌＡｓＰ、ＧａＡｓＰ、ＩｎＡｌＡｓＰ、ＡｌＧａＡｓＰ、ＩｎＡｌＧａＡｓＰのいずれかの層から形成してもよい。
また、１次の回折格子において、一つの方向で交互に形成される２つのリン含有半導体層の組成が異なってもよい。
さらに、リン含有回折格子層の周囲に形成される化合物半導体は、ＧａＡｓに限定されるものではなく、回折格子層とは屈折率が異なる他の材料から形成されてもよい。例えば、１次の周期Λで形成される回折格子層をＩｎＧａＡｓＰから形成する場合に、回折格子層をＩｎＰ層で囲んでもよい。
以上説明した１次の回折格子は、ＤＦＢ半導体レーザ又はＤＢＲ半導体レーザに採用することに限られるものではなく、それ以外の光半導体装置、例えばフィルター、光結合器光導波路に適用されてもよい。
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
以下に、実施形態について付記する。
（付記１）第１半導体層の上方で第１方向に間隔をおいて複数形成され、前記第１方向における下面の長さが上面の長さに比べて長い又は同一の第１回折格子層と、前記第１半導体層の上方で前記第１方向に前記第１回折格子層と間隔をおいて交互に形成され、前記第１方向における上面の長さが下面の長さに比べて長い第２回折格子層と、前記第１回折格
子層と前記第２回折格子層を有する回折格子と、前記第１回折格子層と前記第２回折格子層の間の領域と前記第２回折格子層の下に形成され、前記第１回折格子層及び前記第２回折格子層とは屈折率の異なる第２半導体層と、前記第１回折格子層と前記第２回折格子層の上に形成され、前記第１回折格子層と前記第２回折格子層とは屈折率が異なる第３半導体層と、を有する光半導体装置。
（付記２）前記第１回折格子層の側面が（１１１）Ａ面、（０１１）面のいずれである付記１に記載の光半導体装置。
（付記３）前記回折格子の下方に形成された量子ドットを有する付記１又は付記２に記載の光半導体装置。
（付記４）前記第１回折格子層と前記第２回折格子層の間には、前記第２回折格子層の側面に接合する面が（３１１）Ａである半導体中間層が形成されている付記１乃至付記３のいずれか１項に記載の光半導体装置。
（付記５）前記第１回折格子層と前記第２回折格子層は、リン含有化合物半導体から形成される付記１乃至付記４のいずれかに記載の光半導体装置。
（付記６）基板の上方に第１半導体層と第１回折格子層を形成する工程と、前記第１回折格子層の上方に、第１方向に間隔をおいて形成される複数のストライプを有する格子状マスクを形成する工程と、前記格子状マスクから露出する前記第１回折格子層をエッチングする工程と、前記格子状マスクから露出する前記第１半導体層をエッチングすることにより、前記第１方向に複数の凸部を前記第１半導体層に形成するする工程と、前記複数の凸部の間に形成される凹部の底面上に第２半導体層を形成する工程と、前記第２半導体層の形成前か形成後のいずれかに前記格子状マスクを除去する工程と、前記凹部の上方の前記第２半導体層の凹部に第２回折格子層を選択的に形成する工程と、前記第１回折格子層と前記第２回折格子層を有する回折格子の上と前記第２半導体層の上に第３半導体層を形成する工程と、を有する光半導体装置の製造方法。
（付記７）前記第２半導体層を形成する前に前記格子状マスクを除去する場合に、前記第２半導体層は前記第１回折格子層の上にも形成される付記６又は付記７に記載の光半導体装置の製造方法。
（付記８）前記第２半導体層を形成した後に前記格子状マスクを除去する場合に、前記格子状マスクは誘電体から形成される付記７に記載の光半導体装置の製造方法。
（付記９）前記第２半導体層は、前記第１半導体層の前記凸部の高さと同じ値の厚さに形成され、前記第２回折格子層は、前記第１回折格子層と同じ厚さに形成される付記６乃至付記８のいずれか１項に記載の光半導体装置の製造方法。
（付記１０）前記格子状マスクの前記ストライプは、ホトレジストを干渉露光法により露光した後に、前記ホトレジストを現像するレジストマスクを使用して形成されることを特徴とする付記６乃至付記９のいずれか１項に記載の光半導体装置の製造方法。
（付記１１）前記格子状マスクを形成する前に、前記第１回折格子層の上に第４半導体層を形成する工程と、前記格子状マスクから露出する前記第４半導体層をエッチングすることにより前記格子状マスクから前記第１回折格子層を露出する工程と、前記第３半導体層を前記第４半導体層の上にも形成する工程と、を有することを特徴とする付記６乃至付記１０のいずれか１項に記載の光半導体装置の製造方法。
（付記１２）前記第１回折格子層と前記第２回折格子層はリン含有化合物半導体から形成される付記６乃至付記１１のいずれか１項に記載の光半導体装置の製造方法。
（付記１３）前記第１半導体層、前記第２半導体層はガリウム砒素から形成される付記１２に記載の光半導体装置の製造方法。
（付記１４）前記第１半導体層と前記基板の間には量子ドットを有する活性層が形成され、前記第１半導体層、前記第１回折格子層、前記第２半導体層及び前記第２回折格子層は、前記量子ドットの劣化温度よりも低い温度条件で形成される付記６乃至付記１３のいずれか１項に記載の光半導体装置の製造方法。
１ ｎ型ＧａＡｓ基板
３ ｎ型ＡｌＧａＡｓクラッド層
４ 活性層
４ａ 量子ドット
５ ｐ型ＧａＡｓ導波路層
６ ｐ型ＩｎＧａＰ回折格子層
７ａ マスク
８ａ レジストパターン
９ ｐ型ＧａＡｓ中間層
１０ ｐ型ＩｎＧａＰ回折格子層
１１ ｐ型ＧａＡｓ被覆層
１２ ｐ型ＩｎＧａＰクラッド層
１３ ｐ型ＧａＡｓコンタクト層
１９ ｐ型ＧａＡｓ保護層

Claims (10)

  1. 第１半導体層の上方で第１方向に間隔をおいて複数形成され、前記第１方向における下面の長さが上面の長さに比べて長いか又は同一の第１回折格子層と、
    前記第１半導体層の上方で前記第１方向に前記第１回折格子層と間隔をおいて交互に形成され、前記第１方向における上面の長さが下面の長さに比べて長い第２回折格子層と、
    前記第１回折格子層と前記第２回折格子層を有する回折格子と、
    前記第１回折格子層と前記第２回折格子層の間の領域と前記第２回折格子層の下に形成され、前記第１回折格子層及び前記第２回折格子層とは屈折率の異なる第２半導体層と、
    前記第１回折格子層と前記第２回折格子層の上に形成され、前記第１回折格子層と前記第２回折格子層とは屈折率が異なる第３半導体層と、
    を有する光半導体装置。
  2. 前記第１回折格子層の側面が（１１１）Ａ面、（０１１）面のいずれである請求項１に記載の光半導体装置。
  3. 前記第１回折格子層と前記第２回折格子層は、リン含有化合物半導体から形成される請求項１又は請求項２に記載の光半導体装置。
  4. 基板の上方に第１半導体層と第１回折格子層を形成する工程と、
    前記第１回折格子層の上方に、第１方向に間隔をおいて形成される複数のストライプを有する格子状マスクを形成する工程と、
    前記格子状マスクから露出する前記第１回折格子層をエッチングする工程と、
    前記格子状マスクから露出する前記第１半導体層をエッチングすることにより、前記第１方向に複数の凸部を前記第１半導体層に形成するする工程と、
    前記複数の凸部の間に形成される凹部の底面上に第２半導体層を形成する工程と、
    前記第２半導体層の形成前か形成後のいずれかに前記格子状マスクを除去する工程と、
    前記凹部の上方の前記第２半導体層の凹部に第２回折格子層を選択的に形成する工程と、
    前記第１回折格子層と前記第２回折格子層を有する回折格子の上と前記第２半導体層の上に第３半導体層を形成する工程と、
    を有する光半導体装置の製造方法。
  5. 前記第２半導体層を形成する前に前記格子状マスクを除去する場合に、前記第２半導体層は前記第１回折格子層の上にも形成される請求項４に記載の光半導体装置の製造方法。
  6. 前記第２半導体層を形成した後に前記格子状マスクを除去する場合に、前記格子状マスクは誘電体から形成される請求項４に記載の光半導体装置の製造方法。
  7. 前記第２半導体層は、前記第１の半導体層の前記凸部の高さと同じ値の厚さに形成され、前記第２回折格子層は、前記第１回折格子層と同じ厚さに形成される請求項４乃至請求項６のいずれか１項に記載の光半導体装置の製造方法。
  8. 前記格子状マスクを形成する前に、前記第１回折格子層の上に第４半導体層を形成する工程と、
    前記格子状マスクから露出する前記第４半導体層をエッチングすることにより前記格子状マスクから前記第１回折格子層を露出する工程と、
    前記第３半導体層を前記第４半導体層の上にも形成する工程と、
    を有することを特徴とする請求項４乃至請求項７のいずれか１項に記載の光半導体装置の製造方法。
  9. 前記第１回折格子層と前記第２回折格子層はリン含有化合物半導体から形成される請求項４乃至請求項８のいずれか１項に記載の光半導体装置の製造方法。
  10. 前記第１半導体層と前記基板の間には量子ドットを有する活性層が形成され、
    前記第１半導体層、前記第１回折格子層、前記第２半導体層及び前記第２回折格子層は、前記量子ドットの劣化温度よりも低い温度条件で形成される
    請求項４乃至請求項９のいずれか１項に記載の光半導体装置の製造方法。
JP2010064764A 2010-03-19 2010-03-19 光半導体装置及びその製造方法 Active JP5440304B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010064764A JP5440304B2 (ja) 2010-03-19 2010-03-19 光半導体装置及びその製造方法
US13/043,277 US8824842B2 (en) 2010-03-19 2011-03-08 Optical semiconductor device and method for fabricating the optical semiconductor device
US14/331,158 US9184558B2 (en) 2010-03-19 2014-07-14 Optical semiconductor device and method for fabricating the optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064764A JP5440304B2 (ja) 2010-03-19 2010-03-19 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011199040A true JP2011199040A (ja) 2011-10-06
JP5440304B2 JP5440304B2 (ja) 2014-03-12

Family

ID=44647317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064764A Active JP5440304B2 (ja) 2010-03-19 2010-03-19 光半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8824842B2 (ja)
JP (1) JP5440304B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084733A (ja) * 2011-10-07 2013-05-09 Sumitomo Electric Ind Ltd 量子カスケード半導体レーザを作製する方法
JP2015029025A (ja) * 2013-07-30 2015-02-12 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673253B2 (ja) * 2011-03-16 2015-02-18 富士通株式会社 光半導体素子、半導体レーザ、および光半導体素子の製造方法
JP5879520B2 (ja) 2011-11-07 2016-03-08 パナソニックＩｐマネジメント株式会社 通信システムおよびそれに用いる伝送ユニット
CN104859331B (zh) * 2015-04-01 2018-03-23 上海紫江喷铝环保材料有限公司 局部全息多变视角与立体透镜喷铝纸及其制造方法
US10315371B2 (en) 2016-07-28 2019-06-11 Microsoft Technology Licensing, Llc Multiphase optical grating
FR3054677B1 (fr) * 2016-08-01 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Coupleur optique multi-spectral a faibles pertes en reception
JP6822151B2 (ja) * 2017-01-06 2021-01-27 富士通株式会社 光検知器及び撮像装置
US10241269B1 (en) * 2018-05-08 2019-03-26 Globalfoundries Inc. Grating couplers with multiple configurations
US10185092B1 (en) * 2018-07-11 2019-01-22 Globalfoundries Inc. Hybrid grating couplers that overlap via an interconnect structure having a metallization layer
CN114389150A (zh) * 2020-10-05 2022-04-22 新科实业有限公司 光源单元、热辅助磁头、头万向节总成和硬盘驱动器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925217A (ja) * 1982-07-31 1984-02-09 Sony Corp 半導体装置の製法
JPS62166583A (ja) * 1986-01-20 1987-07-23 Sony Corp 分布帰還型半導体レ−ザ
JP2002043688A (ja) * 2000-07-28 2002-02-08 Furukawa Electric Co Ltd:The リッジ型分布帰還半導体レーザ素子
JP2003234541A (ja) * 2001-12-07 2003-08-22 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
JP2009088392A (ja) * 2007-10-02 2009-04-23 Fujitsu Ltd 半導体発光素子及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526128B1 (en) * 1991-07-24 1997-06-11 Sharp Kabushiki Kaisha A method for producing a distributed feedback semiconductor laser device
JP3242955B2 (ja) * 1991-10-21 2001-12-25 株式会社東芝 半導体レーザ装置
US5448581A (en) * 1993-11-29 1995-09-05 Northern Telecom Limited Circular grating lasers
JPH08329488A (ja) * 1995-05-30 1996-12-13 Dainippon Screen Mfg Co Ltd 焦点ズレ補正装置
JP3707846B2 (ja) 1995-12-28 2005-10-19 シャープ株式会社 分布帰還型半導体レーザ装置
US6151347A (en) * 1996-01-17 2000-11-21 Nortel Networks Corporation Laser diode and method of fabrication thereof
US5970081A (en) * 1996-09-17 1999-10-19 Kabushiki Kaisha Toshiba Grating coupled surface emitting device
JP3916773B2 (ja) 1998-07-07 2007-05-23 富士通株式会社 回折格子の周期測定方法
JP2000277869A (ja) * 1999-03-29 2000-10-06 Mitsubishi Electric Corp 変調器集積型半導体レーザ装置及びその製造方法
EP1043818B1 (en) * 1999-04-09 2011-07-20 Mitsui Chemicals, Inc. Semiconductor laser device, semiconductor laser module, rare-earth-element-doped optical fiber amplifier and fiber laser
US20020176464A1 (en) * 2001-03-22 2002-11-28 Smolski Oleg V. InGaP etch stop
JP2002319739A (ja) * 2001-04-23 2002-10-31 Yokogawa Electric Corp リブ型光導波路分布反射型半導体レーザの製造方法
US20020192850A1 (en) * 2001-05-25 2002-12-19 Stoltz Richard A. Laser diode graded index layer doping
KR100453814B1 (ko) * 2002-02-07 2004-10-20 한국전자통신연구원 이종 회절격자를 가지는 반도체 광소자 및 그 제조 방법
US7194016B2 (en) * 2002-03-22 2007-03-20 The Research Foundation Of The University Of Central Florida Laser-to-fiber coupling
US6885560B2 (en) * 2002-04-19 2005-04-26 Optical Communication Products, Inc. Pluggable optical transceiver with push-pull actuator handle
US7317862B2 (en) * 2004-04-13 2008-01-08 Nec Corporation Mechanism for releasing lock between optical transceiver and cage, optical transceiver, communication apparatus and method of releasing lock between optical transceiver and cage
JP5211728B2 (ja) 2007-02-07 2013-06-12 住友電気工業株式会社 半導体光素子を作製する方法
US7586970B2 (en) * 2007-02-23 2009-09-08 Alfalight, Inc. High efficiency partial distributed feedback (p-DFB) laser
US7872705B2 (en) * 2007-07-29 2011-01-18 Cree, Inc. LED backlight system for LCD displays
WO2009116152A1 (ja) * 2008-03-19 2009-09-24 富士通株式会社 光素子及びその製造方法
JP5177285B2 (ja) * 2009-03-30 2013-04-03 富士通株式会社 光素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925217A (ja) * 1982-07-31 1984-02-09 Sony Corp 半導体装置の製法
JPS62166583A (ja) * 1986-01-20 1987-07-23 Sony Corp 分布帰還型半導体レ−ザ
JP2002043688A (ja) * 2000-07-28 2002-02-08 Furukawa Electric Co Ltd:The リッジ型分布帰還半導体レーザ素子
JP2003234541A (ja) * 2001-12-07 2003-08-22 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子
JP2009088392A (ja) * 2007-10-02 2009-04-23 Fujitsu Ltd 半導体発光素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084733A (ja) * 2011-10-07 2013-05-09 Sumitomo Electric Ind Ltd 量子カスケード半導体レーザを作製する方法
JP2015029025A (ja) * 2013-07-30 2015-02-12 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法

Also Published As

Publication number Publication date
US9184558B2 (en) 2015-11-10
JP5440304B2 (ja) 2014-03-12
US8824842B2 (en) 2014-09-02
US20110229079A1 (en) 2011-09-22
US20140321493A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
JP5440304B2 (ja) 光半導体装置及びその製造方法
US5982804A (en) Non-regrowth distributed feedback ridge semiconductor laser and method of manufacturing the same
US6292503B1 (en) Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same
JP5280614B2 (ja) 単一のステップｍｏｃｖｄによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス
US7736926B2 (en) Method for manufacturing a light-emitting device with a periodic structure in an active region
JP2007243072A (ja) 半導体光増幅器複合半導体レーザー装置
US6301283B1 (en) Distributed feedback semiconductor laser
JP5904571B2 (ja) 端面発光型半導体レーザ素子
JP5929571B2 (ja) 半導体レーザ
US7666694B2 (en) Method for manufacturing semiconductor laser device and semiconductor laser device
US8891159B2 (en) Optical semiconductor element, semiconductor laser, and method of manufacturing optical semiconductor element
JP3204474B2 (ja) 利得結合分布帰還型半導体レーザとその作製方法
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
JP2000138413A (ja) 回折格子の製造方法及び半導体レーザの製造方法
US20100297789A1 (en) Method for producing semiconductor optical device
JP2016154203A (ja) 半導体レーザ素子及び半導体レーザ素子の製造方法
JP5204690B2 (ja) 分布帰還型半導体レーザ及びその製造方法
JP2009088242A (ja) 光半導体装置およびその製造方法
JP5445272B2 (ja) 光半導体素子の製造方法
JP5810482B2 (ja) 光半導体装置の製造方法
JP2676771B2 (ja) 半導体レーザの製造方法および半導体レーザ
JP2018037495A (ja) 窒化物半導体レーザ素子
JP2007251064A (ja) 半導体レーザー装置
JP5501802B2 (ja) 分布帰還型半導体レーザの製造方法
JP2023039519A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Ref document number: 5440304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150