JP2011196993A - 評価用半導体チップ、評価システム及びそのリペア方法 - Google Patents

評価用半導体チップ、評価システム及びそのリペア方法 Download PDF

Info

Publication number
JP2011196993A
JP2011196993A JP2011006948A JP2011006948A JP2011196993A JP 2011196993 A JP2011196993 A JP 2011196993A JP 2011006948 A JP2011006948 A JP 2011006948A JP 2011006948 A JP2011006948 A JP 2011006948A JP 2011196993 A JP2011196993 A JP 2011196993A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
evaluation
evaluation system
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011006948A
Other languages
English (en)
Other versions
JP5418510B2 (ja
Inventor
Yukiko Kato
薫子 加藤
Takehiko Hasebe
健彦 長谷部
Yoshihide Yamaguchi
欣秀 山口
Masashi Nishikame
正志 西亀
Naoki Matsushima
直樹 松嶋
Hiroyuki Tenmyo
浩之 天明
Ukyo Ikeda
宇亨 池田
Teiichi Inada
禎一 稲田
Rei Yamamoto
礼 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011006948A priority Critical patent/JP5418510B2/ja
Priority to KR1020110016139A priority patent/KR101224329B1/ko
Priority to US13/034,510 priority patent/US20110237001A1/en
Priority to CN2011100473995A priority patent/CN102192921B/zh
Publication of JP2011196993A publication Critical patent/JP2011196993A/ja
Application granted granted Critical
Publication of JP5418510B2 publication Critical patent/JP5418510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

【課題】半導体チップを評価する技術を提供する。
【解決手段】
シリコン基板の一方の面に、複数領域からなる抵抗測温体としての金属配線膜１０１、及び、１つ又は複数領域からなるヒータとしての金属配線膜１０２の少なくとも何れかと、金属配線膜１０１及び金属配線膜１０２を実装基板と接続するための電極１０３と、が積層された半導体チップを実装基板に実装して、金属配線膜１０１を電流計及び電圧計と、金属配線膜１０２を電源と、電気的に接続することで、半導体チップの上記各領域における測温及び加熱、及び、その温度プロファイルが評価可能な評価システムを提供する。
【選択図】 図１４

Description

本発明は、半導体装置の評価技術に関する。
大規模集積回路（ＬＳＩ）やメモリをはじめとする半導体チップでは、信号処理の高速化や、実装密度の向上が強く要求されている。そのため、電界効果トランジスタ（ＦＥＴ）を始めとする半導体素子の微細化が進められてきた。また、半導体チップの実装基板についても、ビルドアップ方式などに代表される配線の高密度化を実現する技術が開発されてきている。
さらに、システム化の容易さから、半導体チップを複数組み合わせた半導体パッケージの開発が活発となり、薄く研磨した半導体チップを積層した３次元実装技術が注目されている。このような３次元実装構造では、半導体チップと基板の双方の配線密度が向上し、半導体チップと基板を電気的に接続する端子についても、微細化や多ピン化が急激に進んでいる。
上記のような高密度の半導体チップでは、その実装に用いられる材料が非常に多く、また、複雑なプロセスを経て製造される。一般的に、半導体チップでは積層の度に加熱を繰り返さなければならないが、後の工程では先の工程における処理の信頼性を損なわないよう、先の工程よりも低温で処理を行ういわゆる温度階層プロセスが採用される。よって、材料開発や製造プロセスの確立には、各プロセスにおける温度履歴を正確に把握することが不可欠である。
また、一般的に製造された半導体の実装信頼性の評価は、ＪＥＩＴＡ規格 ＥＩＡＪ ＥＤ４７０１／１００に記載される、半導体デバイスの環境及び耐久性試験に則って行われる。実装信頼性評価は、発熱源である半導体チップの接続部、すなわち、半導体素子を構成するタングステン、アルミニウム、銅などの微細配線に流れる電流による熱抵抗、あるいはＦＥＴ電極間（ソース−ドレイン間）の電子の移動による熱抵抗による温度の変化を評価するものである。
このような温度履歴の測定には、従来から、熱電対を温度センサとして半導体チップや半導体パッケージの周辺に実装する方法が採用されている。
例えば、非特許文献１には、高密度実装で課題となる応力・発熱解析に向けた評価用素子によるソリューションを提案している。
日立評論 Ｖｏｌ．９１，Ｎｏ．０５，ｐ．４５６
しかしながら、熱電対を温度センサとして実装する方法では、実際に評価対象（発熱源）である接続部に熱電対を設けるのは困難であるため、接続部から離れた半導体チップや半導体パッケージの裏面、またはその周囲の基板上に熱電対を設置して温度測定を行っていた。これでは、発熱源である半導体チップの正確な温度を把握したり、評価試験時に加熱したりすることができない。
本発明は、上記課題を解決すべくなされたものであり、半導体チップを評価する技術を提供することを目的とする。
上記課題を解決すべく、本発明の評価システムは、例えば特許請求の範囲に記載の構成を採用する。
本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、半導体チップを評価するための評価システムであって、シリコン基板の一方の面に、複数領域からなる抵抗測温体としての第１の配線、１つ又は複数領域からなるヒータとしての第２の配線、の少なくとも何れかと、前記第１の配線及び第２の配線を電気的に接続するための電極と、が積層された半導体チップと、当該半導体チップを実装する実装基板と、前記シリコン基板の他方の面側に、前記実装基板に固定された放熱材料と、を備え、前記第１の配線は、電流計及び電圧計に電気的に接続され、前記第２の配線は、電源に電気的に接続されていること、を特徴とする。
本発明によれば、半導体装置を評価する技術が提供される。
本発明の第１の実施形態に係る半導体チップ１の構造を示す断面図である。 金属配線膜１０１の配線パターンの一例を表す上面図である。 金属配線膜１０２の配線パターンの一例を表す上面図である。 電極１０３の一例を表す上面図である。 半導体チップ１の製造過程を示す遷移図である。 変形例１にかかる半導体チップ２の断面図である。 変形例２にかかる半導体チップ３の断面図である。 変形例３にかかる半導体チップ４の断面図である。 変形例４にかかる半導体チップ５の断面図である。 評価システム１１０の断面図である。 リフロー炉を使用した評価システム１１０の温度プロファイル測定を説明するための説明図である。 リフロー炉を使用しない評価システム１１０の温度プロファイル測定を説明するための説明図である。 ３次元積層プロセスにおける評価システム１２０の温度プロファイル測定を説明するための説明図である。 評価システム１４０の概略図である。 評価システム１４０に使用される部材を説明するための説明図である。 評価システムに搭載された半導体チップの例を示す上面図である。 評価システム１４０ａの断面図である。 評価システム１４０ａによる放熱特性評価の結果を表すグラフである。 評価システム１４０ｂの断面図である。 評価システム１４０ｂによる放熱特性評価の結果を表すグラフである。 評価システム１４０ｃの断面図である。 評価システム１４０ｃによる放熱特性評価の結果を表すグラフである。 評価システム１４０ｄによる放熱特性評価の結果を表すグラフである。 本発明の第４の実施形態に係るデバイスチップ６の断面図である。 基板６１１へ実装したデバイスチップ６のリペアについて説明するための説明図である。 デバイスチップ６を内部に設けた充電池７００の概略図である。
以下、本発明の第１の実施形態について図面を参照しながら説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第１の実施形態＞
（半導体チップ）
図１は、本発明の第１の実施形態に係る半導体チップ１の断面図である。
半導体チップ１は、シリコン基板１００の一方の面に、測温抵抗体としての金属配線膜１０１と、絶縁層としてのポリイミド膜１０４ａと、ヒータとしての金属配線膜１０２と、絶縁層としてのポリイミド膜１０４ｂと、金属配線膜１０１及び金属配線膜１０２を実装基板に電気的に接続するための電極１０３と、保護層としてのポリイミド膜１０４ｃと、が順次積層されてなる。
金属配線膜１０１は、測温抵抗体として利用可能な金属の配線パターンが形成されたものである。図２に、金属配線膜１０１の配線パターンの一例を示す。図２に示すように、金属配線膜１０１は、方形に蛇行する独立した白金配線が、３×３のマトリクス状に分画された領域にそれぞれ形成されている。分画する領域数はいくつでもよく、その配置の仕
方は、図２に示すように各領域が隣接していてもよいし、離れていてもよい。ここでは、各白金配線はそれぞれ配線の両端に２つずつ、計４つの端子１０１１を有しており、端子１０１１は電極１０３に接続される。このように、各配線の電気抵抗はいわゆる４端子法により測定できる。即ち、白金の抵抗温度係数（３．９×１０−３／Ｋ）から白金配線の各領域における温度を測定することが可能である。詳細については後述する。
なお、ここでは各領域で独立した白金配線を設けた構成としているが、金属配線膜１０１が一つの連続した配線からなる構成としてもよいし、連続した配線を途中から分岐させ、端子を設けてもよい。
また、金属配線膜１０１に使用する金属材料としては、温度と電気抵抗の線形成に優れていることから特に白金を利用することが望ましいが、これに限らず、例えばニッケル、銅などを利用してもよい。
金属配線膜１０２は、ヒータとして利用可能な金属の配線パターンが形成されたものである。図３に、金属配線膜１０２の配線パターンの一例を示す。図３に示すように、金属配線膜１０２は、Ｎｉ配線が２×２のマトリクス上に分画された４領域に蛇行する一連の
配線パターンである。Ｎｉ配線は、両端、及び途中に３つの端子１０２１を有しており、
後述する電極１０３にそれぞれ接続される。加熱領域は分画する場合、その領域数はいくつでもよく、その配置の仕方は、図３に示すように各領域が隣接していてもよいし、離れていてもよい。このような構成により、Ｎｉ配線の加熱領域を選択することが可能である。
なお、ここでは途中に端子を設ける構成としているが、もちろん、両端のみに端子を設けてもよいし、金属配線膜１０１のように、分画した各領域に独立した配線をそれぞれに設けてもよい。
また、金属配線膜１０２に使用する金属材料は上記に限らず、高い電気抵抗、パターニング性、高温耐久性を有する金属、例えば、ニッケルクロム系合金、ニッケルクロムアルミニウム系合金、銅、銅マンガン、銅ニッケル、鉄クロム系合金、タングステンなどを利用してもよい。
図４に、電極１０３の一例を示す。電極１０３は、金属配線膜１０１及び金属配線膜１０２と電気的に接続される、外部接続用の電極である。ここでは、外部接続用電極１０３１が金属配線膜１０１の端子１０１１と、外部接続用電極１０３２が金属配線膜１０２の有する端子１０２１と接続される。
電極１０３上には、ポリイミド膜１０４ｃが保護層として形成されており、ポリイミド膜１０４ｃには、後述する基板１１１や他の半導体チップと電極１０３（金属配線膜１０１）を接続するための開口２１、及び基板１１１と電極１０３（金属配線膜１０２）を接続するための開口２２が設けられている。
さらに、絶縁層として、金属配線膜１０１と金属配線膜１０２の間にポリイミド膜１０４ａが、金属配線膜１０２と電極１０３の間にポリイミド膜１０４ｂが設けられている。ポリイミド膜１０４ａ及び１０４ｂには、共に金属配線膜１０１と電極１０３とを接続するための開口１１が、ポリイミド膜１０４ｂには、さらに金属配線膜１０２と電極１０３とを接続するための開口１２が形成されている。
このような半導体チップ１を実装基板に実装することで、さまざまな温度プロセスを評価することが可能である。
（半導体チップの製造方法）
次に、半導体チップ１の製造方法について、図５（ａ）〜図５（ｄ）を用いて説明する。図５（ａ）〜図５（ｄ）は、本発明の第１の実施形態にかかる半導体チップ１の製造方法の過程を示す遷移図である。
（ａ）まず、シリコン基板１００の一方の面に、図示しないシリコン酸化膜を成長させる。シリコン酸化膜は、９００℃程度のスチーム雰囲気下でシリコンと酸素を反応させるような、一般的な方法で形成すればよい。そして、シリコン酸化膜上に、白金配線パターンを有する金属配線膜１０１をリフトオフ法により形成する。具体的には、まずシリコン酸化膜上にパターニングされたレジストを形成し、ＰｔＯ膜１０１ａ、Ｐｔ膜１０１ｂ、ＴｉＯ膜１０１ｃを順次蒸着する。そして、レジストを除去して図２に示す配線パターンを完成させる。
なお、ＰｔＯ膜１０１ａはシリコン酸化膜と、ＴｉＯ膜１０１ｃはポリイミド膜１０４ａとの密着性を向上させるために、それぞれＰｔ膜１０１ｂに対して１／１００程度の膜圧で設けた。
（ｂ）次に、絶縁層として、金属配線膜１０１の両端を覆い、端子１０１１部分を開口させた膜厚約５μｍのポリイミド膜１０４ａを形成する。そして、ポリイミド膜１０４ａ上に、ニッケル配線パターンを有する金属配線膜１０２を形成する。例えば、Ｃｒ膜及びＣｕ膜の積層膜をシード膜として、レジストのフォトリソグラフィ及びＮｉ電気めっきを併用するセミアディティブ法を用いることにより、図３に記載の配線パターンを有する金属配線膜１０２を形成することができる。
（ｃ）さらに、金属配線膜１０２の両端を覆い、端子１０１１及び端子１０２１部分を開口させたポリイミド膜１０４ｂを形成し、ポリイミド膜１０４ｂ上に、セミアディティブ法により図４に記載の外部接続用の電極１０３を形成する。
（ｄ）そして最後に、後述する実装基板等と電極１０３を接続するための開口を有する保護層としてのポリイミド膜１０４ｃを形成することで、図１に記載の半導体チップ１を得ることができる。
なお、本発明は、上記第１の実施形態にかかる半導体チップに制限されるものではなく、本発明の技術的思想の範囲内で様々な変形が可能である。
例えば、測温抵抗体、及びヒータは、どのような位置関係で配置されていてもよい。
また、測温抵抗体、ヒータ、及び電極は、シリコン基板の同一面内（同一層）に形成してもよい。
さらに、配線の温度と電気抵抗の関係を明らかにしておくことで、ヒータと測温抵抗体を一つの配線で兼ねることもできる。すなわち、配線に接続した電源から電力を供給すると同時に電気抵抗を測定すれば、別途配線を設けずとも発熱する配線自身の温度を測定することが可能となる。これにより、本発明の半導体チップの構造を大幅に簡素化することができる。
なお、抵抗測温体としての金属配線膜１０１のみを備え、ヒータ機能を持たない構成としてもよい。例えば、外部から熱を加えるプロセスの温度プロファイルを行う場合には、必ずしもヒータが必須ではないため、より簡素な構成とすることができる。もちろん、ヒータとしての金属配線膜１０２のみを備え、熱電対等により温度を計測してもよい。
以下に、本発明の半導体チップの変形例を具体的に示す。
（変形例１）
図６に、本発明の変形例１にかかる半導体チップ２の断面図を示す。半導体チップ２は、測温抵抗体としての金属配線膜２０１と、ヒータとしての金属配線膜２０２とが、半導体チップ１の測温抵抗体（金属配線膜１０１）、及びヒータ（金属配線膜１０２）と逆の位置に配置されている。
このような構成の半導体チップ２によれば、測温抵抗体としての金属配線膜２０１の測定エリアより電極１０３が外部接続される開口２１及び２２の近傍となっている。そのため、より発熱源に近い位置（例えば、アンダーフィル材）の温度を正確に測定することが可能である。
（変形例２）
図７に、本発明の変形例２にかかる半導体チップ３の断面図を示す。半導体チップ３は、測温抵抗体としての金属配線膜３０１とヒータとしての金属配線膜３０２とが、同じ面内の酸化膜上に形成され、金属配線膜３０１及び金属配線膜３０２の両端を覆うように、金属配線膜３０１と電極１０３とを接続するための開口３１及び金属配線膜３０２と電極１０３とを接続するための開口３２を有するポリイミド膜３０４が設けられている。
このような構成によれば、絶縁層としての２つのポリイミド膜（ポリイミド膜１０４ａ及びポリイミド膜１０４ｂ）を１つのポリイミド膜３０４で実現できるため、半導体チップ１に比べて層数を減少させ、より低コストに、簡便な方法で半導体チップを製造することが可能である。
（変形例３）
図８に、本発明の変形例３にかかる半導体チップ４の断面図を示す。半導体チップ４は、測温抵抗体とヒータの機能を兼ねる金属配線膜４０２のみが形成され、金属配線膜４０２の両端を覆うように、金属配線膜４０２と電極１０３とを接続するための開口４１及び４２を有するポリイミド膜４０４が設けられている。なお、金属配線膜４０２には、例えば、図２に示すようなＮｉ配線を利用することができる。このような半導体チップ４を後述する基板１１１に実装し、両端の端子に電源と電圧計を接続することで、Ｎｉ配線に流れる電流を制御するとともに、ニッケルの抵抗温度係数（６．３Ｋ×１０−３／Ｋ）からＮｉ配線の各領域における温度を測定することが可能である。もちろん、Ｎｉ配線に替えて、例えばＣｕ配線を利用してもよい。その場合には、銅の抵抗温度係数（４．３×１０−３／Ｋ）を利用すればよい。
このような構成の半導体チップ４によれば、半導体チップ１に比べてポリイミド膜及び金属配線膜をそれぞれ１つずつ省略できるため、製造プロセスの簡素化と、製造コストの大幅な低減が可能である。
（変形例４）
図９に、本発明の変形例４にかかる半導体チップ５の断面図を示す。半導体チップ５は、半導体チップ１を複数積み上げた３次元積層チップである。なお、半導体チップ５は、例えば、半導体チップ１のパッド領域にスルーホール５０１を形成して導通をとり、高温プレス加熱加圧装置９０１によって圧着することで製造することが可能である。
このような構成の半導体チップ５によれば、３次元積層構造の半導体チップの温度プロセスを評価することが可能である。
＜第２の実施形態＞
（評価システム）
次に、本発明の第２の実施形態に係る評価システム１１０について説明する。図１０は、半導体チップ１を基板１１１に実装した評価システム１１０の断面図である。
評価システム１１０は、はんだボール１１４によって、シリコンチップ１１２からなるプリント基板やセラミック基板等の基板１１１に半導体チップ１を実装したものである。基板１１１には、測温抵抗体である金属配線膜１０１に接続される基板配線１１３ａと、ヒータである金属配線膜１０２に接続される基板配線１１３ｂが設けられている。なお、配線群９００は、基板配線１１３ａを介して抵抗測温体である金属配線膜１０１と図示しない電流計及び電圧計を結線し、また、基板配線１１３ｂを介してヒータである金属配線膜１０２と図示しない外部電源とを結線している。これにより、金属配線膜１０２の加熱と、金属配線膜１０１の各領域における電気抵抗を４端子法により測定することが可能である。この測定結果と白金の抵抗温度係数（３．９×１０−３／Ｋ）から、白金配線の各領域の温度を測定することが可能である。
なお、評価システムに用いられる半導体チップの形状は上記に限定されず、例えば、図９に示すような半導体チップ５を基板１１１に実装し、図１３に示すような評価システム１２０を形成することもできる。
上記のような評価システムを利用した実装プロセスの評価について、以下説明する。
（実装プロセスの評価１）
図１１は、リフロー炉を使用した評価システム１１０の実装プロセスの温度プロファイル測定を説明するための説明図である。
半導体チップの実装は、リフロー炉を使用したはんだ付けプロセスを経て行われるが、リフロー炉内の設定温度や半導体チップ及び基板の表面、そしてはんだボールには、大きな温度差が存在する。そこで、図１１に示すように、評価システム１１０をはんだ付けプロセスに付せば、半導体チップ内部の温度変化を評価することができる。
具体的には、半導体チップ１をリフロー炉９０２内の移動ステージ９０３に戴置して加熱する。これにより、金属配線膜１０１の各領域の電気抵抗の変化をモニタすることで、はんだボール１１４やアンダーフィル材１１５近傍の温度プロファイルを得ることが可能である。
（実装プロセスの評価２）
図１２は、リフロー炉を使用しない評価システム１１０の実装プロセスの温度プロファイル測定を説明するための説明図である。
本実施例では、実施例１で得たはんだ付けプロセスの温度プロファイルに従って金属配線膜１０２へ供給される電力を制御してヒータの温度を経時変化させ、リフロー炉内における状態を再現することで、リフロー炉を使用せずともプロセス中の温度プロファイルを得ることを可能としたものである。
このようにヒータの温度を制御することによっても、半導体チップ１とアンダーフィル材１１５の熱硬化を再現したり、途中で加熱を停止させてアンダーフィル材の硬化時の経時変化を観察したりすることが可能である。よって、各材料の開発においても、有用なデータが取得できる。
（実装プロセスの評価３）
図１３は、３次元積層プロセスにおける評価システム１２０の温度プロファイル測定を説明するための説明図である。
上記変形例４で説明したように、３次元積層された半導体チップ５は、複数の半導体チップ１を積み上げて高温プレス加熱加圧装置９０１で加圧及び加熱することで製造される。ここで、半導体チップ５を基板１１１に実装した評価システム１２０を３次元積層プロセスに付すことで、該プロセス中における温度プロファイルを測定することができる。
なお、配線群９００は、半導体チップ５を形成する各半導体チップ１の各金属配線膜１０１をそれぞれ図示しない電流計及び電圧計と結線しているため、積層されたどの半導体チップのどの領域にどのような温度変化が見られるのかを、それぞれ観察することが可能である。
もちろん、配線群９００に、各半導体チップのヒータである金属配線膜１０２と外部電源とを結線させ、上記で得た３次元積層プロセスの温度プロファイルに従ってヒータの温度を変化させることで、高温プレス加熱加圧装置を使用せずに３次元積層プロセスを再現することも可能である。
＜第３の実施形態＞
（評価システム）
次に、本願の第３の実施形態に係る評価システムによる放熱特性の評価について説明する。本実施形態に係る評価システムは、第２の実施形態に係る評価システムをより実際に近い形式で搭載し、半導体チップ及びその周辺材料の熱情報を得ることを可能とするものである。
図１４は、本発明の評価システム１４０の概略図である。
具体的に、評価システム１４０は、評価システム１１０とアルミ材等からなる放熱板１４８とを、放熱シート１４５ａ、ヒートスプレッダ１４４、放熱シート１４５ｂをこの順で挟んで樹脂ねじ１４２で固定したものである。ヒートスプレッダ１４４は、シール材１４９により基板配線１１３と接続されている。また、ヒートスプレッダ１４４には、半導体チップ１の下側に位置する部分に熱電対１４６が設けられている。なお、基板１１１の配線は、コネクタ１４２を介してハーネス１４３として外部に引き出されている。
このような評価システム１４０によれば、半導体チップ１の備える抵抗測温体の温度変化と、熱電対１４６の温度変化と、を得ることで、より実装時に近い放熱特性を評価することが可能である。さらに、両者の温度差を算出することで、放熱シート１４５ａの放熱特性（電気抵抗）を知ることもできるため、放熱シート等の放熱材料の開発においても有用なデータを取得することができる。
なお、このような評価システム１４０は、例えば、図１５に示すような部材によって構成することができる。
また、評価システムに搭載された半導体チップには、例えば次のようなものが用いられる。
図１６は、２種類の半導体チップ１ａ及び１ｂに形成されている測温抵抗体としての金属配線膜と、ヒータとしての金属配線膜と、電極と、の組み合わせを示す上面図である。
半導体チップ１ａは、外形サイズが８ｍｍ×８ｍｍであり、３×３のマトリクス状に分画された領域が隣接して配置されている金属配線膜１０１ａと、２×２のマトリクス状に分画された領域が隣接して配置されている金属配線膜１０２ａと、外形サイズの面積全面を覆う電極１０３ａとが積層されたものである。
半導体チップ１ｂは、外形サイズが９ｍｍ×１３ｍｍであり、３×３のマトリクス状に分画された領域が離れて配置されている金属配線膜１０１ｂと、２×２のマトリクス状に分画された領域が隣接し配置されている金属配線膜１０２ｂと、外形サイズの面積全面を覆う電極１０３ｂとが積層されたものである。なお、金属配線膜１０１ｂの領域の面積は、金属配線膜１０２ｂと同じ面積である。
以下、本発明の第３の実施形態に係る評価システムによる放熱特性評価の実施例を示し、本発明をより具体的に説明する。ただし、本発明は、これらの実施例によって限定されるものではない。
（実施例１）温度測定評価
図１７に、本発明の実施例１に係る評価システム１４０ａの断面図を示す。評価システム１４０ａは、評価システム１４０と比較して、放熱シート１４５ａ，１４５ｂ及び、熱電対１４６を設けない構成である点が異なる。なお、各部材には、図１５に記載のものを使用し、評価システム１１０に搭載されている半導体チップには、上述の半導体チップ１ｂを用いた。
本実施例では、半導体チップ１ｂへ電力を印加して金属配線膜１０２ｂを加熱すると共に、金属配線膜１０１ｂと別途用意した放射温度計（テストー製testo830T3）によって半導体チップ１ｂの温度を測定することで、評価システム１４０ａの測温能力を評価した。図１８に、その結果を示す。
図１８は、半導体チップ１ｂへの印加電力に対する、金属配線膜１０１ｂによる温度測定値（□）と、放射温度計を用いて測定した温度測定値（○）と、を示すグラフである。なお、金属配線膜１０１ｂによる温度測定値（□）は、測定領域１（図１６参照）の温度である。また、放射温度計による温度測定値（○）は、半導体チップ１ｂの測定領域１（図１６参照）の温度を測定した値である。
図１８からわかるように、金属配線膜１０１ｂによる温度測定値（□）と放射温度計を用いて測定した温度測定値（○）との間には殆ど差は見られず、両者はよく一致した。この結果から、本発明の評価システムによれば、金属配線膜１０２ｂの発熱による温度の変化を、熱電対を用いることなく金属配線膜１０１ｂによって正確に測定することが可能であることがわかった。
（実施例２）領域別の温度測定評価
図１９に、本発明の実施例２に係る評価システム１４０ｂの断面図を示す。評価システム１４０ｂは、評価システム１４０ａと比較して、ヒートスプレッダ１４４を用いていない点で異なる構造である。なお、各部材には、図１５に記載のものを使用し、評価システム１１０に搭載されている半導体チップには、上述の半導体チップ１ｂを用いた。
本実施例では、半導体チップ１ｂへ電力を印加して金属配線膜１０２ｂを加熱すると共に、金属配線膜１０１ｂによる白金配線層の全測定領域１〜９（図１６参照）の温度を測定した。図２０に、その結果を示す。
図２０は、半導体チップ１ｂへの印加電力が１．３Ｗ（◇）、５．５Ｗ（□）、１３．０Ｗ（△）、２０．０Ｗ（○）である際の、各測定領域１〜９における温度測定値を示すグラフである。
図２０からわかるように、半導体チップ１ｂへの印加電力が上昇するに従って、各測定領域における温度も上昇した。また、測定領域別にみれば、半導体チップ中央の測定領域５の温度が全体で最も高く、逆に半導体チップ端の測定領域１，３，７，９の温度は、比較的抑えられていた。また、この傾向は、印加電力が大きくなるにつれて顕著になる。これらは、半導体チップ中央は熱が籠り易く、端側は熱が逃げ易いことを示している。この結果から、本発明は、金属配線膜１０２ｂの発熱による温度の変化を、金属配線膜１０１ｂの各領域ごとに正確に測定することが可能であることがわかった。
このように、本発明の評価システムによれば、実パッケージの発熱構造を再現可能であると共に、その発熱挙動（放熱特性）の正確な温度プロファイルを各領域ごとに得ることができる。
（実施例３）放熱シートの有無による温度測定評価
図２１に、本発明の実施例３に係る評価システム１４０ｃの断面図を示す。評価システム１４０ｃは、評価システム１４０ａとは、ヒートスプレッダ１４４を使用していない点で異なる。また、ヒートスプレッダ１４４に代えて、放熱材料として放熱シート１４５を使用する場合についても測温を行った。なお、各部材には、図１５に記載のものを使用し、評価システム１１０に搭載されている半導体チップには、上述の半導体チップ１ａを用いた。
本実施例では、評価システム１４０ｃに放熱シート１４５を使用した場合と、使用していない場合とで、金属配線膜１０１ａによる白金配線層の全測定領域１〜９（図１６参照）の温度を測定した。なお、半導体チップ１ａへの印加電力は一定とした。
図２２は、半導体チップ１ａへの印加電力が１５Ｗの際の、放熱シート１４５を使用した場合の各測定領域１〜９における温度測定結果（□）と、放熱シート１４５を使用しなかった場合の各測定領域１〜９における温度測定結果（○）と、を示すグラフである。
図２２からもわかるように、放熱シートを半導体チップと放熱板との間に設けた温度測定結果（□）は、放熱材料を用いない温度測定結果（○）と比較して、全領域に渡って低いことがわかった。これは、高熱伝導性の放熱材料を用いることにより、半導体チップで発生した熱が放熱板へと効率よく伝導したことを示している。また、放熱シートにより、各測定領域間の温度分布が低減されていることもわかった。これは、半導体チップ１ａと放熱板の密着性が向上したことで、接触抵抗が低減され、半導体チップ１ａで発生した熱が面内に効率よく分散して伝導したことを示している。
このように、本発明の評価システムによれば、放熱材料等の部材ごとの放熱特性や、その効果を評価できる。
（実施例４）温度サイクル試験による温度測定評価
本実施例では、評価システム１４０ｄを、以下に記載するような温度サイクル試験の前後で、一定の印加電力の下、全測定領域１〜９（図１６参照）の温度を測定することで行った。なお、評価システム１４０ｄは単に、評価システム１４０ｃの半導体チップ１ａの代わりに、半導体チップ１ｂを用いたものであるため、図は省略する。
温度サイクル試験は、−４０℃で１５分間保持した後、１分で＋１２５℃までテストエリア内の温度を上昇させて同温度を１５分間保持した後、再び１分で−４０℃まで下降させて同温度を１５分間保持するサイクルを、１８０回繰り返すことで行った。なお、温度サイクル試験装置には、ETAC製のNT1530Wを用いた。
図２３は、半導体チップ１ｂへの印加電圧が２０Ｗの際の、各測定領域１〜９における温度サイクル試験前の温度測定結果（○）と、温度サイクル試験後の温度測定結果（□）を示すグラフである。
図２３に示すように、測定領域２〜５では、温度サイクル試験前と試験後で、その温度測定結果には殆ど差が見られなかった。一方、測定領域１及び６〜９においては、温度サイクル試験後の方が、温度サイクル試験前よりも高温となっていることが確認できた。これは、温度サイクル試験の負荷により、基板や半導体チップに反りが発生したり、放熱シートとの密着性が低下したりしたことによって、測定領域１及び６〜９における熱伝導効率が低下したことが原因であると考えられる。
このように、本発明の評価システムによれば、温度サイクル試験のような信頼性試験時における、パッケージに実装した放熱材料の放熱挙動を可視化すると共に、実使用環境下での放熱材料の放熱特性を評価できる。
以上、本発明の半導体チップとその評価システムについて説明した。
本発明によれば、ヒータが半導体チップの発熱源である半導体素子を模しているため、抵抗測温体は、発熱源から数μｍ〜数十μｍの位置における温度を測定することができる。また、発熱源である半導体チップと基板の接合部の温度プロファイルを正確に測定することで、接合プロセスの最適化を図れるだけでなく、接合部材の開発にも極めて重要なデータを得ることができる。
また、例えば高温高湿試験等では、試験槽内で高温に晒すことで構成部材の耐久性を評価するものであるため実際に内部から発熱する半導体チップの実装時の状況を再現することは困難であったが、本発明によれば、ヒータで半導体チップを直接加熱することが可能であるため、従来の試験槽内を加熱する方法に比べて正確な温度プロファイルが可能である。
加えて、熱容量が圧倒的に小さくなり、短時間で半導体チップの温度を制御することができるため、特に温度サイクル試験において加熱、冷却に要する時間を大幅に短縮することが可能である。例えば、加熱と冷却にそれぞれ３０分かかれば、１０００サイクルに到達するまでには４２日間が必要となる。しかしながら、本発明によれば、加熱、冷却がそれぞれ５分程度で可能となるため、大幅に開発時間を短縮させられると共に、要するエネルギーも抑えることができる。
さらに、リフロー炉や高圧プレス加熱加圧装置等の大規模施設を実際に使用せずに、ヒータによって同様の熱履歴を再現することができる。
＜第４の実施形態＞
（デバイスチップ）
図１５は、本発明の第４の実施形態に係るデバイスチップ６の断面図である。
デバイスチップ６は、半導体素子６００及びその接続のための開口６０を有している点で、半導体チップ１とは異なる。
具体的に、デバイスチップ６は、シリコン基板１００の一方の面に設けられた半導体素子６００と、当該半導体素子６００とは接触しないように設けられた測温抵抗体としての金属配線膜１０１と、絶縁層としてのポリイミド膜６０４ａ、ヒータとしての金属配線膜１０２と、絶縁層としてのポリイミド膜６０４ｂと、半導体素子６００及び金属配線膜１０１及び金属配線膜１０２と電気的に接続される電極１０３と、保護層としてのポリイミド膜６０４ｃと、が順次積層されてなる。なお、基板との接続には、Ａｕバンプ６１４が利用されるものとする。また、ここでは半導体素子６００と金属配線膜１０１は電気的に接続されていない構成としているが、金属配線膜１０１及び金属配線膜１０２の何れかと半導体素子６００とが接続されていてもよい。
さらに、デバイスチップ６は上記構成に限定されず、前述の変形例２〜４と同様の変形が可能である。
また、デバイスチップ６を基板へ実装して評価システムを作成すれば、上記と同じように様々な温度プロファイルを得ることも可能である。
（デバイスチップのリペア方法）
複数のデバイスチップを高密度に実装する際、ある特定のデバイスチップに接続不良が生じる場合がある。このとき、特定のデバイスチップのみをリペアできれば、製品の歩留まりを向上させることが可能である。
リペア装置には、ホットエアやレーザ等を利用したものが存在するが、ホットエアではその指向性に限界があり、周辺チップも同時に加熱されてしまうため、特定の半導体チップのみをリペアするには不向きである。また、レーザでは多数のバンプを均一に加熱することが難しく、また、光源とチップの間に遮蔽物がある場合にはリペアが非常に困難となる。
本発明の第４の実施形態にかかるデバイスチップ６では、特定の半導体チップを取り外してリペアすることを可能にする。
図１６は、基板６１１へ実装したデバイスチップ６のリペアについて説明するための説明図である。
本発明のデバイスチップ６は、固着材料、すなわち、Ａｕバンプ６１４及び非導電性フィルム６１５によって基板６１１に固着され、実装されている。なお、電極１０３は、基板６１１の基板配線と電気的に接続され、各配線は、配線群６０１としてまとめて引き出されている。配線群６０１により、抵抗測温体である金属配線膜１０１は図示しない電流計及び電圧計と結線され、ヒータである金属配線膜１０２は図示しない外部電源と結線されている。
このようなデバイスチップ６のリペアは、抵抗測温体で温度をモニタしながらヒータを非導電性フィルムのガラス転移点を超える温度まで加熱し、デバイスチップ６のみを基板６１１から取り外すことで実行できる。その後、デバイスチップ６をリペアして再び基板６１１に実装すれば、他のデバイスチップの接続信頼性を低下させることなく、特定のデバイスチップのみを選択的にリペア可能であるため、歩留まりを向上することができる。
なお、デバイスチップ６が、Ａｕバンプ６１４の代わりにはんだボールによって基板に実装されている場合には、はんだボールの融点まで加熱することで、同様の効果を得る事ができる。
＜第５の実施形態＞
（充電池）
図１７は、本発明の第５の実施形態に係る、デバイスチップ６を内部に設けた充電池７００の概略図である。
充電池７００は、電極７０１と、筐体であるパッケージ７０２と、金属板７０３と、金属板７０３に貼り付けたデバイスチップ６と、デバイスチップ６のヒータ配線と充電池７００を接続する配線７０５と、からなる。なお、デバイスチップ６の抵抗測温体である金属配線膜１０１は、図示しない電流計及び電圧計と接続されているものとする。
このような構成の充電池７００において、デバイスチップ６は、抵抗測温体によって充電池７００の環境温度をモニタする。そして、もし環境温度が所定の値よりも低下すれば、充電池のセル電圧が低下するのを避けるため、充電池を外部電源としてデバイスチップ６のヒータに電力が供給される。これにより、環境温度の低下によるセル電圧の低下を抑制することが可能である。
なお、上記の実施形態は、本発明の要旨を例示することを意図し、本発明を限定するものではない。多くの代替物、修正、変形例は当業者にとって明らかである。
１〜５：半導体チップ、６：デバイスチップ、１００：シリコン基板、１０１：金属配線膜、１０１１：端子、１０１ａ：ＰｔＯ膜、１０１ｂ：Ｐｔ膜、１０１ｃ：ＴｉＯ膜、１０２：金属配線膜、１０２１：端子、１０３：電極、１０３１・１０３２：外部接続用電極、１０４ａ〜１０４ｃ：ポリイミド膜、１１・１２：開口、１１１：基板、１１３ａ・１１３ｂ：配線基板、１１４：はんだボール、１１５：アンダーフィル材、１１０・１２０・１３０・１４０・１４０ａ〜ｄ：評価システム、１４２：コネクタ、１４３：ハーネス、１４４：ヒートスプレッダ、１４５・１４５ａ・１４５ｂ：放熱シート、１４６：熱電対、１４８：放熱板、１４９シール材、２０１・２０２・３０１・３０２・４０２：金属配線膜、３０４・４０４：ポリイミド膜、２１・２２：開口、５０１：スルーホール、６００：半導体素子、６０１：配線群、６０４ａ〜６０４ｃ：ポリイミド膜、６１１：基板、６１４：Ａｕバンプ、６１５：非導電性フィルム、７００：充電池、７０１：電極、７０２：パッケージ、７０３：金属板、７０５：配線、９００：配線群、９０１：高温プレス加熱加圧装置、９０２：リフロー炉、９０３：移動ステージ。

Claims (20)

  1. 半導体チップを評価するための評価システムであって、
    半導体基板の一方の面に、複数領域からなる抵抗測温体としての第１の配線、１つ又は複数領域からなるヒータとしての第２の配線、の少なくとも何れかと、前記第１の配線及び第２の配線を電気的に接続するための電極と、を有する半導体チップと、
    当該半導体チップを実装する実装基板と、
    前記半導体基板の他方の面側に、前記実装基板に固定された放熱材料と、を備え、
    前記第１の配線は、電流計及び電圧計に電気的に接続されて、領域ごとに測温可能であり、
    前記第２の配線は、電源に電気的に接続されて、領域ごとに加熱可能であること、
    を特徴とする評価システム。
  2. 請求項１に記載の評価システムであって、
    前記第１の配線と、前記第２の配線と、が前記半導体基板上の同一面内に形成されていること
    を特徴とする評価システム。
  3. 請求項１に記載の評価システムであって、
    前記第１の配線と前記第２の配線とは、絶縁層を挟んで積層していることを特徴とする評価システム。
  4. 請求項１から３のいずれか一項に記載の評価システムにおいて、
    前記第１の配線が、白金配線であること
    を特徴とする評価システム。
  5. 請求項１から４の何れか一項に記載の評価システムにおいて、
    前記第２の配線が、ニッケル配線であること
    を特徴とする評価システム。
  6. 請求項１から５の何れか一項に記載の評価システムにおいて、
    前記第２の配線を、さらに電流計及び電圧計に電気的に接続することで、ヒータ兼抵抗測温体として機能させること
    を特徴とする評価システム。
  7. 請求項１から６の何れか一項に記載の評価システムであって、
    前記放熱材料の温度を測定するための温度測定手段を、さらに備えていること
    を特徴とする評価システム。
  8. 請求項１から７の何れか一項に記載の評価システムであって、
    前記放熱材料は、前記実装基板に固定されていること
    を特徴とする評価システム。
  9. 半導体基板を備え、
    前記半導体基板の面上に、
    絶縁層と、
    複数領域からなる抵抗測温体としての複数の第１の配線と、
    １つ又は複数領域からなるヒータとしての１つ又は複数の第２の配線と、
    前記第１の配線に電気的に接続された第１の電極と、
    第２の配線に電気的に接続された第２の電極と、
    を備えた評価用半導体チップ。
  10. 請求項９記載の評価用半導体チップにおいて、
    前記第１の配線と前記第２の配線とは、前記絶縁層を挟んで、積層していること
    を特徴とする評価用半導体チップ。
  11. 請求項１０記載の評価用半導体チップにおいて、
    前記第１の配線は、前記第２の配線よりも前記半導体基板側に設けられていること
    を特徴とする評価用半導体チップ。
  12. 請求項１０記載の評価用半導体チップにおいて、
    前記第２の配線層は、前記第１の配線層よりも前記半導体基板側に設けられていること
    を特徴とする評価用半導体チップ。
  13. 請求項１０から１２のいずれか一項に記載の評価用半導体チップにおいて、
    前記第１の配線の領域の数は、前記第２の配線の領域の数よりも多いこと
    を特徴とする評価用半導体チップ。
  14. 請求項１０から１３のいずれか一項に記載の評価用半導体チップにおいて、
    一つあたりの前記第２の配線を設けられた領域は、一つあたりの前記第１の配線を設けられた領域よりも広いこと
    を特徴とする評価用半導体チップ。
  15. 請求項９記載の評価用半導体チップにおいて、
    前記第１の配線と前記第２の配線とは、同一の面内に配置されていること
    を特徴とする評価用半導体チップ。
  16. 請求項９から１５のいずれか一項に記載の評価用半導体チップにおいて、
    前記第１の配線が、白金配線であること
    を特徴とする評価用半導体チップ。
  17. 請求項９から１６の何れか一項に記載の評価用半導体チップにおいて、
    前記第２の配線が、ニッケル配線であること
    を特徴とする評価用半導体チップ。
  18. 請求項９から１７の何れか一項に記載の評価用半導体チップにおいて、
    前記第１の配線は、領域ごとに、対になった前記第１の電極を有し、
    前記第２の配線は、領域ごとに、対になった前記第２の電極を有していることを特徴とする評価用半導体チップ。
  19. 請求項１８記載の評価用半導体チップにおいて、
    １つの前記第１の配線の領域につき４つの前記第１の電極を有することを特徴とする評価用半導体チップ。
  20. 請求項１から８のいずれかに記載の評価システムをリペアするリペア方法であって、
    前記第１または第２の配線を加熱して前記実装基板への固着材料を溶融させるステップと、
    前記実装基板から前記デバイスチップを除去するステップと、
    除去した前記デバイスステップをリペアするステップと、
    前記デバイスチップを、実装基板へ再び実装するステップと、を実行すること
    を特徴とする評価システムのリペア方法。
JP2011006948A 2010-02-25 2011-01-17 評価用半導体チップ、評価システム及びそのリペア方法 Expired - Fee Related JP5418510B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011006948A JP5418510B2 (ja) 2010-02-25 2011-01-17 評価用半導体チップ、評価システム及びそのリペア方法
KR1020110016139A KR101224329B1 (ko) 2010-02-25 2011-02-23 평가용 반도체칩, 평가 시스템 및 그의 리페어 방법
US13/034,510 US20110237001A1 (en) 2010-02-25 2011-02-24 Semiconductor chip used for evaluation, evaluation system, and repairing method thereof
CN2011100473995A CN102192921B (zh) 2010-02-25 2011-02-24 评价用半导体芯片、评价系统及其修复方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010040199 2010-02-25
JP2010040199 2010-02-25
JP2011006948A JP5418510B2 (ja) 2010-02-25 2011-01-17 評価用半導体チップ、評価システム及びそのリペア方法

Publications (2)

Publication Number Publication Date
JP2011196993A true JP2011196993A (ja) 2011-10-06
JP5418510B2 JP5418510B2 (ja) 2014-02-19

Family

ID=44601405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011006948A Expired - Fee Related JP5418510B2 (ja) 2010-02-25 2011-01-17 評価用半導体チップ、評価システム及びそのリペア方法

Country Status (4)

Country Link
US (1) US20110237001A1 (ja)
JP (1) JP5418510B2 (ja)
KR (1) KR101224329B1 (ja)
CN (1) CN102192921B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184990A (ja) * 2011-03-04 2012-09-27 Hitachi Chem Co Ltd 評価用半導体チップ、評価システムおよび放熱材料評価方法
JP2014038017A (ja) * 2012-08-14 2014-02-27 Hitachi Chemical Co Ltd 半導体装置の評価システム及び評価方法
JP2014154709A (ja) * 2013-02-08 2014-08-25 Canon Inc 電気接続方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5849842B2 (ja) * 2011-12-21 2016-02-03 ソニー株式会社 給電装置、給電システムおよび電子機器
KR101942027B1 (ko) * 2012-03-28 2019-04-11 삼성전자 주식회사 디바이스의 온도 예측 방법
KR101922452B1 (ko) 2013-02-26 2018-11-28 삼성전자 주식회사 반도체 테스트 장치 및 그 제조 방법
KR102123991B1 (ko) * 2013-03-11 2020-06-17 삼성전자주식회사 반도체 패키지 및 이를 구비하는 전자 시스템
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
WO2016094140A1 (en) * 2014-12-10 2016-06-16 Suzhou Qing Xin Fang Electronics Technology Co., Ltd. Methods and devices of laminated integrations of semiconductor chips, magnetics, and capacitance
US10371578B2 (en) * 2015-04-14 2019-08-06 Maxim Integrated Products, Inc. Thermal management of thermal sensor in a mobile device
US20170178994A1 (en) * 2015-12-21 2017-06-22 Intel Corporation Integrated circuit package support structures
US10260961B2 (en) 2015-12-21 2019-04-16 Intel Corporation Integrated circuit packages with temperature sensor traces
US10178763B2 (en) 2015-12-21 2019-01-08 Intel Corporation Warpage mitigation in printed circuit board assemblies
DE102016106675B3 (de) * 2016-04-12 2017-08-24 Innovative Sensor Technology Ist Ag Dünnschichtsensorelement für ein Widerstandsthermometer
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
KR102013807B1 (ko) * 2017-09-27 2019-08-23 한국과학기술원 자가 수리 가능한 전자 장치 및 이를 이용한 반도체 칩의 자가 수리 방법
CN109060865A (zh) * 2018-07-26 2018-12-21 桂林电子科技大学 一种等效热源的实验装置
WO2022040492A1 (en) * 2020-08-21 2022-02-24 Board Of Regents, The University Of Texas System Two-dimensional resistance temperature detectors and related methods for determining average temperature over a surface
CN113990944B (zh) * 2021-09-22 2024-04-19 深圳市迪浦电子有限公司 一种用于电源转换系统的防护芯片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02299260A (ja) * 1989-05-15 1990-12-11 Hitachi Ltd 半導体集積回路
JPH05226440A (ja) * 1992-02-12 1993-09-03 Hitachi Ltd 半導体集積回路装置
JPH0737934A (ja) * 1993-06-29 1995-02-07 Matsushita Electric Ind Co Ltd フリップチップの実装方法
JPH09203668A (ja) * 1995-05-13 1997-08-05 Nippon Inobu Kk 熱抵抗測定装置及び方法
JP2002148315A (ja) * 2000-11-14 2002-05-22 Pfu Ltd 発熱素子の熱試験装置
JP2007227727A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd モジュールパッケージおよび内蔵する半導体の温度検査方法
WO2008004414A1 (en) * 2006-07-07 2008-01-10 Sharp Kabushiki Kaisha Semiconductor device having defect detecting function

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069592B1 (en) * 1981-07-08 1985-04-24 Fujitsu Limited Device for testing semiconductor devices at a high temperature
US5605612A (en) * 1993-11-11 1997-02-25 Goldstar Electron Co., Ltd. Gas sensor and manufacturing method of the same
KR200169585Y1 (ko) * 1997-05-29 2000-03-02 김영환 반도체 소자의 온도 테스트 장치
EP1193477A4 (en) * 1999-06-24 2006-10-18 Mitsui Mining & Smelting Co FLOW DETECTOR, FLOWMETER AND FLOW SENSOR
EP1122780A3 (en) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus and method for producing the same
JP2002365329A (ja) * 2001-06-12 2002-12-18 Matsushita Electric Ind Co Ltd 半導体装置の試験方法および半導体装置の試験装置
JP2005142267A (ja) * 2003-11-05 2005-06-02 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
DE102004015539A1 (de) * 2004-03-30 2005-10-20 Infineon Technologies Ag Halbleiter-Bauelement mit Eigenheizung
JP2007019094A (ja) * 2005-07-05 2007-01-25 Matsushita Electric Ind Co Ltd 半導体試験装置
JP2008157892A (ja) 2006-12-26 2008-07-10 Susumu Co Ltd 電流検出器、電流検出用具及び電流検出方法
US20080191729A1 (en) * 2007-02-09 2008-08-14 Richard Lidio Blanco Thermal interface for electronic chip testing
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101294854B (zh) * 2007-04-23 2010-12-01 博奥生物有限公司 一种芯片式加热器件
JP5202007B2 (ja) * 2008-01-29 2013-06-05 日立オートモティブシステムズ株式会社 熱式流体流量センサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02299260A (ja) * 1989-05-15 1990-12-11 Hitachi Ltd 半導体集積回路
JPH05226440A (ja) * 1992-02-12 1993-09-03 Hitachi Ltd 半導体集積回路装置
JPH0737934A (ja) * 1993-06-29 1995-02-07 Matsushita Electric Ind Co Ltd フリップチップの実装方法
JPH09203668A (ja) * 1995-05-13 1997-08-05 Nippon Inobu Kk 熱抵抗測定装置及び方法
JP2002148315A (ja) * 2000-11-14 2002-05-22 Pfu Ltd 発熱素子の熱試験装置
JP2007227727A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd モジュールパッケージおよび内蔵する半導体の温度検査方法
WO2008004414A1 (en) * 2006-07-07 2008-01-10 Sharp Kabushiki Kaisha Semiconductor device having defect detecting function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184990A (ja) * 2011-03-04 2012-09-27 Hitachi Chem Co Ltd 評価用半導体チップ、評価システムおよび放熱材料評価方法
JP2014038017A (ja) * 2012-08-14 2014-02-27 Hitachi Chemical Co Ltd 半導体装置の評価システム及び評価方法
JP2014154709A (ja) * 2013-02-08 2014-08-25 Canon Inc 電気接続方法

Also Published As

Publication number Publication date
KR20110097698A (ko) 2011-08-31
CN102192921A (zh) 2011-09-21
US20110237001A1 (en) 2011-09-29
KR101224329B1 (ko) 2013-01-21
CN102192921B (zh) 2013-12-25
JP5418510B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5418510B2 (ja) 評価用半導体チップ、評価システム及びそのリペア方法
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
JP5484783B2 (ja) パッケージ化されたダイヒータ
US9947457B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
Yin et al. The effect of reflow process on the contact resistance and reliability of anisotropic conductive film interconnection for flip chip on flex applications
EP3480574A1 (en) Heat flux sensor module and manufacturing method therefor
JP4955949B2 (ja) 検査方法及び検査装置
JP2018107370A (ja) 半導体装置
JPWO2008120654A1 (ja) 異方導電性コネクター、プローブ部材およびウエハ検査装置
CN109073680B (zh) 多层布线基板和使用该多层布线基板的探针卡
JP5621664B2 (ja) 評価用半導体チップ、評価システムおよび放熱材料評価方法
US9673141B2 (en) Mounting member, electronic component, and method for manufacturing module
JP4635901B2 (ja) モジュールパッケージ
WO2012026057A1 (ja) ヒータ配線付き半導体チップ
JP5862510B2 (ja) 半導体装置の評価システム及び評価方法
TWI331675B (en) Circuit board structure having a temp sensor and fabrication method thereof
US20180122537A1 (en) Electronic component
TWI821820B (zh) 互連基板、半導體封裝及製造互連基板之方法
WO2023243402A1 (ja) 半導体装置及び電子機器
CN113280923A (zh) 仿真晶片
Schueller et al. Design of a Low‐cost Wire Bond Tape Ball Grid Array Package
TW202334657A (zh) 探針卡
Maner et al. Polymeric conductive pastes as solder replacement for flip-chip attachment
Tsai et al. An accommodative approach designed in heat dispersion of fine-pitch Chip-On-Film packages for LCD applications
Arnaudov et al. Experimental characterization of 3D micro-contacts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

LAPS Cancellation because of no payment of annual fees