JP2011192696A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011192696A5 JP2011192696A5 JP2010055410A JP2010055410A JP2011192696A5 JP 2011192696 A5 JP2011192696 A5 JP 2011192696A5 JP 2010055410 A JP2010055410 A JP 2010055410A JP 2010055410 A JP2010055410 A JP 2010055410A JP 2011192696 A5 JP2011192696 A5 JP 2011192696A5
- Authority
- JP
- Japan
- Prior art keywords
- junction fet
- gate
- electrode
- diode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
1.以下を含む電子回路装置:
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入された素子または素子群、
ここで、前記素子または、相互に並列接続された素子群は、コンデンサまたは、前記ゲート電極に向かって逆方向となるダイオードを含み、これら以外の並列接続素子を含まない。
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入された素子または素子群、
ここで、前記素子または、相互に並列接続された素子群は、コンデンサまたは、前記ゲート電極に向かって逆方向となるダイオードを含み、これら以外の並列接続素子を含まない。
11.以下を含む電子回路装置:
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入され、容量成分を有する素子または、相互に並列接続され、全体として容量成分を有する素子群、
ここで、前記容量成分は、前記接合FETのゲート容量と同程度、または、同程度であって且つ、それよりも小さく、更に電圧依存性を実質的に持たないか、または、負の電圧依存性を持つ。
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入され、容量成分を有する素子または、相互に並列接続され、全体として容量成分を有する素子群、
ここで、前記容量成分は、前記接合FETのゲート容量と同程度、または、同程度であって且つ、それよりも小さく、更に電圧依存性を実質的に持たないか、または、負の電圧依存性を持つ。
Claims (20)
- 以下を含む電子回路装置:
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入された素子または素子群、
ここで、前記素子または、相互に並列接続された素子群は、コンデンサまたは、前記ゲート電極に向かって逆方向となるダイオードを含み、これら以外の並列接続素子を含まない。 - 前記1項の電子回路装置において、前記素子または素子群は、コンデンサおよび、前記ダイオードを含む。
- 前記2項の電子回路装置において、前記素子または素子群の印加電圧が12.5Vのとき、前記素子または素子群の容量が、前記接合FETのゲート電圧が2.5Vのときのゲート容量の1/3から1/7である。
- 前記1項の電子回路装置において、更に、以下を含む:
(c)前記接合FETと、前記コンデンサまたは前記ダイオードを収容し、第1、第2および第3のピンを有するパッケージ;
(d)前記第1のピンと、前記接合FETのドレイン電極間の電流通路を構成する第1の半田層;
(e)前記第2のピンと、前記ダイオードのカソード電極または前記コンデンサの一方の電極間の電流通路を構成する第2の半田層;
(f)前記接合FETの前記ゲート電極と、前記ダイオードのアノード電極または前記コンデンサの他方の電極間の電流通路を構成する第1のボンディングワイヤ;
(g)前記第3のピンと、前記接合FETの前記ソース電極間の電流通路を構成する第2のボンディングワイヤ。 - 前記2項の電子回路装置において、更に、以下を含む:
(c)前記接合FETと、前記コンデンサおよび前記ダイオードを収容し、第1、第2および第3のピンを有するパッケージ;
(d)前記第1のピンと、前記接合FETのドレイン電極間の電流通路を構成する第1の半田層;
(e)前記第2のピンと、前記ダイオードのカソード電極および前記コンデンサの一方の電極間の電流通路を構成する第2の半田層;
(f)前記接合FETの前記ゲート電極と、前記ダイオードのアノード電極および前記コンデンサの他方の電極間の電流通路を構成する第1のボンディングワイヤ;
(g)前記第3のピンと、前記接合FETの前記ソース電極間の電流通路を構成する第2のボンディングワイヤ。 - 前記1項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x3)前記ゲート配線と前記ゲートパッド間において、これらとともに前記コンデンサを構成する絶縁膜。 - 前記1項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードとしてのPINダイオードを構成するように順に連続して設けられたP型半導体領域、第1のN型半導体領域、および、これよりも濃度の高い第2のN型半導体領域。 - 前記2項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x3)前記ゲート配線と前記ゲートパッド間において、これらとともに前記コンデンサを構成する絶縁膜;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードとしてのPINダイオードを構成するように順に連続して設けられたP型半導体領域、第1のN型半導体領域、および、これよりも濃度の高い第2のN型半導体領域。 - 前記1項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードを構成するショットキ接合部。 - 前記2項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x3)前記ゲート配線と前記ゲートパッド間において、これらとともに前記コンデンサを構成する絶縁膜;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードを構成するショットキ接合部。 - 以下を含む電子回路装置:
(a)ゲート電極、ソース電極およびドレイン電極を有する炭化珪素系のノーマリオフ型接合FET;
(b)前記ノーマリオフ型接合FETの前記ゲート電極とゲート駆動回路の間に挿入され、容量成分を有する素子または、相互に並列接続され、全体として容量成分を有する素子群、
ここで、前記容量成分は、前記接合FETのゲート容量と同程度、または、同程度であって且つ、それよりも小さく、更に電圧依存性を実質的に持たないか、または、負の電圧依存性を持つ。 - 前記11項の電子回路装置において、前記容量成分を有する素子または素子群の印加電圧が12.5Vのときの容量が、前記接合FETのゲート電圧が2.5Vのときのゲート容量の1/3から1/7である。
- 前記11項の電子回路装置において、前記素子は、コンデンサまたは前記ゲート電極に向かって逆方向となるダイオードである。
- 前記11項の電子回路装置において、前記素子群は、コンデンサおよび前記ゲート電極に向かって逆方向となるダイオードである。
- 前記14項の電子回路装置において、前記素子又は素子群は、前記コンデンサおよび前記ダイオード以外の素子を有さない。
- 前記13項の電子回路装置において、更に、以下を含む:
(c)前記接合FETと、前記コンデンサまたは前記ダイオードを収容し、第1、第2および第3のピンを有するパッケージ;
(d)前記第1のピンと、前記接合FETのドレイン電極間の電流通路を構成する第1の半田層;
(e)前記第2のピンと、前記ダイオードのカソード電極または前記コンデンサの一方の電極間の電流通路を構成する第2の半田層;
(f)前記接合FETの前記ゲート電極と、前記ダイオードのアノード電極または前記コンデンサの他方の電極間の電流通路を構成する第1のボンディングワイヤ;
(g)前記第3のピンと、前記接合FETの前記ソース電極間の電流通路を構成する第2のボンディングワイヤ。 - 前記14項の電子回路装置において、更に、以下を含む:
(c)前記接合FETと、前記コンデンサおよび前記ダイオードを収容し、第1、第2および第3のピンを有するパッケージ;
(d)前記第1のピンと、前記接合FETのドレイン電極間の電流通路を構成する第1の半田層;
(e)前記第2のピンと、前記ダイオードのカソード電極および前記コンデンサの一方の電極間の電流通路を構成する第2の半田層;
(f)前記接合FETの前記ゲート電極と、前記ダイオードのアノード電極および前記コンデンサの他方の電極間の電流通路を構成する第1のボンディングワイヤ;
(g)前記第3のピンと、前記接合FETの前記ソース電極間の電流通路を構成する第2のボンディングワイヤ。 - 前記13項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x3)前記ゲート配線と前記ゲートパッド間において、これらとともに前記コンデンサを構成する絶縁膜。 - 前記13項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードとしてのPINダイオードを構成するように順に連続して設けられたP型半導体領域、第1のN型半導体領域、および、これよりも濃度の高い第2のN型半導体領域。 - 前記14項の電子回路装置において、前記接合FETは、半導体チップ内に形成されており、この半導体チップは、以下を含む:
(x1)前記接合FETのゲート電極;
(x2)前記接合FETのゲートパッド;
(x3)前記ゲート配線と前記ゲートパッド間において、これらとともに前記コンデンサを構成する絶縁膜;
(x4)前記ゲート配線と前記ゲートパッド間において、これらとともに前記ダイオードとしてのPINダイオードを構成するように順に連続して設けられたP型半導体領域、第1のN型半導体領域、および、これよりも濃度の高い第2のN型半導体領域。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055410A JP5484138B2 (ja) | 2010-03-12 | 2010-03-12 | 電子回路装置 |
US13/042,528 US8390001B2 (en) | 2010-03-12 | 2011-03-08 | Electronic circuit device |
US13/655,040 US8872191B2 (en) | 2010-03-12 | 2012-10-18 | Electronic circuit device |
US14/495,303 US9293453B2 (en) | 2010-03-12 | 2014-09-24 | Electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055410A JP5484138B2 (ja) | 2010-03-12 | 2010-03-12 | 電子回路装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011192696A JP2011192696A (ja) | 2011-09-29 |
JP2011192696A5 true JP2011192696A5 (ja) | 2012-09-20 |
JP5484138B2 JP5484138B2 (ja) | 2014-05-07 |
Family
ID=44559102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055410A Expired - Fee Related JP5484138B2 (ja) | 2010-03-12 | 2010-03-12 | 電子回路装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US8390001B2 (ja) |
JP (1) | JP5484138B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9953925B2 (en) * | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
JP5863574B2 (ja) * | 2012-06-20 | 2016-02-16 | 株式会社東芝 | 半導体装置 |
EP3018710B1 (en) * | 2014-11-10 | 2020-08-05 | Nxp B.V. | Arrangement of semiconductor dies |
US9461039B2 (en) * | 2015-02-15 | 2016-10-04 | Tower Semiconductor Ltd. | Die including a Schottky diode |
JP6509621B2 (ja) | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10319669B2 (en) * | 2017-08-31 | 2019-06-11 | Ixys, Llc | Packaged fast inverse diode component for PFC applications |
US10749019B2 (en) * | 2018-07-03 | 2020-08-18 | Semiconductor Components Industries, Llc | Circuit and electronic device including an enhancement-mode transistor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5942492B2 (ja) * | 1976-11-18 | 1984-10-15 | ソニー株式会社 | プツシユプルパルス増巾回路 |
JPH09154813A (ja) * | 1995-12-04 | 1997-06-17 | Olympus Optical Co Ltd | 電子内視鏡装置 |
JP2004134547A (ja) | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
JP5271515B2 (ja) * | 2007-07-13 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2010
- 2010-03-12 JP JP2010055410A patent/JP5484138B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-08 US US13/042,528 patent/US8390001B2/en not_active Expired - Fee Related
-
2012
- 2012-10-18 US US13/655,040 patent/US8872191B2/en not_active Expired - Fee Related
-
2014
- 2014-09-24 US US14/495,303 patent/US9293453B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011192696A5 (ja) | ||
US8497574B2 (en) | High power semiconductor package with conductive clips and flip chip driver IC | |
US9680380B2 (en) | Semiconductor device and power conversion device | |
US8854117B2 (en) | Semiconductor device | |
JP2008161044A5 (ja) | ||
US8674497B2 (en) | Stacked half-bridge package with a current carrying layer | |
US10741481B2 (en) | Integrated package assembly for switching regulator | |
US8804340B2 (en) | Power semiconductor package with double-sided cooling | |
US20110310645A1 (en) | Semiconductor device and snubber device | |
JP2007273640A5 (ja) | ||
JP2018085508A5 (ja) | 半導体装置 | |
JP2018093221A5 (ja) | ||
US9768092B2 (en) | Carrier package and carrier with plural heat conductors | |
JP2015015329A5 (ja) | ||
JP2008160163A5 (ja) | ||
JP2006295014A5 (ja) | ||
JP2023033627A (ja) | 光結合装置 | |
JP2009206284A (ja) | 半導体装置 | |
JP5315378B2 (ja) | Dc/dcコンバータ用半導体装置 | |
TW200814513A (en) | Power semiconductor device and circuit module using the same | |
JP2014078646A5 (ja) | パワーモジュール | |
CN105489578B (zh) | 叠层芯片封装结构 | |
TWI744562B (zh) | 晶片封裝組件及其製造方法 | |
CN104916611B (zh) | 半导体芯片以及半导体封装 | |
JP5648095B2 (ja) | 半導体装置 |