JP2011182415A - 高速シリアル転送デバイス試験方法、プログラム及び装置 - Google Patents

Abstract

【課題】高速シリアル転送デバイスでの同期外れ等障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れ等を短時間に検証可能とする。
【解決手段】試験パターン作成部１０は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値を考慮したうえで基本パターンを設定する。基本パターン再設定部２４は高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する。基本パターン並替え部２６は使用チャネル数やビット転送順序等のチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える。
【選択図】図１

Description

本発明は、高速シリアル転送デバイスの同期外れ障害を検証する高速シリアル転送デバイス試験方法、プログラム及び装置に関し、特に、試験パターンから符号変換したシリアル転送データにおいて同値が連続するような試験パターンを作成して連続転送させる高速シリアル転送デバイス試験方法、プログラム及び装置に関する。

従来、イーサネット（Ｒ）などの高速データ伝送システムにあっては、高速シリアル転送デバイスを使用してギガビットオーダの高速データ転送を実現している。

高速シリアル転送デバイスを使用したシステムや装置にあっては、高速シリアル転送デバイスが原因となる装置障害として、同期外れやこれに関連するビット化け障害（以下、「同期外れ」という）が占める割合が多いことが知られている。

高速シリアル転送デバイスにはＰＬＬ回路が内蔵されており、ＰＬＬ回路が受信データのビット変化のタイミングで受信データとクロックのズレを検知し、そのズレをフィードバックすることで同期状態を保つ。このようにＰＬＬ回路におけるズレを検知してフィードバックするタイミングは受信データのビット変化のタイミングで行なわれるため、ビット０又は１となる同値が連続している間は、ＰＬＬ回路による同期ズレのフィードバック機能が働かない。

その結果、周波数偏差に対する耐力やマージン等が弱い高速シリアル転送デバイスについては、同値が連続することで正しく信号再生が出来ないほどにデータとクロックがズレてしまい、同期外れを起こしてしまう。

高速シリアル転送デバイスは部品単体では試験合格として出荷されながらも、装置の中に実装した際には周波数偏差に対する耐力やマージンの小さいものは、装置全体からのノイズ等も影響するため同期外れ等を引き起こす場合がある。このため、高速シリアル転送デバイスを装置に実装した状態や運用状態で同期外れに対する試験を効果的に実施する必要がある。

従来、同期外れ等を検証するための試験には、高速シリアル転送に対するベンチマークテストにあたるＰＲＢＳパターン（Ｐｓｅｕｄｏ-ｒａｎｄｏｍ Ｂiｎａｒｙ Ｓｅｑｕｅｎｃｅ：擬似ランダム逐次パターン）を使用して試験することができる。

特開２００２−０８４２４７ 特開２００２−０５１０３３ 特公平０７−０２８２１１ 特開２００１−１９７０４３ 特開平１０−２４３０１７

タイトル：Ｗｈａｔ iｓ ａ ｐｓｅｕｄｏｒａｎｄｏｍ ｎｕｍｂｅｒ ｓｅｑｕｅｎｃｅ ＵＲＬ：ｈｔｔｐ：／／iｎｆｏｈｏｓｔ．ｎｍｔ．ｅｄｕ／ｔｃｃ／ｈｅｌｐ／ｌａｎｇ／ｆｏｒｔｒａｎ／ｐｓｅｕｄｏ．ｈｔｍｌ

しかしながら、このような従来の同期外れを検証するための試験にあっては、長時間を要する場合が多いという問題がある。この理由の一つは、高速シリアル転送デバイスの同期外れの検出を狙ったパターンによる試験を実施していないことが挙げられる。また、高速シリアル転送デバイスに対するベンチマークテストにあたるＰＲＢＳパターンを使用した試験についても、特に高速シリアル転送デバイスの同期外れ等の検出に特化したパターンではないため、同期外れ等に対する効率的な試験とはいえない。

このため、高速シリアル転送デバイスは部品単体では試験合格として出荷されながらも、高速シリアル転送デバイスの同期外れを持った装置が量産試験を通過しフィールドにて障害を起こしてしまった場合、回収、調査、修理、保守といった処置に手間と時間がかかり、コスト増の一因になっている。

また高速シリアル転送デバイスにあっては、例えば転送データを符号変換した後にシリアル転送しており、この符号変換にあっては、微弱信号の増幅支援のためにランニング・ディスパリティＲＤ（Ｒｕｎｎｉｎｇ Ｄｉｓｐａｒｉｔｙ）によりＲＤ−変換とＲＤ＋変換という異なる２つの符号変換テーブルをもっており、先行する変換後データのビット０とビット１の個数が同じか相違するかに応じて次のデータの変換をＲＤ＋変換とするかＲＤ−変換するかを制御している。

このため高速シリアル転送デバイスの機能試験の１つとして、符号変換テーブルに格納されている全ての変換後データを順番に転送チャネルに流して受信側の機能をフィールドで試験することが望まれる。この試験は、例えば８ビット／１０ビット変換であれば、２５６種の８ビットデータを連続して流して変換すれば良い。

しかし、高速シリアル転送デバイスの符号変換にはＲＤ＋変換とＲＤ−変換という異なる２つの変換があり、どちらの変換になるかは試験パターン直前の変換後データのＲＤ値に依存しており、これはデバイスのそのときの状態に依存して外部的に特定できない。そのため２５６種の８ビットデータを連続して流しても、ＲＤ＋変換とＲＤ−変換を行っている符号変換テーブルの全ての変換を行なって変換後データを転送することができない。

そこで、２５６種の８ビットデータを連続して流すことを繰り返すことで統計的に全変換後データによる機能検証に近づけるしかなく、検証に時間がかかり、転送されない変換後データが少ない数ではあるが残ってしまう問題がある。

本発明は、高速シリアル転送デバイスでの同期外れ障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れを短時間に検証可能とする高速シリアル転送デバイス試験方法、プログラム及び装置を提供することを目的とする。

また本発明は、高速シリアル転送デバイスの符号変換における変換後データの全てを転送させる試練パターンを生成して機能試験を短時間で検証可能とする高速シリアル転送デバイス試験方法、プログラム及び装置を提供することを目的とする。

（高速シリアル転送デバイス試験方法）
本発明は、高速シリアル転送デバイス試験方法を提供する。本発明の高速シリアル転送デバイス試験方法は、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データがシリアル転送チャネルを通過するように連続転送させて受信側の同期外れ障害を検証する試験ステップと、
を備えたことを特徴とする。

ここで、試験パターン作成ステップは、
高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティ（ＲＤ値）を考慮したうえで基本パターンを設定する基本パターン設定ステップと、
高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する基本パターン再設定ステップと、
高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数等のチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする。

高速シリアル転送デバイスで符号変換に使用する符号変換テーブルは、変換１単位のｍビットデータをビット数の多いｎビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるＲＤ＋変換とランニングディスパリティが負となるＲＤ−変換の２つの変換を行うｍビット／ｎビット符号変換テーブルであり、
基本パターン設定ステップは、
ｍビット／ｎビット符号変換テーブルにおける変換１単位の変換後データ内に指定ランレングス以上のビット０又は１が連続する同値連続数を含むか否か判定するステップと、
指定ランレングス以上の同値連続数を含む場合は、変換後データの１単位内で指定ランレングスを満たす変換前データを試験パターンとして抽出する１単位試験パターン抽出ステップと、
指定ランレングス以上の同値連続数を含まない場合は、変換後データの２単位を組合わせた境界部分で指定ランレングスを満たす２単位の変換前データを試験パターンとして抽出する２単位試験パターン抽出ステップと、
を備える。

２単位試験パターン抽出ステップは、
２単位の変換前データを（Ｘ）及び（Ｙ）とし、それぞれの変換後データを（Ｘ：ＲＤ−）及び（Ｘ：ＲＤ＋）とし、データＹの変換後データを（Ｙ：ＲＤ−）及び（Ｙ：ＲＤ＋）とした場合、
２単位の変換前データ（ＸＹ）をサイクリックに連続転送したデータストレーム（ＸＹＸＹＸＹＸＹ・・・・ＸＹ）における変換後データのランニング・ディスパリティの変化を、
（１）データＸの変換後データのビット０とビット１の個数が相違し、データＹの変換後データのビット０とビット１の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）
の繰り返しとなる第１ケース、
（２）データＸの変換後データのビット０とビット１の個数が相違し、データＹの変換後データのビット０とビット１の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）
の繰り返しとなる第２ケース、
（３）データＸの変換後データのビット０とビット１の個数が同数で、データＹの変換後データのビット０とビット１の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）
の繰り返しとなる第３ケース、
（４）データＸの変換後データのビット０とビット１の個数が同数で、データＹの変換後データのビット０とビット１の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）
の繰り返しとなる第４ケース、
（５）データＸ及びＹの変換後データのビット０とビット１の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）
の繰り返しとなる第５ケース、
（６）データＸ及びＹの変換後データのビット０とビット１の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）
の繰り返しとなる第６ケース、
（７）データＸ及びＹの変換後データのビット０とビット１の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）
の繰り返しとなる第７ケース、
（８）データＸ及びＹの変換後データのビット０とビット１の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）
の繰り返しとなる第８ケース、
に分類し、各ケース毎に分けて境界部分で前記指定ＲＬを満たす２単位の変換前データを試験パターンとして抽出する。

２単位試験パターン抽出ステップは、高速シリアル転送デバイスにおける終端を下位ビットとするビット配列をとる第１バイト順序方式（リトル・エンディアン方式）と、終端を上位ビットとするビット配列を取る第２バイト順序方式（ビッグ・エンディアン方式）の各々に対応して、２単位の変換データの境界部分で指定ＲＬを満たす２単位の変換前データを試験パターンとして抽出する。

高速シリアル転送デバイスが符号変換を８ビット／１０ビット符号変換テーブル（以下「８ｂ／１０ｂ符号変換テーブル」という）を備えた場合、２単位試験パターン抽出ステップは、基本パターンとして１６進表示で
ＸＹ＝Ｆ４ＥＢ又は
ＸＹ＝ＥＢＦ４
を決定する。

基本パターン再設定ステップは、高速シリアル転送デバイスにおける奇数ビットと偶数ビットに分けて転送順序を決めるビット転送順序制御に従った転送後データが指定欄かレングスを満たす基本データとなるように、基本データをビット転送順序制御前のデータに再設定して基本データとする。

例えば基本パターン再設定ステップは、２単位試験パターン抽出ステップで、高速シリアル転送デバイスの８ｂ／１０ｂ符号変換テーブルから基本パターンとして１６進表示で
ＸＹ＝Ｆ４ＥＢ又は
ＸＹ＝ＥＢＦ４
を決定した場合、奇数ビットと先に転送し次に偶数ビットを転送するビット転送順序制御に合わせて、基本パターンから再設定基本パターンとして
ＸＹ＝Ｅ９ＣＦ又は
ＸＹ＝ＣＦＥ９
を再設定する。

基本パターン並び替えステップは、１単位の基本パターン（Ｘ）又は２単位の基本パターン（ＸＹ）を、高速シリアル転送デバイスにおけるチャネル数分だけ基本パターンが連続するように並び替える。

基本パターン並び替えステップは、高速シリアル転送デバイスが４チャネルの場合、１単位の基本パターン（Ｘ）を基本パターン（ＸＸＸＸ）の繰り返しに並び替え、２単位の基本パターン（ＸＹ）を基本パターン（ＸＸＸＸＹＹＹＹ）の繰り返しに並び替える。

記基本パターン再設定ステップは、２単位試験パターン抽出ステップで、高速シリアル転送デバイスの８ｂ／１０ｂ符号変換テーブルから基本パターンとして１６進表示で（Ｆ４ＥＢ）又は（ＥＢＦ４）を決定し、高速シリアル転送デバイスが４チャネルの場合、基本パターンＦ４ＥＢを基本パターン（Ｆ４Ｆ４Ｆ４Ｆ４ＥＢＥＢＥＢＥＢＥＢ）の繰り返しに並び替え、基本パターンＥＢＦ４を基本パターン（ＥＢＥＢＥＢＥＢＦ４Ｆ４Ｆ４Ｆ４）の繰り返しに並び替える。

（符号変換機能試験方法）
本発明の別の形態にあっては、符号変換における全変換後データを高速シリアル転送デバイスから流す高速シリアル転送デバイス試験方法を提供する。

本発明の高速シリアル転送デバイス試験方法は、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、符号変換テーブルの全ての変換後データがシリアル転送チャネルを通過するように連続転送させて受信側の機能を検証する試験ステップと、
を備えたことを特徴とする。

試験パターン作成ステップは、
符号変換テーブルを、変換後データのビット０とビット１の個数が同数で後続する変換後データのランニング・ディスパリティを変化させないＲＤ変化無しグループと、変換後データのビット０とビット１の個数が相違して後続する変換後データのランニングディスパリティを変化させるＲＤ変化有りグループとに分類するグループ分類ステップと、
ＲＤ変化無しグループの各変換前データを１単位ずつ配列して第１グループを構成し、次にＲＤ変化有りグループの各変換前データの同じデータを２単位ずつ配列して第２グループを構成し、続いてＲＤ変化有りグループに属する所定の変換前データを１単位のみ配置して第３グループを構成し、更にＲＤ無しグループの各変換前データを１単位ずつ配列して第４グループを構成して試験パターンを生成する試験パターン配置ステップと、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験パターン並び替えステップと、
を備えたことを特徴とする。

符号変換テーブルが８ｂ／１０ｂ符号変換テーブルの場合、
グループ分類ステップは、８ｂ／１０ｂ符号変換テーブルを、１３３種のＲＤ変化無しグループと、１２３種のＲＤ変化有りグループとに分類し、
試験パターン配置ステップは、ＲＤ変化無しグループの１３３種の各８ビットデータを１単位ずつ配列して第１グループを構成し、次にＲＤ変化有りグループの１２３種の各８ビットデータを２単位ずつ配列して第２グループを構成し、続いてＲＤ変化有りグループに属する所定の８ビットデータを１単位のみ配置して第３グループを構成し、更にＲＤ無しグループの１３３種の各８ビットデータを１単位ずつ配列して第４グループを構成して試験パターンを生成する。

試験パターン並び替えステップは、１単位の変換前パターン（Ｘ）又は２単位の変換前パターン（ＸＸ）を、高速シリアル転送デバイスにおけるチャネル数分だけ１単位パターンが連続するように並び替える。

（プログラム）
本発明は同期外れを検証する試験データを作成するための試験データ作成プログラムを提供する。本発明の試験データ作成プログラムは、コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、符号変換テーブルによる変換後データでビット０又は１の同値を連続転送させるランレングスの指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データで指定ランレングスのビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
を実行させることを特徴とする。

また本発明は符号変換機能を検証するための試験データ作成プログラムを提供する。本発明の試験データ作成プログラムは、コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験データ作成ステップと、
高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように並び替える試験パターン並び替えステップと、
を実行させることを特徴とする。

（装置）
本発明は、同期外れを検証する試験データを作成するための試験データ作成装置を提供する。本発明の試験データ作成装置は、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、符号変換テーブルによる変換後データでビット０又は１の同値を連続転送させるランレングスの指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データで指定ランレングスのビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
を備えたことを特徴とする。

また本発明は、符号変換機能試験のための試験データを作成する試験データ作成装置を提供する。本発明の試験データ作成装置は、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験データ並び替え部と、
を備えたことを特徴とする。

本発明によれば、システム又は装置に組み込まれた高速シリアル転送デバイスに試験パターン入力して符合変換することで同値が連続する変換後データをシリアル転送チャネルに流して同期外れ障害の検証に特化した試験を行うことができ、高速シリアル転送デバイスの同期外れ検証能力を従来に比べて強化できるため、潜在的に高速シリアル転送デバイスの同期外れを持ったシステムや装置を試験工程の段階で発見することができる。このため、潜在的に高速シリアル転送デバイス同期外れ等を有する装置が出荷されなくなり、フィールド品質の向上が達成できる。

また、高速シリアル転送デバイスの符号変換方式、バイト順序方式、チャネル数に併せた同期外れ障害の検証に特化した試験パターンを作成して試験するため、同期外れ障害を検証するための試験時間を大幅に短縮でき、試験工数とコストの削減を図ることができる。

仮に高速シリアル転送デバイスの同期外れ等がフィールドにて発生した場合であっても、本発明により作成した同期外れ障害の検証に特化した試験パターンを使用した試験により、従来に比べ同期外れ障害の再現試験の時間が短縮され、回収、調査、修理、保守といった処置を適切に効率良く進めることができる。

また本発明の別の形態にあっては、高速シリアル転送デバイスで使用している符号変換テーブルにおける２つの変換方式であるＲＤ−変換とＲＤレ変換の全てを使用した変換を行う試験パターンを生成することで、試験開始直前の変換後データのランニング・ディスパリティに依存することなく、１回の試験パターンの変換で全てＲＤ−変換とＲＤレ変換を行なって変換後データをシリアル転送チャネルに流して評価することができる。

同期外れ障害の検証用の試験パターンを作成する本発明の試験データ作成装置の実施形態のブロック図 図１の符号変換テーブルの説明図 図１の符号変換管理テーブルの説明図 高速シリアル転送デバイスの符号変換に使用される８ｂ／１０ｂ符号変換テーブルの説明図 図１の試験データ作成装置の機能が実現されるコンピュータのハードウェア環境のブロック図 本発明の試験パターンを使用する高速シリアル転送デバイスのブロック図 図６の入力ＦＩＦＯと８／１０エンコーダのブロック図 図７の８ｂ／１０ｂ変換回路の回路ブロック図 ８ｂ／１０ｂ符号変換における２単位の変換後データを組合わせた場合の境界部で生ずる同値連続パターンをバイト順序方式で分けて示した説明図 終端側を下位ビットとするリトル・エンディアン方式をとる２単位の変換後データを組合わせた説明図 リトル・エンディアン方式をとる２単位の変換後データを、終端側を上位ビットとするビッグ・エンディアン方式に切替えて境界部分で同値連続数を獲得する説明図 ２単位の変換後データＸＹのサイクリック繰り返し転送におけるＲＤ値の変化をケース分けして示した説明図 試験パターン０ｘＦ４ＥＢをビット転送順序制御して得た試験パターン０ｘＦ４ＥＢの説明図 シリアル転送チャネル数を考慮せずに基本パターン０ｘＦ４ＥＢを連続転送した場合の問題点の説明図 シリアル転送チャネル数に合わせて基本パターン０ｘＦ４ＥＢを並び替えて連続転送した場合の説明図 図１の実施形態における試験データ作成処理の基本的な処理手順を示したフローチャート 図１６のステップＳ１の基本パターン作成処理のフローチャート 図１７のステップＳ４の２単位生成処理のフローチャート 図１８のステップＳ２のケース１〜４の生成処理のフローチャート 図１９に続く生成処理のフローチャート 図１８のステップＳ３のケース５，６の生成処理のフローチャート 図２１に続く生成処理のフローチャート 図１８のステップＳ４のケース７，８の生成処理のフローチャート 図２３に続く生成処理のフローチャート 図１の実施形態で作成した試験パターンを用いた試験方法の説明図 図１の実施形態で作成した試験パターンを用いた他の試験方法の説明図 符号変換テーブルの全てのＲＤ変換を行う試験パターンを作成する本発明の実施形態のブロック図 ２単位のパターンＸＹをサイクリック転送した際のＲＤ値の変化とＲＬ＝５出現をケース分けした説明図 図２８のケース５〜８について３単位のパターンをサイクリック転送した際のＲＤ値の変化の説明図 転送直前のＲＤ値に依存せずに全てのＲＤ変換を行わせる試験パターンを作成するための８ｂ／１０ｂ符号変換テーブルをグループ分けした説明図 図３０のグループ分けに基づいて作成した試験パターンとＲＤ変換の関係を示した説明図 図３１の試験パターンを符号変換する際の８ｂ／１０ｂ符号変換テーブルの使用領域の説明図 図２７の実施形態による試験パターン作成処理のフローチャート

図１は同期外れ障害を検証するための試験パターンを作成する本発明の試験データ作成装置の実施形態のブロック図である。

図１において、本発明の試験データ作成装置は、試験パターン作成部１０、ランレングス指定部１２、符号変換方式指定部１４、符号変換テーブル１６、符号変換管理テーブル１８及び試験パターン格納部２０で構成される。

試験パターン作成部１０にあっては、高速シリアル転送デバイスが備えている複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０または１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。試験パターン作成部１０で作成された試験パターンは、送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データが複数のシリアル転送チャネルのそれぞれを通過するように連続転送させて、受信側の高速シリアル転送デバイスにおける同期外れや、これに伴うビット化けなどの障害を検証する。

試験パターン作成部１０には、基本パターン設定部２２、基本パターン再設定部２４、基本パターン並替え部２６のそれぞれの機能が設けられている。基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティの値（以下「ＲＤ値」という）を考慮したうえで基本パターンを設定する。

基本パターン再設定部２４は、高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する。

更に基本パターン並替え部２６は、高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数などのチャネル使用方法に合わせて、各チャネルに基本パターンが連続転送されるように並び替える。

図２は図１の符号変換テーブル１６の説明図である。符号変換テーブル１６は、試験パターンの作成対象とする高速シリアル転送デバイスで使用しているのと同じ符号変換テーブルそのものである。この符号変換テーブル１６は、変換方式として変換１単位のｍビットデータをビット数の多いｎビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるプラスＲＤ＋変換と、ランニング・ディスパリティが負となるマイナスＲＤ−変換の２つの変換後データを備えている。

具体的には、符号変換テーブル１６における「変換方式」として、１ｂ／２ｂ，３ｂ／４ｂ，４ｂ／５ｂ，５ｂ／６ｂ，８ｂ／１０ｂなどがある。本実施形態の以下の説明にあっては、変換方式として８ｂ／１０ｂ、即ち変換１単位の８ビットデータを１０ビットデータに変換する変換方式を例にとる。変換後の１０ビットデータは、ＲＤ＋変換による変換後データとＲＤ−変換のいずれかによる変換後データとなる。

符号変換テーブル１６における「インプットデータ」は、変換を行う変換前データのことであり、８ｂ／１０ｂ符号変換ではオクテット値（１６進数）で「０ｘ００，・・・，０ｘＦＦ」の２５６種の８ビットデータがインプットデータとなる。

「変換後ビット列（ＲＤ−）」は、変換後の１０ビットデータをアドレスとして用意し、各要素にバイナリ値を格納している。「変換後ビット列（ＲＤ＋）」も同様である。「ＲＤ変換交換有無」は、変換後の１０ビットデータのビットコードの中で０の個数と１の個数につき同数かそうでないかを判断するパラメータである。この変換後データにおける０または１の個数が同数か相違するかは、次の符号変換をＲＤ変換ホとするかＲＤ＋変換とするかを切替えるために必要なデータであり、この点については後の説明で明らかにする。

図３は図１の符号変換管理テーブル１８の説明図である。符号変換管理テーブル１８は、項目として「変換方式」、「変換数」、「最大ＲＬ」、「変換１単位内の最大ＲＬ」、「ＲＤ＋変換ａ側最大同値連続数」、「ＲＤ＋変換ｊ側最大同値連続数」、「ＲＤ−変換ａ側最大同値連続数」及び「ＲＤ−変換ｊ側最大同値連続数」のそれぞれを格納している。

「変換方式」は図２の符号変換テーブル１６と同じである。「変換数」は入力データに対する変換後データの数であり、８ｂ／１０ｂ符号変換では入力データは２５６通りであり、これに対し変換後データの変換数はＲＤ＋変換とＲＤ−変換があることから、２５６×２＝５１２通りとなる。

「最大ＲＬ」は変換方式例えば８ｂ／１０ｂ符号変換で決まる値であり、この場合にはＲＬ＝５となる。本発明にあっては、この符号変換方式における最大ＲＬを持つ試験パターンを生成するように作成処理を行っている。

「変換１単位内の最大ＲＬ」は、変換後データの１つの中に０または１が連続するランレングスの最大数であり、８ｂ／１０ｂ符号変換ではＲＬ＝４が最大であり、このことは変換１単位では試験パターンに必要な最大ＲＬ＝５の同値連続数が確保できないことを意味する。したがって８ｂ／１０ｂ符号変換の場合には、変換１単位のデータではなく変換２単位のデータを組み合わせ、その境界部分で最大ＲＬ＝５を実現するように、本発明の試験パターン作成処理は処理している。

次の「ＲＤ＋変換ａ側の最大同値連続数」と「ＲＤ＋変換ｊ側の最大同値連続数」のそれぞれは、例えば８ｂ／１０ｂ符号変換にあっては８ビットデータが１０ビットデータに変換され、変換後の１０ビットデータについて、前半の６ビットをａ側、後半の４ビットをｊ側として符号表が作成されている。この変換後の１０ビットデータにおける前半の６ビットとなるａ側の部分における最大同値連続数をテーブル情報として格納しており、これは８ｂ／１０ｂ符号変換の場合は「３」となっている。これはＲＤ＋変換の後半の４ビットとなるｊ側についても同じ３となっている。

次の「ＲＤ−変換ａ側の最大同値連続数」及び「ＲＤ＋変換ｊ側最大同値連続数」についても同様に、８ｂ／１０ｂ符号変換では「３」となっている。

図４は高速シリアル転送デバイスの符号変換に使用される８ｂ／１０ｂ符号変換テーブルの一部を示した説明図である。図４において、８ｂ／１０ｂ符号変換テーブル２８は、コードグループ名３０、オクテット値（１６進数）３２、オクテット・ビット３４、ＲＤ−変換データ３６、ＲＤ＋変換データ３８で構成されている。このうちオクテット値３２及びオクテット・ビット３４は８ビットの入力データであり、ＲＤ−変換データ３６及びＲＤ＋変換データ３８が１０ビットの変換後データである。

この８ｂ／１０ｂ符号変換テーブル２８から明らかなように、１つの８ビット入力データに対しＲＤ−変換データとＲＤ＋変換データの２通りが設けられている。このため、８ビット入力データの２５６通りに対し、変換後の１０ビットデータは２５６通り×２＝５１２通りとなる。

また８ｂ／１０ｂ符号変換テーブル２８の下側に示すように、ＲＤ−変換データ３６とＲＤ＋変換データ３８は前半の６ビットと後半の４ビットに分けられており、前半の６ビットをａ側、後半の４ビットをｊ側としている。

図５は図１の試験データ作成装置の機能が実現されるコンピュータのハードウエア環境のブロック図である。図５において、ＣＰＵ４２のバス４４には、ＲＡＭ４６、ＲＯＭ４８、ハードディスクドライブ５０、キーボード５４，マウス５６，ディスプレイ５８を接続するデバイスインタフェース５２及びネットワークアダプタ６０が接続されている。

ハードディスクドライブ５０には本発明の試験パターン作成処理を実行するプログラムがインストールされており、コンピュータを起動した際にハードディスクドライブ５０からＲＡＭ４６に読み出され、ＣＰＵ４２により実行される。

次に図１の試験データ作成装置の実施形態における試験パターンの作成について詳細に説明する。

高速シリアル転送デバイスの受信側にあっては、符号変換された受信データのビット変化のタイミングで同期をとることにより、同期外れやこれに伴うビット化け（以下単に「同期外れ」という）を防いでいる。このため同期外れ障害を検証する試験パターンとしては、符号変換後のデータで可能な限りビット０または１の同値が連続するビット列が得られるデータ、即ち同値連続データを連続転送させることが効果的である。

このような試験パターンとなる同値連続データは、高速シリアル転送デバイスにおける符号変換ロジックから逆算して得ることができるが、得られた同値連続データを単純に転送するだけでは同値連続データとはならない。

これは高速シリアル転送デバイスが通常、複数のシリアル転送チャネルを備えており、転送対象データの各チャネルへの分配方式や転送ビット順序が、対象となる高速シリアル転送デバイスのチャネル使用方法や転送方式により異なるため、単純に同値連続データを転送しても、実際には各チャネルに転送されない場合があるためである。

したがって、符号変換ロジックから逆算によって得た同値連続データにつき、同値連続データをチャネル使用方法などに合わせて配列し直し、これを試験データとして連続転送する試験パターンを作成しなければならない。

図６は本発明の試験パターンが適用される高速シリアル転送デバイスのブロック図である。図６において、高速シリアル転送デバイス６２−１，６２−２の間を例えば４チャネルシリアル転送路６５−１，６５−２で接続して４レーンのシリアル転送路を構成している。

高速シリアル転送デバイス６２−１，６２−２は、高速シリアル転送デバイス６２−１側に示すように送信部６４−１と受信部６６−１を備えている。送信部６４−１には、入力ＦＩＦＯ６８、８／１０エンコーダ７０−１〜７０−４、ＳＰ変換器７２−１〜７２−４、ドライバ７４−１〜７４−４及びＰＬＬ回路７６を設けている。

また受信部６６−１には、レシーバ７８−１〜７８−４、ＰＬＬ回路８０、ＳＰ変換器８２−１〜８２−４、８／１０デコーダ８４−１〜８４−４及び出力ＦＩＦＯ８６を設けている。

図７は図６の入力ＦＩＦＯ６８と８／１０エンコーダ７０−１〜７０−４を示している。入力ＦＩＦＯ６８には、例えば３２ビット幅即ち４バイト幅でデータが入力し、入力ＦＩＦＯ６８内には４チャネルに対応して８ビット単位に分けて各チャネルごとのデータが記憶される。

ここで４チャネルをチャネルＡ，Ｂ，Ｃ，Ｄとすると、チャネルＡにはビット０〜７，３２〜３９，・・・が与えられ、チャネルＢにはビット８〜１５，４０〜４７，・・・が与えられ、チャネルＣにはビット１６〜２３，４８〜５５，・・・が与えられ、チャネルＤにはビット２４〜３１，５６〜６３，・・・が与えられる。

８／１０エンコーダ７０−１〜７０−４には、インタリーバ８８−１〜８８−４と８ｂ／１０ｂ符号変換回路９０−１〜９０−４が設けられている。インタリーバ８８−１〜８８−４は、高速シリアル転送デバイス６２−１のビット転送順序方式に基づき所定の転送単位ごとに奇数ビットを先に送って偶数ビットを後に送るか、逆に偶数ビットを先に送って奇数ビットを後に送るかのビット転送順序制御を行う。通常の高速シリアル転送デバイスにあっては、奇数ビットが先、偶数ビットが後とするビット転送順序方式が採用されている。

図８は図７の８ｂ／１０ｂ変換回路９０−１の回路ブロック図である。図８において、８ｂ／１０ｂ変換回路９０−１は、レジスタ９２、ＲＤ−用８ｂ／１０ｂ変換テーブル９４、ＲＤ＋用８ｂ／１０ｂ変換テーブル９６、セレクタ９８、ＲＤ判定切替部１００を備えている。

レジスタ９２には８ビットの入力データが保持される。レジスタ９２の８ビットデータはＲＤ−用８ｂ／１０ｂ変換テーブル９４及びＲＤ＋用８ｂ／１０ｂ変換テーブル９６に入力され、それぞれに対応した１０ビットデータに変換されてセレクタ９８に出力される。

セレクタ９８は、ＲＤ判定部１００により選択制御される。ＲＤ判定部１００は、１つ前の変換後の１０ビットデータにおけるビット０と１の数が同数か相違するかを判定しており、相違した場合には次の変換データについてはＲＤの切替えを行う。

即ち先行する符号データが例えばＲＤ−変換であり、変換後データのビット０と１が同数であった場合には、次の変換は同じＲＤ−変換とする。これに対し先行する変換後データのビット０と１の値が相違していた場合に、次の変換は変換交換と判定し、ＲＤ＋変換とする。

このような図６〜図８の構成を備えた高速シリアル転送デバイスは、例えば図６の高速シリアル転送デバイス６２−１を例にとると、前段から転送されてきたデータを送信部６４−１で符号化し、且つシリアル化した上で、４チャネルシリアル転送路６５−１により高速シリアル転送デバイス６２−２に高速転送し、受信部６６−２で受信したシリアルデータをデコードし、パラレルデータに戻して後段に転送する。

この場合の同期外れは、送信先の高速シリアル転送デバイス６２−２の受信部６６−２で受信誤りとして観測される。したがって、受信部６６−２において受信誤りを起こし易い試験パターンを作ることが、高速シリアル転送デバイスの同期外れの検証に必要となる。

本発明にあっては、このように高速シリアル転送デバイスの受信側で同期外れを起こすために特化したデータパターンを試験パターンとして作り出す。受信部における受信誤りが同期外れの原因であるため、受信側での受信データ、即ち高速シリアル転送デバイスの受信側のシリアル部を通過するデータが同期外れなどを誘発し易いパターンとする。

高速シリアル転送デバイスの同期外れを生じ易いパターンは、ランレングス（同値連続の最大数）が大きいもので且つビットの０から１及び１から０の変化が少ないパターンである。その理由は、高速シリアル転送デバイスにおける同期外れなどのメカニズムによる。

即ち図６に示したように、高速シリアル転送デバイス６２−１を例にとると、その受信部６６−１にはＰＬＬ回路８０が内蔵されており、ＰＬＬ回路８０が受信データとクロックのズレを検知し、そのズレをフィードバックすることで同期状態を保つ。この受信データとクロックのズレを検出して行うフィードバックは、受信データのビット変化のタイミングで行われている。

そのため、受信データについて同値が連続している間はＰＬＬ回路８０による同期ズレのフィードバック機能が働かない。その結果、周波数偏差に対する耐力やマージンなどが弱い高速シリアル転送デバイスについては、同値が連続することで正しく信号再生ができないほどに受信データとクロックがズレてしまい、同期外れなどを起こしてしまう。

通常、高速シリアル転送デバイスには複数のチャネルが設けられておる。このため転送チャネルの各々に、如何に効率よくランレングスの大きなパターンを作成して転送することで高速シリアル転送デバイスに同期外れを起こし易い状態を作り出すことが、本発明で作成する試験パターンの焦点となる。

本発明においては、同値が連続するように高速シリアル転送デバイスへ送信する試験データは符号変換法の逆算から求める。ここで符号変換法の逆算とは、高速シリアル転送デバイスでは実際の転送データを符号変換により、ある数のビットを付加して符号化した後の符号化データをシリアル転送しており、符号化データが同値連続データとなるように、符号化データから実データを逆に遡って決定するという意味である。

このように、符号化データで同値が連続するように高速シリアル転送デバイスに入力する変換前データを試験のための基本パターンを符号変換テーブルから選択する処理を行うことになるが、この選択処理にあっては次の点を考慮して基本パターンを決定する必要がある。
（１）バイト順序の考慮
（２）ランニング・ディスパリティの考慮
（３）ビット転送順序の考慮
（４）転送チャネル数の考慮

まず基本パターンを決定する際のバイト順序の考慮を説明する。基本パターンは、そのビット列が高速シリアル転送デバイスのシリアル部を転送する順序に意味があるため、バイト順序方式を考慮する必要がある。バイト順序方式には
（１）終端側を下位ビットとするビット配列を取るリトル・エンディアン方式（ｌｉｔｔｌｅ Ｅｎｄｉａｎ）
（２）終端側を上位ビットとするビット配列を取るビッグ・エンディアン方式（Ｂｉｇ Ｅｎｄｉａｎ）
の２つがある。

このバイト順序方式の考慮は、同値連続数を大きくするほど符号変換の１単位では必要とする同値連続数を得ることができず、符号変換の２単位を組み合わせたとき、その境界で同値連続数が得られることになる。例えば８ｂ／１０ｂ符号変換では、図３の符号変換管理テーブル１８に示したように、仕様上与えられる最大ＲＬはＲＬ＝５であり、この同値連続数５は２バイト（８ｂ×２）の組合せで初めて得られる。

図９は８ｂ／１０ｂ符号変換における２単位の変換後データを組み合わせた場合の境界部で生ずる同値連続パターンをバイト順序方式で分けて示した説明図である。図９の境界同値連続パターンリスト１０２にあっては、バイト順序としてリトル・エンディアン方式とビッグ・エンディアン方式に分けて、変換後データである１０ビットのビット列番号を示しており、２バイトの変換前データの組合せの符号変換で得られた１０ビット変換後データのデータ境界１０４において、パターン１〜４のいずれかの形に属するＲＬ＝５の同値連続数を持つパターンが得られる。

図１０は終端側を下位ビットとするリトル・エンディアン方式をとる２単位の変換後データを組み合わせた説明図であり、変換後データ１０６の同値エリア１１０は上位ビット側にあり、また変換後データ１０８については逆に下位ビット側に同値エリア１１２が存在した場合である。この場合には、２つの変換後データ１０６，１０８の境界に隣接する同値エリア１１０，１１２によりＲＬ＝５の同値連続数を得ることができる。

図１１（Ａ）は図１０と同じリトル・エンディアン方式をとる変換後データ１１４−１，１１６−１を組み合わせた場合であり、この場合、同値エリア１１８−１，１２０−１は境界とは反対側のビット側に存在する場合がある。

このような場合には、図１１（Ｂ）のように、ビッグ・エンディアン方式の場合には同じ変換後データ１１４−２，１１６−２につき境界の両側に同値エリア１１８−２，１２０−２が位置し、リトル・エンディアン方式ではＲＬ＝５の同値連続数が確保できなかったものが、ビッグ・エンディアン方式にあっては境界部分でＲＬ＝５の同値連続数を確保することができる。

したがって本発明の試験パターンを決定する際には、高速シリアル転送デバイスが採用しているバイト順序方式がリトル・エンディアン方式かビッグ・エンディアン方式かを考慮して、試験パターンとして必要な同値連続数を持つ変換前データを決める必要がある。

次に試験パターンを決定する際のランニング・ディスパリティ（ＲＤ値）の考慮を説明する。高速シリアル転送デバイスにおけるランニング・ディスパリティは、微弱信号の増幅支援のために利用されている技術である。３ｂ／４ｂ，４ｂ／５ｂ，５ｂ／６ｂ，８ｂ／１０ｂといった符号変換表を使用した変換技術では、変換１単位例えば８ｂ／１０ｂ変換ならば変換１単位は８ビットであり、この変換１単位に対しＲＤ＋変換とＲＤ−変換という異なる２つの変換を持っており、ランニング・ディスパリティの値によって、この２つの変換を使い分けている。

即ちランニング・ディスパリティの考慮とは、転送チャネルを流れるデータ自身によるＲＤ＋変換とＲＤ−変換の切替えを含めて基本パターンを決めることを意味する。

例えば試験に用いる変換前データとして、データＸ及びデータＹを「ＸＹＸＹＸＹ・・・」というようにサイクリックに転送した場合、ＲＤ値の変化の様子は図１２のケース１〜８のいずれかとなる。

図１２の２単位サイクリックパターンＲＤ変化リスト１２２にあっては、ケース１〜８につき、ＲＤ値の変化の様子とそのときのＸ及びＹデータの条件を示している。「Ｘ及びＹデータの条件」としては、データＸ，Ｙの８ｂ／１０ｂ変換による変換後の１０ビットデータにおけるビット０とビット１の数につき「個数差がある」または「個数差がない」を条件としている。また「ＲＤ値の変化の様子」に示す表記は、例えば（Ｘ：ＲＤ＋）はデータＸがＲＤ＋変換されたことを意味している。

この変換後データにおけるビット０と１の個数差によるＲＤ値の変化は、次の規則に従っている。
（１）変換後データのビット０と１の個数差がない場合（同数の場合）、ＲＤ変換は交換しない。
（２）変換後データのビット０と１の個数差がある場合（個数が相違する場合）は、ＲＤ変換を交換する。

例えば図１２のケース１を例にとると、サイクリック転送データ「ＸＹＸＹＸＹＸＹ・・・」において、データＸの変換後データのビット０と１の個数は個数差があり、一方、データＹの変換データのビット０とビット１の個数差はない場合である。この場合、データＸの変換後データ（Ｘ：ＲＤ＋）はビット０と１に個数差があることから、次のデータＸの変換後データについてはＲＤ変換の交換が行われ、変換後データは（Ｙ：ＲＤ−）となる。

次のデータＸについては、直前のデータＹの変換後データについては個数差がないことから、ＲＤ変換の交換は行われず、変換後データは（Ｘ：ＲＤ−）となる。続いてデータＸについては変換後データが個数差を持つことから、次のデータＹの変換後データについてはＲＤ変換の交換が行われ、変換後データは（Ｙ：ＲＤ＋）となる。以下、これは繰り返す。

ケース２は、ケース１につき先頭のデータＸの直前の変換後データがＲＤ−の場合であり、（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）の変化となる。ここでデータＸ，Ｙは同じデータであったとしても、ケース１となるかケース２となるかは、その直前の変換後データのＲＤ値がＲＤ−変換によるものかＲＤ＋変換によるものかで決まることになる。

ケース３，４は、データＸの変換後データのビット０と１の個数差がなく、データＹの変換後データのビット０と１の個数差がある場合である。またケース５，６は、データＸ，Ｙの両方とも変換後データのビット０と１の個数差がある場合である。この場合には、データ変換ごとにＲＤ変換の交換が繰り返されることになる。

更にケース７，８は、データＸ，Ｙの両方とも変換後データのビット０と１の個数差のない場合であり、データＸ，ＹにつきＲＤ変換の交換は行われず、先頭の変換後データのＲＤが連続する。

以上のバイト順序方式の考慮及びランニング・ディスパリティの考慮に基づき基本パターンを決定した場合、本実施形態にあっては、８ｂ／１０ｂ符号変換における符号化データでＲＬ＝５の最大連続数を作ることが可能な２単位の変換前データの組合せであるデータＸＹの１つとして
ＸＹ＝０ｘＦ４ＥＢ又は
ＸＹ＝０ｘＥＢＦ４
を決定することができる。ここで「ＸＹ＝０ｘＦ４ＥＢ」は図１２のケース６に該当し、「ＸＹ＝０ｘＥＢＦ４」は図１２のケース５に該当する。

このように基本パターンが決定できたならば、実際に使用する試験パターンには更にビット順序と転送パネル数を考慮した並び替えが必要となる。これは、高速シリアル転送デバイスは通常、複数のデータ転送用チャネルを備えているが、実際に装置内で使用するチャネル数やビットの送信順序は実装箇所や設計思想により相違しており、この点を考慮して試験パターンを作成しなければならない。

そこでビット転送順序を考慮した基本パターンの再配置を説明する。ビット転送順序を考慮するのは、高速シリアル転送デバイスにあっては例えば図７に示したように、８ｂ／１０ｂ符号変換回路９０−１〜９０−４の前段にインタリーバ８８−１〜８８−４を配置しており、所定の転送単位となる変換前データにつき、例えば奇数ビットを先に転送し、その後に偶数ビットを転送するビット転送順序制御を行っている場合がある。

このような場合には、例えばテストパターンとして「０ｘＦ４ＥＢ」を決定して符号変換を行ったとしても、予定したビット配列順序を持った変換後データを転送することができない。試験パターンを流すことによる符号変換で生成される同値連続データは、そのビット列に意味があるため、希望する同値連続数となる基本パターンを有するビット転送順序がシリアル転送されるように基本パターンを再配置する。

例えば基本パターン「０ｘＦ４ＥＢ」は、バイト順序方式としてビッグ・エンディアン方式を例にとると、変換前データのビット列は
「１１１１ ０１００ １１１０ １０１１」
であり、バイト転送順序方式として奇数ビットが先に流れ、偶数ビットが後に流れたとすると、この場合の基本パターンは「０ｘＥ９ＣＦ」に変化している。

図１３はビット転送順序制御をした後の試験パターン「０ｘＦ４ＥＢ」の説明図である。このため奇数ビットが先で偶数ビットが後とするビット転送順序制御が行われている場合には、図１３の「０ｘＥ９ＣＦ」を変換前データとして流せば、ビット転送順序制御により本来の基本パターンである「０ｘＦ４ＥＢ」が得られ、これを８ｂ／１０ｂ符号変換により境界部分でＲＬ＝５の同値連続数を持つ変換後データに変換してシリアル転送することができる。

図１３は基本パターン「Ｆ４ＥＢ」のビット配列における奇数ビットと偶数ビットを分けて並べたもので、奇数ビットは８ビットデータとして「０ｘＥ９」となり、偶数ビットは「０ｘＣＦ」となる。このような並び替え基本パターン「０ｘＥ９ＣＦ」につき、ビット転送順序制御を行い、奇数ビットを先に転送し偶数ビットを後に転送したとすると、奇数ビットの転送で「０ｘＦ４」が得られ、偶数ビットの転送で「０ｘＥＢ」が得られる。即ち、変換前データとして並び替えの済んだ基本パターン「０ｘＥ９ＣＦ」をビット転送順序制御を介して流すと、本来の基本パターン「Ｆ４ＥＢ」を得て、これを８ｂ／１０ｂ符号変換することができる。

最後に、基本パターンを決定する際の転送チャネル数の考慮を説明する。図１４はシリアル転送チャネル数を考慮せずに基本パターン「０ｘＦ４ＥＢ」を連続転送した場合の問題点の説明図である。図１４において、入力ＦＩＦＯ６８は、図７に示したような入力データに対するビット格納位置を持っているため、入力データとしてそのまま「０ｘＦ４ＥＢ」を連続的に入力すると、入力ＦＩＦＯ６８内の記憶状態は図示のようになり、これをシリアル転送チャネル７５−１〜７５−４に振り分けると、基本パターンである「０ｘＦ４ＥＢ」を流すことができない。

そこで図１５のように、４チャネルの転送チャネル数を考慮して基本パターン「Ｆ４ＥＢ」を「Ｆ４Ｆ４Ｆ４Ｆ４ＥＢＥＢＥＢＥＢ」に並び替えて入力ＦＩＦＯ６８に繰り返し書き込む。このような並び替えによる書込みで、シリアル転送チャネル７５−１〜７５−４には、基本パターン「Ｆ４ＥＢ」を連続的に並行して流すことができる。

図１６は図１の実施形態における試験データ作成処理の基本的な処理手順を示したフローチャートである。図１６において、試験データ作成処理は、ステップＳ１で基本パターンを符号変換表から決定する。例えば８ｂ／１０ｂ符号変換の場合には、図４に示した符号変換テーブルから基本パターンを決定する。

基本パターンを決定したならば、ステップＳ２で高速シリアル転送デバイスのビット順序を考慮して基本パターンを再設定する。更にステップＳ３で、高速シリアル転送デバイスの各チャネルのそれぞれに基本パターンが流れるように、ビット転送順序及び転送チャネル数を考慮して基本パターンを並び替え、最終的な試験パターンを生成する。

図１７は図１６のステップＳ１の基本パターン作成処理のフローチャートである。ここで基本パターンの作成処理を、図４の８ｂ／１０ｂ符号変換テーブル２８を対象に説明すると次のようになる。

まずステップＳ１で試験パターンの作成に必要とする希望する同値連続数である指定ランレングスと変換１単位内の最大ＲＬを読み込む。指定ランレングスとしては、図３の符号変換管理テーブル１８に示したように、使用上の最大ＲＬであるＲＬ＝５を指定する。変換１単位内の最大ＲＬは、図３の符号管理テーブル１８から最大ＲＬ＝４であることが分かる。

次にステップＳ２で指定ＲＬと変換１単位内の最大ＲＬを比較する。この場合、指定ＲＬ＝５で変換１単位内の最大ＲＬ＝４であるため、ステップＳ４に進み、２単位の変換データを組み合わせて指定ＲＬを満たすランレングスを持つ組合せを検索する。この検索の結果、本実施形態にあっては、例えば基本パターンとして「０ｘＦ４ＥＢ」を検索できる。

一方、ステップＳ２で変換１単位内の最大ＲＬが指定ＲＬより大きかった場合には、ステップＳ３に進み、１単位内の同値連続数であるランレングスＲＬが指定ＲＬを満たす変換後データを検索して、その変換前データを取得する。続いてステップＳ５で、検索できた１単位または２単位の組合せからなる変換前データを基本パターンとして保存する。そしてステップＳ６で、保存した複数の検索結果を表示し、オペレータがその中から必要な基本パターンを１つ選択することになる。

図１８は図１７のステップＳ４の２単位の変換データの組合せにより試験パターンを生成する処理のフローチャートである。図１８において、２単位の変換データの組合せによる試験パターンの生成は、ステップＳ１で、例えば８ｂ／１０ｂ符号変換テーブルをランニング・ディスパリティの変換交換の有無により、ＲＤ変化有りグループとＲＤ変化無しグループに分離する。即ち変換後データとなる１０ビットデータにつき、ビット０とビット１の数を求め、同数であればＲＤ変化無しグループに分離し、相違すればＲＤ変化有りグループに分離する。

続いてステップＳ２で、図１２のケース１〜４に該当する基本パターンを検索して生成する処理を実行する。続いてステップＳ３で、図１２のケース５，６に該当する基本パターンを検索して基本パターンを生成する処理を実行する。更にステップＳ４で、図１２のケース７，８に該当する基本パターンを検索して生成する処理を実行する。

図１９及び図２０は、図１８のステップＳ２のケース１〜４の生成処理のフローチャートである。図１９において、まずステップＳ１〜Ｓ４でケース１における基本パターンの生成処理を行う。ステップＳ１のケース１の生成処理にあっては、ステップＳ２でＲＤ変化有りグループに分類したＲＤ＋変換テーブル内の１０ビットの後半４ビットとなるｊ側から固有の最大同値連続数を持つデータＸを抽出する。このｊ側における固有の最大同値連続数は、８ｂ／１０ｂの場合、図３の符号変換管理テーブル１８から最大同値連続数＝３である。

次にステップＳ３で、同じくＲＤ変化有グループの中のＲＤ−変換テーブル内のａ側から次式により
（指定ＲＬ−ｊ側固有最大同値連続数）＝５−３＝２
の同値連続数を持つデータＹを抽出する。そしてステップＳ４で抽出データＸＹを組み合わせ、境界で同値連続数が指定ランレングスＲＬ＝５となる組合せデータを選択して保存する。

ステップＳ５〜Ｓ８はケース２の基本パターン生成処理であり、ステップＳ６でＲＤ変化有りグループのＲＤ−変換テーブル内のｊ側から固有最大同値連続数３を持つデータＸを抽出し、ステップＳ７でＲＤ変化無しグループのＲＤ＋変換テーブルのａ側から指定ＲＬからｊ側の最大同値連続数３を引いた同値連続数２を持つデータＹを抽出し、ステップＳ３で抽出データＸＹを組み合わせ、境界で同値連続数が指定ＲＬ＝５となる組合せデータを選択して保存する。

図２０のステップＳ９〜Ｓ１２はケース３の基本データ生成処理であり、ステップＳ１０でＲＤ変化無しグループのＲＤ＋変換テーブル内のｊ側から固有最大同値連続数３を持つデータＸを抽出し、ステップＳ１１でＲＤ変化有りグループのＲＤ＋変換テーブルのａ側から指定ＲＬからｊ側固有最大同値連続数３を引いた同値連続数２を持つデータＹを抽出し、ステップＳ１２で抽出データＸＹを組み合わせ、境界で同値連続数が指定ＲＬ＝５となる組合せデータを選択して保存する。

更に図２０のステップＳ１３〜Ｓ１６はケース４の生成処理であり、ステップＳ１４でＲＤ変化無しグループのＲＤ−変換テーブル内でｊ側から固有最大同値連続数３を持つデータＸを抽出し、ステップＳ１５でＲＤ変化有りグループのＲＤ−変換テーブルのａ側から残りの同値連続数２を持つデータＹを抽出し、ステップＳ１４で抽出データＸＹを組み合わせ、境界で同値連続数が指定ＲＬ＝５となる組合せデータを選択して保存する。

図２１及び図２２は図１８のステップＳ３のケース５，６の生成処理のフローチャートである。図２１において、まずステップＳ１〜Ｓ４において、ケース５におけるビッグ・エンディアン方式による試験パターンの生成処理を実行する。もちろん、このケース５，６の生成処理は、ＲＤ変化有りグループを対象に行う。

まずステップＳ２でＲＤ＋変換テーブル内でａ側から固有の最大同値連続数を持つデータＸを抽出する。８ｂ／１０ｂ符号変換の場合、ａ側の最大同値連続数は３である。次にステップＳ３で、ＲＤ−変換テーブル内でｊ側から指定ランレングスＲＬからステップＳ２のａ側の最大同値連続数３を引いた同値連続数、この場合には次式により
（指定ＲＬ）−（ａ側最大同値連続数）＝５−３＝２
の同値連続数を持つデータＹを抽出する。そしてステップＳ４で抽出データＸ，Ｙを組み合わせ、境界で同値連続数が指定ＲＬとなる組合せデータを選択して保存する。

次にステップＳ５〜Ｓ８で、同じケース５につき、リトル・エンディアン方式による生成処理を実行する。リトル・エンディアン方式の場合には、ステップＳ６でＲＤ＋変換テーブル内のｊ側から最大同値連続数３を持つデータＸを抽出し、ステップＳ７で指定ランレングスＲＬに対する残り同値連続数２を持つデータをＲＤ−変換テーブルのａ側から抽出し、ステップＳ８で両者を組み合わせ、境界で同値連続数が指定ランレングスＲＬ＝５となる組合せデータを選択して保存する。

このようなケース５の処理と同様に、ケース６についても、ステップＳ９〜Ｓ１２でビッグ・エンディアン方式による生成処理を行い、ステップＳ１３〜Ｓ１６でリトル・エンディアン方式による生成処理を実行する。

図２３及び図２４は、図１８のステップＳ４のケース７，８の生成処理のフローチャートである。このケース７，８の生成処理にあっては、ＲＤ変化無しグループを対象に生成処理を実行する。

ステップＳ１〜Ｓ４はケース７のビッグ・エンディアン方式による生成処理であり、ステップＳ２でＲＤ＋変換テーブル内でａ側から最大同値連続数３を持つデータＸを抽出し、ステップＳ３で指定ＲＬ＝５に対する残り同値連続数２を持つデータＹをＲＤ＋変換テーブル内のｊ側から抽出する。そしてステップＳ４で抽出データＸＹを組み合わせ、境界で同値連続数が指定ＲＬ＝５となる組合せデータを選択して保存する。

次にステップＳ５〜Ｓ８でケース７のリトル・エンディアン方式による生成処理を行う。リトル・エンディアン方式による生成処理は、ステップＳ６でＲＤ＋変換テーブル内でｊ側から最大同値連続数３を持つデータＸを抽出し、ステップＳ７でＲＤ＋変換テーブル内のａ側から指定ＲＬからｊ側の同値連続数を引いた残りの同値連続数２を持つデータＹを抽出する。そして、ステップＳ８で抽出データＸＹを組み合わせ、境界で同値連続数が指定ＲＬ＝５となる組合せデータを選択して保存する。

続いて図２４のステップＳ９〜Ｓ１２はケース８のビッグ・エンディアン方式による生成処理であり、またステップＳ１３〜Ｓ１６は同じケース８のリトル・エンディアン方式による生成処理である。

図２５は図１の実施形態で作成した試験パターンを用いた本発明による同期外れを検証する試験方法の説明図である。図２５において、試験対象機器は例えばルータなどのネットワーク機器１３４であり、ネットワーク機器１３４内にはネットワーク１４４との間で通信処理を実行するための機能ボード１３６−１〜１３６−ｎが配置されており、高速シリアル転送デバイス６２−１〜６２−ｎは機能ボード１３６−１〜１３６−ｎを繋ぐインタフェースとして使用されている。

即ち、機能ボード１３６−１にプロセッサで実現されるパケット送信部１４０が設けられ、ここから機能ボード１３６−２〜１３６−ｎを経由してネットワーク１４４との間で通信を行っている。

本発明の試験パターンを用いた試験のため、機能ボード１３６−１に試験パターン格納部１３８が設けられ、図１の実施形態により作成された試験パターンが格納されている。この試験パターン格納部１３８からの試験パターンを、パケット送信部１４０におけるパケットのペイロードとして、高速シリアル転送デバイス６２−１〜６２−ｎを往復する試験パターン転送パス１４２に対し連続的に流す。

この場合の試験パターンの転送スループットは同期外れ障害の検出効果に影響するため、できるだけ高いスループットで転送することが望ましい。また試験パターンは長いほど良く、ルータなどのネットワーク機器ではネットワークの種類に応じてＮＴＵが決まっているが、試験パターンをＮＴＵ単位で複数回転送させる。

図２６は図１の実施形態で作成した試験パターンを用いた他の試験方法の説明図である。この試験方法にあっては、外部の計測器１４８で試験パターン格納部１３８に格納している試験パターンから試験パケットを作成し、試験対象装置１４６に転送し、試験対象装置１４６に設けられている高速シリアル転送デバイス６２−１，６２−２間で、試験パケットに基づく同値連続の繰返しを持つ試験パターンをシリアル転送する。

図２７は高速シリアル転送デバイスに設けている符号変換テーブルのＲＤ−変換とＲＤ＋変換の全ての符号変換を行う試験パターンを生成する本発明の他の実施形態のブロック図である。

図２７において、試験データ作成装置１５２は、図１に示した同期外れなどの障害を検証するための試験パターンを作成する試験パターン作成部１０−１に加え、新たに符号変換機能試験データ生成部１５６を設け、これに伴いＲＤ切替データ指定部１５４と符号変換機能試験パターン格納部１５８を設けている。それ以外の構成機能は図１の実施形態と同じである。

符号変換機能試験データ生成部１５６は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルのＲＤ−変換とＲＤ＋変換の全ての符号変換による変換後データが転送されるように、変換前データを並べた試験パターンを作成する。

符号変換機能試験データ生成部１５６にはグループ分類部１６０とデータ配置部１６２が設けられている。グループ分類部１６０は符号変換テーブルをＲＤ変化無しグループとＲＤ変化有りグループに分類する。ＲＤ変化有りグループとは、変換後データのビット０と１の個数が同数で、後続する変換データのランニング・ディスパリティＲＤを変化させないデータである。またＲＤ変化有りグループのデータとは、変換後データのビット０と１の個数が相違して、後続する変換データのランニング・ディスパリティＲＤを変化させるデータである。

データ配置部１６２は、ＲＤ変化無しグループの各変換前のデータを１単位ずつ配列して第１グループを構成し、次にＲＤ変化無しのグループの各変換前データの同じデータを２単位ずつ配列して第２グループを構成し、続いてＲＤ変化無しのグループに属する所定の変換前データを１単位のみ配列して第３グループを構成し、更にＲＤ変化無しグループの各変換前データを１単位ずつ配列して第４グループを構成し、これによって試験パターンを生成する。

符号変換機能試験データ生成部１５６で作成された符号変換機能試験パターンは、基本パターン並替え部２６において、高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように試験パターンを並び替える試験パターン並び替えを行った後、最終的に、符号変換機能試験パターン格納部１５８に格納される。

なお、図２７の実施形態は、図１の実施形態に組合わせた場合を例にとっているが、符号変換テーブルのＲＤ−変換とＲＤ＋変換の全ての符号変換を行う試験パターンを生成する専用の装置としてもよい。この専用装置は、図２７から図１の構成を除いた装置であるが、基本パターン並換え部２６は残す。

図２７による符号変換機能試験の必要性を説明すると次のようになる。高速シリアル転送デバイスでは、１変換単位の例えば８ビットデータを直前の変換後データのＲＤ値によってＲＤ−変換またはＲＤ＋変換を行い、変換後のデータをシリアル転送する。２通りのＲＤ−変換またはＲＤ＋変換のどちらが使用されるかは、そのデータの転送時のＲＤ値によって決まる。そして、このＲＤ値は、その転送チャネルを流れたデータのビット０と１の個数差で変化する。

通常、試験パターンを高速シリアル転送デバイスに転送する前には様々なデータが流れていることを考えると、試験データを流した際にＲＤ＋変換となるかＲＤ−変換となるかを正確に知ることはたいへん困難である。そこで、前述した同期外れを検証する試験パターンの際には、目的とするランレングス値、例えばＲＬ＝５が得られるような試験パターンを生成している。

変換１単位のデータを高速シリアル転送デバイスで転送した場合、ビット０と１に個数差があれば次の転送データは前と逆の変換、例えば前がＲＤ＋／−変換であれば次の転送データはＲＤ−／＋変換となり、個数差がなければ同じ変換、例えば前がＲＤ＋／−変換であれば次の転送データはＲＤ＋／−変換となる。

そこで、符号変換後のデータでビット０と１に個数差のあるものを基本パターンに付加すれば、この付加データによって強制的にＲＤ値を変化させることが可能となる。

例えばデータＸ及びＹという組合せデータを「ＸＹＸＹＸＹ・・・」というようにサイクリックに転送した場合、ＲＤ値の変化の様子は図２８のようになる。

図２８にあっては、ケース１〜８に分けてＲＤ値の変化の様子を示しており、これは図１２と同じである。また図２８にあっては、ケース１〜８につき同値連続最大数を与えるＲＬ＝５の出現に対する問題点を示している。

図２８のケース１〜４の場合、例えば８ｂ／１０ｂ符号変換でデータＸ，Ｙの境界でＲＬ＝５が得られるとした場合、データＸＹをサイクリックに転送させると、ＲＤ−変換とＲＤ＋変換のいずれの変換が行われようとも、４バイト中で必ずＲＬ＝１が１つ得られる。

しかしながらケース５〜８の場合には、図示の条件ではＲＬ＝５は１つも得られないことになる。そこでケース５〜８に対し符号変換後にＲＬ値を強制的に変化させるデータＺを付加し、データＸＹＺとすることにより、ＲＬ＝５が出現しない問題を解消する。

図２９は図２８のケース５〜８につき、ＲＬ値を強制的に変化させるデータＺを付加した場合のサイクリック転送におけるＲＤ値の変化の様子である。この場合、データＸＹＺとしては例えば
Ｘ＝０ｘＦ４
Ｙ＝０ｘＥＢ
Ｚ＝０ｘＦＣ
を使用している。

このように強制的にＲＤ値を付加するデータを付加する考え方は、図２７の符号変換機能試験データ生成部１５６による符号変換テーブルにおけるＲＤ＋変換及びＲＤ−変換の全てのテーブル変換を実行する試験パターンを作成する処理に応用できる。

例えば図４に示した８ｂ／１０ｂ符号変換テーブル２８から明らかなように、入力８ビットデータの２５６通りに対し、変換データはＲＤ＋変換とＲＤ−変換の２通りがあることから２５６×２＝５１２通りの変換となり、この５１２通りの変換を連続的に全て実行させるような試験パターンを作成する必要がある。

ここで８ｂ／１０ｂ符号変換テーブルは次の２つに分類できる。
（１）１０ｂ変換後データで、ビット０と１の個数が等しくＲＤ値が変化しないＲＤ変化無しグループ
（２）１０ｂ変換後データで、ビット０と１の個数が異なることでＲＤ値が変化するＲＤ変化有りグループ（１２３種）

そこで符号変換テーブルの全変換を実現するための試験パターンの作成のため、１３３種のＲＤ変化無しグループと１２３種のＲＤ値変化有りグループのデータを図３０のように並べる。この図３０のテーブル分類による並びは次の手順に従っている。
（１）ＲＤ値変化無しグループに属する１３３種を１単位ずつ並べてグループＧ１とする。
（２）ＲＤ値変化有りグループに属する１２３種をそれぞれ２単位ずつ並べてグループＧ２とする。
（３）ＲＤ値切替用としてＲＤ変化有りグループに属するデータを１つ選んで並べてグループＧ３とする。
（４）ＲＤ値変化無しグループに属する１３３種を１単位ずつ並べてグループＧ４とする。

この手順に従った図３０のテーブル分類を具体的に説明すると次のようになる。図３０は、直前ＲＤ＋の場合の分類変換テーブル１６４−１と、直前ＲＤ−の分類変換テーブル１６４−２に分けて２つを並べて示している。

例えば分類変換テーブル１６４−１にあっては、前記（１）〜（４）に従ってグループＧ１としてＲＤ変化無しグループの１３３種を１単位ずつ並べており、この場合、直前ＲＤ値はＲＤ＋であることから、グループＧ１のＲＤ値は全てＲＤ＋としている。

続いてグループＧ２は、ＲＤ変化有りのグループから同じ８ビットデータを２単位ずつ並べて配列している。例えば８ビットデータ「０ｘ０３」については「０ｘ０３０３」として並べ、その変換後データとしては「ＲＤ＋変換データ」と「ＲＤ−変換データ」の２つを並べている。

次のグループＧ３にあっては、グループＧ２の中のデータの１つ例えば「０ｘＦＣ」を並べる。この「０ｘＦＣ」はＲＤ切替機能を持ち、グループＧ２の最後の変換後データのＲＤ１は「ＲＤ−」であることから、グループＧ３としては「ＲＤ＋」を配置し、次のグループＧ４としては、グループＧ１と同じ変換前データにつき、既に変換した「ＲＤ＋」に対し、残り「ＲＤ−」の変換となるように配置している。

分類変換テーブル１６４−２についは、直前ＲＤ値が「ＲＤ−」の場合であり、この場合には分類変換テーブル１６４−１におけるグループＧ４がグループＧ１となり、グループＧ１がグループＧ４に入れ替わっている。また、グループＧ３のＲＤ値を切り替えるための「０ｘＦＣ」におけるＲＤ値はグループＧ２の最後が「ＲＤ＋」であることから「ＲＤ−」とし、グループＧ４の最初のＲＤ値を切替えによる「ＲＤ＋」となるようにしている。

この図３０に示すような分類変換テーブル１６４−１，１６４−２から明らかなように、８ｂ／１０ｂ符号変換テーブル２８のＲＤ＋変換及びＲＤ−変換の全ての変換を直前のＲＤ値の如何に関わらず全て使用した変換を行うための試験データとしては、分類変換テーブル１６４−１，１６４−２における入力データであるグループＧ１，Ｇ２，Ｇ３，Ｇ４に分けて並べたインプットデータである８ビットデータの並びを持つ試験パターンを作成すればよい。

図３１（Ａ）は図３０に基づいて作成された符号変換テーブルの全変換を行わせる８ビット試験データ列１６８であり、ＲＤ値変化無し８ビットデータ１７０を１３３個配列し、続いてＲＤ値変化有り８ビットデータ１７２を２個ずつ１２８個分並べて合計２４６個配列し、続いてＲＤ切替用のデータＺ即ちＲＤ変化無しグループに属するデータの１つを配置し、続いてＲＤ値変化無し８ビットデータ１７６を先頭部分と同じく１３３個配列する。

このような図３１（Ａ）の８ビット試験データ列１６８を、８ｂ／１０ｂ符号変換テーブルを使用している高速シリアル転送デバイスに流すと、試験直前のＲＤ値が「ＲＤ＋」であれば、図３１（Ｂ）のようなＲＤ変換、即ち図２９の分類変換テーブル１６４−１を使用した変換が行われる。また試験データ直前のＲＤ値が「ＲＤ−」であれば、図３１（Ｃ）のＲＤ−及びＲＤ＋を全て使用した変換が行われる。これは図３０の分類変換テーブル１６４−２を使用したと同様である。

図３２は８ｂ／１０ｂ符号変換テーブル２８におけるグループＧ１〜Ｇ４に対応したテーブルエリアを示しており、説明を簡単にするため、テーブル内容をＲＤ変化無しグループとＲＤ変化有りグループに分けている。このテーブル内のグループ領域から明らかなように、１回の試験データの出力で８ｂ／１０ｂ符号変換テーブルの全ての変換、即ち全てのＲＤ−変換とＲＤ＋変換を使用した試験を行うことができる。

図３３は図２７の実施形態における符号変換機能試験のデータ作成処理のフローチャートである。図３３において、ステップＳ１で対象となる符号変換テーブルをＲＤ変化無しグループとＲＤ変化有りグループに分類し、続いてステップＳ２で、ＲＤ変化無しグループに属する変換前データ（８ビットデータ）に対するRD+変換データを第１グループとして配置する。

続いてステップＳ３で、ＲＤ変化無しグループに属する同じ２つの変換前データ（８ビットデータ）に対するＲＤ−変換後データとＲＤ＋変換後データを２バイト連続して第２グループとして配置する。続いてステップＳ４で、ＲＤ切替用の変換前データ（８ビットデータ）とＲＤ＋変換後データを第３グループとして配置する。続いてステップＳ５で、ステップＳ２と同じＲＤ変化無しグループに属する変換前データ（８ビットデータ）に対するＲＤ−変換後データを第４グループとして配置する。

最終的にステップＳ６で、高速シリアル転送デバイスの各チャネルに全グループのパターンが流れるように並び替えを行って試験パターンを作成する。

このように作成した符号変換機能試験のための試験パターンを使用した機能試験については、図２５または図２６に示したように、試験パターン格納部１３８に試験パターンを格納して、試験パターンをペイロードとするパケットを生成して高速シリアル転送デバイスに流し、符号変換テーブルのＲＤ＋変換及びＲＤ−変換の全ての変換を使用する機能試験を行うことができる。

また本発明は高速シリアル転送デバイスの同期外れ及び符号変換機能試験に絞って試験を行う試験データを生成するプログラムを提供するものであり、このプログラムは同期外れ用の試験パターンについては図１６〜図２４のフローチャートの内容を持ち、また符号変換の機能試験の試験パターンの作成については図３３のフローチャートの内容を持つ。

なお、上記の実施形態は、８ｂ／１０ｂ符号変換を例に取るものであったが、他の符号変換についてもそのまま適用することができる
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）

（付記１）
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
前記試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、変換後データが前記シリアル転送チャネルを通過するように連続転送させて受信側の同期外れ障害を検証する試験ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。（１）

（付記２）
付記１記載の高速シリアル転送デバイス試験方法に於いて、
試験パターン作成ステップは、
前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランニング・ディスパリティに基づいて基本パターンを設定する基本パターン設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基本パターンを再設定する基本パターン再設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。（２）

（付記３）
付記２記載の高速シリアル転送デバイス試験方法に於いて、
前記高速シリアル転送デバイスで符号変換に使用する符号変換テーブルは、変換１単位のｍビットデータをビット数の多いｎビットデータに変換すると共に、変換後データはランニング・ディスパリティが正となるＲＤ＋変換とランニング・ディスパリティが負となるＲＤ−変換の２つの変換を行うｍビット／ｎビット符号変換テーブルであり、
前記基本パターン設定ステップは、
前記ｍビット／ｎビット符号変換テーブルにおける変換１単位の変換後データ内に指定ランレングス以上のビット０又は１が連続する同値連続数を含むか否か判定するステップと、
指定ランレングス以上の同値連続数を含む場合は、変換後データの１単位内で前記指定ランレングスを満たす変換前データを試験パターンとして抽出する１単位試験パターン抽出ステップと、
指定ランレングス以上の同値連続数を含まない場合は、変換後データの２単位を組合わせた境界部分で前記指定ランレングスを満たす２単位の変換前データを試験パターンとして抽出する２単位試験パターン抽出ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。

（付記４）
付記３記載の高速シリアル転送デバイス試験方法に於いて、前記２単位試験パターン抽出ステップは、
２単位の変換前データを（Ｘ）及び（Ｙ）とし、データ（Ｘ）の変換後データを（Ｘ：ＲＤ−）及び（Ｘ：ＲＤ＋）とし、データＹの変換後データを（Ｙ：ＲＤ−）及び（Ｙ：ＲＤ＋）とした場合、
前記２単位の変換前データ（ＸＹ）をサイクリックに連続転送したデータストリーム（ＸＹＸＹＸＹＸＹ・・・・ＸＹ）における変換後データのランニング・ディスパリティ値ＲＤの変化を、
（１）データＸの変換後データのビット０とビット１の個数が相違し、データＹの変換後データのビット０とビット１の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）
の繰り返しとなる第１ケース、
（２）データＸの変換後データのビット０とビット１の個数が相違し、データＹの変換後データのビット０とビット１の個数が同数となる場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）
の繰り返しとなる第２ケース、
（３）データＸの変換後データのビット０とビット１の個数が同数で、データＹの変換後データのビット０とビット１の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）
の繰り返しとなる第３ケース、
（４）データＸの変換後データのビット０とビット１の個数が同数で、データＹの変換後データのビット０とビット１の個数が相違する場合の変換後データストリームのランニング・ディスパリティの変化が（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）
の繰り返しとなる第４ケース、
（５）データＸ及びＹの変換後データのビット０とビット１の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ＋）（Ｙ：ＲＤ−）
の繰り返しとなる第５ケース、
（６）データＸ及びＹの変換後データのビット０とビット１の個数が共に相違する場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ−）（Ｙ：ＲＤ＋）
の繰り返しとなる第６ケース、
（７）データＸ及びＹの変換後データのビット０とビット１の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ＋）（Ｙ：ＲＤ＋）
の繰り返しとなる第７ケース、
（８）データＸ及びＹの変換後データのビット０とビット１の個数が共に同数となる場合の変換後データストリームのランニング・ディスパリティの変化が
（Ｘ：ＲＤ−）（Ｙ：ＲＤ−）
の繰り返しとなる第８ケース、
に分類し、各ケース毎に分けて境界部分で前記指定ランレングスを満たす２単位の変換前データを試験パターンとして抽出することを特徴とする高速シリアル転送デバイス試験方法。

（付記５）
付記３記載の高速シリアル転送デバイス試験方法に於いて、前記２単位試験パターン抽出ステップは、高速シリアル転送デバイスにおける終端を下位ビットとするビット配列をとる第１バイト順序方式（リトル・エンディアン方式）と、終端を上位ビットとするビット配列を取る第２バイト順序方式（ビッグ・エンディアン方式）の各々に対応して、２単位の変換データの境界部分で前記指定ランレングスを満たす２単位の変換前データを試験パターンとして抽出することを特徴とする高速シリアル転送デバイス試験方法。

（付記６）
付記３記載の高速シリアル転送デバイス試験方法に於いて、
高速シリアル転送デバイスが符号変換を８ビット／１０ビット符号変換テーブルを備えた場合、前記２単位試験パターン抽出ステップは、基本パターンとして１６進表示で
ＸＹ＝Ｆ４ＥＢ又はＥＢＦ４
を決定することを特徴とする高速シリアル転送デバイス試験方法。

（付記７）
付記２記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、高速シリアル転送デバイスにおける奇数ビットと偶数ビットに分けて転送順序を決めるビット転送順序制御に従った転送後データが指定ランレングスを満たす前記基本パターンとなるように、前記基本パターンをビット転送順序制御前のデータに再設定して基本パターンとすることを特徴とする高速シリアル転送デバイス試験方法。

（付記８）
付記７記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、前記２単位試験パターン抽出ステップで、高速シリアル転送デバイスの８ビット／１０ビット符号変換テーブルから基本パターンとして１６進表示で
ＸＹ＝Ｆ４ＥＢ又はＸＹ＝ＥＢＦ４
を決定した場合、奇数ビットと先に転送し次に偶数ビットを転送するビット転送順序制御に合わせて前記基本パターンから再設定基本パターンとして１６進表示で
ＸＹ＝Ｅ９ＣＦ又はＸＹ＝ＣＦＥ９
を再設定することを特徴とする高速シリアル転送デバイス試験方法。

（付記９）
付記２記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン並び替えステップは、１単位の基本パターン（Ｘ）又は２単位の基本パターン（ＸＹ）を、高速シリアル転送デバイスにおけるチャネル数分だけ基本パターンが連続するように並び替えることを特徴とする高速シリアル転送デバイス試験方法。

（付記１０）
付記９記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン並び替えステップは、高速シリアル転送デバイスが４チャネルの場合、１単位の基本パターン（Ｘ）を基本パターン（ＸＸＸＸ）の繰り返しに並び替え、２単位の基本パターン（ＸＹ）を基本パターン（ＸＸＸＸＹＹＹＹ）の繰り返しに並び替えることを特徴とする高速シリアル転送デバイス試験方法。

（付記１１）
付記９記載の高速シリアル転送デバイス試験方法に於いて、前記基本パターン再設定ステップは、前記２単位試験パターン抽出ステップで、高速シリアル転送デバイスの８ビット／１０ビット符号変換テーブルから基本パターンとして１６進表示で
（Ｆ４ＥＢ）又は（ＥＢＦ４）
を決定し、高速シリアル転送デバイスが４チャネルの場合、前記基本パターンを
（Ｆ４Ｆ４Ｆ４Ｆ４ＥＢＥＢＥＢＥＢＥＢ）の繰り返し又は
（ＥＢＥＢＥＢＥＢＥＢＦ４Ｆ４Ｆ４Ｆ４）の繰り返し
に並び替えることを特徴とする高速シリアル転送デバイス試験方法。

（付記１２）
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
前記試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、前記符号変換テーブルの全ての変換後データが前記シリアル転送チャネルを通過するように連続転送させて受信側の機能を検証する試験ステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。（３）

（付記１３）
付記１２記載の高速シリアル転送デバイス試験方法に於いて、前記試験パターン作成ステップは、
前記符号変換テーブルを、変換後データのビット０とビット１の個数が同数で後続する変換後データのランニング・ディスパリティを変化させないＲＤ変化無しグループと、変換後データのビット０とビット１の個数が相違して後続する変換後データのランニング・ディスパリティを変化させるＲＤ変化有りグループとに分類するグループ分類ステップと、
前記ＲＤ変化無しグループの各変換前データを１単位ずつ配列して第１グループを構成し、次に前記ＲＤ変化有りグループの各変換前データの同じデータを２単位ずつ配列して第２グループを構成し、続いて前記ＲＤ変化有りグループに属する所定の変換前データを１単位のみ配置して第３グループを構成し、更に前記ＲＤ無しグループの各変換前データを１単位ずつ配列して第４グループを構成して試験パターンを生成するデータ配置ステップと、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように前記試験パターンを並び替える試験パターン並び替えステップと、
を備えたことを特徴とする高速シリアル転送デバイス試験方法。（３）

（付記１４）
付記１２記載の高速シリアル転送デバイス試験方法に於いて、前記符号変換テーブルが８ビット／１０ビット符号変換テーブルの場合、
前記グループ分類ステップは、前記８ビット／１０ビット符号変換テーブルを、１３３種のＲＤ変化無しグループと、１２３種のＲＤ変化有りグループとに分類し、
前記データ配置ステップは、前記ＲＤ変化無しグループの１３３種の各８ビットデータを１単位ずつ配列して第１グループを構成し、次に前記ＲＤ変化有りグループの１２３種の各８ビットデータを２単位ずつ配列して第２グループを構成し、続いて前記ＲＤ変化有りグループに属する所定の８ビットデータを１単位のみ配置して第３グループを構成し、更に前記ＲＤ無しグループの１３３種の各８ビットデータを１単位ずつ配列して第４グループを構成して試験パターンを生成することを特徴とする高速シリアル転送デバイス試験方法。

（付記１５）
付記１２記載の高速シリアル転送デバイス試験方法に於いて、前記試験パターン並び替えステップは、１単位の変換前パターン（Ｘ）又は２単位の変換前パターン（ＸＸ）を、高速シリアル転送デバイスにおけるチャネル数分だけ１単位パターンが連続するように並び替えることを特徴とする高速シリアル転送デバイス試験方法。

（付記１６））
コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット０又は１の同値を連続転送させるランレングスの指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルによる変換後データで前記指定ランレングスのビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
を実行させることを特徴とする試験データ作成プログラム。

（付記１７）
付記１６記載の試験データ作成プログラムに於いて、
試験パターン作成ステップは、
前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値に基づいて基本パターンを設定する基本パターン設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基本パターンを再設定する基本パターン再設定ステップと、
前記高速シリアル転送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
を備えたことを特徴とする試験データ作成プログラム。（４）

（付記１８）
コンピュータに、
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力ステップと、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験データ作成ステップと、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように前記試験パターンを並び替える試験パターン並び替えステップと、
を実行させることを特徴とする試験データ作成プログラム。

（付記１９）
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報と、前記符号変換テーブルによる変換後データでビット０又は１の同値を連続転送させるランレングスの指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルによる変換後データで前記指定ランレングスのビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成部と、
を備えたことを特徴とする試験データ作成装置。（５）

（付記２０）
高速シリアル変換デバイスの符号変換テーブルの変換方式の指定情報を読込む指定情報入力部と、
高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、前記符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験データを作成する試験データ作成部と、
前記高速シリアル転送デバイスにおける使用チャネル数に合わせて各チャネルに全変換後データが転送されるように並び替える試験データ並び替え部と、
を備えたことを特徴とする試験データ作成装置。

１０:試験パターン作成部
１２：ランレングス指定部
１４：符号変換方式指定部
１６：符号変換テーブル
１８：符号変換管理テーブル
２０，１３８，１５０：試験パターン格納部
２２：基本パターン設定部
２４：基本パターン再設定部
２６：基本パターン並び替え部
２８：８ｂ／１０ｂ符号変換テーブル
３０：コードグループ名
３２：オクテット値
３４：オクテットビット
３６：ＲＤ−変換データ
３８：ＲＤ＋変換データ
４２：ＣＰＵ
４４：バス
４６：ＲＡＭ
４８：ＲＯＭ
５０：ハードディスクドライブ
５２：デバイスインタフェース
５４：キーボード
５６：マウス
５８：ディスプレイ
６０：ネットワークアダプタ
６２−１〜６２−ｎ：高速シリアル転送デバイス
６４−１，６４−２：送信部
６５−１，６５−２：４チャネルシリアル転送路
６６−１，６６−２：受信部
６８：入力ＦＩＦＯ
７０−１〜７０−４：８／１０エンコーダ
７２−１〜７２−４：ＳＰ変換器
７４−１〜７４−４：ドライバ
７５−１〜７５−４：シリアル転送チャネル
７６，８０：ＰＬＬ回路
７８−１〜７８−４：レシーバ
８２−１〜８２−４：ＳＰ変換器
８４−１〜８４−４：８／１０デコーダ
８６：出力ＦＩＦＯ
８８−１〜８８−４：インタリーバ
９０−１〜９０−４：８ｂ／１０ｂ変換回路
９２：レジスタ
９４：ＲＤ−用８ｂ／１０ｂ変換テーブル
９６：ＲＤ＋用８ｂ／１０ｂ変換テーブル
９８：セレクタ
１００：ＲＤ判定部
１０２：境界同値連続パターンリスト
１０４：データ境界
１０６，１０８，１１４−１，１１４−２，１１６−１，１１６−２：変換後データ
１１０，１１２，１１８−１，１１８−２，１２０−１，１２−２：同値エリア
１２２：２単位サイクリックパターンＲＤ変化リスト
１３４：システム
１３６−１〜１３６−ｎ：機能ボード
１４０：パケット送信部
１４２：試験パターン転送パス
１４４：ネットワーク
１４６：試験対象装置
１４８：計測器
１５２：試験データ作成装置
１５４：ＲＤ切替データ指定部
１５６：符号変換機能試験データ作成部
１５８：符号変換機能試験パターン格納部

Claims (1)

1. 高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルに格納している全ての変換後データが連続転送されるように変換前データを並べた試験パターンを作成する試験パターン作成ステップと、
   前記試験パターンを送信側の高速シリアル転送デバイスに入力して符号変換させ、前記符号変換テーブルの全ての変換後データが前記シリアル転送チャネルを通過するように連続転送させて受信側の機能を検証する試験ステップと、
   を備え、
   前記試験パターン作成ステップは、
   前記高速シリアル転送デバイスにおけるバイト順序方式と符号変換のランレング・ディスパリティに基づいて基本パターンを設定する基本パターン設定ステップと、
   前記高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて前記基パターンを再設定する基本パターン再設定ステップと、
   前記高速シリアル伝送デバイスにおけるビット転送順序や使用チャネル数を含むチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える基本パターン並び替えステップと、
   を備えたことを特徴とする高速シリアル転送デバイス試験方法。

Images