JP3578645B2 - 変換方法、復調方法、変換装置、及び復調装置 - Google Patents
変換方法、復調方法、変換装置、及び復調装置 Download PDFInfo
- Publication number
- JP3578645B2 JP3578645B2 JP29714098A JP29714098A JP3578645B2 JP 3578645 B2 JP3578645 B2 JP 3578645B2 JP 29714098 A JP29714098 A JP 29714098A JP 29714098 A JP29714098 A JP 29714098A JP 3578645 B2 JP3578645 B2 JP 3578645B2
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- information
- sub
- original
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法に係り、特に、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な変換方法、及び変換装置に関する。
【０００２】
また、本発明は、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法、及び復調装置に関する。
【０００３】
【従来の技術】
従来より、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に、ベースラインシフトの発生に起因する復調誤り等の弊害を除去するために、直流成分が抑圧されることを考慮した変換を企図した変換方法が種々知られている。
【０００４】
例えば特開昭５９−２００５６２号公報には、８ビットの情報ブロックを１０ビットの符号ブロックに変換する際に、２１０＝１０２４パターンのコードのうち、「１」と「０」が同数又は近いコードを符号変換候補として選択し、選択した複数の各符号変換候補コードを、２８ ＝２５６パターンのコードに各々対応付けて割り当てることにより、直流成分が抑圧されることを考慮した変換を企図した変換方法が開示されている。
【０００５】
また、例えば特開昭６０−１０７９２１号公報には、ビット数の少ないコードをビット数の多いコードに変換し、後者のビット数の多いコードから、直流成分を持たず、かつ情報レベルの変化点間が２ビット以上離れているパターンを持つコード、又は情報レベルの変化点間が２ビット以上離れているが、正味の正負の直流成分が予め定められた範囲に含まれるパターン等を符号変換候補として選択し、選択した複数の各符号変換候補コードを、ビット数の少ないコードに各々対応付けて割り当てることにより、直流成分が抑圧されることを考慮した変換を企図した変換方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の変換方法にあっては、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑であるという解決すべき課題を内在していた。
【０００７】
すなわち、特開昭５９−２００５６２号公報に開示の変換方法によれば、２１０＝１０２４パターンのコードのうち、「１」と「０」が同数となるコードは１９３しか存在しないため、「１」と「０」の差が近いコードを、６３パターンだけ符号変換候補として選択する必要があり、この場合、「１」と「０」の差を除去する手順がさらに必要となる結果として、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑化してしまう。
【０００８】
一方、特開昭６０−１０７９２１号公報に開示の変換方法によれば、情報レベルの変化点間が２ビット以上離れているが、正味の正負の直流成分が予め定められた範囲に含まれるパターンが符号変換候補として選択されるため、この場合、正味の正負の直流成分を除去する手順がさらに必要となる結果として、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑化してしまうことになる。
【０００９】
そこで、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な新規な技術の開発が関係者の間で待望されていた。
【００１０】
本発明は、上述した実情に鑑みてなされたものであり、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックに対応付けてそれぞれ生成し、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させることで、情報ブロックを符号ブロックに変換することにより、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な変換方法、及び変換装置を提供することを課題とする。
【００１１】
また、本発明は、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法、及び復調装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明による変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法であって、前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることにより、前記情報ブロックを前記符号ブロックに変換することを要旨とする。
【００１３】
また、本発明による変換装置は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換するように構成された変換装置であって、前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割する分割手段と、当該分割手段で分割された各原サブブロック中に含まれる複数各セグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成する生成手段と、前記複数の原サブブロックと、前記生成手段で生成された複数の反転サブブロックとを合体させことにより、前記情報ブロックを前記符号ブロックに変換する合体手段とを備えたことを要旨とする。
【００１４】
本発明による変換方法および変換装置によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００１５】
さらに、本発明による復調方法は、情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された符号ブロックを、元の情報ブロックに復調する際に用いられる復調方法であって、前記変換された符号ブロックのうち、前記各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取ることにより、前記変換された符号ブロックを元の情報ブロックに復調することを要旨とする。
【００１６】
さらに、本発明による復調装置は、情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された復調単位となる符号ブロックを、元の情報ブロックに復調するように構成された復調装置であって、前記復調単位となる符号ブロックのうち、各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取る原情報抜取手段を備えて構成されることを要旨とする。
【００１７】
本発明による復調方法および復調装置によれば、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００３３】
【発明の実施の形態】
以下に、本発明に係る変換方法、復調方法、変換装置、及び復調装置の各々の実施形態について、図に基づいて詳細に説明する。
【００３４】
図１は、本発明に係る第１の変換装置を表す機能ブロック構成図、図２は、本発明に係る第１の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第１の復調装置を表す機能ブロック構成図、図３は、本発明に係る第１の変換装置又は第１の復調装置の各々で変換又は復調後の各ブロックを表す図、図４は、本発明に係る第２の変換装置を表す機能ブロック構成図、図５は、本発明に係る第２の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第２の復調装置を表す機能ブロック構成図、図６は、本発明に係る第２の変換装置又は第２の復調装置の各々で変換又は復調後の各ブロックを表す図、図７（ａ），（ｂ）は、本発明のその他の実施形態に係る変換装置又は復調装置の各々で変換又は復調後の各ブロックを表す図である。
【００３５】
まず、本発明に係る変換方法の概略について説明すると、本変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法である。
【００３６】
詳しく述べると、本変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックに対応付けてそれぞれ生成し、そして、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させることにより、情報ブロックを符号ブロックに変換することを特徴としている。
【００３７】
本変換方法によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００３８】
なお、本変換方法の変形例として、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させるにあたり、複数の反転サブブロックの各々は、複数の原サブブロックのうち、任意の位置にそれぞれ挿入されることを妨げないものとされる。
【００３９】
また、本変換方法の変形例として、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させるにあたり、複数の反転サブブロックの各々は、複数の原サブブロックのうち、各自に対応する原サブブロックのそれぞれに隣接させて挿入されるものとされる。
【００４０】
次に、本発明に係る復調方法の概略について説明すると、本復調方法は、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、当該分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、前記複数の各原サブブロックに対応付けてそれぞれ生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された符号ブロックを、元の情報ブロックに復調する際に用いられる復調方法である。
【００４１】
詳しく述べると、本復調方法は、変換された符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報を抜き取ることにより、変換された符号ブロックを元の情報ブロックに復調することを特徴としている。
【００４２】
本復調方法によれば、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００４３】
ここで、上述した本発明に係る変換方法と、以下に述べる第１の変換装置１１、及び第２の変換装置５１との対応関係について述べると、第１乃至第２の変換装置１１，５１は、本発明に係る変換方法を、相互に異なる構成をもって具現化したものである。また、これと同様に、その他の実施形態に係る変換装置は、本発明に係る変換方法を、第１乃至第２の変換装置１１，５１とは異なる構成をもって具現化したものであるが、第１乃至第２の変換装置１１，５１に準じた構成をとるため、その図示説明を省略する。
【００４４】
さて、本発明に係る第１の変換装置１１の概略構成について、図１を参照して説明すると、第１の変換装置１１は、情報系列から順次抽出される変換単位となる情報ブロックを順次シリアル入力する情報入力端子１３と、分割手段として機能するシリアル／パラレル変換器（以下、「ＳＰ変換器」と言う。）１５と、生成手段として機能し、論理否定演算を行う複数のノット回路１７と、合体手段として機能するパラレル／シリアル変換器（以下、「ＰＳ変換器」と言う。）１９と、符号ブロック中に含まれる各セグメント毎に割り付けられた情報を順次シリアル出力する符号出力端子２１と、を備えて構成されている。
【００４５】
ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した例えば８ビット長の情報ブロックを、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈに８等分に分割するとともに、分割した各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力するシリアル／パラレル変換機能を有している。
【００４６】
複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈに対応付けて生成する生成機能を有している。
【００４７】
ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈと、複数のノット回路１７の各々で生成された複数の反転サブブロックとを合体させることにより、８ビット長の情報ブロックを、１６ビット長の符号ブロックに変換する合体機能を有しており、ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力されるように構成されている。具体的には、ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の各々に対応付けて、各原情報に対応する各反転情報の各々を、各原情報に隣接する次位置に挿入するように構成されている。これにより、第１の変換装置１１で変換後の符号ブロックにおける情報配列は、図３に示すように、原情報と、原情報に対応する反転情報とが交互に位置するように整列することになる。
【００４８】
次に、上述のように構成された第１の変換装置１１の動作について説明すると、第１の変換装置１１において、まず、ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した変換単位となる８ビット長の情報ブロックを、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈに８等分に分割するとともに、分割した各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力する。
【００４９】
これを受けて、複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈに対応付けて生成する。
【００５０】
そして、ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈと、複数のノット回路１７の各々で生成された複数の反転サブブロックとを合体させることにより、８ビット長の情報ブロックを、１６ビット長の符号ブロックに変換する。ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力される。
【００５１】
したがって、第１の変換装置１１によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００５２】
一方、本発明に係る第１の復調装置３１の概略構成について、図２を参照して説明すると、第１の復調装置３１は、第１の変換装置１１で変換されて、例えば図示しない伝送路を介して送出されてきた符号系列から順次抽出される復調単位となる符号ブロックを順次シリアル入力する符号入力端子３３と、符号入力端子３３を介してシリアル入力した例えば１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、次述するＰＳ変換器３７、又は後述する誤り検出回路４１に分配してパラレル出力するＳＰ変換器３５と、原情報抜取手段として機能するＰＳ変換器３７と、ＰＳ変換器３７で復調された元の情報ブロック中に含まれる各セグメント毎に割り付けられた原情報を順次シリアル出力する情報出力端子３９と、原情報抜取手段、反転情報抜取手段、及び一致判定手段として機能する誤り検出回路４１と、を備えて構成されている。
【００５３】
ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取る原情報抜取機能を有している。具体的には、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、原情報を選択的に抜き取ることにより、符号ブロックを元の情報ブロックに復調するように構成されている。
【００５４】
誤り検出回路４１は、排他的論理和演算を行う複数のイクスクルーシブオア回路４３と、複数のイクスクルーシブオア回路４３からの出力に対して論理積演算を行うアンド回路４５と、を含んで構成されており、アンド回路４５からの出力は、状態出力端子４７を介して出力されるように構成されている。
【００５５】
複数のイクスクルーシブオア回路４３は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、この各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取る原情報抜取機能と、復調単位となる符号ブロックのうち、複数の各反転サブブロックの各々から、この各反転サブブロック中に含まれる各セグメント毎に割り付けられた反転情報を抜き取る反転情報抜取機能と、を有している。具体的には、複数のイクスクルーシブオア回路４３の各々は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、相互に対応する情報の組み合わせを選択的にそれぞれ抜き取り、抜き取った各組み合わせに係る情報間で排他的論理和演算を行うことで、相互に対応する原情報と反転情報との一致性を検証するように構成されている。
【００５６】
アンド回路４５は、相互に対応する原情報と反転情報との組み合わせのうち、両者が一致する組み合わせが存在するか否かに係る一致判定を行う一致判定機能を有している。具体的には、アンド回路４５は、複数のイクスクルーシブオア回路４３の各々から出力される排他的論理和演算結果に対して論理積演算を行うことで、相互に対応する原情報と反転情報とが一致する組み合わせが存在するか否かを判定するように構成されている。
【００５７】
次に、上述のように構成された第１の復調装置３１の動作について説明すると、第１の復調装置３１において、まず、ＳＰ変換器１５は、符号入力端子３３を介してシリアル入力した１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、ＰＳ変換器３７、又は誤り検出回路４１に分配してパラレル出力する。
【００５８】
これを受けて、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、符号ブロックを元の情報ブロックに復調し、復調した情報を、情報出力端子３９を介して出力する。
【００５９】
したがって、第１の復調装置３１によれば、上述のようにして変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調装置を得ることができる。
【００６０】
一方、誤り検出回路４１において、複数のイクスクルーシブオア回路４３の各々は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、相互に対応する情報の組み合わせを選択的にそれぞれ抜き取り、抜き取った各組み合わせに係る情報間で排他的論理和演算を行うことで、相互に対応する原情報と反転情報との一致性を検証する。具体的には、イクスクルーシブオア回路４３は、ある組み合わせに係る情報が「０」と「１」のように相互に異なる場合には「１」を出力する一方、ある組み合わせに係る情報が「１」と「１」、又は「０」と「０」のように一致する場合には「０」を出力するので、複数のイクスクルーシブオア回路４３からの各出力を監視することで、相互に対応する原情報と反転情報とが一致する誤り発生箇所を容易に特定することができる。
【００６１】
複数のイクスクルーシブオア回路４３から出力される排他的論理和演算結果を受けて、アンド回路４５は、排他的論理和演算結果に対して論理積演算を行うことで、相互に対応する原情報と反転情報とが一致する組み合わせが存在するか否かに係る一致判定を行い、この一致判定結果、つまり誤り検出結果が、状態出力端子４７を介して出力される。さらに言えば、アンド回路４５は、正常時には「１」を出力する一方、異常時には「０」を出力するので、この出力を監視することで、異常状態が発生した旨を容易に認識することができる。
【００６２】
なお、上述した一致判定の結果、両者が一致する組み合わせが存在する旨の判定が下されたとき、すなわち、相互に対応する原情報と反転情報とが一致する誤り発生箇所が存在する場合には、本第１の復調装置３１では、異常状態が発生したとみなして、この旨を出力するようにしている。
【００６３】
したがって、例えば、第１の変換装置１１で変換された符号ブロックを伝送路を介して伝送する際に、伝送元から伝送先宛になんらかの異常状態が発生した旨を伝えたいとの要求が生じた場合には、伝送元において上述した両者が一致する組み合わせを符号ブロック中に強制的に含ませておけば、伝送元から伝送先宛に異常状態が発生した旨を確実に伝えることができる。
【００６４】
また、異常状態の態様は、伝送誤り又は復調誤りを含むものとされる。この場合、上述した両者が一致する組み合わせが存在するとき、伝送誤り又は復調誤り等の符号誤りが発生したとみなす結果として、符号誤りを容易に検出可能な復調装置を得ることができる。
【００６５】
なお、誤り検出処理の具体例としては、前述した複数のイクスクルーシブオア回路４３からの各出力と、アンド回路４５の出力を監視する以外にも、例えば、復調単位となる符号ブロック中に含まれる原情報と反転情報との数が均衡していることを利用して、原情報と反転情報との数を各々計数することで、誤り検出処理を実行することができる。
【００６６】
さらに、上述した形態の誤り検出処理に加えて、既知の巡回冗長検査（ＣＲＣ）や奇偶検査（パリティチェック）等の誤り検出処理を組み合わせて適用すれば、さらに精度が高い誤り検出処理を実現することができる。
【００６７】
上述した誤り検出結果を受けて、例えば図示しない誤り符号訂正回路において、相互に対応する原情報と反転情報とが一致する誤り発生箇所を対象とする誤り符号訂正処理が実行されることになる。
【００６８】
なお、誤り符号訂正処理の具体例としては、例えば、上述した誤り検出処理結果を受けて、復調単位となる符号ブロック中に含まれる原情報と反転情報との数が均衡していることに鑑みて、誤り検出処理で検出された符号誤り箇所と、原情報と反転情報との各数の計数結果を参照して、原情報の誤りか、又は反転情報の誤りかを識別し、この識別結果に基づいて、誤っている情報を訂正する誤り符号訂正処理を実行することができる。
【００６９】
次に、本発明に係る第２の変換装置５１、及び第２の復調装置６１の概略構成について以下に順次説明する。なお、第１の変換装置１１、及び第２の復調装置３１と、第２の変換装置５１、及び第２の復調装置６１との間で共通する機能を有する部材間には同一符号を付し、その詳細な説明は省略する。
【００７０】
初めに、本発明に係る第２の変換装置５１の概略構成について、図４を参照して説明すると、第２の変換装置５１は、情報入力端子１３と、ＳＰ変換器１５と、複数のノット回路１７と、ＰＳ変換器１９と、符号出力端子２１と、を備えて構成されている。
【００７１】
ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した例えば８ビット長の情報ブロックを、複数の原サブブロックＰ１ ，Ｐ２ に２等分に分割するとともに、分割した各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力するシリアル／パラレル変換機能を有している。
【００７２】
複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックＰ１ ＊，Ｐ２ ＊を、複数の各原サブブロックＰ１ ，Ｐ２ に対応付けて生成する生成機能を有している。
【００７３】
ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ と、複数のノット回路１７の各々で生成された複数の反転サブブロックＰ１ ＊，Ｐ２ ＊とを合体させることにより、８ビット長の情報ブロックを１６ビット長の符号ブロックに変換する合体機能を有しており、ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力されるように構成されている。具体的には、ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ の各々に対応付けて、該当する複数の反転サブブロックＰ１ ＊，Ｐ２ ＊の各々を、各原サブブロックＰ１ ，Ｐ２ に隣接する次位置に挿入するように構成されている。これにより、第２の変換装置５１で変換後の符号ブロックにおける情報配列は、図６に示すように、各原サブブロックＰ１ ，Ｐ２ と、これに対応する各反転サブブロックＰ１ ＊，Ｐ２ ＊とが交互に位置するように整列することになる。
【００７４】
次に、上述のように構成された第２の変換装置５１の動作について説明すると、第２の変換装置５１において、まず、ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した変換単位となる８ビット長の情報ブロックを、複数の原サブブロックＰ１ ，Ｐ２ に２等分に分割するとともに、分割した各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力する。
【００７５】
これを受けて、複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックＰ１ ＊，Ｐ２ ＊を、複数の各原サブブロックＰ１ ，Ｐ２ に対応付けて生成する。
【００７６】
そして、ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ と、複数のノット回路１７の各々で生成された複数の反転サブブロックＰ１ ＊，Ｐ２ ＊とを合体させることにより、８ビット長の情報ブロックを１６ビット長の符号ブロックに変換する。ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、情報出力端子２１を介してシリアル出力される。
【００７７】
したがって、第２の変換装置５１によれば、第１の変換装置１１と同様に、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００７８】
一方、本発明に係る第２の復調装置６１の概略構成について、図５を参照して説明すると、第２の復調装置６１は、符号入力端子３３と、ＳＰ変換器３５と、ＰＳ変換器３７と、情報出力端子３９と、誤り検出回路４１と、を備えて構成されている。
【００７９】
ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、原情報を選択的に抜き取ることにより、符号ブロックを元の情報ブロックに復調するように構成されている。
【００８０】
誤り検出回路４１は、複数のイクスクルーシブオア回路４３と、アンド回路４５と、を含んで構成されており、アンド回路４５からの出力は、状態出力端子４７を介して出力されるように構成されている。
【００８１】
次に、上述のように構成された第１の復調装置３１の動作について説明すると、第１の復調装置３１において、まず、ＳＰ変換器１５は、符号入力端子３３を介してシリアル入力した１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、ＰＳ変換器３７、又は誤り検出回路４１に分配してパラレル出力する。
【００８２】
これを受けて、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックＰ１ ，Ｐ２ の各々から、この各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、符号ブロックを元の情報ブロックに復調し、復調した情報を、情報出力端子を介して出力する。
【００８３】
したがって、第２の復調装置６１によれば、第１の復調装置３１と同様に、上述のようにして変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調装置を得ることができる。
【００８４】
一方、誤り検出回路４１における動作、及びその効果は、第１の復調装置３１と同様であるので、その重複した説明を省略する。
【００８５】
しかも、その他の実施形態に係る変換装置、及び復調装置によれば、図７（ａ），（ｂ）に示すように、上記詳細に説明した変換装置、及び復調装置と同様の手順を用いることで、所定の変換及び復調が実現されることになる。
【００８６】
なお、本発明に係る変換装置、及び復調装置を、例えば、変換装置で情報ブロックから変換された符号ブロックを、伝送路を介して復調装置宛に伝送し、復調装置において受信した符号ブロックを、元の情報ブロックに復調する形態に適用した場合を考えると、本発明では簡易な装置構成を採用しているため、容易に高速動作を行わせることが可能である結果として、符号ブロックの動作周波数が情報ブロックの動作周波数の２倍となるにもかかわらず、その動作はきわめて安定したものとなり、何らの問題も生じることはない。
【００８７】
また、動作周波数が高いことに起因する電磁波障害（ＥＭＩ）を低減する手法として、各装置を低電圧駆動することが従来より実施されているが、この低電圧駆動の場合には、直流成分の変動による受信誤りが発生しやすくなることが一般に知られている。しかしながら、本発明では、直流成分が完全に除去されているので、直流成分の変動に起因する上記悪影響を全く考慮する必要はない結果として、各装置を低電圧駆動することにより、受信誤りを生じさせることなく、動作周波数が高いことに起因する電磁波障害（ＥＭＩ）を低減することができる。
【００８８】
なお、本発明は、上述した実施形態の例に限定されることなく、請求の範囲内において適宜に変更された形態で実施することができる。
【００８９】
すなわち、例えば、本実施形態中、変換装置で変換後の符号ブロックにおける情報配列は、原情報と、原情報に対応する反転情報とが交互に位置するように整列する形態を例示して説明したが、本発明はこの形態に限定されることなく、変換対象となる符号ブロックの範囲内において、原情報と、この原情報に対応する反転情報とを、任意の位置関係となるように自由に配列させることが可能であることは言うまでもない。
【００９０】
【発明の効果】
請求項１又は５の発明によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００９１】
また、請求項４又は８の発明によれば、変換された符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、変換された符号ブロックを元の情報ブロックに復調するので、したがって、本発明に係る変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００９２】
さらに、請求項９の発明によれば、例えば、符号ブロックを伝送路を介して伝送する際に、伝送元から伝送先宛になんらかの異常状態が発生した旨を伝えたいとの要求が生じた場合には、伝送元において上述した両者が一致する組み合わせを符号ブロック中に強制的に含ませておけば、伝送元から伝送先宛に異常状態が発生した旨を確実に伝えることができる。
【００９３】
そして、請求項１０の発明によれば、異常状態は、伝送誤り又は復調誤りを含むものとされるので、この場合、上述した両者が一致する組み合わせが存在するとき、伝送誤り又は復調誤り等の符号誤りが発生したとみなす結果として、符号誤りを容易に検出可能な復調装置を得ることができるというきわめて優れた効果を奏する。
【図面の簡単な説明】
【図１】図１は、本発明に係る第１の変換装置を表す機能ブロック構成図である。
【図２】図２は、本発明に係る第１の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第１の復調装置を表す機能ブロック構成図である。
【図３】図３は、本発明に係る第１の変換装置又は第１の復調装置の各々で変換又は復調後の各ブロックを表す図である。
【図４】図４は、本発明に係る第２の変換装置を表す機能ブロック構成図である。
【図５】図５は、本発明に係る第２の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第２の復調装置を表す機能ブロック構成図である。
【図６】図６は、本発明に係る第２の変換装置又は第２の復調装置の各々で変換又は復調後の各ブロックを表す図である。
【図７】図７（ａ），（ｂ）は、本発明のその他の実施形態に係る変換装置又は復調装置の各々で変換又は復調後の各ブロックを表す図である。
【符号の説明】
１１ 第１の変換装置
１３ 情報入力端子
１５ シリアル／パラレル（ＳＰ）変換器（分割手段）
１７ 複数のノット回路（生成手段）
１９ パラレル／シリアル（ＰＳ）変換器（合体手段）
２１ 符号出力端子
３１ 第１の復調装置
３３ 符号入力端子
３５ シリアル／パラレル（ＳＰ）変換器
３７ パラレル／シリアル（ＰＳ）変換器（原情報抜取手段）
３９ 情報出力端子
４１ 誤り検出回路
４３ 複数のイクスクルーシブオア回路（原情報抜取手段、及び反転情報抜取手段）
４５ アンド回路（一致判定手段）
４７ 状態出力端子
５１ 第２の変換装置
６１ 第２の復調装置
【発明の属する技術分野】
本発明は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法に係り、特に、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な変換方法、及び変換装置に関する。
【０００２】
また、本発明は、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法、及び復調装置に関する。
【０００３】
【従来の技術】
従来より、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に、ベースラインシフトの発生に起因する復調誤り等の弊害を除去するために、直流成分が抑圧されることを考慮した変換を企図した変換方法が種々知られている。
【０００４】
例えば特開昭５９−２００５６２号公報には、８ビットの情報ブロックを１０ビットの符号ブロックに変換する際に、２１０＝１０２４パターンのコードのうち、「１」と「０」が同数又は近いコードを符号変換候補として選択し、選択した複数の各符号変換候補コードを、２８ ＝２５６パターンのコードに各々対応付けて割り当てることにより、直流成分が抑圧されることを考慮した変換を企図した変換方法が開示されている。
【０００５】
また、例えば特開昭６０−１０７９２１号公報には、ビット数の少ないコードをビット数の多いコードに変換し、後者のビット数の多いコードから、直流成分を持たず、かつ情報レベルの変化点間が２ビット以上離れているパターンを持つコード、又は情報レベルの変化点間が２ビット以上離れているが、正味の正負の直流成分が予め定められた範囲に含まれるパターン等を符号変換候補として選択し、選択した複数の各符号変換候補コードを、ビット数の少ないコードに各々対応付けて割り当てることにより、直流成分が抑圧されることを考慮した変換を企図した変換方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の変換方法にあっては、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑であるという解決すべき課題を内在していた。
【０００７】
すなわち、特開昭５９−２００５６２号公報に開示の変換方法によれば、２１０＝１０２４パターンのコードのうち、「１」と「０」が同数となるコードは１９３しか存在しないため、「１」と「０」の差が近いコードを、６３パターンだけ符号変換候補として選択する必要があり、この場合、「１」と「０」の差を除去する手順がさらに必要となる結果として、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑化してしまう。
【０００８】
一方、特開昭６０−１０７９２１号公報に開示の変換方法によれば、情報レベルの変化点間が２ビット以上離れているが、正味の正負の直流成分が予め定められた範囲に含まれるパターンが符号変換候補として選択されるため、この場合、正味の正負の直流成分を除去する手順がさらに必要となる結果として、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換する際の手順が複雑化してしまうことになる。
【０００９】
そこで、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な新規な技術の開発が関係者の間で待望されていた。
【００１０】
本発明は、上述した実情に鑑みてなされたものであり、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックに対応付けてそれぞれ生成し、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させることで、情報ブロックを符号ブロックに変換することにより、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換可能な変換方法、及び変換装置を提供することを課題とする。
【００１１】
また、本発明は、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法、及び復調装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明による変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法であって、前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることにより、前記情報ブロックを前記符号ブロックに変換することを要旨とする。
【００１３】
また、本発明による変換装置は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換するように構成された変換装置であって、前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割する分割手段と、当該分割手段で分割された各原サブブロック中に含まれる複数各セグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成する生成手段と、前記複数の原サブブロックと、前記生成手段で生成された複数の反転サブブロックとを合体させことにより、前記情報ブロックを前記符号ブロックに変換する合体手段とを備えたことを要旨とする。
【００１４】
本発明による変換方法および変換装置によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００１５】
さらに、本発明による復調方法は、情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された符号ブロックを、元の情報ブロックに復調する際に用いられる復調方法であって、前記変換された符号ブロックのうち、前記各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取ることにより、前記変換された符号ブロックを元の情報ブロックに復調することを要旨とする。
【００１６】
さらに、本発明による復調装置は、情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された復調単位となる符号ブロックを、元の情報ブロックに復調するように構成された復調装置であって、前記復調単位となる符号ブロックのうち、各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取る原情報抜取手段を備えて構成されることを要旨とする。
【００１７】
本発明による復調方法および復調装置によれば、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００３３】
【発明の実施の形態】
以下に、本発明に係る変換方法、復調方法、変換装置、及び復調装置の各々の実施形態について、図に基づいて詳細に説明する。
【００３４】
図１は、本発明に係る第１の変換装置を表す機能ブロック構成図、図２は、本発明に係る第１の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第１の復調装置を表す機能ブロック構成図、図３は、本発明に係る第１の変換装置又は第１の復調装置の各々で変換又は復調後の各ブロックを表す図、図４は、本発明に係る第２の変換装置を表す機能ブロック構成図、図５は、本発明に係る第２の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第２の復調装置を表す機能ブロック構成図、図６は、本発明に係る第２の変換装置又は第２の復調装置の各々で変換又は復調後の各ブロックを表す図、図７（ａ），（ｂ）は、本発明のその他の実施形態に係る変換装置又は復調装置の各々で変換又は復調後の各ブロックを表す図である。
【００３５】
まず、本発明に係る変換方法の概略について説明すると、本変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法である。
【００３６】
詳しく述べると、本変換方法は、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックに対応付けてそれぞれ生成し、そして、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させることにより、情報ブロックを符号ブロックに変換することを特徴としている。
【００３７】
本変換方法によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００３８】
なお、本変換方法の変形例として、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させるにあたり、複数の反転サブブロックの各々は、複数の原サブブロックのうち、任意の位置にそれぞれ挿入されることを妨げないものとされる。
【００３９】
また、本変換方法の変形例として、複数の原サブブロックと、生成された複数の反転サブブロックとを合体させるにあたり、複数の反転サブブロックの各々は、複数の原サブブロックのうち、各自に対応する原サブブロックのそれぞれに隣接させて挿入されるものとされる。
【００４０】
次に、本発明に係る復調方法の概略について説明すると、本復調方法は、情報系列から順次抽出される変換単位となる情報ブロックを複数の原サブブロックに分割し、当該分割された複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、前記複数の各原サブブロックに対応付けてそれぞれ生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された符号ブロックを、元の情報ブロックに復調する際に用いられる復調方法である。
【００４１】
詳しく述べると、本復調方法は、変換された符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる１又は２以上の各セグメント毎に割り付けられた原情報を抜き取ることにより、変換された符号ブロックを元の情報ブロックに復調することを特徴としている。
【００４２】
本復調方法によれば、上述した変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００４３】
ここで、上述した本発明に係る変換方法と、以下に述べる第１の変換装置１１、及び第２の変換装置５１との対応関係について述べると、第１乃至第２の変換装置１１，５１は、本発明に係る変換方法を、相互に異なる構成をもって具現化したものである。また、これと同様に、その他の実施形態に係る変換装置は、本発明に係る変換方法を、第１乃至第２の変換装置１１，５１とは異なる構成をもって具現化したものであるが、第１乃至第２の変換装置１１，５１に準じた構成をとるため、その図示説明を省略する。
【００４４】
さて、本発明に係る第１の変換装置１１の概略構成について、図１を参照して説明すると、第１の変換装置１１は、情報系列から順次抽出される変換単位となる情報ブロックを順次シリアル入力する情報入力端子１３と、分割手段として機能するシリアル／パラレル変換器（以下、「ＳＰ変換器」と言う。）１５と、生成手段として機能し、論理否定演算を行う複数のノット回路１７と、合体手段として機能するパラレル／シリアル変換器（以下、「ＰＳ変換器」と言う。）１９と、符号ブロック中に含まれる各セグメント毎に割り付けられた情報を順次シリアル出力する符号出力端子２１と、を備えて構成されている。
【００４５】
ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した例えば８ビット長の情報ブロックを、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈに８等分に分割するとともに、分割した各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力するシリアル／パラレル変換機能を有している。
【００４６】
複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈに対応付けて生成する生成機能を有している。
【００４７】
ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈと、複数のノット回路１７の各々で生成された複数の反転サブブロックとを合体させることにより、８ビット長の情報ブロックを、１６ビット長の符号ブロックに変換する合体機能を有しており、ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力されるように構成されている。具体的には、ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の各々に対応付けて、各原情報に対応する各反転情報の各々を、各原情報に隣接する次位置に挿入するように構成されている。これにより、第１の変換装置１１で変換後の符号ブロックにおける情報配列は、図３に示すように、原情報と、原情報に対応する反転情報とが交互に位置するように整列することになる。
【００４８】
次に、上述のように構成された第１の変換装置１１の動作について説明すると、第１の変換装置１１において、まず、ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した変換単位となる８ビット長の情報ブロックを、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈに８等分に分割するとともに、分割した各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力する。
【００４９】
これを受けて、複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈ中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックを、複数の各原サブブロックＡ，Ｂ，Ｃ，…，Ｈに対応付けて生成する。
【００５０】
そして、ＰＳ変換器１９は、複数の原サブブロックＡ，Ｂ，Ｃ，…，Ｈと、複数のノット回路１７の各々で生成された複数の反転サブブロックとを合体させることにより、８ビット長の情報ブロックを、１６ビット長の符号ブロックに変換する。ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力される。
【００５１】
したがって、第１の変換装置１１によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００５２】
一方、本発明に係る第１の復調装置３１の概略構成について、図２を参照して説明すると、第１の復調装置３１は、第１の変換装置１１で変換されて、例えば図示しない伝送路を介して送出されてきた符号系列から順次抽出される復調単位となる符号ブロックを順次シリアル入力する符号入力端子３３と、符号入力端子３３を介してシリアル入力した例えば１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、次述するＰＳ変換器３７、又は後述する誤り検出回路４１に分配してパラレル出力するＳＰ変換器３５と、原情報抜取手段として機能するＰＳ変換器３７と、ＰＳ変換器３７で復調された元の情報ブロック中に含まれる各セグメント毎に割り付けられた原情報を順次シリアル出力する情報出力端子３９と、原情報抜取手段、反転情報抜取手段、及び一致判定手段として機能する誤り検出回路４１と、を備えて構成されている。
【００５３】
ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取る原情報抜取機能を有している。具体的には、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、原情報を選択的に抜き取ることにより、符号ブロックを元の情報ブロックに復調するように構成されている。
【００５４】
誤り検出回路４１は、排他的論理和演算を行う複数のイクスクルーシブオア回路４３と、複数のイクスクルーシブオア回路４３からの出力に対して論理積演算を行うアンド回路４５と、を含んで構成されており、アンド回路４５からの出力は、状態出力端子４７を介して出力されるように構成されている。
【００５５】
複数のイクスクルーシブオア回路４３は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、この各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取る原情報抜取機能と、復調単位となる符号ブロックのうち、複数の各反転サブブロックの各々から、この各反転サブブロック中に含まれる各セグメント毎に割り付けられた反転情報を抜き取る反転情報抜取機能と、を有している。具体的には、複数のイクスクルーシブオア回路４３の各々は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、相互に対応する情報の組み合わせを選択的にそれぞれ抜き取り、抜き取った各組み合わせに係る情報間で排他的論理和演算を行うことで、相互に対応する原情報と反転情報との一致性を検証するように構成されている。
【００５６】
アンド回路４５は、相互に対応する原情報と反転情報との組み合わせのうち、両者が一致する組み合わせが存在するか否かに係る一致判定を行う一致判定機能を有している。具体的には、アンド回路４５は、複数のイクスクルーシブオア回路４３の各々から出力される排他的論理和演算結果に対して論理積演算を行うことで、相互に対応する原情報と反転情報とが一致する組み合わせが存在するか否かを判定するように構成されている。
【００５７】
次に、上述のように構成された第１の復調装置３１の動作について説明すると、第１の復調装置３１において、まず、ＳＰ変換器１５は、符号入力端子３３を介してシリアル入力した１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、ＰＳ変換器３７、又は誤り検出回路４１に分配してパラレル出力する。
【００５８】
これを受けて、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、符号ブロックを元の情報ブロックに復調し、復調した情報を、情報出力端子３９を介して出力する。
【００５９】
したがって、第１の復調装置３１によれば、上述のようにして変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調装置を得ることができる。
【００６０】
一方、誤り検出回路４１において、複数のイクスクルーシブオア回路４３の各々は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、相互に対応する情報の組み合わせを選択的にそれぞれ抜き取り、抜き取った各組み合わせに係る情報間で排他的論理和演算を行うことで、相互に対応する原情報と反転情報との一致性を検証する。具体的には、イクスクルーシブオア回路４３は、ある組み合わせに係る情報が「０」と「１」のように相互に異なる場合には「１」を出力する一方、ある組み合わせに係る情報が「１」と「１」、又は「０」と「０」のように一致する場合には「０」を出力するので、複数のイクスクルーシブオア回路４３からの各出力を監視することで、相互に対応する原情報と反転情報とが一致する誤り発生箇所を容易に特定することができる。
【００６１】
複数のイクスクルーシブオア回路４３から出力される排他的論理和演算結果を受けて、アンド回路４５は、排他的論理和演算結果に対して論理積演算を行うことで、相互に対応する原情報と反転情報とが一致する組み合わせが存在するか否かに係る一致判定を行い、この一致判定結果、つまり誤り検出結果が、状態出力端子４７を介して出力される。さらに言えば、アンド回路４５は、正常時には「１」を出力する一方、異常時には「０」を出力するので、この出力を監視することで、異常状態が発生した旨を容易に認識することができる。
【００６２】
なお、上述した一致判定の結果、両者が一致する組み合わせが存在する旨の判定が下されたとき、すなわち、相互に対応する原情報と反転情報とが一致する誤り発生箇所が存在する場合には、本第１の復調装置３１では、異常状態が発生したとみなして、この旨を出力するようにしている。
【００６３】
したがって、例えば、第１の変換装置１１で変換された符号ブロックを伝送路を介して伝送する際に、伝送元から伝送先宛になんらかの異常状態が発生した旨を伝えたいとの要求が生じた場合には、伝送元において上述した両者が一致する組み合わせを符号ブロック中に強制的に含ませておけば、伝送元から伝送先宛に異常状態が発生した旨を確実に伝えることができる。
【００６４】
また、異常状態の態様は、伝送誤り又は復調誤りを含むものとされる。この場合、上述した両者が一致する組み合わせが存在するとき、伝送誤り又は復調誤り等の符号誤りが発生したとみなす結果として、符号誤りを容易に検出可能な復調装置を得ることができる。
【００６５】
なお、誤り検出処理の具体例としては、前述した複数のイクスクルーシブオア回路４３からの各出力と、アンド回路４５の出力を監視する以外にも、例えば、復調単位となる符号ブロック中に含まれる原情報と反転情報との数が均衡していることを利用して、原情報と反転情報との数を各々計数することで、誤り検出処理を実行することができる。
【００６６】
さらに、上述した形態の誤り検出処理に加えて、既知の巡回冗長検査（ＣＲＣ）や奇偶検査（パリティチェック）等の誤り検出処理を組み合わせて適用すれば、さらに精度が高い誤り検出処理を実現することができる。
【００６７】
上述した誤り検出結果を受けて、例えば図示しない誤り符号訂正回路において、相互に対応する原情報と反転情報とが一致する誤り発生箇所を対象とする誤り符号訂正処理が実行されることになる。
【００６８】
なお、誤り符号訂正処理の具体例としては、例えば、上述した誤り検出処理結果を受けて、復調単位となる符号ブロック中に含まれる原情報と反転情報との数が均衡していることに鑑みて、誤り検出処理で検出された符号誤り箇所と、原情報と反転情報との各数の計数結果を参照して、原情報の誤りか、又は反転情報の誤りかを識別し、この識別結果に基づいて、誤っている情報を訂正する誤り符号訂正処理を実行することができる。
【００６９】
次に、本発明に係る第２の変換装置５１、及び第２の復調装置６１の概略構成について以下に順次説明する。なお、第１の変換装置１１、及び第２の復調装置３１と、第２の変換装置５１、及び第２の復調装置６１との間で共通する機能を有する部材間には同一符号を付し、その詳細な説明は省略する。
【００７０】
初めに、本発明に係る第２の変換装置５１の概略構成について、図４を参照して説明すると、第２の変換装置５１は、情報入力端子１３と、ＳＰ変換器１５と、複数のノット回路１７と、ＰＳ変換器１９と、符号出力端子２１と、を備えて構成されている。
【００７１】
ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した例えば８ビット長の情報ブロックを、複数の原サブブロックＰ１ ，Ｐ２ に２等分に分割するとともに、分割した各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力するシリアル／パラレル変換機能を有している。
【００７２】
複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックＰ１ ＊，Ｐ２ ＊を、複数の各原サブブロックＰ１ ，Ｐ２ に対応付けて生成する生成機能を有している。
【００７３】
ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ と、複数のノット回路１７の各々で生成された複数の反転サブブロックＰ１ ＊，Ｐ２ ＊とを合体させることにより、８ビット長の情報ブロックを１６ビット長の符号ブロックに変換する合体機能を有しており、ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、符号出力端子２１を介してシリアル出力されるように構成されている。具体的には、ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ の各々に対応付けて、該当する複数の反転サブブロックＰ１ ＊，Ｐ２ ＊の各々を、各原サブブロックＰ１ ，Ｐ２ に隣接する次位置に挿入するように構成されている。これにより、第２の変換装置５１で変換後の符号ブロックにおける情報配列は、図６に示すように、各原サブブロックＰ１ ，Ｐ２ と、これに対応する各反転サブブロックＰ１ ＊，Ｐ２ ＊とが交互に位置するように整列することになる。
【００７４】
次に、上述のように構成された第２の変換装置５１の動作について説明すると、第２の変換装置５１において、まず、ＳＰ変換器１５は、情報入力端子１３を介してシリアル入力した変換単位となる８ビット長の情報ブロックを、複数の原サブブロックＰ１ ，Ｐ２ に２等分に分割するとともに、分割した各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報をそれぞれパラレル出力する。
【００７５】
これを受けて、複数のノット回路１７の各々は、ＳＰ変換器１５で分割された複数の各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報の全てが反転された反転情報を含む反転サブブロックＰ１ ＊，Ｐ２ ＊を、複数の各原サブブロックＰ１ ，Ｐ２ に対応付けて生成する。
【００７６】
そして、ＰＳ変換器１９は、複数の原サブブロックＰ１ ，Ｐ２ と、複数のノット回路１７の各々で生成された複数の反転サブブロックＰ１ ＊，Ｐ２ ＊とを合体させることにより、８ビット長の情報ブロックを１６ビット長の符号ブロックに変換する。ここで合体された符号ブロック中に含まれる各セグメント毎に割り付けられた情報は、情報出力端子２１を介してシリアル出力される。
【００７７】
したがって、第２の変換装置５１によれば、第１の変換装置１１と同様に、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００７８】
一方、本発明に係る第２の復調装置６１の概略構成について、図５を参照して説明すると、第２の復調装置６１は、符号入力端子３３と、ＳＰ変換器３５と、ＰＳ変換器３７と、情報出力端子３９と、誤り検出回路４１と、を備えて構成されている。
【００７９】
ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている、原情報及び反転情報を含む情報のうち、原情報を選択的に抜き取ることにより、符号ブロックを元の情報ブロックに復調するように構成されている。
【００８０】
誤り検出回路４１は、複数のイクスクルーシブオア回路４３と、アンド回路４５と、を含んで構成されており、アンド回路４５からの出力は、状態出力端子４７を介して出力されるように構成されている。
【００８１】
次に、上述のように構成された第１の復調装置３１の動作について説明すると、第１の復調装置３１において、まず、ＳＰ変換器１５は、符号入力端子３３を介してシリアル入力した１６ビット長の符号ブロック中に含まれる各セグメント毎に割り付けられた情報を一旦蓄積するとともに、蓄積した情報を、ＰＳ変換器３７、又は誤り検出回路４１に分配してパラレル出力する。
【００８２】
これを受けて、ＰＳ変換器３７は、ＳＰ変換器３５に蓄積されている復調単位となる符号ブロックのうち、複数の各原サブブロックＰ１ ，Ｐ２ の各々から、この各原サブブロックＰ１ ，Ｐ２ 中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、符号ブロックを元の情報ブロックに復調し、復調した情報を、情報出力端子を介して出力する。
【００８３】
したがって、第２の復調装置６１によれば、第１の復調装置３１と同様に、上述のようにして変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調装置を得ることができる。
【００８４】
一方、誤り検出回路４１における動作、及びその効果は、第１の復調装置３１と同様であるので、その重複した説明を省略する。
【００８５】
しかも、その他の実施形態に係る変換装置、及び復調装置によれば、図７（ａ），（ｂ）に示すように、上記詳細に説明した変換装置、及び復調装置と同様の手順を用いることで、所定の変換及び復調が実現されることになる。
【００８６】
なお、本発明に係る変換装置、及び復調装置を、例えば、変換装置で情報ブロックから変換された符号ブロックを、伝送路を介して復調装置宛に伝送し、復調装置において受信した符号ブロックを、元の情報ブロックに復調する形態に適用した場合を考えると、本発明では簡易な装置構成を採用しているため、容易に高速動作を行わせることが可能である結果として、符号ブロックの動作周波数が情報ブロックの動作周波数の２倍となるにもかかわらず、その動作はきわめて安定したものとなり、何らの問題も生じることはない。
【００８７】
また、動作周波数が高いことに起因する電磁波障害（ＥＭＩ）を低減する手法として、各装置を低電圧駆動することが従来より実施されているが、この低電圧駆動の場合には、直流成分の変動による受信誤りが発生しやすくなることが一般に知られている。しかしながら、本発明では、直流成分が完全に除去されているので、直流成分の変動に起因する上記悪影響を全く考慮する必要はない結果として、各装置を低電圧駆動することにより、受信誤りを生じさせることなく、動作周波数が高いことに起因する電磁波障害（ＥＭＩ）を低減することができる。
【００８８】
なお、本発明は、上述した実施形態の例に限定されることなく、請求の範囲内において適宜に変更された形態で実施することができる。
【００８９】
すなわち、例えば、本実施形態中、変換装置で変換後の符号ブロックにおける情報配列は、原情報と、原情報に対応する反転情報とが交互に位置するように整列する形態を例示して説明したが、本発明はこの形態に限定されることなく、変換対象となる符号ブロックの範囲内において、原情報と、この原情報に対応する反転情報とを、任意の位置関係となるように自由に配列させることが可能であることは言うまでもない。
【００９０】
【発明の効果】
請求項１又は５の発明によれば、変換単位となる情報ブロックが、情報ブロック中に含まれる各セグメント毎に割り付けられた原情報と、その反転情報とを合体させた符号ブロックに変換されて、変換単位での原情報とその反転情報との数が均衡する結果として、簡易な手順を用いて、直流成分が抑圧されることを考慮しながら、情報ブロックを符号ブロックに変換することができる。
【００９１】
また、請求項４又は８の発明によれば、変換された符号ブロックのうち、複数の各原サブブロックの各々から、複数の各原サブブロック中に含まれる各セグメント毎に割り付けられた原情報を抜き取ることにより、変換された符号ブロックを元の情報ブロックに復調するので、したがって、本発明に係る変換方法を用いて変換された符号ブロックを、元の情報ブロックに復調する際に用いて最適な復調方法を得ることができる。
【００９２】
さらに、請求項９の発明によれば、例えば、符号ブロックを伝送路を介して伝送する際に、伝送元から伝送先宛になんらかの異常状態が発生した旨を伝えたいとの要求が生じた場合には、伝送元において上述した両者が一致する組み合わせを符号ブロック中に強制的に含ませておけば、伝送元から伝送先宛に異常状態が発生した旨を確実に伝えることができる。
【００９３】
そして、請求項１０の発明によれば、異常状態は、伝送誤り又は復調誤りを含むものとされるので、この場合、上述した両者が一致する組み合わせが存在するとき、伝送誤り又は復調誤り等の符号誤りが発生したとみなす結果として、符号誤りを容易に検出可能な復調装置を得ることができるというきわめて優れた効果を奏する。
【図面の簡単な説明】
【図１】図１は、本発明に係る第１の変換装置を表す機能ブロック構成図である。
【図２】図２は、本発明に係る第１の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第１の復調装置を表す機能ブロック構成図である。
【図３】図３は、本発明に係る第１の変換装置又は第１の復調装置の各々で変換又は復調後の各ブロックを表す図である。
【図４】図４は、本発明に係る第２の変換装置を表す機能ブロック構成図である。
【図５】図５は、本発明に係る第２の変換装置で変換された符号ブロックを、元の情報ブロックに復調する第２の復調装置を表す機能ブロック構成図である。
【図６】図６は、本発明に係る第２の変換装置又は第２の復調装置の各々で変換又は復調後の各ブロックを表す図である。
【図７】図７（ａ），（ｂ）は、本発明のその他の実施形態に係る変換装置又は復調装置の各々で変換又は復調後の各ブロックを表す図である。
【符号の説明】
１１ 第１の変換装置
１３ 情報入力端子
１５ シリアル／パラレル（ＳＰ）変換器（分割手段）
１７ 複数のノット回路（生成手段）
１９ パラレル／シリアル（ＰＳ）変換器（合体手段）
２１ 符号出力端子
３１ 第１の復調装置
３３ 符号入力端子
３５ シリアル／パラレル（ＳＰ）変換器
３７ パラレル／シリアル（ＰＳ）変換器（原情報抜取手段）
３９ 情報出力端子
４１ 誤り検出回路
４３ 複数のイクスクルーシブオア回路（原情報抜取手段、及び反転情報抜取手段）
４５ アンド回路（一致判定手段）
４７ 状態出力端子
５１ 第２の変換装置
６１ 第２の復調装置
Claims (10)
- 情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換する際に用いられる変換方法であって、
前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、
各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、
前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることにより、前記情報ブロックを前記符号ブロックに変換することを特徴とする変換方法。 - 前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させるにあたり、当該複数の反転サブブロックの各々は、前記複数の原サブブロックの任意の位置にそれぞれ挿入されることを特徴とする請求項１に記載の変換方法。
- 前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させるにあたり、当該複数の反転サブブロックの各々は、前記複数の原サブブロックのうち、各自に対応する原サブブロックのそれぞれに隣接させて挿入されることを特徴とする請求項１に記載の変換方法。
- 情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、
前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された符号ブロックを、元の情報ブロックに復調する際に用いられる復調方法であって、
前記変換された符号ブロックのうち、前記各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取ることにより、前記変換された符号ブロックを元の情報ブロックに復調することを特徴とする復調方法。 - 情報系列から順次抽出される変換単位となる情報ブロックを、符号ブロックに逐次変換するように構成された変換装置であって、
前記情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割する分割手段と、
当該分割手段で分割された各原サブブロック中に含まれる複数各セグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成する生成手段と、
前記複数の原サブブロックと、前記生成手段で生成された複数の反転サブブロックとを合体させことにより、前記情報ブロックを前記符号ブロックに変換する合体手段と、
を備えたことを特徴とする変換装置。 - 前記合体手段は、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させるにあたり、当該複数の反転サブブロックの各々を、前記複数の原サブブロックの任意の位置にそれぞれ挿入することを特徴とする請求項５に記載の変換装置。
- 前記合体手段は、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させるにあたり、当該複数の反転サブブロックの各々を、前記複数の原サブブロックのうち、各自に対応する原サブブロックのそれぞれに隣接させて挿入することを特徴とする請求項５に記載の変換装置。
- 情報系列から順次抽出される変換単位となる情報ブロックを、それぞれが複数のセグメントを含む複数の原サブブロックに分割し、各原サブブロック中に含まれる複数のセグメントのそれぞれ１つに割り付けられた原情報の全てを反転して得られた 反転情報を含む反転サブブロックを、各原サブブロックに対応付けて複数生成し、前記複数の原サブブロックと、前記生成された複数の反転サブブロックとを合体させることで情報ブロックから変換された復調単位となる符号ブロックを、元の情報ブロックに復調するように構成された復調装置であって、
前記復調単位となる符号ブロックのうち、各原サブブロックから、当該各原サブブロック中に含まれる複数の各セグメントのそれぞれに割り付けられた原情報を抜き取る原情報抜取手段を備えて構成されることを特徴とする復調装置。 - 前記復調単位となる符号ブロックのうち、前記各反転サブブロックのから、当該各反転サブブロック中に含まれる複数の各セグメント毎に割り付けられた反転情報を抜き取る反転情報抜取手段と、
前記原情報抜取手段で抜き取られた原情報と、当該原情報に対応する、前記反転情報抜取手段で抜き取られた反転情報との組み合わせのうち、両者が一致する組み合わせが存在するか否かに係る一致判定を行う一致判定手段と、
をさらに備え、
前記一致判定手段における一致判定の結果、前記両者が一致する組み合わせが存在する旨の判定が下されたとき、異常状態が発生したとみなすことを特徴とする請求項８に記載の復調装置。 - 前記異常状態は、伝送誤り又は復調誤りを含むことを特徴とする請求項９に記載の復調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29714098A JP3578645B2 (ja) | 1998-10-19 | 1998-10-19 | 変換方法、復調方法、変換装置、及び復調装置 |
| US09/419,634 US6373405B1 (en) | 1998-10-19 | 1999-10-18 | Conversion method, restoration method, conversion device, and restoration device |
| EP99120053A EP1001539A3 (en) | 1998-10-19 | 1999-10-19 | Conversion method, restoration method, conversion device, and restoration device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29714098A JP3578645B2 (ja) | 1998-10-19 | 1998-10-19 | 変換方法、復調方法、変換装置、及び復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124960A JP2000124960A (ja) | 2000-04-28 |
| JP3578645B2 true JP3578645B2 (ja) | 2004-10-20 |
Family
ID=17842735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29714098A Expired - Fee Related JP3578645B2 (ja) | 1998-10-19 | 1998-10-19 | 変換方法、復調方法、変換装置、及び復調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6373405B1 (ja) |
| EP (1) | EP1001539A3 (ja) |
| JP (1) | JP3578645B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19738362B4 (de) * | 1997-09-02 | 2006-11-02 | Siemens Ag | Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern |
| JP4578328B2 (ja) * | 2005-06-02 | 2010-11-10 | 東芝三菱電機産業システム株式会社 | シリアル信号伝送方法 |
| JP5644570B2 (ja) | 2011-02-16 | 2014-12-24 | ミツミ電機株式会社 | 通信方法、通信システム及びそのデバイス |
| JP2017076854A (ja) * | 2015-10-14 | 2017-04-20 | 富士通株式会社 | 電子装置、及びデータ検証方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5013046B1 (ja) * | 1970-07-31 | 1975-05-16 | ||
| US3742199A (en) * | 1970-09-21 | 1973-06-26 | Larse Corp | Binary code communication system |
| JPH0714145B2 (ja) | 1983-04-26 | 1995-02-15 | ソニー株式会社 | 情報変換方法 |
| US4598326A (en) | 1983-10-18 | 1986-07-01 | Honeywell Inc. | Digital recording apparatus with disparity reducing encoder |
| JPH0683271B2 (ja) * | 1983-10-27 | 1994-10-19 | ソニー株式会社 | 情報変換方式 |
| SG85049A1 (en) * | 1992-02-19 | 2001-12-19 | Mitsubishi Electric Corp | Data conversion method and recording/reproducing apparatus using the same |
| US5537112A (en) * | 1994-01-12 | 1996-07-16 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes in partial response channels |
| US5781133A (en) * | 1996-08-05 | 1998-07-14 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes |
| US6211801B1 (en) * | 1998-04-17 | 2001-04-03 | Netergy Networks | Data communication arrangement having variable length coding and method therefor |
-
1998
- 1998-10-19 JP JP29714098A patent/JP3578645B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-18 US US09/419,634 patent/US6373405B1/en not_active Expired - Fee Related
- 1999-10-19 EP EP99120053A patent/EP1001539A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP1001539A2 (en) | 2000-05-17 |
| US6373405B1 (en) | 2002-04-16 |
| EP1001539A3 (en) | 2001-04-25 |
| JP2000124960A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144324A (en) | Method of modulating and demodulating digital data and digital data modulator/demodulator | |
| JP4873533B2 (ja) | 高速シリアル転送デバイス試験方法、プログラム及び装置 | |
| JP3578645B2 (ja) | 変換方法、復調方法、変換装置、及び復調装置 | |
| US7734977B2 (en) | Method and system for error correction over serial link | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| TWI230524B (en) | Transmitter and receiver | |
| US7058881B2 (en) | Distributed 4-bits diagonal interleaved parity (DIP4) checker | |
| US6693904B1 (en) | Trace format for a sliced switch fabric | |
| JPS63234633A (ja) | データ受信装置 | |
| JP2007306212A (ja) | 送信装置、受信装置、通信システム、及び通信方法 | |
| US20030233609A1 (en) | Parallel error checking for multiple packets | |
| JP2000165260A (ja) | 復号装置 | |
| JP4653053B2 (ja) | フレーム同期方法および装置 | |
| JP3888601B2 (ja) | データ受信装置 | |
| JP5083429B2 (ja) | 高速シリアル転送デバイス試験方法、プログラム及び装置 | |
| US4189710A (en) | Method and apparatus for detecting errors in a transmitted code | |
| JPH0613915A (ja) | 誤り検出方法 | |
| JP3410993B2 (ja) | 誤り訂正装置 | |
| JP2759607B2 (ja) | 同期信号検出装置 | |
| JPS5868343A (ja) | 巡回符号検定方式による伝送デ−タのエラ−検定方式 | |
| JPH0795247A (ja) | 信号パス監視方式 | |
| JPH0113249B2 (ja) | ||
| JPH03108826A (ja) | フレーム同期検出回路 | |
| KR20010057408A (ko) | 병렬 순회 용장 코드 계산장치 | |
| JP2001119326A (ja) | 伝送路監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |