JP3888601B2 - データ受信装置 - Google Patents
データ受信装置 Download PDFInfo
- Publication number
- JP3888601B2 JP3888601B2 JP35029898A JP35029898A JP3888601B2 JP 3888601 B2 JP3888601 B2 JP 3888601B2 JP 35029898 A JP35029898 A JP 35029898A JP 35029898 A JP35029898 A JP 35029898A JP 3888601 B2 JP3888601 B2 JP 3888601B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- signal
- strobe
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ受信装置、さらにはデータ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号から受信データを再生する装置に適用して有効な技術に関するものであって、たとえばパソコン（パーソナルコンピュータ）などのデータ端末および周辺機器間での高速シリアル・データ転送に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
データ・ストローブ符号化方式は、ＩＥＥＥ Std 1394-1995（IEEE Standard for a high Performance Serial Bus,IEEE std 1394-1995,IEEE Computer Society）にその規格が定められているが、送信側では、データとクロックの２信号を排他的論理和によりデータとストローブの２信号に符号化して送信し、受信側では、その２信号の排他的論理和からクロック信号を生成し、このクロック信号を使ってデータ信号から受信データを再生する。
【０００３】
図４は、本発明に先立って検討されたデータ・ストローブ符号化方式によるデータ受信装置の主要部を示す。
【０００４】
同図に示すデータ受信装置は、データ受信回路１、ストローブ受信回路２、クロック抽出部３、第１および第２のフリップフロップ回路１４，１５、第１および第２のＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８などにより構成される。
【０００５】
データ受信回路１は差動入力方式の２値化回路であって、差動信号の形で伝送されてくるデータ信号＋ＴＰＡ，−ＴＰＡを受信してハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_Rx）に変換（２値化）する。同様に、ストローブ受信回路２も差動入力方式の２値化回路であって、差動信号の形で伝送されてくるストローブ信号＋ＴＰＢ，−ＴＰＢを受信して２値論理信号（Ｓtrb_Rx）に変換する。
【０００６】
クロック抽出部３は、２値化されたデータ信号Ｄata_Rxとストローブ信号Ｓtrb_Rxの排他的論理和から正相と逆相の二相クロック信号ＣＬＫ，ＣＬＫ-Nを生成する。
【０００７】
フリップフロップ回路１４，１５、ＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８は、上記クロック信号ＣＬＫ，ＣＬＫ-Nを用いてデータ信号Ｄata_Rxから受信データＤata_Rを再生する。
【０００８】
図５は、図４に示した装置の各部における動作波形チャートを示す。
【０００９】
同図に示すように、クロック信号ＣＬＫ，ＣＬＫ_Nは、データ信号Ｄata_Rxとストローブ信号Ｓtrb_Rx間の排他的論理和によって得ることができる。
【００１０】
第１のフリップフロップ回路１４は、データ信号Ｄata-Rxの論理値を正相クロック信号ＣＬＫの立ち上がりでラッチし、第２のフリップフロップ回路１５は、上記データ信号Ｄata-Rxの論理値を逆相クロック信号ＣＬＫ-Nの立ち上がりでラッチする。第１のＡＮＤ論理回路１６は第１のフリップフロップ回路１４のラッチ出力Ｄata-1と正相クロック信号ＣＬＫの論理積信号Ｄata-1xを出力し、第２のＡＮＤ論理回路１７は第２のフリップフロップ回路１５のラッチ出力Ｄata-1と逆相クロック信号ＣＬＫ-Nの論理積信号Ｄata-2xを出力する。ＯＲ論理回路１８は、第１および第２のＡＮＤ論理回路１６，１７の両出力Ｄata-1xとＤata-2xの論理和をとり、この論理和出力を受信データＤata-Rとして出力する。
【００１１】
以上のようにして、データ信号Ｄata-Rxとストローブ信号Ｓtrb-Rxからクロック信号ＣＬＫ，ＣＬＫ-Nが生成され、このクロック信号ＣＬＫ，ＣＬＫ-Nとデータ信号Ｄata-Rxから受信データＤata-Rが再生される。
【００１２】
このようにして再生された受信データＤata-Rは、図示を省略するが、エラー制御処理にかけられる。このエラー制御処理では、受信データにあらかじめ付加されている検査データ（検査符号）を使ってエラーの有無を論理的に検査し、これによって検出されたエラーが訂正可能な場合はエラー訂正処理にかけ、訂正不能な場合は送信側に対してデータの再送を要求する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。
【００１４】
すなわち、上述したデータ受信装置では、たとえば伝送路などで突発的に生じる障害あるいはその他の原因によって、受信データＤata-Rにエラー（誤り）が生じている可能性があるため、そのエラーの有無を判定するエラー検査の必要がある。このエラー検査は、受信データにあらかじめ付加されている検査データ、たとえばパリティ符号（Ｐarity Ｃode）や巡回冗長検査符号（Ｃyclic Ｒendundacy Ｃharacter）を使って行う。
【００１５】
しかし、上述したエラー検査で判定することができるのは、ある単位にまとまったデータの集合体すなわちデータブロック内でのエラーの有無であって、そのエラーの個所を特定することまではできない。
【００１６】
たとえば、巡回冗長検査符号を使うエラー検査いわゆるＣＲＣ（巡回冗長検査：Ｃyclic Ｒendundacy Ｃheck）では、受信データを所定の大きさのブロック単位にまとめ、各ブロックごとに、そのブロックを構成するデータ（符号列）を高次の多項式とみなし、この高次多項式を特定の多項式いわゆる生成多項式で割ったときの剰余がゼロになるかどうかによって、そのブロック内の受信データにエラーがあるか否かを判定する。この場合、各ブロックデータ内には、上記生成多項式で割ったときの剰余をゼロとするような検査データ（巡回冗長検査符号）が送信側にて付加されている。上記生成多項式は規格等であらかじめ約束された共通の除数であって、これを適切に定めることにより、比較的少ない冗長度でもって高能力のエラー検出を行わせることができる。しかし、このＣＲＣでも、検出できるのはデータブロック内でのエラーの有無だけである。
【００１７】
エラー有りを検出した場合、そのエラーが訂正可能であれば訂正処理し、訂正不能であれば送信側に対して再送要求を発行しなければならないが、データの伝送能率を上げるためには再送要求の発行頻度を減らす必要があり、このためには受信側でのエラー訂正能力を高める必要がある。
【００１８】
エラー訂正を行うためにはエラー個所を特定する必要があるが、このためにはエラー検査のための検査データに加えて、エラー訂正のための訂正データ（訂正符号：Ｃorrecting Ｃode）が必要となる。しかし、訂正データは検査データに比べてデータ量（いわゆる冗長度）が大きく、したがって、その訂正データによるエラー訂正を行わせようとすると、伝送データに付加すべき訂正データの割合いわゆるデータの冗長度が大きくなって、データの伝送効率が低下してしまう。さらに、訂正データによるエラー訂正は、その処理アルゴリズムが概して複雑かつ大がかりであるため、システムの処理負担が大きくなるという問題も生じる。
【００１９】
以上のように、従来のデータ受信装置では、データの伝送能率を上げるためにはエラー訂正能力を付与する必要があるが、そうすると、伝送データの冗長度が増大してデータの伝送効率が低下してしまうという背反があった。
【００２０】
本発明の目的は、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という技術を提供することにある。
【００２１】
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２３】
すなわち、第１の手段は、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するデータ受信装置にあって、データ再生される前の受信信号に対する物理的異常検査により上記受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第１発明）。
【００２４】
第２の手段は、上記第１の手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号の連続性検査により受信データのエラー検出を行うとともに、上記連続性の異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第２発明）。
【００２５】
第３の手段は、上記第１または第２の手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的なクロック同期パルス信号を発振生成するＰＬＬ回路と、上記クロック信号と上記クロック同期パルス信号で歩進と初期化が行われるカウンタのカウント値によって上記クロック信号の連続性検査を行うエラー検出手段を備えるというものである（第３発明）。
【００２６】
第４の手段は、上記第１から第３のいずれかの手段において、データ信号とストローブ信号をそれぞれに差動受信する差動受信回路と、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第４発明）。
【００２７】
第５の手段は、上記第１から第４のいずれかの手段において、エラー推定個所にてエラー発生フラグを出力するエラー検出手段を備えるというものである（第５発明）。
【００２８】
第６の手段は、上記第１から第５のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データによってエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えるというものである（第６発明）。
【００２９】
第７の手段は、上記第１から第６のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、巡回冗長検査符号によって受信データのエラー検出を行う第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えるというものである（第７発明）。
【００３０】
第８の手段は、上記第１から第７のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データを用いてエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段の検出結果を照合することにより、検出されたエラーが訂正可能であるか否かを判定する判定手段を備えるというものである（第８発明）。
【００３１】
第９の手段は、上記第１から第８のいずれかの手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えるというものである（第９発明）。
【００３２】
第１０の手段は、上記第１から第９のいずれかの手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的に発振生成されるクロック同期パルス信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えるというものである（第１０発明）。
【００３３】
上述した手段によれば、訂正データによるデータの冗長度増大を伴うことなく、また訂正データによる複雑かつ大がかりな訂正処理を伴うことなく、エラー個所を確実に特定して高能力のエラー訂正を行わせることができる。
【００３４】
これにより、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という目的が達成される。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施態様を図面を参照しながら説明する。
【００３６】
なお、図において、同一符号は同一あるいは相当部分を示すものとする。
【００３７】
図１は本発明によるデータ受信装置の第１の実施態様を示す。
【００３８】
同図に示す装置は、データ・ストローブ符号化方式で伝送されてくるデータの受信装置であって、データ受信回路１、ストローブ受信回路２、クロック抽出部３、データ再生部４、物理エラー検出部５などにより構成される。
【００３９】
データ受信回路１は差動入力方式の２値化回路であって、差動信号の形で伝送されてくるデータ信号＋ＴＰＡ，−ＴＰＡを受信してハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_Rx）に変換（２値化）する。同様に、ストローブ受信回路２も差動入力方式の２値化回路であって、差動信号の形で伝送されてくるストローブ信号＋ＴＰＢ，−ＴＰＢを受信して２値論理信号（Ｓtrb_Rx）に変換する。
【００４０】
クロック抽出部３は排他的論理和回路（ＥＯＲ）を用いて構成され、２値化されたデータ信号Ｄata_Rxとストローブ信号Ｓtrb_Rxの排他的論理和からクロック信号ＣＬＫを生成する。
【００４１】
データ再生部４は、上記クロック信号ＣＬＫを使ってデータ信号Ｄata_Rxから受信データＤata_Rを再生する。このデータ再生部４は図４に示したものを使うことができる。図４のデータ再生部は、第１および第２のフリップフロップ回路１４，１５、第１および第２のＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８を用いて構成されている。
【００４２】
物理エラー検出部５は、上記クロック信号ＣＬＫの連続性を検査し、そのクロック信号ＣＬＫに不連続個所が生じたときにエラー発生フラグＥＦＬＧを出力する。このエラー発生フラグは、受信信号のエラーがあったことを示すと同時に、その出力タイミングによってそのエラーの位置情報を示す。すなわち、この物理エラー検出部５は、データ再生される前の受信信号（Ｄata_Rx，Ｓtrb_Rx）に対する物理的異常検査を行うことによって、上記受信データＤata_Rのエラー検出を行うとともに、上記異常個所をその受信データＤata_Rのエラー推定個所として検出する。
【００４３】
図２は物理エラー検出部５の第１の構成例を示す。
【００４４】
同図に示す物理エラー検出部５は、クロック信号ＣＬＫを１／２周期だけ遅延（遅相）させる遅延回路（移相回路）６と、この遅延回路６で遅延された遅延クロック信号と遅延される前の非遅延クロック信号との排他的論理和（ＥＯＲ）回路７とによって、上記クロック信号ＣＬＫの不連続個所を検出する。
【００４５】
同図において、クロック信号ＣＬＫの連続性が保たれていると、そのクロック信号ＣＬＫの論理値は１／２周期ごとにハイとロウが規則的に入れ代わる。この場合、遅延クロック信号がハイのときは非遅延クロック信号がロウ、遅延クロック信号がロウのときは非遅延クロック信号がハイとなって、両者が同時にハイまたは同時にロウとなる期間は生じない。これにより、連続性が保たれている間、ＥＯＲ論理回路７の出力は常にハイ（“１”）となる。
【００４６】
他方、クロック信号ＣＬＫの連続性が失われると、そのクロック信号ＣＬＫの論理値は、ハイまたはロウのいずれか一方が１／２周期を越えて連続してしまう。この場合、遅延クロック信号と非遅延遅延クロック信号が同時にハイまたはロウとなる期間が生じる。このとき、ＥＯＲ論理回路７の出力はロウ（“０”）となる。
【００４７】
このように、ＥＯＲ論理回路７は、クロック信号ＣＬＫの連続性が保たれているときは定常的にハイを出力するが、その連続性が一時的にでも失われると、そのときだけロウを出力する。このクロック信号ＣＬＫの連続性が失われたときのロウが、エラー発生フラグＥＦＬＧの能動レベル（エラー判定レベル）として出力される。
【００４８】
図３は物理エラー検出部５の第２の構成例を示す。
【００４９】
同図に示す物理エラー検出部５は、ＰＬＬ（Ｐhase Ｌock Ｌoop）回路８、論理インバータ９、第１および第２のカウンタ１０，１１、ＯＲ論理回路１２により構成される。
【００５０】
同図において、ＰＬＬ回路８はクロック信号ＣＬＫを位相基準とする位相制御ループを形成しながら、そのクロック信号ＣＬＫに位相同期するパルス信号ＣＬＫ-Pを連続的に発振生成する。このクロック同期パルス信号ＣＬＫ-Pはクロック信号ＣＬＫと周波数も同じで、ＰＬＬ回路８の同期保持動作により、クロック信号ＣＬＫが一時的に不連続になった場合でも、連続して発振生成される。
【００５１】
論理インバータ９は、クロック信号ＣＬＫを論理反転して逆相クロック信号ＣＬＫ-Nを生成する。
【００５２】
第１のカウンタ１０は、上記クロック同期パルス信号ＣＬＫ-Pでカウントアップ（歩進）されるとともに、上記クロック信号ＣＬＫでクリア（初期化）される。これにより、第１のカウンタ１０は、クロック信号ＣＬＫが連続して入力されている間、クロック同期パルス信号ＣＬＫ-Pの入力ごとに行われるクリアによってカウントアップされず、したがって、カウント値は“０”のクリア値（ロウ）に留まり続ける。しかし、クロック信号ＣＬＫの連続性が失われると、第１のカウンタ１０は、そのクロック信号ＣＬＫによるクリアが途絶えることにより、クロック同期パルス信号ＣＬＫ-Pによるカウントアップが行われ、この結果、“０”以外のカウント値をとるようになる。つまり、第１のカウンタ１０は、クロック信号ＣＬＫが連続している間は“０”（ロウ）を出力し続けるが、そのクロック信号ＣＬＫが一時的にでも途絶えることがあると、そのときだけ“１”（ハイ）を出力するようになる。
【００５３】
また、第２のカウンタ１１は、上記クロック同期パルス信号ＣＬＫ-Pで歩進されるとともに、上記逆相クロック信号ＣＬＫ-Nでクリアされる。これにより、第２のカウンタ１１は、上述の場合と同様、逆相クロック信号ＣＬＫ-Nが連続している間は“０”（ロウ）を出力し続けるが、その逆相クロック信号ＣＬＫ-Nが一時的にでも途絶えることがあると、そのときだけ“１”（ハイ）を出力するようになる。
【００５４】
ＯＲ論理回路１２は、第１のカウンタ１０と第２のカウンタ１１の両出力の論理和（いずれか一方が“１”となる出力）をエラー発生フラグＥＦＬＧとして出力する。これにより、正相クロック信号ＣＬＫと逆そうクロック信号ＣＬＫ-Nのいずれか一方の連続性が失われても、その連続性が失われた時点でエラー発生フラグＥＦＬＧを出力させることができる。
【００５５】
図６はデータ信号にエラーがあった場合の動作例を示す。
【００５６】
同図において、実線はデータ信号Ｄata-Rxにエラーがあった場合の動作波形、波線はそのエラーがなかった場合の動作波形を示す。また、Ｄata-1，Ｄata-2，Ｄata-1x，Ｄata-2x，ＣＬＫ-Nは、受信データＤata-Rの再生過程で作成される中間信号であって、これはデータ再生部として図４に示したものを使用したためである。
【００５７】
同図に示す例では、データ信号Ｄata-Rxが、正しくは“１０１１０００１”と受信されるべきところが、“１００００００１”と誤って受信されている。この場合、このデータ信号Ｄata-Rxとストローブ信号Ｓtrb-Rxの排他的論理和により得られるクロック信号ＣＬＫは、データ信号Ｄata-Rxが正しく受信されている間、１／２周期ごとにハイとロウが規則的に入れ代わる。つまり、ハイとロウが同周期ずつ交互に規則正しく現れる連続状態を呈する。
【００５８】
ところが、データ信号Ｄata-Rxにエラーがあって、たとえば正しくは“１”（ハイ）と受信されるべきところを、誤って“０”（ロウ）と受信してしまう信号エラーが生じると、このエラーが生じたところでクロック信号ＣＬＫの連続状態が失われてしまう。同図に示す例では、クロック信号ＣＬＫがロウとなるべき個所でハイのままとなっており、連続性が失われている。
【００５９】
この連続性が失われたクロック信号ＣＬＫを使って上記データ信号Ｄata-Rxから受信データＤata-Rを再生すると、正しくは“１０１１０００１”と再生されるべきところが、“１００００００１”と誤って再生されてしまう。このデータエラーは、クロック信号ＣＬＫの連続性が失われた個所にて生じている。したがって、そのクロック信号ＣＬＫの連続性が失われたときに出力されるエラー発生フラグＥＦＬＧは、エラー個所を特定するためのエラー位置情報としての機能を有する。なお、同図の場合、エラー発生フラグＥＦＬＧは、非遅延クロック信号ＣＬＫと１／２周期遅延クロック信号ＣＬＫ_DLとの排他論理和によって生成されている（図２参照）。
【００６０】
ここで、ＣＲＣなどのエラー検査手段（図示省略）がエラーを検出したときに、上記エラー発生フラグＥＦＬＧを使ってエラー個所を特定すれば、データ冗長度を増大させる訂正データに依存することなく、また訂正データによる複雑なエラー処理を行うこともなく、エラー発生フラグＥＦＬＧとタイミング的に位置対応する部分のデータを特定するという、比較的単純な処理によって迅速にエラー訂正を行わせることができる。
【００６１】
図７はストローブ信号にエラーがあった場合の動作例を示す。
【００６２】
同図において、実線はストローブ信号Ｓtrb-Rxにエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。また、Ｄata-1，Ｄata-2，Ｄata-1x，Ｄata-2x，ＣＬＫ-Nは、受信データＤata-Rの再生過程で作成される中間信号であって、これはデータ再生部として図４に示したものを使用したためである。
【００６３】
同図に示す例では、データ信号Ｄata-Rxの方は“１０１１０００１”と正しく受信されているが、ストローブ信号Ｓtrb-Rxの方に受信エラーが生じている。この場合、このストローブ信号Ｓtrb-Rxとデータ信号Ｄata-Rxの排他的論理和により得られるクロック信号ＣＬＫは、ストローブ信号Ｓtrb-Rxが正しく受信されている間、１／２周期ごとにハイとロウが規則的に入れ代わる連続状態を示すが、ストローブ信号Ｓtrb-Rxの受信エラーが生じたところで、そのクロック信号ＣＬＫの連続状態が失われてしまう。同図に示す例では、クロック信号ＣＬＫがロウとなるべきところでハイのままとなる不連続個所が生じ、この個所にて受信データＤata-Rにエラーが生じている。
【００６４】
この受信データＤata-Rのエラーは、巡回冗長検査符号などの検査データを用いる論理的なデータエラー検出（ＣＲＣ）によって検出されるが、この場合に検出できるのはエラーの有無だけであって、そのエラーの個所まで特定することはできない。
【００６５】
しかし、上記クロック信号ＣＬＫの不連続個所を検出してエラー発生フラグＥＦＬＧを出力させることにより、エラー発生フラグＥＦＬＧからエラーの発生に関する情報とエラーの位置に関する情報を共に得ることができる。なお、同図の場合も、エラー発生フラグＥＦＬＧは、非遅延クロック信号ＣＬＫと１／２周期遅延クロック信号ＣＬＫ_DLとの排他論理和によって生成されている（図２参照）。
【００６６】
ここで、ＣＲＣなどのエラー検査手段（図示省略）がエラーを検出したときに、上記エラー発生フラグＥＦＬＧを使ってエラー個所を特定すれば、図６の場合と同様に、データ冗長度を増大させる訂正データに依存することなく、また訂正データによる複雑なエラー処理を行うこともなく、比較的単純な処理でもって迅速にエラー訂正を行わせることができる。
【００６７】
以上のように、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するに際し、データ再生される前の受信信号（Ｄata_Rx，Ｓtrb_Rx）に対する物理的異常検査により上記受信データＤata-Rのエラー検出を行うとともに、上記異常個所を上記受信データＤata-Rのエラー推定個所として検出することにより、データ伝送効率を低下させる訂正データを用いることなく、高能力のエラー訂正を行わせることが可能になる。
【００６８】
検査データを用いるエラー検査手段の好適例としては、ＩＥＥＥ Std 1394にて定められているＣＲＣがある。このＣＲＣの概要を説明する。
【００６９】
巡回冗長検査符号（Ｃyclic Ｒendundacy Ｃharacter）を用いて行うエラー検出いわゆるＣＲＣ（巡回冗長検査：Ｃyclic Ｒendundacy Ｃheck）では、受信データを所定のブロック単位にまとめ、各ブロックごとに、そのブロックを構成するデータ（符号列）を高次の多項式とみなし、この高次多項式（被除数）を生成多項式（除数）で割ったときの剰余がゼロになるかどうかよって、そのブロック内の受信データにエラーがあるか否かを判別する。
【００７０】
この場合、各ブロックデータ内には、上記生成多項式で割ったときの剰余をゼロとするような検査データ（巡回冗長検査符号）が送信側にて付加されている。したがって、受信側にて送信側と同じ生成多項式（除数）を用いて得られる剰余がゼロならばエラー無し、ゼロでなければエラー有りとそれぞれ判定することができる。
【００７１】
生成多項式については、少ない冗長度でもって高能力のエラー検出を行わせるのに適したものがＩＥＥＥ規格にて定められている。
【００７２】
以上のように、ＣＲＣは高能力のエラー検出を行うことができるが、これだけではデータブロック内でのエラーの有無だけしか検出することができない。しかし、そのデータブロック内でのエラー位置情報を生成ことができれば、その個所でのエラーの訂正も可能となる。つまり、エラー個所のデータを、そのエラーを含むデータブロックに対する剰余計算結果がゼロとなるようなデータに修正することにより、そのエラー個所のデータを訂正することができる。このとき、そのエラー個所をエラー発生フラグＥＦＬＧの出力タイミング位置によって特定すれば、前述したように、エラー訂正のための訂正データすなわち冗長データを使わなくても、エラー訂正が可能になる。また、受信データに訂正データが付加されている場合には、この訂正データと上記エラー発生フラグＥＦＬＧとを組み合わせることにより、より高精度のエラー訂正能力を実現させることができる。
【００７３】
図８は本発明によるデータ受信装置の第２の実施態様を示す。
【００７４】
同図に示すデータ受信装置は、図１に示したデータ受信装置にエラー訂正部１９を含めたものである。エラー訂正部１９は、データ再生部４にて再生された受信データＤata-Rと、クロック抽出部３にて生成されたクロック信号ＣＬＫと、物理エラー検出部５から出力されるエラー発生フラグＥＦＬＧとによってエラー訂正処理を行い、エラー訂正できた場合は訂正データＣ-Dataを出力し、エラー訂正できなかった場合はエラー訂正ができなかったことを示す訂正不能フラグＵＮ-Ｃorを出力する。この訂正不能フラグＵＮ-Ｃorは、受信側システム（図示省略）にて送信側にデータ再送要求を行うかどうかの判定に用いられる。
【００７５】
図９はエラー訂正部の構成例を示す。
【００７６】
同図に示すのは図８に示したエラー訂正部１９の構成例であって、第１および第２のＣＲＣ計算回路２０，２１、エラー訂正回路２３、一致判定回路２２を有する。
【００７７】
同図において、第１のＣＲＣ計算回路２０は、受信データＤata-Rに対して生成多項式による剰余パターンＰ(x)を計算する。第２のＣＲＣ計算回路２１は、エラー発生フラグＥＦＬＧに対して生成多項式による剰余パターンＰ’(x)を計算する。
【００７８】
第１のＣＲＣ計算回路２０にて得られる剰余パターンＰ(x)は、受信データＤata-Rにエラーが無ければゼロとなるが、その受信データ（データブロック）のどこかにエラーが有ればゼロでなくなる。第２のＣＲＣ計算回路２１にて得られる剰余パターンＰ’(x)は、エラー発生フラグＥＦＬＧが出力されないエラー非検出状態の場合すなわちクロック信号ＣＬＫの不連続検査によって検出されるエラーが無い場合はゼロとなるが、そのエラーがあった場合はゼロでなくなる。
【００７９】
一致判定回路２２は、第１のＣＲＣ計算回路２０にて計算された剰余パターンＰ(x)と、第２のＣＲＣ計算回路２１にて計算された剰余パターンＰ’(x)とが、共にエラーパターン（ゼロ以外の剰余結果）となったどうかを判定する。つまり、受信データＤata-RにＣＲＣエラーがあったときに、そのＣＲＣエラーに対応するエラー発生フラグＥＦＬＧが出力されたかどうかを判定する。
【００８０】
ここで、一致判定回路２２が上記２つの剰余パターンＰ(x)とＰ’(x)を共にエラーパターンであると判定した場合は、エラー発生フラグＥＦＬＧの個所でエラーが発生した推定して、エラー訂正回路２３にエラー訂正を行わせる。他方、上記２つの剰余パターンＰ(x)とＰ’(x)が共にエラーパターンでないと判定された場合は、エラー発生フラグＥＦＬＧの個所以外でもエラーが発生したと推定されるので、この場合はエラー訂正を行う代わりに、訂正不能フラグＵＮ-Corを出力する。
【００８１】
エラー訂正回路２３は、上記一致判定回路２２の判定結果に基づいてエラー訂正を行う。すなわち、一致判定回路２２がエラー発生フラグＥＦＬＧで個所を特定できると判定した場合は、そのエラー発生フラグＥＦＬＧの個所にあるビットデータを反転させて訂正する。具体的には、エラー発生フラグＥＦＬＧの位置にあるビットデータが“１”だったならば“０”に修正し、“０”だったならば“１”に修正する。この修正は排他的論理和回路によって簡単に行うことができる。このようにして修正されたデータが最終出力データＣ-Dataとして出力される。他方、上記一致判定回路２２が訂正不能フラグＵＮ-Corを出力した場合は、エラー訂正回路２３によるエラー訂正は行われない。この場合、受信側のシステム（図示省略）は、上記訂正不能フラグＵＮ-Corを受けて、送信側に対する再送要求などの処理を行えばよい。
【００８２】
図１０は本発明によるデータ受信装置の第３の実施態様を示す。
【００８３】
同図に示すデータ受信装置は、図８に示した構成に加えて、第１および第２のアナログ加算回路３０，３１、レベル異常検出部３２、ＡＮＤ論理回路３３、ＣＬＫ修正部３５が設けられている。また、ＡＮＤ論理回路３３の出力（CORF）を受けて受信データのエラー訂正を行うエラー訂正部（Ｄata訂正部）３４が設けられている。
【００８４】
第１および第２のアナログ加算回路３０，３１とレベル異常検出部３２は、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出する物理的なエラー検出手段を構成する。すなわち、第１のアナログ加算回路３０は、伝送路を差動信号の形で伝送されてきた一対のデータ信号＋ＴＰＡ，−ＴＰＡ間のアナログレベルを相互加算する。第２のアナログ加算回路３１は、同じく、伝送路を差動信号の形で伝送されてきた一対のストローブ信号＋ＴＰＢ，−ＴＰＢ間のアナログレベルを相互加算する。レベル異常検出部３２は、第１および第２のアナログ加算回路３０，３１の各出力値ＡＤＤ１，ＡＤＤ２の異常検査を行う。
【００８５】
データ信号＋ＴＰＡ，−ＴＰＡおよびストローブ信号＋ＴＰＢ，−ＴＰＢはそれぞれ、データ受信回路１およびストローブ受信回路２にて受信されてハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_RxおよびＳtrb_Rx）に変換されるが、この２値化変換は、差動信号の一方（＋ＴＰＡ，＋ＴＰＢ）と他方（−ＴＰＡ，−ＴＰＢ）間でのアナログレベルの大小関係に基づいて行われる。すなわち、＋ＴＰＡが−ＴＰＡよりも高レベルならばＤata-Rxとしてハイ（“１”）が出力され、反対の場合はロウ（“０”）が出力される。同様に、＋ＴＰＢが−ＴＰＢよりも高レベルならばＳtrb-Rxとしてハイ（“１”）が出力され、反対の場合はロウ（“０”）が出力される。
【００８６】
このような２値化変換が正しく行われるのは、伝送されてきた信号＋ＴＰＡ，−ＴＰＡおよび＋ＴＰＢ，−ＴＰＢがそれぞれ正常なレベル範囲で差動変化している場合であり、このとき、各アナログ加算回路３０，３１の加算出力ＡＤＤ１，ＡＤＤ２は、差動信号内での相対レベル変化にかかわらず、常にほぼ一定値を保つ。
【００８７】
他方、伝送されてきた信号＋ＴＰＡ，−ＴＰＡおよび＋ＴＰＢ，−ＴＰＢが、たとえば外来ノイズの重畳などによって、異常なレベル値をとることがあると、差動信号内でのレベル差に異常が生じて、上述した２値化変換が正しく行われず、この結果、２値化された信号Ｄata_RxおよびＳtrb_Rxにエラーが発生する。この場合、各アナログ加算回路３０，３１の加算出力ＡＤＤ１，ＡＤＤ２の値にも異常が現れ、上記一定値を大きく越えたり、あるいは大きく下回ったりする。
【００８８】
レベル異常検出部３２は一種のウインドコンパレータ（窓比較回路）であって、第１および第２のアナログ加算回路３０，３１の各出力値ＡＤＤ１，ＡＤＤ２がそれぞれに所定の正常レベル範囲内にあるかどうかを監視し、ＡＤＤ１またはＡＤＤ２のいずれかが正常レベル範囲を越えるレベル異常があったときに、そのレベル異常期間に１ビット分の期間を加えた拡張レベルエラー信号EXPANDを出力する。これは、＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢのいずれかに１ビット分のレベル異常が生じた場合、再生データＤata-Rには２ビット分のエラーが生じるためである。つまり、レベル異常検出部３２は、差動伝送信号（＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢ）のアナログレベルに基づいてエラー検出を行い、エラーを検出したときには、再生データＤata-Rに現れるエラーの期間に対応する幅の拡張レベルエラー信号EXPNDを出力する。
【００８９】
ＡＮＤ論理回路３３は、物理エラー検出部５から出力されるエラー発生フラグＥＦＬＧと、レベル異常検出部３２から出力される拡張レベルエラー信号EXPNDとの論理積を、訂正符号CORFとして出力する。つまり、クロック信号ＣＬＫの連続性検査によって検出される物理的エラーと、差動伝送信号（＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢ）のレベル異常によって検出される物理的エラーとが同時に生じたときに、訂正符号CORFを出力する。この訂正符号CORFは、エラー個所を特定するための信号として、エラー訂正部３４およびＣＬＫ修正部３５に与えられる。
【００９０】
エラー訂正部３４は、データ再生部４にて再生された受信データＤata-Rxのうち、上記訂正符号CORFの個所に位置するデータ（ビットデータ）を訂正してＣ-Dataとして出力する。
【００９１】
クロック修正部３５は、クロック抽出部３にて生成されたクロック信号ＣＬＫが連続したクロック信号となるように、上記訂正符号CORFの個所にてクロック信号ＣＬＫの論理を訂正する。具体的には、訂正符号CORFの個所にてクロックＣＬＫの論理を反転させることで、そのクロック信号の連続性を回復させる。
【００９２】
図１１はレベル異常検出部の構成例を示す。
【００９３】
同図に示すレベル異常検出部３２は、第１および第２のウインドコンパレータ（窓比較回路）４０，４３、第１のウインドコンパレータ４０に比較基準電圧Ｖ１，Ｖ２を与える電圧源４１，４２、第２のウインドコンパレータ４３に比較基準電圧Ｖ３，Ｖ４を与える電圧源４４，４５、および両コンパレータ４０，４３の出力（Ｗin1，Ｗin2）をそれぞれ１ビット幅分ずつ時間拡張して出力する拡張回路４６により構成されている。
【００９４】
ここで、Ｖ１とＶ２は、差動伝送されてきたデータ信号＋ＴＰＡ，−ＴＰＡの相互加算出力ＡＤＤ１の正常レベル範囲（上限レベルＶ１と下限レベルＶ２）を定める。同様に、Ｖ３とＶ４は、差動伝送されてきたストローブ信号＋ＴＰＢ，−ＴＰＢの相互加算出力ＡＤＤ２の正常レベル範囲（上限レベルＶ３と下限レベルＶ４）を定める。
【００９５】
ウインドコンパレータ４０，４３は、＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢのいずれかの相互加算出力ＡＤＤ１，ＡＤＤ２が上記正常レベル範囲から外れたときに異常レベル検出信号Win1またはＷin2を出力する。この異常レベル検出信号Win1またはＷin2は、拡張回路４６にて１ビット幅分だけ時間拡張されたのち、上記拡張レベルエラー信号EXPNDとして出力される。
【００９６】
図１２はデータ信号にレベルエラーがあった場合の動作例を示す。
【００９７】
同図において、実線はデータ信号（＋ＴＰＡ，−ＴＰＡ）にレベルエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。
【００９８】
同図に示すように、データ信号＋ＴＰＡ，−ＴＰＡに１ビット相当のレベル異常（物理異常）が生じると、その異常個所にてデータの２値化（Ｄata-Rx）にエラーが生じることにより、クロック信号ＣＬＫの連続性が失われて、２ビット相当の幅をもつエラー発生フラグＥＦＬＧが出力される。
【００９９】
このとき、そのデータ信号＋ＴＰＡ，−ＴＰＡの相互加算出力ＡＤＤ１にレベル異常が生じて、第１のウインドコンパレータ４０からも異常レベル検出信号Ｗin1が出力される。この異常レベル検出信号Ｗin1は２ビット分に時間拡張され、拡張レベルエラー信号EXPNDとして出力される。
【０１００】
上記エラー発生フラグＥＦＬＧと拡張レベルエラー信号EXPNDの論理積により訂正符号CORFが生成される。この訂正符号CORFの個所にて、受信データＤata-Rのエラー訂正を行わせることにより、最終出力データＣ-DATAを得ることができる。
【０１０１】
以上のように、２値化される前の受信信号のレベル異常（物理異常）を検出することによっても、受信信号のエラー検出とエラー推定個所の検出を行わせることができるが、これとともに、クロック信号の連続性検査による受信信号のエラー検出とエラー推定個所の検出を行って、両検出結果を照合の形で利用することにより、より高能力のエラー検出およびエラー訂正が可能となる。
【０１０２】
図１３は本発明の第４の実施態様を波形チャートで示す。
【０１０３】
同図において、実線はデータ信号にレベルエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。
【０１０４】
同図に示すのは、データ再生用の同期信号（クロック同期パルス信号）をＰＬＬ回路（図３参照）で生成するようにした場合の動作波形であって、この場合、ＰＬＬ回路はクロック信号ＣＬＫの２倍の周波数のクロック同期パルス信号２ＣＬＫ-pを連続的に発振生成する。このクロック同期パルス信号２ＣＬＫ-Pを受信データＤata-Rxのデータラッチ信号として使うことにより、受信データＤata-Rを簡単に作成することができる。
【０１０５】
この場合のエラー検出およびエラー訂正は、クロック信号ＣＬＫの連続性検査とＣＲＣによるエラー検査との併用によって行われる。すなわち、クロック信号ＣＬＫの連続性検査により得られるエラー発生フラグＥＦＬＧと前述したＣＲＣの検査結果とによって訂正符号CORFを作成し、この訂正符号CORFの個所で受信データＤata-Rの訂正を行って最終出力データＣ-DATAを得る。
【０１０６】
以上説明したように、本願発明の第１の発明は、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するデータ受信装置にあって、データ再生される前の受信信号に対する物理的異常検査により上記受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１０７】
これにより、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という効果が得られる。
【０１０８】
本発明の第２の発明は、第１の発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号の連続性検査により受信データのエラー検出を行うとともに、上記連続性の異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１０９】
これにより、エラー検出およびエラー推定個所を検出するための物理的異常検査をデータ信号とストローブ信号から確実に行うことができる、という効果が得られる。
【０１１０】
本発明の第３の発明は、第１または第２の発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的なクロック同期パルス信号を発振生成するＰＬＬ回路と、上記クロック信号と上記クロック同期パルス信号で歩進と初期化が行われるカウンタのカウント値によって上記クロック信号の連続性検査を行うエラー検出手段を備えたことを特徴とする。
【０１１１】
これにより、受信信号の物理的異常検査をなすクロック信号の連続性検査を確実に行うことができる、という効果が得られる。
【０１１２】
本発明の第４の発明は、第１から第３のいずれかの発明において、データ信号とストローブ信号をそれぞれに差動受信する差動受信回路と、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１１３】
これにより、エラー検出およびエラー推定個所を検出するための物理的異常検査を受信信号から確実に行うことができる、という効果が得られる。
【０１１４】
本発明の第５の発明は、エラー推定個所にてエラー発生フラグを出力するエラー検出手段を備えたことを特徴とする。
【０１１５】
これにより、再生された受信データのエラー推定個所を実時間で特定させることが可能になる、という効果が得られる。
【０１１６】
本発明の第６の発明は、第１から第５のいずれかの発明において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データによってエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えたことを特徴とする。
【０１１７】
これにより、エラー検出およびエラー訂正の精度を高めることができる、という効果が得られる。
【０１１８】
本発明の第７の発明は、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、巡回冗長検査符号によって受信データのエラー検出を行う第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えたことを特徴とする。
【０１１９】
これにより、エラー検出およびエラー訂正の能力および精度を高めることができる、という効果が得られる。
【０１２０】
本発明の第８の発明は、第１から第７のいずれかの発明において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データを用いてエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段の検出結果を照合することにより、検出されたエラーが訂正可能であるか否かを判定する判定手段を備えたことを特徴とする。
【０１２１】
これにより、エラー検出およびエラー訂正の能力および精度を高めるとともに、エラー訂正が不能な場合の送信側に対する再送要求の発行を最適化させることができる、という効果が得られる。
【０１２２】
本発明の第９の発明は、第１から第８のいずれかの発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えたことを特徴とする。
【０１２３】
これにより、データ再生手段の構成を簡略化させることができる、という効果が得られる。
【０１２４】
本発明の第１０の発明は、第１から第９のいずれかの発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的に発振生成されるクロック同期パルス信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えたことを特徴とする。
【０１２５】
これにより、データ再生を確実かつ安定に行わせることができる、という効果が得られる。
【０１２６】
以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、エラー検査方式としては、ＩＥＥＥ１３９４で定めるＣＲＣ以外の方式を利用することも可能である。また、エラー検出回路５などはマイクロプロセッサでソフトウェア的に構成することもできる。
【０１２７】
以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるＩＥＥＥ1394方式のデータ受信装置に適用した場合について説明したが、それに限定されるものではなく、デジタル信号をデータ・ストローブ符号化方式で送受信するシステムであれば、ＩＥＥＥ方式以外のシステムにも適用できる。
【０１２８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１２９】
すなわち、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という効果が得られる。
【図面の簡単な説明】
【図１】本発明によるデータ受信装置の第１の実施態様を示すブロック回路図
【図２】物理エラー検出部５の第１の構成例を示すブロック回路図
【図３】物理エラー検出部５の第２の構成例を示すブロック回路図
【図４】本発明に先立って検討されたデータ受信装置のブロック回路図
【図５】図４に示した装置の各部における動作波形チャート
【図６】データ信号にエラーがあった場合の動作例を示す波形チャート
【図７】ストローブ信号にエラーがあった場合の動作例を示す波形チャート
【図８】本発明によるデータ受信装置の第２の実施態様を示すブロック回路図
【図９】エラー訂正部の構成例を示すブロック回路図
【図１０】本発明によるデータ受信装置の第３の実施態様を示すブロック回路図
【図１１】レベル異常検出部の構成例を示すブロック回路図
【図１２】データ信号にレベルエラーがあった場合の動作例を示すブロック回路図
【図１３】本発明の第４の実施態様を示す波形チャート
【符号の説明】
１ データ受信回路
２ ストローブ受信回路
３ クロック抽出部
４ データ再生部
５ 物理エラー検出部
６ 遅延回路（１／２周期）
７ 排他的論理和回路（ＥＯＲ）
８ ＰＬＬ（Ｐhase Ｌock Ｌoop）回路
９ 論理インバータ
１０，１１ カウンタ
１２ ＯＲ論理回路
１４，１５ フリップフロップ回路（データラッチ）
１６，１７ ＡＮＤ論理回路
１８ ＯＲ論理回路
１９ エラー訂正部
２０，２１ ＣＲＣ計算回路
２２ 一致判定回路
２３ エラー訂正回路
３０，３１ アナログ加算回路
３２ レベル異常検出部
３３ ＡＮＤ論理回路
３４ エラー訂正部
３５ ＣＬＫ修正部
４０，４３ ウインドコンパレータ（窓比較回路）
４１，４２，４４，４５ 電圧源
４６ 拡張回路
＋ＴＰＡ，−ＴＰＡ データ信号（差動信号）
＋ＴＰＢ，−ＴＰＢ ストローブ信号（差動信号）
Ｄata_Rx ２値化されたデータ信号
Ｓtrb_Rx ２値化されたストローブ信号
Ｄata_R 受信データ
ＣＬＫ クロック信号（正相）
ＣＬＫ-N クロック信号（逆相）
２ＣＬＫ-p クロック同期パルス信号（２倍周波数）
ＣＬＫ-P クロック同期パルス信号
ＥＦＬＧ エラー発生フラグ
ＵＮ-Ｃor 訂正不能フラグ
Ｐ(x) 剰余パターン（Ｄata-R）
Ｐ’(x) 剰余パターン（ＥＦＬＧ）
ＡＤＤ１，ＡＤＤ２ 加算出力
EXPAND レベルエラー信号
CORF 訂正符号
Ｖ１〜Ｖ４ 比較基準電圧
Win1，Ｗin2 異常レベル検出信号
【発明の属する技術分野】
本発明は、データ受信装置、さらにはデータ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号から受信データを再生する装置に適用して有効な技術に関するものであって、たとえばパソコン（パーソナルコンピュータ）などのデータ端末および周辺機器間での高速シリアル・データ転送に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
データ・ストローブ符号化方式は、ＩＥＥＥ Std 1394-1995（IEEE Standard for a high Performance Serial Bus,IEEE std 1394-1995,IEEE Computer Society）にその規格が定められているが、送信側では、データとクロックの２信号を排他的論理和によりデータとストローブの２信号に符号化して送信し、受信側では、その２信号の排他的論理和からクロック信号を生成し、このクロック信号を使ってデータ信号から受信データを再生する。
【０００３】
図４は、本発明に先立って検討されたデータ・ストローブ符号化方式によるデータ受信装置の主要部を示す。
【０００４】
同図に示すデータ受信装置は、データ受信回路１、ストローブ受信回路２、クロック抽出部３、第１および第２のフリップフロップ回路１４，１５、第１および第２のＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８などにより構成される。
【０００５】
データ受信回路１は差動入力方式の２値化回路であって、差動信号の形で伝送されてくるデータ信号＋ＴＰＡ，−ＴＰＡを受信してハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_Rx）に変換（２値化）する。同様に、ストローブ受信回路２も差動入力方式の２値化回路であって、差動信号の形で伝送されてくるストローブ信号＋ＴＰＢ，−ＴＰＢを受信して２値論理信号（Ｓtrb_Rx）に変換する。
【０００６】
クロック抽出部３は、２値化されたデータ信号Ｄata_Rxとストローブ信号Ｓtrb_Rxの排他的論理和から正相と逆相の二相クロック信号ＣＬＫ，ＣＬＫ-Nを生成する。
【０００７】
フリップフロップ回路１４，１５、ＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８は、上記クロック信号ＣＬＫ，ＣＬＫ-Nを用いてデータ信号Ｄata_Rxから受信データＤata_Rを再生する。
【０００８】
図５は、図４に示した装置の各部における動作波形チャートを示す。
【０００９】
同図に示すように、クロック信号ＣＬＫ，ＣＬＫ_Nは、データ信号Ｄata_Rxとストローブ信号Ｓtrb_Rx間の排他的論理和によって得ることができる。
【００１０】
第１のフリップフロップ回路１４は、データ信号Ｄata-Rxの論理値を正相クロック信号ＣＬＫの立ち上がりでラッチし、第２のフリップフロップ回路１５は、上記データ信号Ｄata-Rxの論理値を逆相クロック信号ＣＬＫ-Nの立ち上がりでラッチする。第１のＡＮＤ論理回路１６は第１のフリップフロップ回路１４のラッチ出力Ｄata-1と正相クロック信号ＣＬＫの論理積信号Ｄata-1xを出力し、第２のＡＮＤ論理回路１７は第２のフリップフロップ回路１５のラッチ出力Ｄata-1と逆相クロック信号ＣＬＫ-Nの論理積信号Ｄata-2xを出力する。ＯＲ論理回路１８は、第１および第２のＡＮＤ論理回路１６，１７の両出力Ｄata-1xとＤata-2xの論理和をとり、この論理和出力を受信データＤata-Rとして出力する。
【００１１】
以上のようにして、データ信号Ｄata-Rxとストローブ信号Ｓtrb-Rxからクロック信号ＣＬＫ，ＣＬＫ-Nが生成され、このクロック信号ＣＬＫ，ＣＬＫ-Nとデータ信号Ｄata-Rxから受信データＤata-Rが再生される。
【００１２】
このようにして再生された受信データＤata-Rは、図示を省略するが、エラー制御処理にかけられる。このエラー制御処理では、受信データにあらかじめ付加されている検査データ（検査符号）を使ってエラーの有無を論理的に検査し、これによって検出されたエラーが訂正可能な場合はエラー訂正処理にかけ、訂正不能な場合は送信側に対してデータの再送を要求する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。
【００１４】
すなわち、上述したデータ受信装置では、たとえば伝送路などで突発的に生じる障害あるいはその他の原因によって、受信データＤata-Rにエラー（誤り）が生じている可能性があるため、そのエラーの有無を判定するエラー検査の必要がある。このエラー検査は、受信データにあらかじめ付加されている検査データ、たとえばパリティ符号（Ｐarity Ｃode）や巡回冗長検査符号（Ｃyclic Ｒendundacy Ｃharacter）を使って行う。
【００１５】
しかし、上述したエラー検査で判定することができるのは、ある単位にまとまったデータの集合体すなわちデータブロック内でのエラーの有無であって、そのエラーの個所を特定することまではできない。
【００１６】
たとえば、巡回冗長検査符号を使うエラー検査いわゆるＣＲＣ（巡回冗長検査：Ｃyclic Ｒendundacy Ｃheck）では、受信データを所定の大きさのブロック単位にまとめ、各ブロックごとに、そのブロックを構成するデータ（符号列）を高次の多項式とみなし、この高次多項式を特定の多項式いわゆる生成多項式で割ったときの剰余がゼロになるかどうかによって、そのブロック内の受信データにエラーがあるか否かを判定する。この場合、各ブロックデータ内には、上記生成多項式で割ったときの剰余をゼロとするような検査データ（巡回冗長検査符号）が送信側にて付加されている。上記生成多項式は規格等であらかじめ約束された共通の除数であって、これを適切に定めることにより、比較的少ない冗長度でもって高能力のエラー検出を行わせることができる。しかし、このＣＲＣでも、検出できるのはデータブロック内でのエラーの有無だけである。
【００１７】
エラー有りを検出した場合、そのエラーが訂正可能であれば訂正処理し、訂正不能であれば送信側に対して再送要求を発行しなければならないが、データの伝送能率を上げるためには再送要求の発行頻度を減らす必要があり、このためには受信側でのエラー訂正能力を高める必要がある。
【００１８】
エラー訂正を行うためにはエラー個所を特定する必要があるが、このためにはエラー検査のための検査データに加えて、エラー訂正のための訂正データ（訂正符号：Ｃorrecting Ｃode）が必要となる。しかし、訂正データは検査データに比べてデータ量（いわゆる冗長度）が大きく、したがって、その訂正データによるエラー訂正を行わせようとすると、伝送データに付加すべき訂正データの割合いわゆるデータの冗長度が大きくなって、データの伝送効率が低下してしまう。さらに、訂正データによるエラー訂正は、その処理アルゴリズムが概して複雑かつ大がかりであるため、システムの処理負担が大きくなるという問題も生じる。
【００１９】
以上のように、従来のデータ受信装置では、データの伝送能率を上げるためにはエラー訂正能力を付与する必要があるが、そうすると、伝送データの冗長度が増大してデータの伝送効率が低下してしまうという背反があった。
【００２０】
本発明の目的は、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という技術を提供することにある。
【００２１】
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２３】
すなわち、第１の手段は、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するデータ受信装置にあって、データ再生される前の受信信号に対する物理的異常検査により上記受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第１発明）。
【００２４】
第２の手段は、上記第１の手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号の連続性検査により受信データのエラー検出を行うとともに、上記連続性の異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第２発明）。
【００２５】
第３の手段は、上記第１または第２の手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的なクロック同期パルス信号を発振生成するＰＬＬ回路と、上記クロック信号と上記クロック同期パルス信号で歩進と初期化が行われるカウンタのカウント値によって上記クロック信号の連続性検査を行うエラー検出手段を備えるというものである（第３発明）。
【００２６】
第４の手段は、上記第１から第３のいずれかの手段において、データ信号とストローブ信号をそれぞれに差動受信する差動受信回路と、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えるというものである（第４発明）。
【００２７】
第５の手段は、上記第１から第４のいずれかの手段において、エラー推定個所にてエラー発生フラグを出力するエラー検出手段を備えるというものである（第５発明）。
【００２８】
第６の手段は、上記第１から第５のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データによってエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えるというものである（第６発明）。
【００２９】
第７の手段は、上記第１から第６のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、巡回冗長検査符号によって受信データのエラー検出を行う第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えるというものである（第７発明）。
【００３０】
第８の手段は、上記第１から第７のいずれかの手段において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データを用いてエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段の検出結果を照合することにより、検出されたエラーが訂正可能であるか否かを判定する判定手段を備えるというものである（第８発明）。
【００３１】
第９の手段は、上記第１から第８のいずれかの手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えるというものである（第９発明）。
【００３２】
第１０の手段は、上記第１から第９のいずれかの手段において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的に発振生成されるクロック同期パルス信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えるというものである（第１０発明）。
【００３３】
上述した手段によれば、訂正データによるデータの冗長度増大を伴うことなく、また訂正データによる複雑かつ大がかりな訂正処理を伴うことなく、エラー個所を確実に特定して高能力のエラー訂正を行わせることができる。
【００３４】
これにより、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という目的が達成される。
【００３５】
【発明の実施の形態】
以下、本発明の好適な実施態様を図面を参照しながら説明する。
【００３６】
なお、図において、同一符号は同一あるいは相当部分を示すものとする。
【００３７】
図１は本発明によるデータ受信装置の第１の実施態様を示す。
【００３８】
同図に示す装置は、データ・ストローブ符号化方式で伝送されてくるデータの受信装置であって、データ受信回路１、ストローブ受信回路２、クロック抽出部３、データ再生部４、物理エラー検出部５などにより構成される。
【００３９】
データ受信回路１は差動入力方式の２値化回路であって、差動信号の形で伝送されてくるデータ信号＋ＴＰＡ，−ＴＰＡを受信してハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_Rx）に変換（２値化）する。同様に、ストローブ受信回路２も差動入力方式の２値化回路であって、差動信号の形で伝送されてくるストローブ信号＋ＴＰＢ，−ＴＰＢを受信して２値論理信号（Ｓtrb_Rx）に変換する。
【００４０】
クロック抽出部３は排他的論理和回路（ＥＯＲ）を用いて構成され、２値化されたデータ信号Ｄata_Rxとストローブ信号Ｓtrb_Rxの排他的論理和からクロック信号ＣＬＫを生成する。
【００４１】
データ再生部４は、上記クロック信号ＣＬＫを使ってデータ信号Ｄata_Rxから受信データＤata_Rを再生する。このデータ再生部４は図４に示したものを使うことができる。図４のデータ再生部は、第１および第２のフリップフロップ回路１４，１５、第１および第２のＡＮＤ論理回路１６，１７、およびＯＲ論理回路１８を用いて構成されている。
【００４２】
物理エラー検出部５は、上記クロック信号ＣＬＫの連続性を検査し、そのクロック信号ＣＬＫに不連続個所が生じたときにエラー発生フラグＥＦＬＧを出力する。このエラー発生フラグは、受信信号のエラーがあったことを示すと同時に、その出力タイミングによってそのエラーの位置情報を示す。すなわち、この物理エラー検出部５は、データ再生される前の受信信号（Ｄata_Rx，Ｓtrb_Rx）に対する物理的異常検査を行うことによって、上記受信データＤata_Rのエラー検出を行うとともに、上記異常個所をその受信データＤata_Rのエラー推定個所として検出する。
【００４３】
図２は物理エラー検出部５の第１の構成例を示す。
【００４４】
同図に示す物理エラー検出部５は、クロック信号ＣＬＫを１／２周期だけ遅延（遅相）させる遅延回路（移相回路）６と、この遅延回路６で遅延された遅延クロック信号と遅延される前の非遅延クロック信号との排他的論理和（ＥＯＲ）回路７とによって、上記クロック信号ＣＬＫの不連続個所を検出する。
【００４５】
同図において、クロック信号ＣＬＫの連続性が保たれていると、そのクロック信号ＣＬＫの論理値は１／２周期ごとにハイとロウが規則的に入れ代わる。この場合、遅延クロック信号がハイのときは非遅延クロック信号がロウ、遅延クロック信号がロウのときは非遅延クロック信号がハイとなって、両者が同時にハイまたは同時にロウとなる期間は生じない。これにより、連続性が保たれている間、ＥＯＲ論理回路７の出力は常にハイ（“１”）となる。
【００４６】
他方、クロック信号ＣＬＫの連続性が失われると、そのクロック信号ＣＬＫの論理値は、ハイまたはロウのいずれか一方が１／２周期を越えて連続してしまう。この場合、遅延クロック信号と非遅延遅延クロック信号が同時にハイまたはロウとなる期間が生じる。このとき、ＥＯＲ論理回路７の出力はロウ（“０”）となる。
【００４７】
このように、ＥＯＲ論理回路７は、クロック信号ＣＬＫの連続性が保たれているときは定常的にハイを出力するが、その連続性が一時的にでも失われると、そのときだけロウを出力する。このクロック信号ＣＬＫの連続性が失われたときのロウが、エラー発生フラグＥＦＬＧの能動レベル（エラー判定レベル）として出力される。
【００４８】
図３は物理エラー検出部５の第２の構成例を示す。
【００４９】
同図に示す物理エラー検出部５は、ＰＬＬ（Ｐhase Ｌock Ｌoop）回路８、論理インバータ９、第１および第２のカウンタ１０，１１、ＯＲ論理回路１２により構成される。
【００５０】
同図において、ＰＬＬ回路８はクロック信号ＣＬＫを位相基準とする位相制御ループを形成しながら、そのクロック信号ＣＬＫに位相同期するパルス信号ＣＬＫ-Pを連続的に発振生成する。このクロック同期パルス信号ＣＬＫ-Pはクロック信号ＣＬＫと周波数も同じで、ＰＬＬ回路８の同期保持動作により、クロック信号ＣＬＫが一時的に不連続になった場合でも、連続して発振生成される。
【００５１】
論理インバータ９は、クロック信号ＣＬＫを論理反転して逆相クロック信号ＣＬＫ-Nを生成する。
【００５２】
第１のカウンタ１０は、上記クロック同期パルス信号ＣＬＫ-Pでカウントアップ（歩進）されるとともに、上記クロック信号ＣＬＫでクリア（初期化）される。これにより、第１のカウンタ１０は、クロック信号ＣＬＫが連続して入力されている間、クロック同期パルス信号ＣＬＫ-Pの入力ごとに行われるクリアによってカウントアップされず、したがって、カウント値は“０”のクリア値（ロウ）に留まり続ける。しかし、クロック信号ＣＬＫの連続性が失われると、第１のカウンタ１０は、そのクロック信号ＣＬＫによるクリアが途絶えることにより、クロック同期パルス信号ＣＬＫ-Pによるカウントアップが行われ、この結果、“０”以外のカウント値をとるようになる。つまり、第１のカウンタ１０は、クロック信号ＣＬＫが連続している間は“０”（ロウ）を出力し続けるが、そのクロック信号ＣＬＫが一時的にでも途絶えることがあると、そのときだけ“１”（ハイ）を出力するようになる。
【００５３】
また、第２のカウンタ１１は、上記クロック同期パルス信号ＣＬＫ-Pで歩進されるとともに、上記逆相クロック信号ＣＬＫ-Nでクリアされる。これにより、第２のカウンタ１１は、上述の場合と同様、逆相クロック信号ＣＬＫ-Nが連続している間は“０”（ロウ）を出力し続けるが、その逆相クロック信号ＣＬＫ-Nが一時的にでも途絶えることがあると、そのときだけ“１”（ハイ）を出力するようになる。
【００５４】
ＯＲ論理回路１２は、第１のカウンタ１０と第２のカウンタ１１の両出力の論理和（いずれか一方が“１”となる出力）をエラー発生フラグＥＦＬＧとして出力する。これにより、正相クロック信号ＣＬＫと逆そうクロック信号ＣＬＫ-Nのいずれか一方の連続性が失われても、その連続性が失われた時点でエラー発生フラグＥＦＬＧを出力させることができる。
【００５５】
図６はデータ信号にエラーがあった場合の動作例を示す。
【００５６】
同図において、実線はデータ信号Ｄata-Rxにエラーがあった場合の動作波形、波線はそのエラーがなかった場合の動作波形を示す。また、Ｄata-1，Ｄata-2，Ｄata-1x，Ｄata-2x，ＣＬＫ-Nは、受信データＤata-Rの再生過程で作成される中間信号であって、これはデータ再生部として図４に示したものを使用したためである。
【００５７】
同図に示す例では、データ信号Ｄata-Rxが、正しくは“１０１１０００１”と受信されるべきところが、“１００００００１”と誤って受信されている。この場合、このデータ信号Ｄata-Rxとストローブ信号Ｓtrb-Rxの排他的論理和により得られるクロック信号ＣＬＫは、データ信号Ｄata-Rxが正しく受信されている間、１／２周期ごとにハイとロウが規則的に入れ代わる。つまり、ハイとロウが同周期ずつ交互に規則正しく現れる連続状態を呈する。
【００５８】
ところが、データ信号Ｄata-Rxにエラーがあって、たとえば正しくは“１”（ハイ）と受信されるべきところを、誤って“０”（ロウ）と受信してしまう信号エラーが生じると、このエラーが生じたところでクロック信号ＣＬＫの連続状態が失われてしまう。同図に示す例では、クロック信号ＣＬＫがロウとなるべき個所でハイのままとなっており、連続性が失われている。
【００５９】
この連続性が失われたクロック信号ＣＬＫを使って上記データ信号Ｄata-Rxから受信データＤata-Rを再生すると、正しくは“１０１１０００１”と再生されるべきところが、“１００００００１”と誤って再生されてしまう。このデータエラーは、クロック信号ＣＬＫの連続性が失われた個所にて生じている。したがって、そのクロック信号ＣＬＫの連続性が失われたときに出力されるエラー発生フラグＥＦＬＧは、エラー個所を特定するためのエラー位置情報としての機能を有する。なお、同図の場合、エラー発生フラグＥＦＬＧは、非遅延クロック信号ＣＬＫと１／２周期遅延クロック信号ＣＬＫ_DLとの排他論理和によって生成されている（図２参照）。
【００６０】
ここで、ＣＲＣなどのエラー検査手段（図示省略）がエラーを検出したときに、上記エラー発生フラグＥＦＬＧを使ってエラー個所を特定すれば、データ冗長度を増大させる訂正データに依存することなく、また訂正データによる複雑なエラー処理を行うこともなく、エラー発生フラグＥＦＬＧとタイミング的に位置対応する部分のデータを特定するという、比較的単純な処理によって迅速にエラー訂正を行わせることができる。
【００６１】
図７はストローブ信号にエラーがあった場合の動作例を示す。
【００６２】
同図において、実線はストローブ信号Ｓtrb-Rxにエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。また、Ｄata-1，Ｄata-2，Ｄata-1x，Ｄata-2x，ＣＬＫ-Nは、受信データＤata-Rの再生過程で作成される中間信号であって、これはデータ再生部として図４に示したものを使用したためである。
【００６３】
同図に示す例では、データ信号Ｄata-Rxの方は“１０１１０００１”と正しく受信されているが、ストローブ信号Ｓtrb-Rxの方に受信エラーが生じている。この場合、このストローブ信号Ｓtrb-Rxとデータ信号Ｄata-Rxの排他的論理和により得られるクロック信号ＣＬＫは、ストローブ信号Ｓtrb-Rxが正しく受信されている間、１／２周期ごとにハイとロウが規則的に入れ代わる連続状態を示すが、ストローブ信号Ｓtrb-Rxの受信エラーが生じたところで、そのクロック信号ＣＬＫの連続状態が失われてしまう。同図に示す例では、クロック信号ＣＬＫがロウとなるべきところでハイのままとなる不連続個所が生じ、この個所にて受信データＤata-Rにエラーが生じている。
【００６４】
この受信データＤata-Rのエラーは、巡回冗長検査符号などの検査データを用いる論理的なデータエラー検出（ＣＲＣ）によって検出されるが、この場合に検出できるのはエラーの有無だけであって、そのエラーの個所まで特定することはできない。
【００６５】
しかし、上記クロック信号ＣＬＫの不連続個所を検出してエラー発生フラグＥＦＬＧを出力させることにより、エラー発生フラグＥＦＬＧからエラーの発生に関する情報とエラーの位置に関する情報を共に得ることができる。なお、同図の場合も、エラー発生フラグＥＦＬＧは、非遅延クロック信号ＣＬＫと１／２周期遅延クロック信号ＣＬＫ_DLとの排他論理和によって生成されている（図２参照）。
【００６６】
ここで、ＣＲＣなどのエラー検査手段（図示省略）がエラーを検出したときに、上記エラー発生フラグＥＦＬＧを使ってエラー個所を特定すれば、図６の場合と同様に、データ冗長度を増大させる訂正データに依存することなく、また訂正データによる複雑なエラー処理を行うこともなく、比較的単純な処理でもって迅速にエラー訂正を行わせることができる。
【００６７】
以上のように、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するに際し、データ再生される前の受信信号（Ｄata_Rx，Ｓtrb_Rx）に対する物理的異常検査により上記受信データＤata-Rのエラー検出を行うとともに、上記異常個所を上記受信データＤata-Rのエラー推定個所として検出することにより、データ伝送効率を低下させる訂正データを用いることなく、高能力のエラー訂正を行わせることが可能になる。
【００６８】
検査データを用いるエラー検査手段の好適例としては、ＩＥＥＥ Std 1394にて定められているＣＲＣがある。このＣＲＣの概要を説明する。
【００６９】
巡回冗長検査符号（Ｃyclic Ｒendundacy Ｃharacter）を用いて行うエラー検出いわゆるＣＲＣ（巡回冗長検査：Ｃyclic Ｒendundacy Ｃheck）では、受信データを所定のブロック単位にまとめ、各ブロックごとに、そのブロックを構成するデータ（符号列）を高次の多項式とみなし、この高次多項式（被除数）を生成多項式（除数）で割ったときの剰余がゼロになるかどうかよって、そのブロック内の受信データにエラーがあるか否かを判別する。
【００７０】
この場合、各ブロックデータ内には、上記生成多項式で割ったときの剰余をゼロとするような検査データ（巡回冗長検査符号）が送信側にて付加されている。したがって、受信側にて送信側と同じ生成多項式（除数）を用いて得られる剰余がゼロならばエラー無し、ゼロでなければエラー有りとそれぞれ判定することができる。
【００７１】
生成多項式については、少ない冗長度でもって高能力のエラー検出を行わせるのに適したものがＩＥＥＥ規格にて定められている。
【００７２】
以上のように、ＣＲＣは高能力のエラー検出を行うことができるが、これだけではデータブロック内でのエラーの有無だけしか検出することができない。しかし、そのデータブロック内でのエラー位置情報を生成ことができれば、その個所でのエラーの訂正も可能となる。つまり、エラー個所のデータを、そのエラーを含むデータブロックに対する剰余計算結果がゼロとなるようなデータに修正することにより、そのエラー個所のデータを訂正することができる。このとき、そのエラー個所をエラー発生フラグＥＦＬＧの出力タイミング位置によって特定すれば、前述したように、エラー訂正のための訂正データすなわち冗長データを使わなくても、エラー訂正が可能になる。また、受信データに訂正データが付加されている場合には、この訂正データと上記エラー発生フラグＥＦＬＧとを組み合わせることにより、より高精度のエラー訂正能力を実現させることができる。
【００７３】
図８は本発明によるデータ受信装置の第２の実施態様を示す。
【００７４】
同図に示すデータ受信装置は、図１に示したデータ受信装置にエラー訂正部１９を含めたものである。エラー訂正部１９は、データ再生部４にて再生された受信データＤata-Rと、クロック抽出部３にて生成されたクロック信号ＣＬＫと、物理エラー検出部５から出力されるエラー発生フラグＥＦＬＧとによってエラー訂正処理を行い、エラー訂正できた場合は訂正データＣ-Dataを出力し、エラー訂正できなかった場合はエラー訂正ができなかったことを示す訂正不能フラグＵＮ-Ｃorを出力する。この訂正不能フラグＵＮ-Ｃorは、受信側システム（図示省略）にて送信側にデータ再送要求を行うかどうかの判定に用いられる。
【００７５】
図９はエラー訂正部の構成例を示す。
【００７６】
同図に示すのは図８に示したエラー訂正部１９の構成例であって、第１および第２のＣＲＣ計算回路２０，２１、エラー訂正回路２３、一致判定回路２２を有する。
【００７７】
同図において、第１のＣＲＣ計算回路２０は、受信データＤata-Rに対して生成多項式による剰余パターンＰ(x)を計算する。第２のＣＲＣ計算回路２１は、エラー発生フラグＥＦＬＧに対して生成多項式による剰余パターンＰ’(x)を計算する。
【００７８】
第１のＣＲＣ計算回路２０にて得られる剰余パターンＰ(x)は、受信データＤata-Rにエラーが無ければゼロとなるが、その受信データ（データブロック）のどこかにエラーが有ればゼロでなくなる。第２のＣＲＣ計算回路２１にて得られる剰余パターンＰ’(x)は、エラー発生フラグＥＦＬＧが出力されないエラー非検出状態の場合すなわちクロック信号ＣＬＫの不連続検査によって検出されるエラーが無い場合はゼロとなるが、そのエラーがあった場合はゼロでなくなる。
【００７９】
一致判定回路２２は、第１のＣＲＣ計算回路２０にて計算された剰余パターンＰ(x)と、第２のＣＲＣ計算回路２１にて計算された剰余パターンＰ’(x)とが、共にエラーパターン（ゼロ以外の剰余結果）となったどうかを判定する。つまり、受信データＤata-RにＣＲＣエラーがあったときに、そのＣＲＣエラーに対応するエラー発生フラグＥＦＬＧが出力されたかどうかを判定する。
【００８０】
ここで、一致判定回路２２が上記２つの剰余パターンＰ(x)とＰ’(x)を共にエラーパターンであると判定した場合は、エラー発生フラグＥＦＬＧの個所でエラーが発生した推定して、エラー訂正回路２３にエラー訂正を行わせる。他方、上記２つの剰余パターンＰ(x)とＰ’(x)が共にエラーパターンでないと判定された場合は、エラー発生フラグＥＦＬＧの個所以外でもエラーが発生したと推定されるので、この場合はエラー訂正を行う代わりに、訂正不能フラグＵＮ-Corを出力する。
【００８１】
エラー訂正回路２３は、上記一致判定回路２２の判定結果に基づいてエラー訂正を行う。すなわち、一致判定回路２２がエラー発生フラグＥＦＬＧで個所を特定できると判定した場合は、そのエラー発生フラグＥＦＬＧの個所にあるビットデータを反転させて訂正する。具体的には、エラー発生フラグＥＦＬＧの位置にあるビットデータが“１”だったならば“０”に修正し、“０”だったならば“１”に修正する。この修正は排他的論理和回路によって簡単に行うことができる。このようにして修正されたデータが最終出力データＣ-Dataとして出力される。他方、上記一致判定回路２２が訂正不能フラグＵＮ-Corを出力した場合は、エラー訂正回路２３によるエラー訂正は行われない。この場合、受信側のシステム（図示省略）は、上記訂正不能フラグＵＮ-Corを受けて、送信側に対する再送要求などの処理を行えばよい。
【００８２】
図１０は本発明によるデータ受信装置の第３の実施態様を示す。
【００８３】
同図に示すデータ受信装置は、図８に示した構成に加えて、第１および第２のアナログ加算回路３０，３１、レベル異常検出部３２、ＡＮＤ論理回路３３、ＣＬＫ修正部３５が設けられている。また、ＡＮＤ論理回路３３の出力（CORF）を受けて受信データのエラー訂正を行うエラー訂正部（Ｄata訂正部）３４が設けられている。
【００８４】
第１および第２のアナログ加算回路３０，３１とレベル異常検出部３２は、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出する物理的なエラー検出手段を構成する。すなわち、第１のアナログ加算回路３０は、伝送路を差動信号の形で伝送されてきた一対のデータ信号＋ＴＰＡ，−ＴＰＡ間のアナログレベルを相互加算する。第２のアナログ加算回路３１は、同じく、伝送路を差動信号の形で伝送されてきた一対のストローブ信号＋ＴＰＢ，−ＴＰＢ間のアナログレベルを相互加算する。レベル異常検出部３２は、第１および第２のアナログ加算回路３０，３１の各出力値ＡＤＤ１，ＡＤＤ２の異常検査を行う。
【００８５】
データ信号＋ＴＰＡ，−ＴＰＡおよびストローブ信号＋ＴＰＢ，−ＴＰＢはそれぞれ、データ受信回路１およびストローブ受信回路２にて受信されてハイまたはロウ（“１”または“０”）の２値論理信号（Ｄata_RxおよびＳtrb_Rx）に変換されるが、この２値化変換は、差動信号の一方（＋ＴＰＡ，＋ＴＰＢ）と他方（−ＴＰＡ，−ＴＰＢ）間でのアナログレベルの大小関係に基づいて行われる。すなわち、＋ＴＰＡが−ＴＰＡよりも高レベルならばＤata-Rxとしてハイ（“１”）が出力され、反対の場合はロウ（“０”）が出力される。同様に、＋ＴＰＢが−ＴＰＢよりも高レベルならばＳtrb-Rxとしてハイ（“１”）が出力され、反対の場合はロウ（“０”）が出力される。
【００８６】
このような２値化変換が正しく行われるのは、伝送されてきた信号＋ＴＰＡ，−ＴＰＡおよび＋ＴＰＢ，−ＴＰＢがそれぞれ正常なレベル範囲で差動変化している場合であり、このとき、各アナログ加算回路３０，３１の加算出力ＡＤＤ１，ＡＤＤ２は、差動信号内での相対レベル変化にかかわらず、常にほぼ一定値を保つ。
【００８７】
他方、伝送されてきた信号＋ＴＰＡ，−ＴＰＡおよび＋ＴＰＢ，−ＴＰＢが、たとえば外来ノイズの重畳などによって、異常なレベル値をとることがあると、差動信号内でのレベル差に異常が生じて、上述した２値化変換が正しく行われず、この結果、２値化された信号Ｄata_RxおよびＳtrb_Rxにエラーが発生する。この場合、各アナログ加算回路３０，３１の加算出力ＡＤＤ１，ＡＤＤ２の値にも異常が現れ、上記一定値を大きく越えたり、あるいは大きく下回ったりする。
【００８８】
レベル異常検出部３２は一種のウインドコンパレータ（窓比較回路）であって、第１および第２のアナログ加算回路３０，３１の各出力値ＡＤＤ１，ＡＤＤ２がそれぞれに所定の正常レベル範囲内にあるかどうかを監視し、ＡＤＤ１またはＡＤＤ２のいずれかが正常レベル範囲を越えるレベル異常があったときに、そのレベル異常期間に１ビット分の期間を加えた拡張レベルエラー信号EXPANDを出力する。これは、＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢのいずれかに１ビット分のレベル異常が生じた場合、再生データＤata-Rには２ビット分のエラーが生じるためである。つまり、レベル異常検出部３２は、差動伝送信号（＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢ）のアナログレベルに基づいてエラー検出を行い、エラーを検出したときには、再生データＤata-Rに現れるエラーの期間に対応する幅の拡張レベルエラー信号EXPNDを出力する。
【００８９】
ＡＮＤ論理回路３３は、物理エラー検出部５から出力されるエラー発生フラグＥＦＬＧと、レベル異常検出部３２から出力される拡張レベルエラー信号EXPNDとの論理積を、訂正符号CORFとして出力する。つまり、クロック信号ＣＬＫの連続性検査によって検出される物理的エラーと、差動伝送信号（＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢ）のレベル異常によって検出される物理的エラーとが同時に生じたときに、訂正符号CORFを出力する。この訂正符号CORFは、エラー個所を特定するための信号として、エラー訂正部３４およびＣＬＫ修正部３５に与えられる。
【００９０】
エラー訂正部３４は、データ再生部４にて再生された受信データＤata-Rxのうち、上記訂正符号CORFの個所に位置するデータ（ビットデータ）を訂正してＣ-Dataとして出力する。
【００９１】
クロック修正部３５は、クロック抽出部３にて生成されたクロック信号ＣＬＫが連続したクロック信号となるように、上記訂正符号CORFの個所にてクロック信号ＣＬＫの論理を訂正する。具体的には、訂正符号CORFの個所にてクロックＣＬＫの論理を反転させることで、そのクロック信号の連続性を回復させる。
【００９２】
図１１はレベル異常検出部の構成例を示す。
【００９３】
同図に示すレベル異常検出部３２は、第１および第２のウインドコンパレータ（窓比較回路）４０，４３、第１のウインドコンパレータ４０に比較基準電圧Ｖ１，Ｖ２を与える電圧源４１，４２、第２のウインドコンパレータ４３に比較基準電圧Ｖ３，Ｖ４を与える電圧源４４，４５、および両コンパレータ４０，４３の出力（Ｗin1，Ｗin2）をそれぞれ１ビット幅分ずつ時間拡張して出力する拡張回路４６により構成されている。
【００９４】
ここで、Ｖ１とＶ２は、差動伝送されてきたデータ信号＋ＴＰＡ，−ＴＰＡの相互加算出力ＡＤＤ１の正常レベル範囲（上限レベルＶ１と下限レベルＶ２）を定める。同様に、Ｖ３とＶ４は、差動伝送されてきたストローブ信号＋ＴＰＢ，−ＴＰＢの相互加算出力ＡＤＤ２の正常レベル範囲（上限レベルＶ３と下限レベルＶ４）を定める。
【００９５】
ウインドコンパレータ４０，４３は、＋ＴＰＡ，−ＴＰＡまたは＋ＴＰＢ，−ＴＰＢのいずれかの相互加算出力ＡＤＤ１，ＡＤＤ２が上記正常レベル範囲から外れたときに異常レベル検出信号Win1またはＷin2を出力する。この異常レベル検出信号Win1またはＷin2は、拡張回路４６にて１ビット幅分だけ時間拡張されたのち、上記拡張レベルエラー信号EXPNDとして出力される。
【００９６】
図１２はデータ信号にレベルエラーがあった場合の動作例を示す。
【００９７】
同図において、実線はデータ信号（＋ＴＰＡ，−ＴＰＡ）にレベルエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。
【００９８】
同図に示すように、データ信号＋ＴＰＡ，−ＴＰＡに１ビット相当のレベル異常（物理異常）が生じると、その異常個所にてデータの２値化（Ｄata-Rx）にエラーが生じることにより、クロック信号ＣＬＫの連続性が失われて、２ビット相当の幅をもつエラー発生フラグＥＦＬＧが出力される。
【００９９】
このとき、そのデータ信号＋ＴＰＡ，−ＴＰＡの相互加算出力ＡＤＤ１にレベル異常が生じて、第１のウインドコンパレータ４０からも異常レベル検出信号Ｗin1が出力される。この異常レベル検出信号Ｗin1は２ビット分に時間拡張され、拡張レベルエラー信号EXPNDとして出力される。
【０１００】
上記エラー発生フラグＥＦＬＧと拡張レベルエラー信号EXPNDの論理積により訂正符号CORFが生成される。この訂正符号CORFの個所にて、受信データＤata-Rのエラー訂正を行わせることにより、最終出力データＣ-DATAを得ることができる。
【０１０１】
以上のように、２値化される前の受信信号のレベル異常（物理異常）を検出することによっても、受信信号のエラー検出とエラー推定個所の検出を行わせることができるが、これとともに、クロック信号の連続性検査による受信信号のエラー検出とエラー推定個所の検出を行って、両検出結果を照合の形で利用することにより、より高能力のエラー検出およびエラー訂正が可能となる。
【０１０２】
図１３は本発明の第４の実施態様を波形チャートで示す。
【０１０３】
同図において、実線はデータ信号にレベルエラーがあった場合の動作波形、波線はエラーがなかった場合の動作波形を示す。
【０１０４】
同図に示すのは、データ再生用の同期信号（クロック同期パルス信号）をＰＬＬ回路（図３参照）で生成するようにした場合の動作波形であって、この場合、ＰＬＬ回路はクロック信号ＣＬＫの２倍の周波数のクロック同期パルス信号２ＣＬＫ-pを連続的に発振生成する。このクロック同期パルス信号２ＣＬＫ-Pを受信データＤata-Rxのデータラッチ信号として使うことにより、受信データＤata-Rを簡単に作成することができる。
【０１０５】
この場合のエラー検出およびエラー訂正は、クロック信号ＣＬＫの連続性検査とＣＲＣによるエラー検査との併用によって行われる。すなわち、クロック信号ＣＬＫの連続性検査により得られるエラー発生フラグＥＦＬＧと前述したＣＲＣの検査結果とによって訂正符号CORFを作成し、この訂正符号CORFの個所で受信データＤata-Rの訂正を行って最終出力データＣ-DATAを得る。
【０１０６】
以上説明したように、本願発明の第１の発明は、データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号を受信して受信データを再生するデータ受信装置にあって、データ再生される前の受信信号に対する物理的異常検査により上記受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１０７】
これにより、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という効果が得られる。
【０１０８】
本発明の第２の発明は、第１の発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号の連続性検査により受信データのエラー検出を行うとともに、上記連続性の異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１０９】
これにより、エラー検出およびエラー推定個所を検出するための物理的異常検査をデータ信号とストローブ信号から確実に行うことができる、という効果が得られる。
【０１１０】
本発明の第３の発明は、第１または第２の発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的なクロック同期パルス信号を発振生成するＰＬＬ回路と、上記クロック信号と上記クロック同期パルス信号で歩進と初期化が行われるカウンタのカウント値によって上記クロック信号の連続性検査を行うエラー検出手段を備えたことを特徴とする。
【０１１１】
これにより、受信信号の物理的異常検査をなすクロック信号の連続性検査を確実に行うことができる、という効果が得られる。
【０１１２】
本発明の第４の発明は、第１から第３のいずれかの発明において、データ信号とストローブ信号をそれぞれに差動受信する差動受信回路と、差動受信信号を形成する一対の信号間での相互加算レベルの異常検査により受信データのエラー検出を行うとともに、上記レベルの異常個所を上記受信データのエラー推定個所として検出するエラー検出手段を備えたことを特徴とする。
【０１１３】
これにより、エラー検出およびエラー推定個所を検出するための物理的異常検査を受信信号から確実に行うことができる、という効果が得られる。
【０１１４】
本発明の第５の発明は、エラー推定個所にてエラー発生フラグを出力するエラー検出手段を備えたことを特徴とする。
【０１１５】
これにより、再生された受信データのエラー推定個所を実時間で特定させることが可能になる、という効果が得られる。
【０１１６】
本発明の第６の発明は、第１から第５のいずれかの発明において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データによってエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えたことを特徴とする。
【０１１７】
これにより、エラー検出およびエラー訂正の精度を高めることができる、という効果が得られる。
【０１１８】
本発明の第７の発明は、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、巡回冗長検査符号によって受信データのエラー検出を行う第２のエラー検出手段と、第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記受信データのエラー訂正を行うエラー訂正手段を備えたことを特徴とする。
【０１１９】
これにより、エラー検出およびエラー訂正の能力および精度を高めることができる、という効果が得られる。
【０１２０】
本発明の第８の発明は、第１から第７のいずれかの発明において、受信信号の物理的異常検査により受信データのエラー検出を行うとともに、上記異常個所を上記受信データのエラー推定個所として検出する第１のエラー検出手段と、受信データにあらかじめ付加されている検査データを用いてエラーの有無を論理判定する第２のエラー検出手段と、第１および第２の両エラー検出手段の検出結果を照合することにより、検出されたエラーが訂正可能であるか否かを判定する判定手段を備えたことを特徴とする。
【０１２１】
これにより、エラー検出およびエラー訂正の能力および精度を高めるとともに、エラー訂正が不能な場合の送信側に対する再送要求の発行を最適化させることができる、という効果が得られる。
【０１２２】
本発明の第９の発明は、第１から第８のいずれかの発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えたことを特徴とする。
【０１２３】
これにより、データ再生手段の構成を簡略化させることができる、という効果が得られる。
【０１２４】
本発明の第１０の発明は、第１から第９のいずれかの発明において、データ信号とストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的に発振生成されるクロック同期パルス信号を用いて上記データ信号から受信データを再生するデータ再生手段を備えたことを特徴とする。
【０１２５】
これにより、データ再生を確実かつ安定に行わせることができる、という効果が得られる。
【０１２６】
以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。たとえば、エラー検査方式としては、ＩＥＥＥ１３９４で定めるＣＲＣ以外の方式を利用することも可能である。また、エラー検出回路５などはマイクロプロセッサでソフトウェア的に構成することもできる。
【０１２７】
以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるＩＥＥＥ1394方式のデータ受信装置に適用した場合について説明したが、それに限定されるものではなく、デジタル信号をデータ・ストローブ符号化方式で送受信するシステムであれば、ＩＥＥＥ方式以外のシステムにも適用できる。
【０１２８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１２９】
すなわち、データ伝送効率を低下させることなく高能力のエラー訂正を可能にする、という効果が得られる。
【図面の簡単な説明】
【図１】本発明によるデータ受信装置の第１の実施態様を示すブロック回路図
【図２】物理エラー検出部５の第１の構成例を示すブロック回路図
【図３】物理エラー検出部５の第２の構成例を示すブロック回路図
【図４】本発明に先立って検討されたデータ受信装置のブロック回路図
【図５】図４に示した装置の各部における動作波形チャート
【図６】データ信号にエラーがあった場合の動作例を示す波形チャート
【図７】ストローブ信号にエラーがあった場合の動作例を示す波形チャート
【図８】本発明によるデータ受信装置の第２の実施態様を示すブロック回路図
【図９】エラー訂正部の構成例を示すブロック回路図
【図１０】本発明によるデータ受信装置の第３の実施態様を示すブロック回路図
【図１１】レベル異常検出部の構成例を示すブロック回路図
【図１２】データ信号にレベルエラーがあった場合の動作例を示すブロック回路図
【図１３】本発明の第４の実施態様を示す波形チャート
【符号の説明】
１ データ受信回路
２ ストローブ受信回路
３ クロック抽出部
４ データ再生部
５ 物理エラー検出部
６ 遅延回路（１／２周期）
７ 排他的論理和回路（ＥＯＲ）
８ ＰＬＬ（Ｐhase Ｌock Ｌoop）回路
９ 論理インバータ
１０，１１ カウンタ
１２ ＯＲ論理回路
１４，１５ フリップフロップ回路（データラッチ）
１６，１７ ＡＮＤ論理回路
１８ ＯＲ論理回路
１９ エラー訂正部
２０，２１ ＣＲＣ計算回路
２２ 一致判定回路
２３ エラー訂正回路
３０，３１ アナログ加算回路
３２ レベル異常検出部
３３ ＡＮＤ論理回路
３４ エラー訂正部
３５ ＣＬＫ修正部
４０，４３ ウインドコンパレータ（窓比較回路）
４１，４２，４４，４５ 電圧源
４６ 拡張回路
＋ＴＰＡ，−ＴＰＡ データ信号（差動信号）
＋ＴＰＢ，−ＴＰＢ ストローブ信号（差動信号）
Ｄata_Rx ２値化されたデータ信号
Ｓtrb_Rx ２値化されたストローブ信号
Ｄata_R 受信データ
ＣＬＫ クロック信号（正相）
ＣＬＫ-N クロック信号（逆相）
２ＣＬＫ-p クロック同期パルス信号（２倍周波数）
ＣＬＫ-P クロック同期パルス信号
ＥＦＬＧ エラー発生フラグ
ＵＮ-Ｃor 訂正不能フラグ
Ｐ(x) 剰余パターン（Ｄata-R）
Ｐ’(x) 剰余パターン（ＥＦＬＧ）
ＡＤＤ１，ＡＤＤ２ 加算出力
EXPAND レベルエラー信号
CORF 訂正符号
Ｖ１〜Ｖ４ 比較基準電圧
Win1，Ｗin2 異常レベル検出信号
Claims (9)
- データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号とを含む受信信号を受信し、該受信信号からデータを再生するデータ受信装置にあって、
上記データの再生前に上記受信信号に対して行われる物理的異常検査により上記データ信号に異常個所が検出されたとき該異常個所を上記データ信号のエラー推定個所として検出する第１エラー検出手段と、
上記データ信号にあらかじめ付加されている検査データによってエラーの有無を論理判定する第２のエラー検出手段と、
上記第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記データ信号のエラー訂正を行うエラー訂正手段と、
を備えたことを特徴とするデータ受信装置。 - データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号とを含む受信信号を受信し、該受信信号からデータを再生するデータ受信装置にあって、
上記データの再生前に上記受信信号に対して行われる物理的異常検査により上記データ信号に異常個所が検出されたとき該異常個所を上記データ信号のエラー推定個所として検出する第１エラー検出手段と、
巡回冗長検査符号によって受信データのエラー検出を行う第２のエラー検出手段と、
上記第１および第２の両エラー検出手段から得られるエラー情報に基づいて上記データ信号のエラー訂正を行うエラー訂正手段と、
を備えたことを特徴とするデータ受信装置。 - データ・ストローブ符号化方式で伝送されてくるデータ信号とストローブ信号とを含む受信信号を受信し、該受信信号からデータを再生するデータ受信装置にあって、
上記データの再生前に上記受信信号に対して行われる物理的異常検査により上記データ信号に異常個所が検出されたとき該異常個所を上記データ信号のエラー推定個所として検出する第１エラー検出手段と、
上記データ信号にあらかじめ付加されている検査データを用いてエラーの有無を論理判定する第２のエラー検出手段と、
上記第１および第２の両エラー検出手段の検出結果を照合することにより、検出されたエラーが訂正可能であるか否かを判定する判定手段と、
を備えたことを特徴とするデータ受信装置。 - 上記第１エラー検出手段は、上記データ信号と上記ストローブ信号の排他的論理和で与えられるクロック信号に対して行われる連続性検査により上記クロック信号に異常個所が検出されたとき該異常個所を上記データ信号のエラー推定個所として検出することを特徴とする請求項１乃至３のいずれかに記載のデータ受信装置。
- 上記第１エラー検出手段は、さらに上記データ信号と上記ストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的なクロック同期パルス信号を発振生成するＰＬＬ回路を備え、上記クロック信号と上記クロック同期パルス信号で歩進と初期化が行われるカウンタのカウント値によって上記クロック信号の連続性検査を行うことを特徴とする請求項４に記載のデータ受信装置。
- 上記第１エラー検出手段は、さらに上記データ信号と上記ストローブ信号をそれぞれに差動受信する差動受信回路を備え、上記差動受信する一対の信号間での相互加算レベルに対して行われる異常検査により上記レベルに異常個所が検出されたとき該レベルの異常個所を上記データ信号のエラー推定個所として検出することを特徴とする請求項１乃至３のいずれかに記載のデータ受信装置。
- 上記第１エラー検出手段は、上記エラー推定個所にてエラー発生フラグを出力することを特徴とする請求項１乃至６のいずれかに記載のデータ受信装置。
- 上記データ信号と上記ストローブ信号の排他的論理和で与えられるクロック信号を用いて上記データ信号からデータを再生するデータ再生手段をさらに備えたことを特徴とする請求項１乃至７のいずれかに記載のデータ受信装置。
- 上記データ信号と上記ストローブ信号の排他的論理和で与えられるクロック信号を位相基準にして連続的に発振生成されるクロック同期パルス信号を用いて上記データ信号からデータを再生するデータ再生手段を備えたことを特徴とする請求項１乃至７のいずれかに記載のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35029898A JP3888601B2 (ja) | 1998-12-09 | 1998-12-09 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35029898A JP3888601B2 (ja) | 1998-12-09 | 1998-12-09 | データ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174838A JP2000174838A (ja) | 2000-06-23 |
| JP3888601B2 true JP3888601B2 (ja) | 2007-03-07 |
Family
ID=18409554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35029898A Expired - Fee Related JP3888601B2 (ja) | 1998-12-09 | 1998-12-09 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3888601B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4251800B2 (ja) * | 2001-11-08 | 2009-04-08 | 株式会社アドバンテスト | 試験装置 |
| WO2005112380A1 (ja) * | 2004-05-13 | 2005-11-24 | National Institute Of Information And Communications Technology | 無線通信方法及び無線通信システム |
| CN115694738B (zh) * | 2022-10-31 | 2023-05-30 | 上海铼钠克信息技术有限公司 | 串行报错通信系统和方法 |
-
1998
- 1998-12-09 JP JP35029898A patent/JP3888601B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174838A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7065169B2 (en) | Detection of added or missing forwarding data clock signals | |
| JP3558625B2 (ja) | 同期誤り検出回路 | |
| JP2009021981A (ja) | エラー検出コード生成装置および方法 | |
| US6745353B2 (en) | Method and apparatus for sliding window link physical error detection | |
| JPH04103224A (ja) | 符号誤り検出回路 | |
| EP0233221A1 (en) | APPARATUS AND METHOD FOR DETECTING SYNCHRONIZATION ERRORS. | |
| JP3888601B2 (ja) | データ受信装置 | |
| JP2005039307A (ja) | エラー検出装置および方法 | |
| US4581741A (en) | Error detection apparatus for data dependent coding circuitry | |
| US7103827B2 (en) | Method and apparatus for detecting start position of code sequence, and decoding method and apparatus using the same | |
| US6343096B1 (en) | Clock pulse degradation detector | |
| JP3913855B2 (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
| JP2763019B2 (ja) | フレームパルス発生装置 | |
| US8656259B2 (en) | Data transmission | |
| JPH10327207A (ja) | 誤同期検出装置 | |
| JP3123994B2 (ja) | タイミング信号誤動作検出回路 | |
| JP3137090B2 (ja) | エラー検出回路 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JP3730877B2 (ja) | エラー報告方式及びその方法 | |
| JP2599001B2 (ja) | 誤り訂正処理回路 | |
| KR920004806Y1 (ko) | 직렬통신 잡음 제거회로 | |
| JPH0118607B2 (ja) | ||
| JP2624120B2 (ja) | 監視データ付け替え回路 | |
| JPS62298254A (ja) | デ−タ伝送方式 | |
| JPH1188446A (ja) | データサンプリング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |