JP7181390B2 - Ａｄｃサンプリングデータ識別方法及びシステム、集積回路及び復号装置 - Google Patents

Description

本発明は、高速データ収集の分野に関し、特にＡＤＣサンプリングデータ識別方法及びシステム、集積回路及び復号装置である。

科学技術および工学応用の進歩に伴い、データ収集システムに必要とするサンプリングレートは、ますます高くなっている。従来のシングルコアＡＤＣサンプリングレートの制限で、時間交互並列サンプリング技術（タイムインタリーブＡＤＣ）は、より高いサンプリングレートによるデータ収集システムを実現するのに最も効果的な技術的アプローチである。タイムインタリーブＡＤＣの応用過程には、マルチコアＡＤＣのサンプリングアパーチャ誤差校正、信号ゲイン誤差校正、オフセット誤差校正などの技術が関与している。これらの技術の実現は、いずれもサンプリングデータをベースとするデジタル後処理技術であり、タイムインタリーブＡＤＣの間のサンプリングデータの開始位置と各ＡＤＣの同期状態を予め正確に確定することが必要である。

従来技術では、タイムインタリーブＡＤＣのサンプリングデータの同期は、主にＡＤＣにサンプリングを停止させ、一定のテストパターンを出力させ、後端のデバイスで出力パターンの検出と処理を行っていた。各タイムインタリーブＡＤＣはテストモードで同期した後にＡＤＣを通常動作モードに切り替えてそのまま使用する。

上記タイムインタリーブＡＤＣのサンプリングデータの同期を実現する方法は、１）各タイムインタリーブＡＤＣをテストモードから通常動作モードに切り替えた後に各ＡＤＣの有効データ開始位置を判断できず、ＡＤＣの間のサンプリングデータの組み合わせの順序を決定することが不便である。２）テストモードで同期した後のＡＤＣは通常動作モードに切り替えると同期誤差が生成してしまう。また、通常モードに切り替えた後には、ＡＤＣの同期状態は出力されるデータを観察することで得ることができないため、その際に各ＡＤＣの間の同期状態の違いに気づくことが難しい、という問題点があった。

本発明は、時間交互並列サンプリング技術について、高速データ収集システムにおいて各タイムインタリーブＡＤＣの間でサンプリングデータの開始位置と同期状態を識別することができないとの問題を解決することを目的とする。

上記問題を解決するために、本願の第一の態様は、ＡＤＣ集積回路に適用されるＡＤＣサンプリングデータ識別方法を提供し、該ＡＤＣサンプリングデータ識別方法は、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換することと、プリアンブル系列を生成することと、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信することと、新規シリアルデータに対応するクロック信号を生成し、クロック信号を復号装置に送信し、復号装置により新規シリアルデータ及びクロック信号に基づいてサンプリングデータを識別することと、を含む。

本願の第二の態様は、復号装置に適用されるＡＤＣサンプリングデータ識別方法を提供し、該ＡＤＣサンプリングデータ識別方法は、ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信し、新規シリアルデータはシリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータはｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応していることと、ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得することと、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することと、を含む。

本願の第三の態様は、ｎ個のタイムインタリーブＡＤＣチップを有するＡＤＣ集積回路を提供し、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換するパラレルシリアル変換モジュールと、プリアンブル系列を生成するプリアンブル生成モジュールと、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信するスティッチングモジュールと、新規シリアルデータに対応するクロック信号を生成し、そのクロック信号を復号装置に送信し、復号装置により新規シリアルデータおよびクロック信号に基づいて、サンプリングデータを識別する対応タロック生成モジュールと、を備える。

本願の第四の態様は、復号装置を提供し、ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信し、新規シリアルデータはシリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータはｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応している通信モジュールと、ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得するプリアンブルモジュールと、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別する開始位置識別モジュールと、を備える。

本願の第五の態様は、タイムインタリーブＡＤＣサンプリングデータ識別システムを提供し、ＡＤＣ集積回路と、復号装置とを備える。
ＡＤＣ集積回路は、ｎ個のタイムインタリーブＡＤＣチップと、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換するパラレルシリアル変換モジュールと、プリアンブル系列を生成するプリアンブル生成モジュールと、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信するスティッチングモジュールと、新規シリアルデータに対応するクロック信号を生成し、そのクロック信号を復号装置に送信する対応タロック生成モジュールと、を備える。
復号装置は、ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信し、新規シリアルデータはシリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータはｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応している通信モジュールと、ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得するプリアンブルモジュールと、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別する開始位置識別モジュールと、を備える。

本発明は、ＡＤＣサンプリングデータ識別方法及びシステム、集積回路並びに復号装置を提供し、各タイムインタリーブＡＤＣのチップの動作モードを変更することなく、サンプリングデータの開始位置とその同期状態を判断できる。本発明は、従来の各タイムインタリーブＡＤＣのチップが同期の時にテストモードに切り替え、同期が完了した後に通常モードに切り替える過程を回避することによって、同期とその後の校正のステップを簡素化するとともに、同期とその後の校正過程によるＡＤＣが異なる動作モードでの同期誤差とデータジッタを解消する。また、本発明の技術案によれば、毎回のＡＤＣのリセットの後に各チャンネルの同期状態をリアルタイムに検出し、ｎ個のＡＤＣタイムインタリーブに必要とするリアルタイムの同期性を保証することができる。

本発明は、上記及び他の目的、特徴及び利点をより明瞭にするために、以下で特に好ましい実施例を挙げて添付図面と合わせて詳しく説明する。

本発明の一実施例によるＡＤＣ集積回路側のＡＤＣサンプリングデータ識別方法のフローチャートである。 本発明の一実施例による復号装置側のＡＤＣサンプリングデータ識別方法のフローチャートである。 本発明の他の実施例による復号装置側のＡＤＣサンプリングデータ識別方法のフローチャートである。 本発明の一実施例によるＡＤＣ集積回路の構成図である。 本発明の一実施例による復号装置の構成図である。 本発明の他の実施例による復号装置の構成図である。 本発明の一実施例によるＡＤＣサンプリングデータ識別システムの構成図である。 本発明の具体的な実施例による四チャンネルのタイムインタリーブＡＤＣサンプリングデータ識別システムの構成図である。 本発明の具体的な実施例によるＡＤＣサンプリングデータの伝送タイミングの関係を示す図である。 本発明の他の具体的な実施例によるＡＤＣサンプリングデータの伝送タイミングの関係を示す図である。

本発明の技術特徴及び効果をより明確にするために、以下、添付図面を参照して本発明の技術案をさらに説明する。本発明は、他の異なる具体例を用いて説明又は実施されてもよく、当業者が請求項の範囲内で行う均等な変更でも本発明の保護範囲に属する。

本明細書の記載において、用語「一実施例」、「具体的な実施例」、「一実施形態」、「例えば」などの記載は、その実施例または例示に関連して記載される特定の特徴、構造または特性が本願の少なくとも１つの実施形態または例に含まれることを意味する。本明細書において、上記用語の例示的な表現は、必ずしも同じ実施例または例示を指すものではない。さらに、説明する具体的な特徴、構造、または特性は任意の１つまたは複数の実施形態または実施例において適切な方法で組み合わされ得る。各実施例によるステップ順序は、本発明の実施を模式的に説明するためのものであり、そのステップの順序を限定するものではなく、必要に応じて適宜調整することができる。

従来のタイムインタリーブＡＤＣサンプリングデータの同期方法では、各ＡＤＣの有効データの開始位置と同期状態を判断できないことを考慮することによって、本発明の一実施例では、ＡＤＣ集積回路に適用されるＡＤＣサンプリングデータ識別方法を提供する。図１に示すように、該ＡＤＣサンプリングデータ識別方法は、以下のステップを含む。

ステップ１１０：ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換する。

実施の時には、本ステップは、従来のパラシリ変換器によって実現されてもよく、本発明は、本ステップの具体的な実施過程を限定しない。

ステップ１２０：プリアンブル系列を生成する。一実施形態では、プリアンブル系列のタイプは、ＡＢ符号、ｎＡｎＢ符号（ｎは１以上であり、タイムインタリーブＡＤＣチップの数と等しくてもよい）、ランプ関数符号および疑似ランダム符号のうちの１つまたは複数を含むが、これらに限定されない。

実施の時には、ステップ１１０は、ステップ１２０の前又は後に実行されてもよく、又は、同時に行われてもよく、同じクロック信号が用いられてもよい。本ステップは、プリアンブル系列の生成を容易にするため、生成するプリアンブル系列の長さ（即ち、プリアンブル系列のプリアンブルの数）を限定しない。例えば、ランプ関数符号は、無限ループ出力の複数のビット計数器で生成させてもよく、メモリに予め記憶していた系列符号を呼び出してもよい。適用状況によって異なる方式を選択してもよい。疑似ランダム符号はシフトレジスタを用いて無限移動させられてもよい。ｎＡｎＢ符号は、まずユーザがＡＤＣチップの個数に応じてＡパターンおよびＢパターンの具体的な内容を定義する必要がある。例えば、１４ｂiｔで１つのデータを表し、ＡパターンとＢパターンの内容は０から１６３８３のいずれか一つであってもよい。そして、動作モード（４Ａ４Ｂまたは２Ａ２Ｂのモード）に応じて、該当するパターンを出力する。具体的には、計数器とデータセレクタを用いて実現することができる。計数器とデータストリームは同一周期のクロックを用い、二つのクロック周期毎にＡとＢを交互に出力すると、２Ａ２Ｂパターンとし、４クロック周期毎にＡとＢを交互に出力すると、４Ａ４Ｂパターンとする。また、ワンチップマイコンを用いて４Ａ４Ｂあるいは２Ａ２Ｂのデータを拡張して生成することでワンチップマイコンに記憶し、直接にパターンをデータストリームのクロック周期に従って出力してもよい。

一実施形態では、検出の便利でサンプリングデータの開始位置を検出するためには、ランプ関数符号を用いてもよい。サンプリングデータの同期状態を検出するために対して、ｎＡｎＢ符号を用いてもよい。

ステップ１３０：シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信する。

一実施例において、ステップ１３０でシリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、プリアンブル系列を生成する時にプリアンブル系列のプリアンブルの個数が限定されていない場合には、所定の個数に基づいてプリアンブル系列のプリアンブルを切り出し、その切り出されたプリアンブルをシリアルデータの前に追加するまたは対応となる個数でシリアルデータに置き換えて新規シリアルデータを取得することを含む。

実施の時に、上記ステップは、先にプリアンブル系列を出力し、該出力されたプリアンブルの個数が所定の個数に達したときに、シリアルデータを出力することで実現してもよい。例えば、予め設定されたプリアンブルの個数が６４個であり、本ステップは、実施の時に先にプリアンブル系列を出力し、該出力されたプリアンブルの個数を記録し、出力されるプリアンブル個数が６４個に達し、シリアルデータを出力する。
本実施の形態は、プリアンブル系列生成装置の制約を軽減することができる。

他の実施形態では、ステップ１３０でシリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、プリアンブル系列を生成する時にプリアンブル系列のプリアンブルの個数が限定されている場合には、生成されたプリアンブル系列をシリアルデータの前に追加するまたはシリアルデータに置き換えて新規シリアルデータを生成する、または、プリアンブルを生成する毎に所定個数のプリアンブルが生成されるまで、生成されたプリアンブルをシリアルデータの前に追加するまたはシリアルデータに置き換えることを含む。
本実施形態は、プリアンブル系列生成装置のエネルギー消費を低減することができる。

ステップ１４０：新規シリアルデータに対応するクロック信号を生成し、クロック信号を復号装置に送信し、復号装置により新規シリアルデータ及びクロック信号に基づいてサンプリングデータを識別する。スティッチング処理によるデータの開始位置と終了位置が変化し、データが安定している時間区間が変化することで、本来シリアルデータが安定している区間に入るクロックの立ち上がりエッジがちょうど新規シリアルデータが飛び越す位置に入る。本ステップは、スティッチング処理によるＡＤＣデータが安定している時間区間を調整することができるので、復号装置が本ステップで生成されたクロック信号に基づいてデータを正確に読み取ることができるようにする。

一実施形態において、クロック信号は、外部から入力されるクロックの分周及び遅延Ｂuｆｆeｒの追加によって実現される。例えば、クロック信号の立ち上がりエッジと立ち下がりエッジを利用してデータを読み出す場合に、クロックの周波数がデータの周波数の半分であり（通常のＤＤＲメモリのタイミング）、該クロックは、外部から入力されるクロックを２分周して得られる。分周の前には、該クロックは、ある程度の数のＢuｆｆeｒによって、データクロックとの位相関係を確保する必要がある。

他の実施形態では、復号装置の汎用をサポートして復号を容易にするために、クロック信号の立ち上がりエッジおよび立ち下がりエッジは、新規シリアルデータのデータの中心に揃う。

これに対応し、本発明の一実施例は、図１に対応して使用されて復号装置に適用されるＡＤＣサンプリングデータ識別方法をさらに提供する。図２に示すように、該ＡＤＣサンプリングデータ識別方法は、
ステップ２１０：ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信するステップであって、新規シリアルデータは、シリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータは、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応しているステップと、
ステップ２２０：ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得するステップと、
ステップ２３０：新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別するステップと、を含む。

詳細には、ステップ２３０で新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することは、
クロック信号を用いて新規シリアルデータを解析するステップと、
解析されたデータとスティッチング用のプリアンブル系列と、を比較し、解析されたデータとスティッチング用のプリアンブル系列とが同じである場合に、次に解析されるデータがタイムインタリーブＡＤＣチップサンプリングデータの開始位置であると確定されるステップと、を含む。

本発明の他の実施形態において、図３に示されるように、復号装置に適用されるＡＤＣサンプリングデータ識別方法は、
ステップ２４０：新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別するステップをさらに含む。

詳細には、ステップ２４０で新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別することは、
クロック信号を用いて新規シリアルデータを解析するステップと、
解析された新規シリアルデータをｎチャンネルのパラレルデータに変換するステップと、
各チャンネルのデータにおける最初ｍ個のデータとスティッチング用のプリアンブル系列とが所定の関係を満たすか否かを判定し、満たすと判定する場合には、ＡＤＣデータ同期が成功であり、そのうち、ｍ」（Ｎ／ｎ）、Ｎはプリアンブル系列の個数である。ここで、所定の関係は、スティッチング用のプリアンブル系列のパターン及びパラレルデータの本数に関するものである。本発明で所定の関係を特に限定しない。

図１、図２、図３から提供されるＡＤＣサンプリングデータ識別方法は、互いに協力して次の技術的効果を実現することができる。
１）各タイムインタリーブＡＤＣのチップの動作モードを変更することなく、サンプリングデータの開始位置とその同期状態を判断できる。
２）従来の各タイムインタリーブＡＤＣのチップが同期の時にテストモードに切り替え、同期が完了した後に通常モードに切り替える過程を回避することによって、同期とその後の校正のステップを簡素化するとともに、同期とその後の校正過程によるＡＤＣが異なる動作モードでの同期誤差とデータジッタを解消する。
３）毎回のＡＤＣのリセットの後に各チャンネルの同期状態をリアルタイムに検出し、ｎ個のＡＤＣタイムインタリーブに必要とするリアルタイムの同期性を保証することができる。

同じ発明概念に基づいて、本発明の実施例は、ＡＤＣ集積回路及び復号装置を提供して以下の実施例に示している。このようなＡＤＣ集積回路及び復号装置は問題を解決する原理が上述の方法と類似するので、このようなＡＤＣ集積回路及び復号装置はその実施が方法例の実施を参照し、重複の箇所を省略する。

図４に示すように、図４は本発明の一実施例によるＡＤＣ集積回路を示し、ｎ個のタイムインタリーブＡＤＣチップを含む。該ＡＤＣ集積回路は、以下のモジュールを含む。

パラレルシリアル変換モジュール４１０は、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換する。ここで、変換されるシリアルデータの周波数は、ＡＤＣチップデータの周波数のｎ倍である。例えば、４つのタイムインタリーブＡＤＣチップがあり、その変換されるシリアルデータストリームの周期は、初期のクロック周期の１/４となる。パラレルシリアル変換モジュールは、ＡＤＣチップのデータを一つの初期のクロック周期で順次に取引いて出力する。

プリアンブル生成モジュール４２０は、プリアンブル系列を生成する。ここで、プリアンブル系列のパターンは、ＡＢ符号、ランプ関数符号及びランダム符号のいずれか一種を含む。

スティッチングモジュール４３０は、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信し、復号装置により新規シリアルデータおよびクロック信号に基づいて、サンプリングデータを識別する。

一実施形態では、スティッチングモジュール４３０は、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、プリアンブル系列を生成する時にプリアンブル系列のプリアンブルの個数が限定されている場合には、所定の個数に基づいてプリアンブル系列のプリアンブルを切り出し、その切り出されたプリアンブルをシリアルデータの前に追加するまたは対応となる個数でシリアルデータに置き換えて新規シリアルデータを取得する。上記ステップは、先にプリアンブル系列を出力し、該出力されたプリアンブルの個数が所定の個数に達したときに、シリアルデータを出力する。例えば、予め設定されたプリアンブルの個数が６４個であり、本ステップは、実施の時に先にプリアンブル系列を出力し、該出力されたプリアンブルの個数を記録し、出力されるプリアンブル個数が６４個に達し、シリアルデータを出力する。

他の実施形態では、スティッチングモジュール４３０は、シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、プリアンブル系列を生成する時にプリアンブル系列のプリアンブルの個数が限定されている場合には、生成されたプリアンブル系列をシリアルデータの前に追加するまたはシリアルデータに置き換えて新規シリアルデータを生成する、または、プリアンブルを生成する毎に所定個数のプリアンブルが生成されるまで、生成されたプリアンブルをシリアルデータの前に追加するまたはシリアルデータに置き換える、ことを含む。

対応タロック生成モジュール４４０は、新規シリアルデータに対応するクロック信号を生成し、そのクロック信号を復号装置に送信する。一実施形態において、復号装置の汎用をサポートして復号を容易にするために、対応タロック生成モジュール４４０により生成されるクロック信号は、ＤＤＲタイプのクロック信号（すなわち、クロックの周波数がデータの周波数の半分である）であり、クロック信号の立ち上がりエッジおよび立ち下がりエッジは、新規シリアルデータのデータの中心に揃う。

図５に示すように、図５は本発明の実施例の復号装置である。該復号装置は、以下を含む。

ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信するステップであって、新規シリアルデータは、シリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータは、ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応している通信モジュール５１０と、ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得するプリアンブルモジュール５２０と、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別する開始位置識別モジュール５３０と、を備える。

本実施例の復号装置はＦＰＧＡまたはＤSＰによって実現される。一具体的な実施例では、開始位置識別モジュール５３０は、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することは、クロック信号を用いて新規シリアルデータを解析するステップと、解析されたデータとスティッチング用のプリアンブル系列と、を比較し、解析されたデータとスティッチング用のプリアンブル系列とが同じである場合に、次に解析されるデータがタイムインタリーブＡＤＣチップサンプリングデータの開始位置であると確定されるステップと、を含む。詳しくは、クロック信号を利用して新規シリアルデータを解析することは、クロック信号を利用して新規シリアルデータをフリップフロップに送信し、フリップフロップがクロック信号のビートに応じてデータを捕捉することを含む。

図６に示すように、図６は本発明の他の実施例の復号装置を示す。本実施例において、復号装置は、上記通信モジュール５１０、プリアンブルモジュール５２０及び開始位置識別モジュール５３０に加えて、さらに、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別する同期状態識別モジュール５４０を備える。

一具体的実施例において、同期状態識別モジュール５４０において、新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別することは、クロック信号を用いて新規シリアルデータを解析するステップと、解析された新規シリアルデータをｎチャンネルのパラレルデータに変換するステップと、各チャンネルのデータにおける最初ｍ個のデータとスティッチング用のプリアンブル系列とが所定の関係を満たすか否かを判定し、満たすと判定する場合には、ＡＤＣデータ同期が成功であり、そのうち、ｍ」（Ｎ／ｎ）、Ｎはプリアンブル系列の個数であるステップと、を含む。

本発明から提供されるＡＤＣ集積回路は、復号装置と協働して以下の技術効果を奏することができる。
１）各タイムインタリーブＡＤＣのチップの動作モードを変更することなく、サンプリングデータの開始位置とその同期状態を判断できる。
２）従来の各タイムインタリーブＡＤＣのチップが同期の時にテストモードに切り替え、同期が完了した後に通常モードに切り替える過程を回避することによって、同期とその後の校正のステップを簡素化するとともに、同期とその後の校正過程によるＡＤＣが異なる動作モードでの同期誤差とデータジッタを解消する。
３）毎回のＡＤＣのリセットの後に各チャンネルの同期状態をリアルタイムに検出し、ｎ個のＡＤＣタイムインタリーブに必要とするリアルタイムの同期性を保証することができる。

図７に示すように、図７は本発明の実施例によるタイムインタリーブＡＤＣサンプリングデータ識別システムを示す。該タイムインタリーブＡＤＣサンプリングデータ識別システムは、上記いずれかの実施例のＡＤＣ集積回路７１０と、上記いずれかの実施例の復号装置７２０とを含む。ＡＤＣ集積回路７１０および復号装置７２０の実施は、上記実施例を参照し、ここで詳細に説明しない。

本発明の技術案をより明確に説明するために、図８に示す４チャンネルタイムインタリーブＡＤＣサンプリングデータ識別システムを例として、ＡＤＣデータの開始位置及び同期状態をどのように識別するかを以下に説明する。

具体的な実施例１
図９は６４個のランプテストパターンをプリアンブルとするＡＤＣタイムインタリーブパラレルサンプリングデータの伝送タイミングの関係を示す図である。このタイミング関係は、本発明が各タイムインタリーブＡＤＣのデータ開始位置をどのように確定するかを説明するものである。

図８から明らかなように、復号装置の復号は、入力信号Ｄ３の系列を識別し、約束に基づいて、プリアンブル系列は、６４個のデータを有する。図９に示すように、最初のプリアンブル系列０から６４を解析した後に、次のデータとする６５番目のデータ（例えば０ｘＥ）はＡＤＣデータの開始位置となる。

具体的な実施例２
図１０は８個でＡＡＡＡＢＢＢＢパターンをプリアンブルとするＡＤＣタイムインタリーブパラレルサンプリングデータの伝送タイミングの関係を示す図である。このタイミング関係は、本発明が各タイムインタリーブＡＤＣのデータ同期状態をどのように確定するかを説明するものである。

図８から分かるように、復号装置の復号の過程は、シリアルデータＤ３が４チャンネルのデータＤＯ１、ＤＯ２、ＤＯ３及びＤＯ４に復号される。この解析ルールは、シリアルデータＤ３をＤＯ１からＤＯ４で順次に出力するものであり、すなわち、１番目のシリアルデータはＤＯ１に属し、２番目のシリアルデータはＤＯ２……に属する。一定のプリアンブルパターンと所定の解析アルゴリズムを用いることにより、ここで正しく解析された４チャンネルのパラレルデータはＡＢパターンで始まり、４チャンネルのデータの先頭は全く同じである（図１０のＤＯ１、ＤＯ２、ＤＯ３、ＤＯ４）。もし、実際で４チャンネルのデータの先頭が同一でなければ、４つのＡＤＣデータは同期に成功していないことを意味する。

当業者は、本発明の実施例が、方法、システム、またはコンピュータプログラム製品として提供されることができると理解され得る。したがって、本出願は、全体的にハードウェアの実施例、全体的にソフトウェアの実施例、またはソフトウェアおよびハードウェアの態様を組み合わせた実施例の形態をとることができる。さらに、本出願は、コンピュータ使用可能プログラムコードを内部に含む１つ以上のコンピュータ使用可能な記憶媒体（磁気ディスク記憶装置、CＤ-ＲＯM、光学記憶装置などを含むが、これらに限定されない）上に実装されるコンピュータプログラム製品の形態をとってもよい。

本出願は、本出願の実施例の方法、装置（システム）、およびコンピュータプログラム製品のフローチャートおよび/またはブロック図を参照して説明されるものである。フローチャート及び/又はブロック図における各フロー及び/又はブロック、並びにフローチャート及び/又はブロック図におけるフロー及び/又はブロックの組み合わせは、コンピュータプログラム命令によって実装されることできると理解され得る。これらのコンピュータプログラム命令は、マシンを生成するために、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ、又は他のプログラム可能なデータ処理装置のプロセッサに提供されてもよい。その結果、コンピュータ又は他のプログラム可能なデータ処理装置のプロセッサによって実行される命令は、１つ又は複数のフローチャート、及び/又はブロック図の１つ又は複数のブロックにおいて指定される機能を実装するための手段を生成する。

これらのコンピュータプログラム命令は、コンピュータまたは他のプログラム可能なデータ処理装置に特定の方法で機能するように指示することができるコンピュータ可読メモリに記憶されてもよい。その結果、コンピュータ可読なメモリに記憶された命令は、フローチャートの１つまたは複数のフローおよび/またはブロック図の１つまたは複数のブロックにおいて指定された機能を実装する命令装置を含む製品を生成する。

これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能なデータ処理装置にロードすることもできる。その結果、一連の動作ステップがコンピュータ又は他のプログラム可能な装置上で実行され、コンピュータで実施される処理を生成する。その結果、コンピュータ又は他のプログラム可能な装置上で実行される命令は、１つ又は複数のフローチャート及び/又は１つ又は複数のブロック内で指定される機能を実施するためのステップを提供する。

以上は本発明の技術案を説明した。当業者は、本発明の精神及び範囲を逸脱しない限り、上記実施例に対する修正及び変更を行うことができる。したがって、本願の保護範囲は、請求項の範囲によって確定されるものである。

Claims (16)

1. ＡＤＣ集積回路に適用されるＡＤＣサンプリングデータ識別方法であって、
   ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換することと、
   プリアンブル系列を生成することと、
   シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信することと、
   新規シリアルデータに対応するクロック信号を生成し、クロック信号を復号装置に送信し、復号装置により新規シリアルデータ及びクロック信号に基づいてサンプリングデータを識別することと、を含むことを特徴とするＡＤＣサンプリングデータ識別方法。
2. ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換することは、プリアンブル系列を生成する前または後または同時に行うことを特徴とする請求項１に記載のＡＤＣサンプリングデータ識別方法。
3. シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、
   プリアンブル系列を生成する時に、プリアンブル系列のプリアンブルの個数が限定されていない場合には、所定の個数に基づいてプリアンブル系列のプリアンブルを切り出し、その切り出されたプリアンブルをシリアルデータの前に追加するまたは対応となる個数でシリアルデータに置き換えて新規シリアルデータを取得することと、
   プリアンブル系列を生成する時に、プリアンブル系列のプリアンブルの個数が限定されている場合には、生成されたプリアンブル系列をシリアルデータの前に追加するまたはシリアルデータに置き換えて新規シリアルデータを生成する、または、プリアンブルを生成する毎に所定個数のプリアンブルが生成されるまで、生成されたプリアンブルをシリアルデータの前に追加するまたはシリアルデータに置き換えることと、を含むことを特徴とする請求項１に記載のＡＤＣサンプリングデータ識別方法。
4. クロック信号の立ち上がりエッジ及び立ち下がりエッジは、新規シリアルデータの中心に揃うことを特徴とする請求項１に記載のＡＤＣサンプリングデータ識別方法。
5. 復号装置に適用されるＡＤＣサンプリングデータ識別方法であって、
   ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信し、新規シリアルデータはシリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータはｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応していることと、
   ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得することと、
   新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することと、を含むことを特徴とするＡＤＣサンプリングデータ識別方法。
6. 新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することは、
   クロック信号を用いて新規シリアルデータを解析することと、
   解析されたデータとスティッチング用のプリアンブル系列と、を比較し、解析されたデータとスティッチング用のプリアンブル系列とが同じである場合に、次に解析されるデータがタイムインタリーブＡＤＣチップサンプリングデータの開始位置であると確定することと、を含むことを特徴とする請求項５に記載のＡＤＣサンプリングデータ識別方法。
7. 新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別することをさらに含むことを特徴とする請求項５に記載のＡＤＣサンプリングデータ識別方法。
8. 新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別することは、
   クロック信号を用いて新規シリアルデータを解析することと、
   解析された新規シリアルデータをｎチャンネルのパラレルデータに変換することと、
   各チャンネルのデータにおける最初ｍ個のデータとスティッチング用のプリアンブル系列とが所定の関係を満たすか否かを判定し、満たすと判定する場合には、ＡＤＣデータ同期が成功であり、そのうち、ｍ」（Ｎ／ｎ）、Ｎはプリアンブル系列の個数であることと、を含むことを特徴とする請求項７に記載のＡＤＣサンプリングデータ識別方法。
9. ｎ個のタイムインタリーブＡＤＣチップを有するＡＤＣ集積回路であって、
   ｎ個のタイムインタリーブＡＤＣチップのサンプリングデータをシリアルデータに変換するパラレルシリアル変換モジュールと、
   プリアンブル系列を生成するプリアンブル生成モジュールと、
   シリアルデータと、生成されたプリアンブル系列とをスティッチングすることで新規シリアルデータを取得して復号装置に送信するスティッチングモジュールと、
   新規シリアルデータに対応するクロック信号を生成し、そのクロック信号を復号装置に送信し、復号装置により新規シリアルデータおよびクロック信号に基づいて、サンプリングデータを識別する対応タロック生成モジュールと、を備えることを特徴とするＡＤＣ集積回路。
10. スティッチングモジュールがシリアルデータとプリアンブル系列とをスティッチングすることで新規シリアルデータを取得することは、
    プリアンブル系列を生成する時に、プリアンブル系列のプリアンブルの個数が限定されていない場合には、所定の個数に基づいてプリアンブル系列のプリアンブルを切り出し、その切り出されたプリアンブルをシリアルデータの前に追加するまたは対応となる個数でシリアルデータに置き換えて新規シリアルデータを取得することと、
    プリアンブル系列を生成する時に、プリアンブル系列のプリアンブルの個数が限定されている場合には、生成されたプリアンブル系列をシリアルデータの前に追加するまたはシリアルデータに置き換えて新規シリアルデータを生成する、または、プリアンブルを生成する毎に所定個数のプリアンブルが生成されるまで、生成されたプリアンブルをシリアルデータの前に追加するまたはシリアルデータに置き換えることと、を含むことを特徴とする請求項９に記載のＡＤＣ集積回路。
11. クロック信号の立ち上がりエッジおよび立ち下がりエッジは、新規シリアルデータのデータの中心に揃うことを特徴とする請求項１０に記載のＡＤＣ集積回路。
12. ＡＤＣ集積回路によって送信された新規シリアルデータおよびクロック信号を受信し、新規シリアルデータはシリアルデータおよびプリアンブル系列をスティッチングすることによって形成されるものであり、シリアルデータはｎ個のタイムインタリーブＡＤＣチップのサンプリングデータから変換されるものであり、クロック信号は新規シリアルデータに対応している、通信モジュールと、
    ＡＤＣ集積回路との約束に基づいて、スティッチング用のプリアンブル系列を取得する、プリアンブルモジュールと、
    新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別する、開始位置識別モジュールと、を備えることを特徴とする復号装置。
13. 開始位置識別モジュールが新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの開始位置を識別することは、
    クロック信号を用いて新規シリアルデータを解析することと、
    解析されたデータとスティッチング用のプリアンブル系列と、を比較し、解析されたデータとスティッチング用のプリアンブル系列とが同じである場合に、次に解析されるデータがタイムインタリーブＡＤＣチップサンプリングデータの開始位置であると確定することと、を含むことを特徴とする請求項１２に記載の復号装置。
14. 新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別する同期状態識別モジュールをさらに含むことを特徴とする請求項１３に記載の復号装置。
15. 同期状態識別モジュールが新規シリアルデータ、クロック信号およびスティッチング用のプリアンブル系列に基づいて、タイムインタリーブＡＤＣチップサンプリングデータの同期が成功であるかどう否かを識別することは、
    クロック信号を用いて新規シリアルデータを解析することと、
    解析された新規シリアルデータをｎチャンネルのパラレルデータに変換することと、
    各チャンネルのデータにおける最初ｍ個のデータとスティッチング用のプリアンブル系列とが所定の関係を満たすか否かを判定し、満たすと判定する場合には、ＡＤＣデータ同期が成功であり、そのうち、ｍ」（Ｎ／ｎ）、Ｎはプリアンブル系列の個数であることと、を含むことを特徴とする請求項１４に記載の復号装置。
16. 請求項９から１１のいずれか一項に記載のＡＤＣ集積回路と、
    請求項１２から１５のいずれか一項に記載の復号装置と、を備えることを特徴とするタイムインタリーブＡＤＣサンプリングデータ識別システム。
    

Images