JP3959936B2 - 送信コード制御回路および受信コード制御回路 - Google Patents
送信コード制御回路および受信コード制御回路 Download PDFInfo
- Publication number
- JP3959936B2 JP3959936B2 JP2000169257A JP2000169257A JP3959936B2 JP 3959936 B2 JP3959936 B2 JP 3959936B2 JP 2000169257 A JP2000169257 A JP 2000169257A JP 2000169257 A JP2000169257 A JP 2000169257A JP 3959936 B2 JP3959936 B2 JP 3959936B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- transmission
- req
- unit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、符号化された所定のコードの送信を制御する送信コード制御回路およびコードの受信を制御する受信コード制御回路に関し、特に、復号化の誤りを防止する技術に関する。
【０００２】
【従来の技術】
従来より、デジタル信号によって形成される所定のコードの送受信においては、一つ前のコードによって定まる所定のパリティビットを用い、所定の変換テーブルに基づいて符号化してから送信し、受信時にはこのパリティビットを用いて復号する技術が知られている。
【０００３】
例えば、Ｐ１３９４．ｂ規格においては、送信時に８ビットのコードを１０ビットに変換する８／１０変換が用いられる。この８／１０変換においては、８ビットに対応する１０ビットのコードは２種類用意されており、一つ前の１０ビットコードによって２値のランニング・ディスパリティ（Running Disparity：以下「ｒｄ」と示す）を定め、このｒｄ値に基づいて２種類の１０ビットコードのうちいずれか一方を選択するようになっている。
【０００４】
ｒｄ値は、１０ビットの中の”１”と”０”の数の差によって定まる。すなわち、”１”の数の方が多いときにはｒｄ＞０（正）、”０”の数の方が多いときにはｒｄ＜０（負）と判定される。また、”１”と”０”の数が同じときには、ｒｄ値は一つ前の１０ビットコードのものと同じと判定される。
【０００５】
図７は、この８／１０変換テーブルの一例を示す図である。同図の８／１０変換テーブル７１においては、番号０における８ビットコードは”００００００００”であり、これに対応する１０ビットコードは”１００１１１０１００”と”０１１０００１０１１”の２種類が用意されている。一つ前の１０ビットコードのｒｄ値が負の場合には前者が選択され、正の場合には後者が選択される。
【０００６】
また、前者、後者ともに、その１０ビットの中の”１”と”０”の数が同じなので、ｒｄ値は一つ前の１０ビットコードのものと同じであり、前者のｒｄ値は負、後者のｒｄ値は正である。このｒｄ値は、その次のコードの８／１０変換に用いられる。
【０００７】
実際には、８ビットコードの最初の５ビットが１０ビットコードの最初の６ビットに変換され、８ビットコードの残りの３ビットが１０ビットコードの残りの４ビットに変換される。ｒｄ値も、５／６変換、３／４変換ごとに定まる。このときの３／４変換で定まったｒｄ値が、１０ビット全体により定まるｒｄ値に一致するように８／１０変換テーブル７１は構成される。
【０００８】
例えば、番号１においては、ｒｄ＜０によって選択される１０ビットコードは、”１００１１１００１０”であり、最初の６ビットコードは１の数の方が多いのでｒｄ＞０と判定され、残りの４ビットコードは０の数の方が多いのでｒｄ＜０と判定される。一方、１０ビット全体としては”１”と”０”の個数が同じなので、ｒｄ値は一つ前のコードのものと同じでありｒｄ＜０のままである。このように、４ビットのｒｄ値と１０ビット全体のｒｄ値は一致するようになっている。
【０００９】
２種類の１０ビットコードのｒｄ値に着目すると、番号０では、対応する１０ビットコードのいずれのｒｄ値も一つ前のコードのものと同じである。これは、や番号１でも同様である。一方、番号２や番号６では、対応する１０ビットコードのいずれのｒｄ値も一つ前のコードのｒｄ値の正負を反転させたものとなっている。このように、対応する１０ビットコードのｒｄ値は、一つ前のコードのｒｄ値に対して、いずれのｒｄ値も正負が反転するか、いずれのｒｄ値もそのままであるか、に分類される。
【００１０】
また、２種類の１０ビットコードの関係は、番号０では、”１００１１１０１００”と”０１１０００１０１１”とは完全に反転の関係にある。番号１でも、同様である。一方、番号２のように最初の６ビットだけ反転の関係にあって残りの４ビットは同じものや、番号６のように最初の６ビットは同じであって残りの４ビットが反転の関係にあるものがある。２種類の１０ビットコードの関係は、この３種類のいずれかに分類される。
【００１１】
８／１０変換テーブル７１は、このようなルールが、８ビットによって形成される２５６パターンの全てについて成立するように構成される。
【００１２】
次に、この８／１０変換テーブル７１を用いて符号化された所定のコードを送受信する従来の手法について説明する。
【００１３】
所定のコードとしては、例えば、Ｐ１３９４．ｂ規格においては、通信相手にデータの送信を要求するリクエストコード、通信相手の所定の機能を制御するためのコントロールコード、送信すべきデータにより形成されるデータコードの３種類がある。
【００１４】
このリクエストコードやコントロールコードについては、通信相手との双方向通信を保証するため、同じパターンを繰り返す場合がある。
【００１５】
送信側では、同じパターンのリクエストコードやコントロールコードが繰り返された場合には、異なるパターンのコードとなるまでその送信を停止する。
【００１６】
一方、受信側では、送信が停止された期間は、最後に受信したコードのｒｄ値に整合するように受信すべきコードを繰り返し作成し、これを受信したコードとして扱うことにより処理を継続する。
【００１７】
図８は、このようにコードの送信を停止・再開したときの送受信の状態を示す図である。Ｒｅｑ＿Ａは、８／１０変換された１０ビットのリクエストコードであって、同じパターンが繰り返された場合には、一つ前のコードに対してｒｄ値の正負が反転するコードである。
【００１８】
８／１０変換テーブル７１の番号２で示される１０ビットコードを例に説明すると、送信側で、一つ前のコードのｒｄ値がｒｄ＜０であった場合、Ｒｅｑ＿Ａは、”１００１１１０１０１”となり、”１”の数の方が多いので次のコードに用いられるｒｄ値はｒｄ＞０となり反転する（ｄ１１）。
【００１９】
ｒｄ＞０に基づくと、次のＲｅｑ＿Ａは、”０１１００００１０１”となり、その次のコードに用いられるｒｄ値はｒｄ＜０となり反転する（ｄ１２）。このようにｒｄ値は、Ｒｅｑ＿Ａが繰り返されるたびに交互に反転していく。
【００２０】
一方、受信側では、Ｒｅｑ＿Ａを順次受信していき（ｄ２１、ｄ２２）、復号していく。例えば、Ｒｅｑ＿Ａ（ｄ２２）の復号に着目すると、受信したＲｅｑ＿Ａ（ｄ２１）から次のコードに用いられるｒｄ値を判別し、このｒｄ値と８／１０変換テーブル７１とに基づきＲｅｑ＿Ａ（ｄ２２）を復号し、８ビットのリクエストコードを得る。
【００２１】
続いて、送信側では、符号化前の状態で同じパターンのＲｅｑ＿Ａが、例えば３回繰り返されたところで送信を停止する（ｄ１３）。
【００２２】
受信側では、最後に受信したＲｅｑ＿Ａ（ｄ２３）を所定のレジスタに格納し、この最後のＲｅｑ＿Ａのｒｄ値に基づいて受信すべきＲｅｑ＿Ａを作成していく（ｄ２４，ｄ２５，ｄ２６）。
【００２３】
送信側では、Ｒｅｑ＿Ａとはパターンの異なる新たなリクエストコード（Ｒｅｑ＿Ｂ）を識別したときに送信を再開する（ｄ１７）。Ｒｅｑ＿Ｂの後にはデータコード（ＤＡＴＡ＿Ｃ）が続くこともあるし（ｄ１９，ｄ１８）、リクエストコードが続くこともある。
【００２４】
【発明が解決しようとする課題】
ところが、図８に示すように、Ｒｅｑ＿Ｂを送信する直前に送信すべきだったＲｅｑ＿Ａのｒｄ値はｒｄ＞０（ｄ１６）であるのに対し、受信側でＲｅｑ＿Ｂを受信する直前に作成したＲｅｑ＿Ａのｒｄ値はｒｄ＜０（ｄ２６）となり、両者のｒｄ値が異なることがある。
【００２５】
これは、送信側と受信側でのクロック周波数のバラつきや位相のズレ等に起因して、送信すべきだったＲｅｑ＿Ａの数と、受信側で作成したＲｅｑ＿Ａの数とが一致せず、両者の数の差が奇数となったときに発生するものである。
【００２６】
このことは、送信側でＲｅｑ＿Ｂの８／１０符号変換に用いられたｒｄ値と、受信側でＲｅｑ＿Ｂの１０／８復号変換に用いられるｒｄ値とが異なることを意味する。
【００２７】
この場合、誤ったｒｄ値を用いてＲｅｑ＿Ｂが復号されるため、Ｒｅｑ＿Ｂの復号に誤りが生じてしまうという問題がある。
【００２８】
特に、Ｒｅｑ＿Ｂが、繰り返されることのない１個しかないリクエストコードであるような場合には問題である。
【００２９】
なお、リクエストコードが繰り返される場合であっても、ｒｄ値が変化しない場合にはこのような問題は生じない。また、コントロールコードについては、常に”１”と”０”の数が一致した１０ビットコードが用いられるので、ｒｄ値が変化することはなくこのような問題は生じない。
【００３０】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、一時的に停止された送信を再開させるときに、その先頭コードの復号誤りを防止し得る送信コード制御回路を提供することにある。
【００３１】
本発明の他の目的は、一時的に停止された送信が再開されたとき、その先頭コードの復号誤りを防止し得る受信コード制御回路を提供することにある。
【００３２】
【課題を解決するための手段】
上記目的を達成するため、第１の本発明に係る送信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを送信し、符号化前の状態で同じパターンのコードが繰り返された場合には、異なるパターンとなるまでその送信を停止させる送信コード制御回路において、前記送信を再開させるときに、異なるパターンとなった先頭コードの一つ前のコードから送信させる手段を有することを特徴とする。
【００３３】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの一つ前のコードから送信させるようにしたことで、受信側では、先頭コードの一つ前のコードのパリティビットを判定することによって先頭コードの符号化に用いられたパリティビットが分かるので、先頭コードを正確に復号することができる。
【００３４】
第２の本発明に係る受信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、前記送信が再開されたときに、異なるパターンとなった先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、前記比較手段により不一致と判断されたときに、前記作成手段により作成される次のコードを前記先頭コードの前に挿入させる挿入手段と、を有することを特徴とする。
【００３５】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信が再開されたときに、受信側で、その先頭コードの符号化に用いられたパリティビットと、作成されたコードであって先頭コードを後続させようとするコードにより定まるパリティビットとが不一致のときには、その先頭コードの前に次に作成されるコードを挿入するようにしたことで、挿入されたコードにより定まるパリティビットと先頭コードの符号化に用いられたパリティビットとが一致するようになるので、先頭コードを正確に復号することができる。
【００３６】
第３の本発明に係る受信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいてパリティビットの異なる対応する２つのコードのいずれか一方に符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、前記送信が再開されたときに、その先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、前記比較手段により不一致と判断されたときに、受信したコードを対応する他方のコードに変換する変換手段と、を有することを特徴とする。
【００３７】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信が再開されるときに、その先頭コードの符号化に用いられたパリティビットと、作成されたコードであって先頭コードを後続させようとするコードにより定まるパリティビットとが不一致のときには、受信したコードを対応する他方のコードに変換するようにしたことで、変換された先頭コードの符号化に用いられるパリティビットと先頭コードを後続させようとする作成されたコードのパリティビットとが一致するようになるので、先頭コードを正確に復号することができる。
【００３８】
また、かかる場合、変換された先頭コードにより定まるパリティビットが反転することとなるが、後続のコードについても同様に対応する他方のコードに変換されるので、後続のコードについても正確に復号することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４０】
［第１の実施の形態］
図１は、一実施の形態に係る送信コード制御回路の構成を示すブロック図である。
【００４１】
符号部１には、データ線を介して識別部２が接続される。識別部２は、データ線を介してシフトレジスタ３に接続され、制御線を介して切替タイミング制御部４に接続される。
【００４２】
シフトレジスタ３は、データ線を介してセレクタ５の２つある入力端子の一方に接続される。セレクタ５のもう一方の入力端子には０コードを出力する０信号線が接続される。
【００４３】
切替タイミング制御部４は、制御線を介してセレクタ５の制御端子に接続される。セレクタ５は、その出力端子がデータ線を介して図示していない送信部に接続される。
【００４４】
なお、各ブロックは、デジタル回路によって構成され、図示していないクロック生成部により生成されたクロックのタイミングに従って同期して動作するものとする。
【００４５】
次に、各ブロックの機能について説明する。
【００４６】
符号部１は、デジタル機器（図示せず）から並列に送出されてきた８ビットコードを８／１０変換テーブル７１に基づいて１０ビットコードに符号化する。なお、符号部１は、デジタル機器の内部に配置されてもよい。
【００４７】
識別部２は、現在のコードと一つ前のコードとを比較し、符号化前の状態で同じパターンのコードが所定の回数だけ繰り返されたことを識別した場合には、その旨を識別信号として切替タイミング制御部４に通知する。また、同じパターンのコードの繰り返しが終了して別のパターンのコードが開始されたことを識別した場合には、その旨を識別信号として切替タイミング制御部４に通知する。なお、識別部２は、符号部１で符号化される前のコードを受け付けるようにしてもよい。
【００４８】
シフトレジスタ３は、並列の１０ビットコードを少なくとも１コード分遅延させるシフトレジスタと、切替タイミング制御４での処理に要する時間だけ１０ビットコードを遅延させるシフトレジスタとにより構成される。
【００４９】
切替タイミング制御部４は、識別部２からの識別信号に従って、シフトレジスタ３からの１０ビットコードと０信号線からの０コードのいずれかをセレクタ５に選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。その出力タイミングについては後述する。
【００５０】
セレクタ５は、切替タイミング制御部４からの切替信号に従って、シフトレジスタ３からの１０ビットコードと０コードのいずれか一方を選択して送信部（図示せず）へ送出する。
【００５１】
送信部では、送出されてきたコードを通信相手に送信する。
【００５２】
次に、本送信コード制御回路の動作について図２を用いて説明する。
【００５３】
図２は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図８に準じて付す。
【００５４】
通常の送信状態においては、切替タイミング制御部４は、セレクタ５にシフトレジスタ３からの１０ビットコードを常時選択するように制御信号を出力する。
【００５５】
同じパターンのコードが例えば３回繰り返されたところで（ｄ１１，ｄ１２，ｄ１３）、識別部２は、これを識別した識別信号を切替タイミング制御部４へ通知する。
【００５６】
切替タイミング制御部４では、シフトレジスタ３からの１０ビットコードに替えて０コードが選択されるように制御信号を変更するとともに、Ｒｅｑ＿Ａ（ｄ１３）に後続して０コードがセレクタ５から送信部に送出されるように、この変更した制御信号をセレクタ５に出力する。以後、送信部へは０コードが送出され、Ｒｅｑ＿Ａの送信は停止される。
【００５７】
ここで、送信すべきだったＲｅｑ＿Ａは、シフトレジスタ３で順次遅延されてセレクタ５に送出され、セレクタ５で行き先を失って消滅していく。
【００５８】
続いて、Ｒｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂがデジタル機器から送出されてきたところで（ｄ１７）、識別部２は、これを識別した識別信号を切替タイミング制御部４へ通知する。
【００５９】
切替タイミング制御部４では、０コードに替えてシフトレジスタ３からの１０ビットコードが選択されるように切替信号を変更するとともに、先頭コードＲｅｑ＿Ｂの一つ前のＲｅｑ＿Ａから送信部へ送出されるように、この変更した切替信号をセレクタ５へ出力する。
【００６０】
これにより、最後のＲｅｑ＿Ａが送信され（ｄ１６）、続いてＲｅｑ＿Ｂ、ＤＡＴＡ＿Ｃ等が送信されることとなる（ｄ１７，ｄ１８，ｄ１９）。
【００６１】
受信側では、受信したＲｅｑ＿Ａ（ｄ３６）のｒｄ値を判定し、このｒｄ値を用いてＲｅｑ＿Ｂ（ｄ３７）を復号する。Ｒｅｑ＿Ａ（ｄ３６）のｒｄ値は、送信時にＲｅｑ＿Ｂの８／１０変換に用いられたものと同一であるので、Ｒｅｑ＿Ｂは正確に復号される。受信側では、以後、同様にして受信したコードを順次復号していく（ｄ３８，ｄ３９）。
【００６２】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの一つ前のコードから送信させるようにしたことで、受信側では、先頭コードの一つ前のコードのｒｄ値を判定することによって先頭コードの符号化に用いられたｒｄ値が分かるので、先頭コードを正確に復号することができる。
【００６３】
なお、上記の手法によれば、先頭コードの一つ前に送信したコード自体の復号についてはエラーの生じるおそれもあるが、このコードは、もともと送信していなかったコードであるので特に問題視する必要はないと考える。
【００６４】
特に、Ｐ１３９４．ｂ規格においては、エラーの発生数をカウントしていき、エラーの累積数が４となったときに、送信側と受信側の再同期を行うように規定されるが、その一方で、１０ビットコードが２回正常に復号されたときにエラーの累積数が１減少するように規定される。図２を例に説明すると、Ｒｅｑ＿Ａ（ｄ３６）の復号誤りによってエラーを１つカウントすることとなるが、Ｒｅｑ＿Ｂ（ｄ３７）およびＤＡＴＡ＿Ｃ（ｄ３８）が正常に復号されるので、エラーの累積数は１減少して０となる。このことから、先頭コードの直前に送信したコード自体の復号誤りに対する処理は行わないこととした。
【００６５】
［第２の実施の形態］
図３は、一実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【００６６】
ＦｉＦｏ（First in First out）３１には、データ線を介してシフトレジスタ３２ａ、シフトレジスタ３２ｂ、繰返コード作成部３４、ｒｄ判定部３５ａ、識別部３８がそれぞれ並列に接続される。
【００６７】
シフトレジスタ３２ａと、シフトレジスタ３２ｂに接続されたシフトレジスタ３３と、繰返コード作成部３４は、それぞれデータ線を介してセレクタ４０の３つの入力端子に接続される。
【００６８】
ｒｄ判定部３５ａと、繰返コード作成部３４からのデータ線に接続されたｒｄ判定部３５ｂは、それぞれ制御線を介して比較部３７に接続される。
【００６９】
比較部３７と識別部３８は、それぞれ制御線を介して切替タイミング制御部３９に接続される。切替タイミング制御部３９は、制御線を介してセレクタ４０の制御端子に接続される。
【００７０】
セレクタ４０は、その出力端子がデータ線を介して復号部４１に接続される。復号部４１は、データ線を介して図示していないデジタル機器へ接続される。
【００７１】
次に、各ブロックの機能について説明する。
【００７２】
ＦｉＦｏ３１は、ラッチ等により構成され、受信部（図示せず）で受信された１０ビットコードについて所定のクロックでタイミングを合せて並列に出力する。
【００７３】
シフトレジスタ３２ａ，３２ｂは、１０ビットコードを所定の時間だけ遅延させる。この遅延時間は、ＦｉＦｏ３１の出力から切替タイミング制御部３９の出力までに要する時間に対応して定められる。
【００７４】
シフトレジスタ３３は、並列の１０ビットコードを少なくとも１コード分遅延させる。
【００７５】
繰返コード作成部３４は、同じパターンの８ビットコードが繰り返され、その１０ビットコードの送信が停止されたときに、最後に受信した１０ビットコードに基づいて受信すべき１０ビットコードを繰返し作成する。
【００７６】
ｒｄ判定部３５ａは、ＦｉＦｏ３１から出力された１０ビットコードの符号化に用いられたｒｄ値を判定する。
【００７７】
ｒｄ判定部３５ｂは、繰返コード作成部３４が作成した１０ビットコードにより定まるｒｄ値を判定する。すなわち、ｒｄ判定部３５ｂは、次に続く１０ビットコードの復号化に用いられるｒｄ値を判定するものである。ｒｄ判定部３５ａ，３５ｂにおける判定は、８／１０変換テーブル７１に基づいて行う。
【００７８】
比較部３７は、ｒｄ判定部３５ａにより判定されたｒｄ値と、ｒｄ判定部３５ｂにより判定されたｒｄ値とを比較し、その一致・不一致を判断する。その比較結果は、切替タイミング制御部３９に通知する。
【００７９】
識別部３８は、同じパターンのコードの繰り返しよって送信が停止されて受信が停止したときに、これを識別した識別信号を切替タイミング制御部３９に通知する。また、同じパターンのコードの繰り返しが終了して受信が再開されたときに、これを識別した識別信号を切替タイミング制御部４に通知する。
【００８０】
切替タイミング制御部３９は、比較部３７からの比較結果および識別部３８からの識別信号に従って、セレクタ４０に３つの入力端子のうち出力端子に接続させるものを一つ選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。その出力タイミングについては後述する。
【００８１】
セレクタ４０は、切替タイミング制御部４からの切替信号に従って、３つの入力端子にそれぞれ接続されたシフトレジスタ３２ａ、シフトレジスタ３３、繰返コード作成部３４のうちいずれか１つを選択し、その選択したブロックから送出される１０ビットコードを復号部４１へ送出する。
【００８２】
復号部４１は、１つ前の１０ビットコードにより定まるｒｄ値と、８／１０変換テーブル７１に基づいて１０ビットコードを８ビットコードに変換し、デジタル機器へ送出する。なお、復号部４１は、デジタル機器の内部に配置されてもよい。
【００８３】
次に、本受信コード制御回路の動作について図４を用いて説明する。
【００８４】
図４は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図２に準じて付す。
【００８５】
通常の受信状態においては、切替タイミング制御部３９は、セレクタ４０にシフトレジスタ３２ａを常時選択するように切替信号を出力する（ｄ４１，ｄ４２，ｄ４３）。
【００８６】
同じパターンの繰り返しにより１０ビットコードの送信が停止されたところで、識別部３８は、これを識別した識別信号を切替タイミング制御部３９へ通知する。
【００８７】
切替タイミング制御部３９では、シフトレジスタ３２ａに替えて繰返コード作成部３４が選択されるように切替信号を変更するとともに、シフトレジスタ３２ａから送出されたＲｅｑ＿Ａ（ｄ４３）に後続して、繰返コード作成部３４で作成したＲｅｑ＿Ａ（ｄ４４）がセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０に出力する。以後、セレクタ４０からは繰返コード作成部３４で作成したＲｅｑ＿Ａが送出される（ｄ４４、ｄ４５）。
【００８８】
続いて、送信が再開され、受信部がＲｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂを受信したところで（ｄ４７）、識別部３８は、これを識別した識別信号を切替タイミング制御部３９へ通知する。
【００８９】
一方、ｒｄ判定部３５ａでは、Ｒｅｑ＿Ｂの１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値を判定する。ここでは、ｒｄ＜０である（ｄ１６）。
【００９０】
ｒｄ判定部３５ｂは、Ｒｅｑ＿Ａ（ｄ４５）の１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ａ（ｄ４５）により定まるｒｄ値を判定する。このｒｄ値は、その次のコードの復号に用いられる。ここでは、ｒｄ＞０である（ｄ４５）。
【００９１】
比較部３７では、ｒｄ判定部３５ａ、ｒｄ判定部３５ｂによりそれぞれ判定されたｒｄ値を比較する。ここでは、両者は不一致であると判断されるので、その比較結果を切替タイミング制御部３９へ通知する。
【００９２】
切替タイミング制御部３９では、繰返コード作成部３４に替えてシフトレジスタ３３が選択されるように切替信号を変更するとともに、繰返コード作成部３４で作成される次のＲｅｑ＿Ａ（ｄ４６）に後続して、シフトレジスタ３３で遅延させたＲｅｑ＿Ｂがセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０へ出力する。
【００９３】
これにより、新たに作成されたＲｅｑ＿ＡがＲｅｑ＿Ｂの前に挿入されることとなり（ｄ４６）、Ｒｅｑ＿Ｂ、ＤＡＴＡ＿Ｃ等がこれに続くこととなる（ｄ４７，ｄ４８，ｄ４９）。
【００９４】
この挿入されたＲｅｑ＿Ａのｒｄ値（ｄ４６）は、ｒｄ判定部３５ｂで判定されたＲｅｑ＿Ａのｒｄ値（ｄ４５）の正負を反転したものであり、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値（ｄ１６）と一致するようになる。
【００９５】
よって、復号部４１での１０／８復号変換のときに、このＲｅｑ＿Ａのｒｄ値（ｄ４６）が用いられるようになり、Ｒｅｑ＿Ｂを正確に復号することができる。
【００９６】
一方、比較部３７で、両者のｒｄ値が一致すると判断されたときには、切替タイミング制御部３９は、繰返コード作成部３４に替えてシフトレジスタ３２ａが選択されるように切替信号を変更するとともに、Ｒｅｑ＿Ａ（ｄ４５）に続いてシフトレジスタ３２ａからのＲｅｑ＿Ｂがセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０へ出力する。この場合も復号部４１でＲｅｑ＿Ｂを正確に復号することができる。
【００９７】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの符号化に用いられたｒｄ値と、先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とを比較し、両者が不一致のときには、先頭コードの前に次に作成されるコードを挿入するようにしたことで、挿入されたコードにより定まるｒｄ値と先頭コードの符号化に用いられたｒｄ値とが一致するようになるので、復号部４１で先頭コードを正確に復号することができる。
【００９８】
［第３の実施の形態］
図５は、一実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【００９９】
ＦｉＦｏ３１には、データ線を介してシフトレジスタ５１、ｒｄ判定部３５ａ、繰返コード作成部３４、識別部３８がそれぞれ並列に接続される。
【０１００】
シフトレジスタ５１は、データ線を介してデータ変換部５２に接続される。
【０１０１】
ｒｄ判定部３５ａと、繰返コード作成部３４からのデータ線に接続されたｒｄ判定部３５ｂは、それぞれ制御線を介して比較部３７に接続される。比較部３７は、制御線を介してデータ変換部５２に接続される。
【０１０２】
データ変換部５２と、繰返コード作成部３４は、それぞれデータ線を介してセレクタ５５の２つの入力端子に接続される。
【０１０３】
セレクタ５５は、データ線を介して復号部４１に接続される。復号部４１は、データ線を介して図示していないデジタル機器へ接続される。
【０１０４】
次に、各ブロックの機能について説明する。なお、図３と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１０５】
シフトレジスタ５１は、１０ビットコードを所定の時間だけ遅延させる。この遅延時間は、ｒｄ判定部３５ａ、比較部３７での処理時間に対応して定められる。
【０１０６】
データ変換部５２は、比較部３７によりＦｉＦｏ３１から送出されたコードの符号化に用いられたｒｄ値と、繰返コード作成部３４から送出されたコードのｒｄ値とが一致すると判断された場合には、シフトレジスタ５１から送出されてきた１０ビットコードをそのままセレクタ５５に送出し、比較部３７により両者のｒｄ値が不一致と判断された場合には、１０ビットコードを８／１０変換テーブル７１に基づいて対応する他方の１０ビットコードに変換して出力する。
【０１０７】
切替タイミング制御部５４は、識別部３８からの識別信号に従って、セレクタ５５の２つの入力端子のうち出力端子に接続させるものを一つ選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。この動作については後述する。
【０１０８】
セレクタ５５は、切替タイミング制御部５４からの切替信号に従って、２つの入力端子にそれぞれ接続されたデータ変換部５２、繰返コード作成部３４のいずれか１つを選択し、その選択したブロックから送出される１０ビットコードを復号部４１へ送出する。
【０１０９】
次に、本受信コード制御回路の動作について図６を用いて説明する。
【０１１０】
図６は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図２に準じて付す。
【０１１１】
送信が再開され（ｄ１７）、受信部がＲｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂを受信したところで（ｄ５７）、識別部３８は、これを識別した識別信号を切替タイミング制御部５４へ通知する。
【０１１２】
一方、ｒｄ判定部３５ａでは、Ｒｅｑ＿Ｂの１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値を判定する。ここでは、ｒｄ＞０である（ｄ１６）。
【０１１３】
ｒｄ判定部３５ｂは、繰返コード作成部３４で作成された最後のＲｅｑ＿Ａ（ｄ５６）の１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ａ（ｄ５６）により定まるｒｄ値を判定する。このｒｄ値は、その次のコードの復号に用いられる。ここでは、ｒｄ＜０である（ｄ５６）。
【０１１４】
比較部３７では、ｒｄ判定部３５ａ、ｒｄ判定部３５ｂによりそれぞれ判定されたｒｄ値を比較する。ここでは、両者は不一致であると判断されるので、その比較結果をデータ変換部５２へ送出する。
【０１１５】
データ変換部５２では、Ｒｅｑ＿Ｂの１０ビットデータを８／１０変換テーブル７１で対応する他方の１０ビットデータに変換する。以下、この変換前のコードをＲｅｑ＿Ｂ＋、変換後のコードをＲｅｑ＿Ｂ−と表すこととする。
【０１１６】
切替タイミング制御部５４では、識別部３８からの識別信号に従って、繰返コード作成部３４に替えてデータ変換部５２が選択されるように切替信号を変更するとともに、繰返コード作成部３４で作成されたＲｅｑ＿Ａ（ｄ５６）に続いて、データ変換部５２からのＲｅｑ＿Ｂ−（ｄ５７）がセレクタ５５から送出されるように、この変更した切替信号をセレクタ５５へ出力する。
【０１１７】
このように、送信が再開したときの先頭コードを変換してＲｅｑ＿Ｂ−とすると、Ｒｅｑ＿Ｂ−の符号化に用いられるｒｄ値は、最後に作成されたＲｅｑ＿Ａにより定まるｒｄ値（ｄ５６）に一致するようになる。
【０１１８】
よって、復号部４１での１０／８復号変換のときに、このＲｅｑ＿Ａのｒｄ値（ｄ５６）が用いられるようになり、Ｒｅｑ＿Ｂ−を正確に復号することができる。
【０１１９】
このとき、Ｒｅｑ＿Ｂ−により定まる次のコードの復号に用いられるｒｄ値は、受信したＲｅｑ＿Ｂ＋のものに対して反転してしまうので、以降に受信した全てのコードについても同様にデータ変換部５２で変換することとする。ここでは、変換前のコードをＤＡＴＡ＿Ｃ−、ＤＡＴＡ＿Ｃ＋と表すこととし（ｄ１８，ｄ１９）、変換後のコードをＤＡＴＡ＿Ｃ＋、ＤＡＴＡ＿Ｃ−と表すこととする（ｄ５８，ｄ５９）。
【０１２０】
これにより、最後に作成されたＲｅｑ＿Ａ（ｄ５６）に続いて、データ変換されたＲｅｑ＿Ｂ−、ＤＡＴＡ＿Ｃ＋、ＤＡＴＡ＿Ｃ−が続くこととなる（ｄ５７，ｄ５８，ｄ５９）。
【０１２１】
一方、比較部３７で、両者のｒｄ値が一致すると判断された場合には、データ変換部５２は、シフトレジスタ５１から送出されてきた１０ビットコードをそのままセレクタ５５に送出する。この場合も復号部４１でＲｅｑ＿Ｂを正確に復号することができる。
【０１２２】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの符号化に用いられたｒｄ値と、先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とが不一致のときには、先頭コードを８／１０変換テーブル７１の対応する他方のコードに変換するようにしたことで、変換された先頭コードの符号化に用いられるｒｄ値と先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とが一致するようになるので、先頭コードを正確に復号することができる。
【０１２３】
また、かかる場合には、変換された先頭コードにより定まるｒｄ値も反転してしまうので、先頭コードに後続するコードについても同様に対応する他方のコードに変換するようにしたことで、後続するコードについても正確に復号することができる。
【０１２４】
［他の実施の形態への適用］
上記各実施の形態においては、送信コード制御回路と受信コード制御回路とに分けて説明したが、これらを一体として送受信コード制御回路を構成してもよい。かかる場合には、送受信コード制御回路をそれぞれ備えた２台のデジタル機器間の双方向通信において、送信が再開されたときの先頭コードを正確に復号することができる。
【０１２５】
【発明の効果】
以上、説明したように、第１の本発明の送信コード制御回路によれば、送信を再開させるときの先頭コードを受信側で正確に復号することができる。
【０１２６】
第２、３の本発明の受信コード制御回路によれば、送信が再開されたときの先頭コードを正確に復号することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る送信コード制御回路の構成を示すブロック図である。
【図２】第１の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図３】第２の実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【図４】第２の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図５】第３の実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【図６】第３の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図７】８／１０変換テーブルの一例を示す図である。
【図８】従来のコードの送信を停止・再開したときの送受信の状態を示す図である。
【符号の説明】
１ 符号部
２，３８ 識別部
３，３２ａ，３２ｂ シフトレジスタ
４，３９，５４ 切替タイミング制御部
５，４０，５５ セレクタ
３１ ＦｉＦｏ
３４ 繰返コード作成部
３３，５１ シフトレジスタ
３５ａ，３５ｂ ｒｄ判定部
３７ 比較部
４１ 復号部
５２ データ変換部
【発明の属する技術分野】
本発明は、符号化された所定のコードの送信を制御する送信コード制御回路およびコードの受信を制御する受信コード制御回路に関し、特に、復号化の誤りを防止する技術に関する。
【０００２】
【従来の技術】
従来より、デジタル信号によって形成される所定のコードの送受信においては、一つ前のコードによって定まる所定のパリティビットを用い、所定の変換テーブルに基づいて符号化してから送信し、受信時にはこのパリティビットを用いて復号する技術が知られている。
【０００３】
例えば、Ｐ１３９４．ｂ規格においては、送信時に８ビットのコードを１０ビットに変換する８／１０変換が用いられる。この８／１０変換においては、８ビットに対応する１０ビットのコードは２種類用意されており、一つ前の１０ビットコードによって２値のランニング・ディスパリティ（Running Disparity：以下「ｒｄ」と示す）を定め、このｒｄ値に基づいて２種類の１０ビットコードのうちいずれか一方を選択するようになっている。
【０００４】
ｒｄ値は、１０ビットの中の”１”と”０”の数の差によって定まる。すなわち、”１”の数の方が多いときにはｒｄ＞０（正）、”０”の数の方が多いときにはｒｄ＜０（負）と判定される。また、”１”と”０”の数が同じときには、ｒｄ値は一つ前の１０ビットコードのものと同じと判定される。
【０００５】
図７は、この８／１０変換テーブルの一例を示す図である。同図の８／１０変換テーブル７１においては、番号０における８ビットコードは”００００００００”であり、これに対応する１０ビットコードは”１００１１１０１００”と”０１１０００１０１１”の２種類が用意されている。一つ前の１０ビットコードのｒｄ値が負の場合には前者が選択され、正の場合には後者が選択される。
【０００６】
また、前者、後者ともに、その１０ビットの中の”１”と”０”の数が同じなので、ｒｄ値は一つ前の１０ビットコードのものと同じであり、前者のｒｄ値は負、後者のｒｄ値は正である。このｒｄ値は、その次のコードの８／１０変換に用いられる。
【０００７】
実際には、８ビットコードの最初の５ビットが１０ビットコードの最初の６ビットに変換され、８ビットコードの残りの３ビットが１０ビットコードの残りの４ビットに変換される。ｒｄ値も、５／６変換、３／４変換ごとに定まる。このときの３／４変換で定まったｒｄ値が、１０ビット全体により定まるｒｄ値に一致するように８／１０変換テーブル７１は構成される。
【０００８】
例えば、番号１においては、ｒｄ＜０によって選択される１０ビットコードは、”１００１１１００１０”であり、最初の６ビットコードは１の数の方が多いのでｒｄ＞０と判定され、残りの４ビットコードは０の数の方が多いのでｒｄ＜０と判定される。一方、１０ビット全体としては”１”と”０”の個数が同じなので、ｒｄ値は一つ前のコードのものと同じでありｒｄ＜０のままである。このように、４ビットのｒｄ値と１０ビット全体のｒｄ値は一致するようになっている。
【０００９】
２種類の１０ビットコードのｒｄ値に着目すると、番号０では、対応する１０ビットコードのいずれのｒｄ値も一つ前のコードのものと同じである。これは、や番号１でも同様である。一方、番号２や番号６では、対応する１０ビットコードのいずれのｒｄ値も一つ前のコードのｒｄ値の正負を反転させたものとなっている。このように、対応する１０ビットコードのｒｄ値は、一つ前のコードのｒｄ値に対して、いずれのｒｄ値も正負が反転するか、いずれのｒｄ値もそのままであるか、に分類される。
【００１０】
また、２種類の１０ビットコードの関係は、番号０では、”１００１１１０１００”と”０１１０００１０１１”とは完全に反転の関係にある。番号１でも、同様である。一方、番号２のように最初の６ビットだけ反転の関係にあって残りの４ビットは同じものや、番号６のように最初の６ビットは同じであって残りの４ビットが反転の関係にあるものがある。２種類の１０ビットコードの関係は、この３種類のいずれかに分類される。
【００１１】
８／１０変換テーブル７１は、このようなルールが、８ビットによって形成される２５６パターンの全てについて成立するように構成される。
【００１２】
次に、この８／１０変換テーブル７１を用いて符号化された所定のコードを送受信する従来の手法について説明する。
【００１３】
所定のコードとしては、例えば、Ｐ１３９４．ｂ規格においては、通信相手にデータの送信を要求するリクエストコード、通信相手の所定の機能を制御するためのコントロールコード、送信すべきデータにより形成されるデータコードの３種類がある。
【００１４】
このリクエストコードやコントロールコードについては、通信相手との双方向通信を保証するため、同じパターンを繰り返す場合がある。
【００１５】
送信側では、同じパターンのリクエストコードやコントロールコードが繰り返された場合には、異なるパターンのコードとなるまでその送信を停止する。
【００１６】
一方、受信側では、送信が停止された期間は、最後に受信したコードのｒｄ値に整合するように受信すべきコードを繰り返し作成し、これを受信したコードとして扱うことにより処理を継続する。
【００１７】
図８は、このようにコードの送信を停止・再開したときの送受信の状態を示す図である。Ｒｅｑ＿Ａは、８／１０変換された１０ビットのリクエストコードであって、同じパターンが繰り返された場合には、一つ前のコードに対してｒｄ値の正負が反転するコードである。
【００１８】
８／１０変換テーブル７１の番号２で示される１０ビットコードを例に説明すると、送信側で、一つ前のコードのｒｄ値がｒｄ＜０であった場合、Ｒｅｑ＿Ａは、”１００１１１０１０１”となり、”１”の数の方が多いので次のコードに用いられるｒｄ値はｒｄ＞０となり反転する（ｄ１１）。
【００１９】
ｒｄ＞０に基づくと、次のＲｅｑ＿Ａは、”０１１００００１０１”となり、その次のコードに用いられるｒｄ値はｒｄ＜０となり反転する（ｄ１２）。このようにｒｄ値は、Ｒｅｑ＿Ａが繰り返されるたびに交互に反転していく。
【００２０】
一方、受信側では、Ｒｅｑ＿Ａを順次受信していき（ｄ２１、ｄ２２）、復号していく。例えば、Ｒｅｑ＿Ａ（ｄ２２）の復号に着目すると、受信したＲｅｑ＿Ａ（ｄ２１）から次のコードに用いられるｒｄ値を判別し、このｒｄ値と８／１０変換テーブル７１とに基づきＲｅｑ＿Ａ（ｄ２２）を復号し、８ビットのリクエストコードを得る。
【００２１】
続いて、送信側では、符号化前の状態で同じパターンのＲｅｑ＿Ａが、例えば３回繰り返されたところで送信を停止する（ｄ１３）。
【００２２】
受信側では、最後に受信したＲｅｑ＿Ａ（ｄ２３）を所定のレジスタに格納し、この最後のＲｅｑ＿Ａのｒｄ値に基づいて受信すべきＲｅｑ＿Ａを作成していく（ｄ２４，ｄ２５，ｄ２６）。
【００２３】
送信側では、Ｒｅｑ＿Ａとはパターンの異なる新たなリクエストコード（Ｒｅｑ＿Ｂ）を識別したときに送信を再開する（ｄ１７）。Ｒｅｑ＿Ｂの後にはデータコード（ＤＡＴＡ＿Ｃ）が続くこともあるし（ｄ１９，ｄ１８）、リクエストコードが続くこともある。
【００２４】
【発明が解決しようとする課題】
ところが、図８に示すように、Ｒｅｑ＿Ｂを送信する直前に送信すべきだったＲｅｑ＿Ａのｒｄ値はｒｄ＞０（ｄ１６）であるのに対し、受信側でＲｅｑ＿Ｂを受信する直前に作成したＲｅｑ＿Ａのｒｄ値はｒｄ＜０（ｄ２６）となり、両者のｒｄ値が異なることがある。
【００２５】
これは、送信側と受信側でのクロック周波数のバラつきや位相のズレ等に起因して、送信すべきだったＲｅｑ＿Ａの数と、受信側で作成したＲｅｑ＿Ａの数とが一致せず、両者の数の差が奇数となったときに発生するものである。
【００２６】
このことは、送信側でＲｅｑ＿Ｂの８／１０符号変換に用いられたｒｄ値と、受信側でＲｅｑ＿Ｂの１０／８復号変換に用いられるｒｄ値とが異なることを意味する。
【００２７】
この場合、誤ったｒｄ値を用いてＲｅｑ＿Ｂが復号されるため、Ｒｅｑ＿Ｂの復号に誤りが生じてしまうという問題がある。
【００２８】
特に、Ｒｅｑ＿Ｂが、繰り返されることのない１個しかないリクエストコードであるような場合には問題である。
【００２９】
なお、リクエストコードが繰り返される場合であっても、ｒｄ値が変化しない場合にはこのような問題は生じない。また、コントロールコードについては、常に”１”と”０”の数が一致した１０ビットコードが用いられるので、ｒｄ値が変化することはなくこのような問題は生じない。
【００３０】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、一時的に停止された送信を再開させるときに、その先頭コードの復号誤りを防止し得る送信コード制御回路を提供することにある。
【００３１】
本発明の他の目的は、一時的に停止された送信が再開されたとき、その先頭コードの復号誤りを防止し得る受信コード制御回路を提供することにある。
【００３２】
【課題を解決するための手段】
上記目的を達成するため、第１の本発明に係る送信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを送信し、符号化前の状態で同じパターンのコードが繰り返された場合には、異なるパターンとなるまでその送信を停止させる送信コード制御回路において、前記送信を再開させるときに、異なるパターンとなった先頭コードの一つ前のコードから送信させる手段を有することを特徴とする。
【００３３】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの一つ前のコードから送信させるようにしたことで、受信側では、先頭コードの一つ前のコードのパリティビットを判定することによって先頭コードの符号化に用いられたパリティビットが分かるので、先頭コードを正確に復号することができる。
【００３４】
第２の本発明に係る受信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、前記送信が再開されたときに、異なるパターンとなった先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、前記比較手段により不一致と判断されたときに、前記作成手段により作成される次のコードを前記先頭コードの前に挿入させる挿入手段と、を有することを特徴とする。
【００３５】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信が再開されたときに、受信側で、その先頭コードの符号化に用いられたパリティビットと、作成されたコードであって先頭コードを後続させようとするコードにより定まるパリティビットとが不一致のときには、その先頭コードの前に次に作成されるコードを挿入するようにしたことで、挿入されたコードにより定まるパリティビットと先頭コードの符号化に用いられたパリティビットとが一致するようになるので、先頭コードを正確に復号することができる。
【００３６】
第３の本発明に係る受信コード制御回路は、一つ前のコードにより定まる所定のパリティビットに基づいてパリティビットの異なる対応する２つのコードのいずれか一方に符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、前記送信が再開されたときに、その先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、前記比較手段により不一致と判断されたときに、受信したコードを対応する他方のコードに変換する変換手段と、を有することを特徴とする。
【００３７】
本発明にあっては、同じパターンのコードが繰り返されることによって停止された送信が再開されるときに、その先頭コードの符号化に用いられたパリティビットと、作成されたコードであって先頭コードを後続させようとするコードにより定まるパリティビットとが不一致のときには、受信したコードを対応する他方のコードに変換するようにしたことで、変換された先頭コードの符号化に用いられるパリティビットと先頭コードを後続させようとする作成されたコードのパリティビットとが一致するようになるので、先頭コードを正確に復号することができる。
【００３８】
また、かかる場合、変換された先頭コードにより定まるパリティビットが反転することとなるが、後続のコードについても同様に対応する他方のコードに変換されるので、後続のコードについても正確に復号することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４０】
［第１の実施の形態］
図１は、一実施の形態に係る送信コード制御回路の構成を示すブロック図である。
【００４１】
符号部１には、データ線を介して識別部２が接続される。識別部２は、データ線を介してシフトレジスタ３に接続され、制御線を介して切替タイミング制御部４に接続される。
【００４２】
シフトレジスタ３は、データ線を介してセレクタ５の２つある入力端子の一方に接続される。セレクタ５のもう一方の入力端子には０コードを出力する０信号線が接続される。
【００４３】
切替タイミング制御部４は、制御線を介してセレクタ５の制御端子に接続される。セレクタ５は、その出力端子がデータ線を介して図示していない送信部に接続される。
【００４４】
なお、各ブロックは、デジタル回路によって構成され、図示していないクロック生成部により生成されたクロックのタイミングに従って同期して動作するものとする。
【００４５】
次に、各ブロックの機能について説明する。
【００４６】
符号部１は、デジタル機器（図示せず）から並列に送出されてきた８ビットコードを８／１０変換テーブル７１に基づいて１０ビットコードに符号化する。なお、符号部１は、デジタル機器の内部に配置されてもよい。
【００４７】
識別部２は、現在のコードと一つ前のコードとを比較し、符号化前の状態で同じパターンのコードが所定の回数だけ繰り返されたことを識別した場合には、その旨を識別信号として切替タイミング制御部４に通知する。また、同じパターンのコードの繰り返しが終了して別のパターンのコードが開始されたことを識別した場合には、その旨を識別信号として切替タイミング制御部４に通知する。なお、識別部２は、符号部１で符号化される前のコードを受け付けるようにしてもよい。
【００４８】
シフトレジスタ３は、並列の１０ビットコードを少なくとも１コード分遅延させるシフトレジスタと、切替タイミング制御４での処理に要する時間だけ１０ビットコードを遅延させるシフトレジスタとにより構成される。
【００４９】
切替タイミング制御部４は、識別部２からの識別信号に従って、シフトレジスタ３からの１０ビットコードと０信号線からの０コードのいずれかをセレクタ５に選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。その出力タイミングについては後述する。
【００５０】
セレクタ５は、切替タイミング制御部４からの切替信号に従って、シフトレジスタ３からの１０ビットコードと０コードのいずれか一方を選択して送信部（図示せず）へ送出する。
【００５１】
送信部では、送出されてきたコードを通信相手に送信する。
【００５２】
次に、本送信コード制御回路の動作について図２を用いて説明する。
【００５３】
図２は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図８に準じて付す。
【００５４】
通常の送信状態においては、切替タイミング制御部４は、セレクタ５にシフトレジスタ３からの１０ビットコードを常時選択するように制御信号を出力する。
【００５５】
同じパターンのコードが例えば３回繰り返されたところで（ｄ１１，ｄ１２，ｄ１３）、識別部２は、これを識別した識別信号を切替タイミング制御部４へ通知する。
【００５６】
切替タイミング制御部４では、シフトレジスタ３からの１０ビットコードに替えて０コードが選択されるように制御信号を変更するとともに、Ｒｅｑ＿Ａ（ｄ１３）に後続して０コードがセレクタ５から送信部に送出されるように、この変更した制御信号をセレクタ５に出力する。以後、送信部へは０コードが送出され、Ｒｅｑ＿Ａの送信は停止される。
【００５７】
ここで、送信すべきだったＲｅｑ＿Ａは、シフトレジスタ３で順次遅延されてセレクタ５に送出され、セレクタ５で行き先を失って消滅していく。
【００５８】
続いて、Ｒｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂがデジタル機器から送出されてきたところで（ｄ１７）、識別部２は、これを識別した識別信号を切替タイミング制御部４へ通知する。
【００５９】
切替タイミング制御部４では、０コードに替えてシフトレジスタ３からの１０ビットコードが選択されるように切替信号を変更するとともに、先頭コードＲｅｑ＿Ｂの一つ前のＲｅｑ＿Ａから送信部へ送出されるように、この変更した切替信号をセレクタ５へ出力する。
【００６０】
これにより、最後のＲｅｑ＿Ａが送信され（ｄ１６）、続いてＲｅｑ＿Ｂ、ＤＡＴＡ＿Ｃ等が送信されることとなる（ｄ１７，ｄ１８，ｄ１９）。
【００６１】
受信側では、受信したＲｅｑ＿Ａ（ｄ３６）のｒｄ値を判定し、このｒｄ値を用いてＲｅｑ＿Ｂ（ｄ３７）を復号する。Ｒｅｑ＿Ａ（ｄ３６）のｒｄ値は、送信時にＲｅｑ＿Ｂの８／１０変換に用いられたものと同一であるので、Ｒｅｑ＿Ｂは正確に復号される。受信側では、以後、同様にして受信したコードを順次復号していく（ｄ３８，ｄ３９）。
【００６２】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの一つ前のコードから送信させるようにしたことで、受信側では、先頭コードの一つ前のコードのｒｄ値を判定することによって先頭コードの符号化に用いられたｒｄ値が分かるので、先頭コードを正確に復号することができる。
【００６３】
なお、上記の手法によれば、先頭コードの一つ前に送信したコード自体の復号についてはエラーの生じるおそれもあるが、このコードは、もともと送信していなかったコードであるので特に問題視する必要はないと考える。
【００６４】
特に、Ｐ１３９４．ｂ規格においては、エラーの発生数をカウントしていき、エラーの累積数が４となったときに、送信側と受信側の再同期を行うように規定されるが、その一方で、１０ビットコードが２回正常に復号されたときにエラーの累積数が１減少するように規定される。図２を例に説明すると、Ｒｅｑ＿Ａ（ｄ３６）の復号誤りによってエラーを１つカウントすることとなるが、Ｒｅｑ＿Ｂ（ｄ３７）およびＤＡＴＡ＿Ｃ（ｄ３８）が正常に復号されるので、エラーの累積数は１減少して０となる。このことから、先頭コードの直前に送信したコード自体の復号誤りに対する処理は行わないこととした。
【００６５】
［第２の実施の形態］
図３は、一実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【００６６】
ＦｉＦｏ（First in First out）３１には、データ線を介してシフトレジスタ３２ａ、シフトレジスタ３２ｂ、繰返コード作成部３４、ｒｄ判定部３５ａ、識別部３８がそれぞれ並列に接続される。
【００６７】
シフトレジスタ３２ａと、シフトレジスタ３２ｂに接続されたシフトレジスタ３３と、繰返コード作成部３４は、それぞれデータ線を介してセレクタ４０の３つの入力端子に接続される。
【００６８】
ｒｄ判定部３５ａと、繰返コード作成部３４からのデータ線に接続されたｒｄ判定部３５ｂは、それぞれ制御線を介して比較部３７に接続される。
【００６９】
比較部３７と識別部３８は、それぞれ制御線を介して切替タイミング制御部３９に接続される。切替タイミング制御部３９は、制御線を介してセレクタ４０の制御端子に接続される。
【００７０】
セレクタ４０は、その出力端子がデータ線を介して復号部４１に接続される。復号部４１は、データ線を介して図示していないデジタル機器へ接続される。
【００７１】
次に、各ブロックの機能について説明する。
【００７２】
ＦｉＦｏ３１は、ラッチ等により構成され、受信部（図示せず）で受信された１０ビットコードについて所定のクロックでタイミングを合せて並列に出力する。
【００７３】
シフトレジスタ３２ａ，３２ｂは、１０ビットコードを所定の時間だけ遅延させる。この遅延時間は、ＦｉＦｏ３１の出力から切替タイミング制御部３９の出力までに要する時間に対応して定められる。
【００７４】
シフトレジスタ３３は、並列の１０ビットコードを少なくとも１コード分遅延させる。
【００７５】
繰返コード作成部３４は、同じパターンの８ビットコードが繰り返され、その１０ビットコードの送信が停止されたときに、最後に受信した１０ビットコードに基づいて受信すべき１０ビットコードを繰返し作成する。
【００７６】
ｒｄ判定部３５ａは、ＦｉＦｏ３１から出力された１０ビットコードの符号化に用いられたｒｄ値を判定する。
【００７７】
ｒｄ判定部３５ｂは、繰返コード作成部３４が作成した１０ビットコードにより定まるｒｄ値を判定する。すなわち、ｒｄ判定部３５ｂは、次に続く１０ビットコードの復号化に用いられるｒｄ値を判定するものである。ｒｄ判定部３５ａ，３５ｂにおける判定は、８／１０変換テーブル７１に基づいて行う。
【００７８】
比較部３７は、ｒｄ判定部３５ａにより判定されたｒｄ値と、ｒｄ判定部３５ｂにより判定されたｒｄ値とを比較し、その一致・不一致を判断する。その比較結果は、切替タイミング制御部３９に通知する。
【００７９】
識別部３８は、同じパターンのコードの繰り返しよって送信が停止されて受信が停止したときに、これを識別した識別信号を切替タイミング制御部３９に通知する。また、同じパターンのコードの繰り返しが終了して受信が再開されたときに、これを識別した識別信号を切替タイミング制御部４に通知する。
【００８０】
切替タイミング制御部３９は、比較部３７からの比較結果および識別部３８からの識別信号に従って、セレクタ４０に３つの入力端子のうち出力端子に接続させるものを一つ選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。その出力タイミングについては後述する。
【００８１】
セレクタ４０は、切替タイミング制御部４からの切替信号に従って、３つの入力端子にそれぞれ接続されたシフトレジスタ３２ａ、シフトレジスタ３３、繰返コード作成部３４のうちいずれか１つを選択し、その選択したブロックから送出される１０ビットコードを復号部４１へ送出する。
【００８２】
復号部４１は、１つ前の１０ビットコードにより定まるｒｄ値と、８／１０変換テーブル７１に基づいて１０ビットコードを８ビットコードに変換し、デジタル機器へ送出する。なお、復号部４１は、デジタル機器の内部に配置されてもよい。
【００８３】
次に、本受信コード制御回路の動作について図４を用いて説明する。
【００８４】
図４は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図２に準じて付す。
【００８５】
通常の受信状態においては、切替タイミング制御部３９は、セレクタ４０にシフトレジスタ３２ａを常時選択するように切替信号を出力する（ｄ４１，ｄ４２，ｄ４３）。
【００８６】
同じパターンの繰り返しにより１０ビットコードの送信が停止されたところで、識別部３８は、これを識別した識別信号を切替タイミング制御部３９へ通知する。
【００８７】
切替タイミング制御部３９では、シフトレジスタ３２ａに替えて繰返コード作成部３４が選択されるように切替信号を変更するとともに、シフトレジスタ３２ａから送出されたＲｅｑ＿Ａ（ｄ４３）に後続して、繰返コード作成部３４で作成したＲｅｑ＿Ａ（ｄ４４）がセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０に出力する。以後、セレクタ４０からは繰返コード作成部３４で作成したＲｅｑ＿Ａが送出される（ｄ４４、ｄ４５）。
【００８８】
続いて、送信が再開され、受信部がＲｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂを受信したところで（ｄ４７）、識別部３８は、これを識別した識別信号を切替タイミング制御部３９へ通知する。
【００８９】
一方、ｒｄ判定部３５ａでは、Ｒｅｑ＿Ｂの１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値を判定する。ここでは、ｒｄ＜０である（ｄ１６）。
【００９０】
ｒｄ判定部３５ｂは、Ｒｅｑ＿Ａ（ｄ４５）の１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ａ（ｄ４５）により定まるｒｄ値を判定する。このｒｄ値は、その次のコードの復号に用いられる。ここでは、ｒｄ＞０である（ｄ４５）。
【００９１】
比較部３７では、ｒｄ判定部３５ａ、ｒｄ判定部３５ｂによりそれぞれ判定されたｒｄ値を比較する。ここでは、両者は不一致であると判断されるので、その比較結果を切替タイミング制御部３９へ通知する。
【００９２】
切替タイミング制御部３９では、繰返コード作成部３４に替えてシフトレジスタ３３が選択されるように切替信号を変更するとともに、繰返コード作成部３４で作成される次のＲｅｑ＿Ａ（ｄ４６）に後続して、シフトレジスタ３３で遅延させたＲｅｑ＿Ｂがセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０へ出力する。
【００９３】
これにより、新たに作成されたＲｅｑ＿ＡがＲｅｑ＿Ｂの前に挿入されることとなり（ｄ４６）、Ｒｅｑ＿Ｂ、ＤＡＴＡ＿Ｃ等がこれに続くこととなる（ｄ４７，ｄ４８，ｄ４９）。
【００９４】
この挿入されたＲｅｑ＿Ａのｒｄ値（ｄ４６）は、ｒｄ判定部３５ｂで判定されたＲｅｑ＿Ａのｒｄ値（ｄ４５）の正負を反転したものであり、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値（ｄ１６）と一致するようになる。
【００９５】
よって、復号部４１での１０／８復号変換のときに、このＲｅｑ＿Ａのｒｄ値（ｄ４６）が用いられるようになり、Ｒｅｑ＿Ｂを正確に復号することができる。
【００９６】
一方、比較部３７で、両者のｒｄ値が一致すると判断されたときには、切替タイミング制御部３９は、繰返コード作成部３４に替えてシフトレジスタ３２ａが選択されるように切替信号を変更するとともに、Ｒｅｑ＿Ａ（ｄ４５）に続いてシフトレジスタ３２ａからのＲｅｑ＿Ｂがセレクタ４０から送出されるように、この変更した切替信号をセレクタ４０へ出力する。この場合も復号部４１でＲｅｑ＿Ｂを正確に復号することができる。
【００９７】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの符号化に用いられたｒｄ値と、先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とを比較し、両者が不一致のときには、先頭コードの前に次に作成されるコードを挿入するようにしたことで、挿入されたコードにより定まるｒｄ値と先頭コードの符号化に用いられたｒｄ値とが一致するようになるので、復号部４１で先頭コードを正確に復号することができる。
【００９８】
［第３の実施の形態］
図５は、一実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【００９９】
ＦｉＦｏ３１には、データ線を介してシフトレジスタ５１、ｒｄ判定部３５ａ、繰返コード作成部３４、識別部３８がそれぞれ並列に接続される。
【０１００】
シフトレジスタ５１は、データ線を介してデータ変換部５２に接続される。
【０１０１】
ｒｄ判定部３５ａと、繰返コード作成部３４からのデータ線に接続されたｒｄ判定部３５ｂは、それぞれ制御線を介して比較部３７に接続される。比較部３７は、制御線を介してデータ変換部５２に接続される。
【０１０２】
データ変換部５２と、繰返コード作成部３４は、それぞれデータ線を介してセレクタ５５の２つの入力端子に接続される。
【０１０３】
セレクタ５５は、データ線を介して復号部４１に接続される。復号部４１は、データ線を介して図示していないデジタル機器へ接続される。
【０１０４】
次に、各ブロックの機能について説明する。なお、図３と同一物には同一の符号を付すこととし、ここでは説明を省略する。
【０１０５】
シフトレジスタ５１は、１０ビットコードを所定の時間だけ遅延させる。この遅延時間は、ｒｄ判定部３５ａ、比較部３７での処理時間に対応して定められる。
【０１０６】
データ変換部５２は、比較部３７によりＦｉＦｏ３１から送出されたコードの符号化に用いられたｒｄ値と、繰返コード作成部３４から送出されたコードのｒｄ値とが一致すると判断された場合には、シフトレジスタ５１から送出されてきた１０ビットコードをそのままセレクタ５５に送出し、比較部３７により両者のｒｄ値が不一致と判断された場合には、１０ビットコードを８／１０変換テーブル７１に基づいて対応する他方の１０ビットコードに変換して出力する。
【０１０７】
切替タイミング制御部５４は、識別部３８からの識別信号に従って、セレクタ５５の２つの入力端子のうち出力端子に接続させるものを一つ選択させる切替信号を生成するとともに、この切替信号の出力タイミングを制御する。この動作については後述する。
【０１０８】
セレクタ５５は、切替タイミング制御部５４からの切替信号に従って、２つの入力端子にそれぞれ接続されたデータ変換部５２、繰返コード作成部３４のいずれか１つを選択し、その選択したブロックから送出される１０ビットコードを復号部４１へ送出する。
【０１０９】
次に、本受信コード制御回路の動作について図６を用いて説明する。
【０１１０】
図６は、コードの送信を停止・再開したときの送受信の状態を示す図である。同図における記号や符号は、図２に準じて付す。
【０１１１】
送信が再開され（ｄ１７）、受信部がＲｅｑ＿Ａとは異なるパターンの先頭コードＲｅｑ＿Ｂを受信したところで（ｄ５７）、識別部３８は、これを識別した識別信号を切替タイミング制御部５４へ通知する。
【０１１２】
一方、ｒｄ判定部３５ａでは、Ｒｅｑ＿Ｂの１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ｂの符号化に用いられたｒｄ値を判定する。ここでは、ｒｄ＞０である（ｄ１６）。
【０１１３】
ｒｄ判定部３５ｂは、繰返コード作成部３４で作成された最後のＲｅｑ＿Ａ（ｄ５６）の１０ビットデータと８／１０変換テーブル７１に基づき、Ｒｅｑ＿Ａ（ｄ５６）により定まるｒｄ値を判定する。このｒｄ値は、その次のコードの復号に用いられる。ここでは、ｒｄ＜０である（ｄ５６）。
【０１１４】
比較部３７では、ｒｄ判定部３５ａ、ｒｄ判定部３５ｂによりそれぞれ判定されたｒｄ値を比較する。ここでは、両者は不一致であると判断されるので、その比較結果をデータ変換部５２へ送出する。
【０１１５】
データ変換部５２では、Ｒｅｑ＿Ｂの１０ビットデータを８／１０変換テーブル７１で対応する他方の１０ビットデータに変換する。以下、この変換前のコードをＲｅｑ＿Ｂ＋、変換後のコードをＲｅｑ＿Ｂ−と表すこととする。
【０１１６】
切替タイミング制御部５４では、識別部３８からの識別信号に従って、繰返コード作成部３４に替えてデータ変換部５２が選択されるように切替信号を変更するとともに、繰返コード作成部３４で作成されたＲｅｑ＿Ａ（ｄ５６）に続いて、データ変換部５２からのＲｅｑ＿Ｂ−（ｄ５７）がセレクタ５５から送出されるように、この変更した切替信号をセレクタ５５へ出力する。
【０１１７】
このように、送信が再開したときの先頭コードを変換してＲｅｑ＿Ｂ−とすると、Ｒｅｑ＿Ｂ−の符号化に用いられるｒｄ値は、最後に作成されたＲｅｑ＿Ａにより定まるｒｄ値（ｄ５６）に一致するようになる。
【０１１８】
よって、復号部４１での１０／８復号変換のときに、このＲｅｑ＿Ａのｒｄ値（ｄ５６）が用いられるようになり、Ｒｅｑ＿Ｂ−を正確に復号することができる。
【０１１９】
このとき、Ｒｅｑ＿Ｂ−により定まる次のコードの復号に用いられるｒｄ値は、受信したＲｅｑ＿Ｂ＋のものに対して反転してしまうので、以降に受信した全てのコードについても同様にデータ変換部５２で変換することとする。ここでは、変換前のコードをＤＡＴＡ＿Ｃ−、ＤＡＴＡ＿Ｃ＋と表すこととし（ｄ１８，ｄ１９）、変換後のコードをＤＡＴＡ＿Ｃ＋、ＤＡＴＡ＿Ｃ−と表すこととする（ｄ５８，ｄ５９）。
【０１２０】
これにより、最後に作成されたＲｅｑ＿Ａ（ｄ５６）に続いて、データ変換されたＲｅｑ＿Ｂ−、ＤＡＴＡ＿Ｃ＋、ＤＡＴＡ＿Ｃ−が続くこととなる（ｄ５７，ｄ５８，ｄ５９）。
【０１２１】
一方、比較部３７で、両者のｒｄ値が一致すると判断された場合には、データ変換部５２は、シフトレジスタ５１から送出されてきた１０ビットコードをそのままセレクタ５５に送出する。この場合も復号部４１でＲｅｑ＿Ｂを正確に復号することができる。
【０１２２】
したがって、本実施の形態によれば、同じパターンのコードが繰り返されることによって停止された送信を再開するときに、その先頭コードの符号化に用いられたｒｄ値と、先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とが不一致のときには、先頭コードを８／１０変換テーブル７１の対応する他方のコードに変換するようにしたことで、変換された先頭コードの符号化に用いられるｒｄ値と先頭コードを後続させようとする作成されたコードにより定まるｒｄ値とが一致するようになるので、先頭コードを正確に復号することができる。
【０１２３】
また、かかる場合には、変換された先頭コードにより定まるｒｄ値も反転してしまうので、先頭コードに後続するコードについても同様に対応する他方のコードに変換するようにしたことで、後続するコードについても正確に復号することができる。
【０１２４】
［他の実施の形態への適用］
上記各実施の形態においては、送信コード制御回路と受信コード制御回路とに分けて説明したが、これらを一体として送受信コード制御回路を構成してもよい。かかる場合には、送受信コード制御回路をそれぞれ備えた２台のデジタル機器間の双方向通信において、送信が再開されたときの先頭コードを正確に復号することができる。
【０１２５】
【発明の効果】
以上、説明したように、第１の本発明の送信コード制御回路によれば、送信を再開させるときの先頭コードを受信側で正確に復号することができる。
【０１２６】
第２、３の本発明の受信コード制御回路によれば、送信が再開されたときの先頭コードを正確に復号することができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る送信コード制御回路の構成を示すブロック図である。
【図２】第１の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図３】第２の実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【図４】第２の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図５】第３の実施の形態に係る受信コード制御回路の構成を示すブロック図である。
【図６】第３の実施の形態におけるコードの送信を停止・再開したときの送受信の状態を示す図である。
【図７】８／１０変換テーブルの一例を示す図である。
【図８】従来のコードの送信を停止・再開したときの送受信の状態を示す図である。
【符号の説明】
１ 符号部
２，３８ 識別部
３，３２ａ，３２ｂ シフトレジスタ
４，３９，５４ 切替タイミング制御部
５，４０，５５ セレクタ
３１ ＦｉＦｏ
３４ 繰返コード作成部
３３，５１ シフトレジスタ
３５ａ，３５ｂ ｒｄ判定部
３７ 比較部
４１ 復号部
５２ データ変換部
Claims (3)
- 一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを送信し、符号化前の状態で同じパターンのコードが繰り返された場合には、異なるパターンとなるまでその送信を停止させる送信コード制御回路において、
前記送信を再開させるときに、異なるパターンとなった先頭コードの一つ前のコードから送信させる手段を有することを特徴とする送信コード制御回路。 - 一つ前のコードにより定まる所定のパリティビットに基づいて符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、
前記送信が再開されたときに、異なるパターンとなった先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、
前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、
第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、
前記比較手段により不一致と判断されたときに、前記作成手段により作成される次のコードを前記先頭コードの前に挿入させる挿入手段と、
を有することを特徴とする受信コード制御回路。 - 一つ前のコードにより定まる所定のパリティビットに基づいてパリティビットの異なる対応する２つのコードのいずれか一方に符号化されたコードを受信し、符号化前の状態で同じパターンのコードが繰り返されることによってその送信が停止された場合には受信すべきコードを作成していく作成手段を有する受信コード制御回路において、
前記送信が再開されたときに、その先頭コードの符号化に用いられたパリティビットを判定する第１の判定手段と、
前記作成手段により作成されたコードであって前記先頭コードを後続させようとするコードにより定まるパリティビットを判定する第２の判定手段と、
第１の判定手段により判定されたパリティビットと第２の判定手段により判定されたパリティビットとを比較して一致・不一致を判断する比較手段と、
前記比較手段により不一致と判断されたときに、受信したコードを対応する他方のコードに変換する変換手段と、
を有することを特徴とする受信コード制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169257A JP3959936B2 (ja) | 2000-06-06 | 2000-06-06 | 送信コード制御回路および受信コード制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169257A JP3959936B2 (ja) | 2000-06-06 | 2000-06-06 | 送信コード制御回路および受信コード制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345706A JP2001345706A (ja) | 2001-12-14 |
| JP3959936B2 true JP3959936B2 (ja) | 2007-08-15 |
Family
ID=18672143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169257A Expired - Fee Related JP3959936B2 (ja) | 2000-06-06 | 2000-06-06 | 送信コード制御回路および受信コード制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3959936B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106834B (zh) * | 2019-12-26 | 2021-02-12 | 普源精电科技股份有限公司 | 一种adc采样数据识别方法及系统、集成电路及解码装置 |
-
2000
- 2000-06-06 JP JP2000169257A patent/JP3959936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345706A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5692021A (en) | Encoding digital data | |
| US20070168835A1 (en) | Serial communications system and method | |
| US8031746B2 (en) | Synchronized receiver | |
| JP2875160B2 (ja) | ディジタルデータのエンコード方式 | |
| EP0629066B1 (en) | Checksum arrangement | |
| JP3959936B2 (ja) | 送信コード制御回路および受信コード制御回路 | |
| US5805087A (en) | Encoding scheme | |
| US5278906A (en) | System for encoding data presented with a first coding device and for decoding encoded data with a second coding device, and coding device for use in the system | |
| JP3966852B2 (ja) | シリアル通信装置 | |
| CN110620635A (zh) | 解码方法、设备及可读存储介质 | |
| JP2005210695A (ja) | データ伝送方式およびデータ伝送回路 | |
| EP1403775B1 (en) | Process and devices for transmiting digital signals over buses and computer program product therefor | |
| US20080045151A1 (en) | Communication system | |
| US7812618B2 (en) | Printed circuit board, and backplane data transmission method | |
| JP2007533184A (ja) | 通信システムを介してデータを伝送する際にエラー処理する方法および装置 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| US7460034B2 (en) | Method and device for code generation in the transmission of data via a communications system | |
| JP2004516744A (ja) | 情報処理システム | |
| JPH1013393A (ja) | ディジタル信号の伝送方法、エンコーダ及びデコーダ | |
| JP2600581B2 (ja) | 符号同期回路 | |
| JP2007201802A (ja) | データ転送回路 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| JPH05183591A (ja) | 位相判定方式 | |
| JP2001119326A (ja) | 伝送路監視装置 | |
| JPH06204985A (ja) | 伝送装置、受信機およびデコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| LAPS | Cancellation because of no payment of annual fees |