JP2007533184A - 通信システムを介してデータを伝送する際にエラー処理する方法および装置 - Google Patents

通信システムを介してデータを伝送する際にエラー処理する方法および装置 Download PDF

Info

Publication number
JP2007533184A
JP2007533184A JP2007506783A JP2007506783A JP2007533184A JP 2007533184 A JP2007533184 A JP 2007533184A JP 2007506783 A JP2007506783 A JP 2007506783A JP 2007506783 A JP2007506783 A JP 2007506783A JP 2007533184 A JP2007533184 A JP 2007533184A
Authority
JP
Japan
Prior art keywords
code
data
error
data word
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007506783A
Other languages
English (en)
Inventor
ベール，エーベルハルト
ベール，ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2007533184A publication Critical patent/JP2007533184A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/21—Non-linear codes, e.g. m-bit data word to n-bit code word [mBnB] conversion with error detection or error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

少なくとも１つのデータワードの形式で符号化されたデータを通信システムを介して伝送する際にエラー処理する装置であって、その場合に予め設定可能な符号化規則に従って少なくとも１つのデータワードに符号データワードが選択され、その場合に２つの異なる値、“１”および“０”を伴いうるビットとしてデータが表される装置において、少なくとも１つのランニングデジタルサムが、少なくとも符号データワードに関する“１”の合計と“０”の合計との加算された差となるように形成されて、ランニングデジタルサムが伝送され、その場合に後続の符号データワードに関するランニングデジタルサムが定められ、伝送されたランニングデジタルサムと比較され、その場合に偏差があればエラーが認識される。
【選択図】図９ｂ

Description

本発明は、請求項の上位概念に記載された、少なくとも１つのデータワードの形式で符号化データを少なくとも２つの接続対象を伴う通信システムを介して伝送する際にエラー処理する方法および装置、ならびに通信システムの対応する接続対象と、対応するコンピュータプログラムおよびコンピュータプログラム製品とに関する。
通信システム、特にシリアルバスを介するデータ伝送用の符号は、伝送媒体、ビットレート、クロックリカバリーおよびＥＭＶ特性値の条件により各々に区別される。２５Ｍビット／秒のデータ伝送用として、例えばＭＯＳＴシステムでは、ＥＭＶ互換性を保証するために光学的な伝送が予定される。しかし、この場合、電気−光学的変換器が極めて高価であり、利用されるプラスチック光ファイバーは、本体内の敷設に特殊な要求を伴う。この目的のために、ＭＯＳＴバス内の信号が二相マーク符号（二相周波数符号）に従って符号化される。この場合には各情報ビットが２つの符号ビットにより表される。２つの符号ビットが同一値を有すれば、情報ビット値の“０”に相当する。符号ビットの相異なる値により“１”が表される。情報値に関係なく、付加的に２つの符号ビットの後では常にレベル交替が行われる。
符号ビット：00 10 10 11 00 11 01 01…
情報ビット：0 1 1 0 0 0 1 1…
この場合、符号は、有効ビットと比べて１００％の冗長性を伴う。しかし、電気線を介してこの種の符号ビット列を伝送すれば、頻繁なレベル変化のために、ビットレート（望ましくは“０”の場合）と二重のビットレート（望ましくは“１”の場合）とに応じて高いＥＭＶ放射が生ずる。“１”と“０”との間の移行のために、周波数スペクトル内に他の周波数値も生ずるが、支配的な２つの周波数値は本質的に緩衝しない。これは、符号化規則によってビット境界で常にレベル交替が要求されることで実現する。冗長性を伴わずに、すなわち、例えば１６進符号化（0x0が２進数0000に相当し、0xFが２進数1111に相当する。）で表示可能な値１、２、４、８等を伴う２進符号化でデータを伝送すれば、１つには不要なレベル交替を生じなければならず（常に0ｘ0もしくは0ｘF）、または、0x5もしくは0xAが送信される限りにおいて常に、それが前述と同様の頻度でビット毎に行われるという欠点を有する。しかし、この場合、符号冗長性が存在せずに全ビットが情報ビットであるため、伝送周波数は半分の値に低下させうる。しかし、これによって、用いられる符号がＤＣフリー（gleichstromfrei）となり得ず、同時にＰＬＬ（phase locked loop）を用いたクロックリカバリーの可能性が提供されない。これは、レベル交替無しで予め設定可能な最大ビット数が存在しないためである。ＰＬＬは、少なくとも全ｎビットの１同期化のためにレベル交替を必要とする。よって、符号は、前述したように幾つかの不都合な欠点を有する。
この欠点は、例えば、一文献（"A new 8B10B Blockcode for High Speed Data Transmission Over Unshielded Twisted Pair Channels" by Alistair Coles, Hewlett Packard, October 1996）に記載されているような既知のブロック符号の利用により回避される。この場合には８情報ビットの代わりに１０符合ビットが伝送されるので、符合冗長性が２５％になる。符合は、伝送される“０”の数と比べた“１”の数ＲＤＳに応じて、反転された符号ワード、または反転されていない符号ワードのいずれかが伝送されるので、慨してＤＣフリーとなる。同一の符号ビット値の最大数ＭＲＬ（Maximum Run Length）が１７となる。よって、原理的にクロックリカバリー用のＰＬＬの接続がさらに可能となり、しかし、その場合にはＰＬＬの安定性に高い要求が課せられ、設定時間が著しく長くなる。
ブロック符号の例外的な欠点は、体系的な符号ではないため、例えば符号ビットの位に応じた重み付けを伴う１６進符号のような符号化規則を伴わないことである。
これは、特にインクリメンタまたはコンパレータの実現に際して影響を及ぼす。なぜなら、まず、特にインクリメンタで全符号ワードが受信される必要があり、符号値がテーブルを用いた復号器により生成される必要があり、１増分された符号値に応じて符号ワードがテーブルを用いて生成された後に初めて、その符号ワードが少なくとも１つのフリップフロップにより同期されて送信されうるためである。よって、前述したブロック符号に少なくとも１１クロックの遅延が生ずる。同期ＲＡＭ内に符号テーブルを記憶するには、少なくとも１３クロックもの遅延が生ずる。
前述したように、前掲の従来技術は、あらゆる点で最適な特性を示すものではない。
（発明の課題と効果）
特に、特殊な制御バイトの単純なインクリメントによってノードのネットワーク位置（Netzwerkposition）を生じさせて大きな遅延を伴わずにさらに伝達するためには、使用される符号がＤＣフリーであるべきであり、必要とされるクロックリカバリーのために頻繁な側面（Flanken）を有するべきであり、かつ、シリアルインクリメントの可能性が提供されるべきである、という特性が合計される。この場合、極わずかなコストを伴う、すなわち特にＥＭＶ互換性の枠内で遮蔽（Abschirmung）の必要性なしに使用可能な、電気的な解決策を見出すことが特に望ましい。
この場合にエラー処理用、すなわちエラー認識および／またはエラー訂正用の符号には、各々の強さ、特に訂正可能性の強さに従って、符号ワードを非符号ワードまたは非符号データワードから区別することを可能にする、異なる符号冗長性が設けられる。この場合に非符号ワードは、データの符号化用に設けられる符号化規則に従って符号化されずに、それらから区別される符号ワードである。ハミング距離、すなわち、ある符号データワードに対して受信された非符号ワードまたは非符号データワードのエラー間隔が小さい際には、様々な符号冗長性は、それが、伝送区間上で例えば１ビット歪曲された、該当する符号データワードであると推定可能である。この訂正可能性は、全ての符号ワードが、個別ビットエラーを認識しようとする場合には少なくとも１つのハミング距離２を互いに伴い、個別エラーを訂正しようとする場合には少なくとも１つのハミング距離３を伴うことを前提とする。この場合、１つのデータワードに対して複数の符号化可能性がある際、すなわち他の条件に応じて一方または他方のいずれかの符号データワードが送信される際には、これらの条件の維持がさらに困難となる。
符号冗長性の変化なしに、より多くの符号データワードが利用されれば、それに応じてハミング距離が小さくなる。既に述べたように、例えば符号が平均してＤＣフリーである必要がある場合には、異なる符号ワードの代替的な送信が必要とされる。これは、例えば、様々な伝送媒体（電気的、光学的）を介して様々に伝送可能である際に必要かつ可能となる。この場合、ＤＣフリーを達成するために、例えば、既に送信された“１”および“０”の数がビット（“１”または“０”）としてのデータの表示によって旨く均衡する場合に、本来の符号データワードを反転させた符号データワードが正確に送信されることが許可される。完全にＤＣフリーの符号では、送信された“１”および“０”の数が各々に５０％に分割される。これは、本発明に基づく代替的な符号ワード、特に符号ワード１とそれを反転した符号ワード２とによって、既に送信されたビット値の差が印付けされ、すなわち特にランニングサムが形成される場合に、平均して達成される。従前に“１”が多く送信されていれば、より多くの“０”を伴う符号データワードが選択され、またはその逆が行われる。
符号認識とそれに続く符号訂正を可能にするには、２つの任意の符号データワード間に少なくとも１つのハミング距離３が必要とされる。これは、ｎ（ｎ〜Ｎ）の可能とされる符号ワード用の符号域内で２ｎの非符号データワードが提供されることを前提としている。ｍ（ｍ〜Ｎ）のデータワードを伝送すべきであれば、代替的な符号選択を可能にするために、ｎは少なくとも２ｍと等しくする必要がある。よって、２ｍの符号データワードと２ｘ２ｍの非符号データワードとが符号域内に正確に収容される必要があり、すなわち６ｍの符号データワードと非符号データワードとが、２つの符号データワード間で常にハミング距離３が保証されるように、収容される必要がある。データワードの符号化、すなわちｋビット（ｋ〜Ｎ）を伴う符号データワードを生成する際、さらに、符号化に３ビットの数が使用される際には、２（ｋ＋３）符号域内でこの条件を満たす理論的な可能性が生ずる。よって、４ビットを伴うデータワードには、少なくとも７５％の符号冗長性（３ビット）が必要とされる。
しかし、実際の実施では、例えば符号データワード内に最小限のビット交替／レベル交替を伴うＥＭＶ指向（EMV-gerechte）の符号化のように、符号化用の付加的な周辺条件または符号データワードの限界によって、しばしば失敗している。よって、符号冗長性がさらに増大する可能性がある。符号データワードには、場合によっては、特別な機能を満たし、かつ、符号データワードと混同されてはならない、制御符号ワードもさらに付加される。よって、特にデータワードが短い場合には、１００％の符号冗長性を伴う符号も使用される。
この考え方をさらに発展させた、以下で詳細に説明する本発明に基づく解決策は、従来技術における前述の欠点を回避し、特に予め設定可能な所望のハミング距離（特にハミング距離２または３）を極わずかな費用および労力で得るために、少なくともデータの一部に必要とされる特性を同時に提供可能である。
平均してＤＣフリーで伝送するために、送信器、特に第１の接続対象における符号データワードの選択を定める、本発明に基づく規則が存在する。受信器、特に第２の接続対象が、望ましくは送信器と同一の情報を使用できる場合には、受信器は、符号データワードの反転の必要性をも決定可能である。このために受信器には、送信器がいかなる条件の下で符号化を行ったかという情報が、本発明に基づいてのみ伝達される必要がある。連続的な伝送に受信器が遅れて接続したか、または障害に際してデータの一部が失われたことで、受信機が送信器の全てのデータを受信していないと仮定すれば、受信器はこの情報を使用できない。
よって、本発明の核心は、この情報を特に非符号データワードを用いてデータに付加して伝送する可能性にある。
この種の非符号データワードは、通常、例えば伝送の開始を特徴づけ、または後続のデータの種類を区別し、連続的な伝送に際して、新たに付加すべき受信器を１同期化させることを可能とするために、必要とされる。すなわち、例えば、プリアンブルと伴に始まるフレームでデータが構成されるバスシステム、すなわち通信システムが存在する。このプリアンブルは、符号データワードから区別される必要がある。符号化の判断基準を認知していれば、受信器は、もはやエラー認識またはエラー訂正が必要とされる際に、全ての符号データワードを取り込む必要はなく、半分のみ取り込めばよい。よって、符号冗長性を増大させずに、残された符号ワード間で必要とされるハミング距離をより効果的に維持する、適切な方法となる。
よって、本発明は、望ましくは、少なくとも１つのデータワードの形式で符号化されたデータを少なくとも２つの接続対象を伴う通信システムを介して伝送する際にエラー処理する方法に基づいており、その場合に予め設定可能な符号化規則に従って少なくとも１つのデータワードに符号データワードが選択され、その場合に２つの異なる値、“１”および“０”を伴いうるビットとしてデータが表される。この場合に望ましくは、少なくとも１つのランニングデジタルサム（ＲＤＳ：Running Digital Sum）が、少なくとも符号データワードに関する“１”の合計と“０”の合計との加算された差となるように形成されて、当該ＲＤＳが第１の接続対象から第２の接続対象に伝送され、その場合に第２の接続対象が第１の接続対象の後続の符号データワードのＲＤＳを定め、伝送されたＲＤＳと比較され、その場合に偏差があればエラーが認識される。さらに、伝送されたＲＤＳが受信器に記憶されて、受信された各データワードによって更新され、すなわち各データワードの後に、従前のＲＤＳと、正に受信したデータワードの“１”および“０”の数とに基づいて、ＲＤＳが新たに計算される。伝送に際してエラーが発生しない限り、受信器内におけるデータワードの各位置には、符号化規則に従って送信器がデータワードを符号化する際に存在したものと正に同一の情報が存在する。そして、各符号データワードを、符号ワードの選択に蓋然性があるか、または現在の条件下で反転された符号ワードを利用すべきではなかったのか、を検査可能である。蓋然性の検査には、ＲＤＳが利用されるのみならず、受信した符号ワードの最初の符号化規則に従って、均衡した符号ワード用にレベル交替を行うべきか（ＰＶ）、またはレベル交替が行われたか（ＰＥ）、ということも考慮される。すなわち、望ましくは、実際の符号ワードの決定が、実際のＲＤＳおよび符号化規則に関係づけられる。伝送および絶え間ない更新によって、ＲＤＳ値は、受信器、すなわち特に第２の接続対象に認知されており、よって、可能とされる符号データワードの選択を、約半分に制限可能である。よって、望ましくは、ＲＤＳが特に周期的に伝達され、受信器、すなわち第２の接続対象では、それに基づいて次の更新までに再計算される。この場合、本発明によれば、新たに受信したＲＤＳ値を用いて、従前の符号データワードまたは既に行われたデータ訂正の正確さを保証し、あるいは場合によっては、偏差がある際にはエラーを認識することが可能である。
望ましくは、符号化データの他に少なくとも１つの非符号データワードが第１の接続対象と第２の接続対象との間で伝送され、非符号データワードが予め設定可能な符号化規則に従って符号化されずに、ランニングデジタルサムが非符号データワードの少なくとも一部として伝送される。
この場合に望ましくは、前述したように、符号ワードまたは符号データワードが予め設定可能な符号化規則に従って選択され、それが、互いに反転された符号データワードを各々に表す、第１または第２の符号データワードに相当する。
望ましくは、符号データワードが予め設定可能な符号化規則に従って、複数、すなわち少なくとも２つの相異なる符号データワードセットから選択される。
望ましくは、エラーが認識された際には、エラーを認識した第１の接続対象のエラー信号が生成され、当該エラー信号が少なくとも第２の接続対象に伝送される。
エラー応答として、望ましくは、エラーが認識された際には、エラーを伴うデータが棄却され、データを伝送した接続対象が当該データの再送信を要請する要請信号を受信する。
さらに望ましくは、符号化データの他に少なくとも１つの非符号データワードが第１の接続対象と少なくとも第２の接続対象との間で伝送され、非符号データワードが予め設定可能な符号化規則に従って符号化されずに、非符号データワードに関するランニングデジタルサムも形成される。
さらに望ましくは、本発明によれば、ランニングデジタルサムに応じて、後続のランニングデジタルサムが新たに求められて、それに応じてエラーを伴うデータが変更される。
望ましくは、エラーの数に応じて、エラー処理の方針設定が行われる。この場合に方針は、エラー訂正の他にも、予め設定可能な前提の下でエラー訂正を行わない、あるいは、エラー訂正を次のように、エラーを伴うデータワードが所定の固定のデータワードに変更される、または、可能とされる訂正データワード、すなわちＲＤＳを考慮して符号化規則を満たすデータワードから、所定の訂正データワードが選択されて、それがエラーを伴うと認識された受信データワードの代わりに以降利用されるように、設定可能である。
特に望ましくは、本発明に基づく方法は、データ媒体上に記憶されたプログラムコードを伴うコンピュータプログラムまたはコンピュータプログラム製品の枠内で実現され、その場合に本方法は、前述したような、コンピュータ支援される通信システム内でプログラムが実行された場合に実施される。この場合にコンピュータプログラム製品のデータ媒体として、例えば、ＲＯＭ、ＣＤ−ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、ＰＲＯＭ、ＤＶＤ、ディスケット等のような、各々に可能とされるデータ媒体が使用可能である。すなわち、データ媒体の選択は、本方法が実行されるコンピュータシステムに依存するものではあるが、発明を限定するものではない。
他の利点および望ましい形態は、明細書および請求項に記載される特徴から明らかにされる。
以下、実施例を用いて本発明を詳細に説明する。
（実施例）
この場合、図１は、入力インターフェイス１１０、１０８および１１２、すなわち受信器または受信モジュールと、出力インターフェイス１０９、１０７、１１１、すなわち送信器または送信モジュールとを伴う通信システムまたはバスシステム１００を示す。これらの送信器および受信器により、接続対象１０１、１０２および１０３が通信システム１００を用いて互いに接続される。符号１０６が処理ユニットを示し、その処理ユニットは、本発明に基づいて符号生成および／または復号および／またはインクリメント（Incrementierung）もしくはデクリメント（Decrementierung）および／またはコンペア（Vergleich）もしくはアービトレート（Arbitrierung）の機能を行う。符号１０４が通信システム１００の外部ユニットを示し、その外部ユニットは、インターフェイス１０５を介して一方向または双方向に接続対象、特にここでは接続対象１０１に接続される。この外部ユニット１０４は、他の機器、ユニットまたは要素と各接続対象との間におけるインターフェイスまたはバスシステムもしくは通信システムを介する結合を代表する。
シリアルバス、すなわち特に通信システム１００を介してデータを伝送する際には、破線の伝送矢印に応じて符号化データを伝送する際に、特にインクリメントまたはアービトレート、すなわちコンペアを行うことが求められる。しかし、同様に、外部の接続対象１０４を介してデータを接続対象１０１に入力し、そして符号化し、例えば同様に破線の矢印のように接続対象１０３に送り、または接続対象１０２から接続対象１０１に符号化データを受信して、そして復号化して外部の接続対象１０４にさらに伝達することも可能である。しかし、特に通信システム１００上では、ここで例えば接続対象１０２から接続対象１０１に、そして接続対象１０３に、インクリメント、デクリメントまたはコンペアないしアービトレートを考慮した上で、符号化データをさらに伝達することが求められる。
符号化に二相周波数符号を用いる際には、例えばデータワードの最下位ビット、すなわちＬＳＢ（Least Significant Bit）をまず伝送する際に、シリアルインクリメントに２クロックだけの遅延が必要となる。この場合、送出すべき、すなわち各ビットのさらに伝達するべき値を定めるために、受信した符号ビット値と従前の符号ビット値とを認知することのみが必要となる。
本発明によれば、以下の方法で３つの符号ビットにより２つの情報ビットを符号化することが提案される。
規則１：
情報ビット 符号ビット 対応値（１０進／１６進）
00 000 0
01 100 1
10 110 2
11 111 3
ここでは、５０％の符号冗長性を伴うことで符号ワード０１０および１０１が回避され、それによって符号ワード内の高スペクトル成分の影響が減少する。情報ビットが左から値２１もしくは２０に対応づけられると、全符号ビットの重みが２０となる。符号内の各ビットを区別するために、ここでは以下の規則２、３および４に従って、左から右に標識２０（３）、２０（２）、２０（１）が用いられる。よって、各々に他の符号に基づいても機能する、系統的な符号化規則が与えられる。例えば、ワン・ホット（one-hot）符号化であれば、４つの符号ワード０００１、００１０、０１００および１０００には、グレイ符号００、０１、１１および１０の際と同様に、値１、２、３および４が対応づけられる。
よって、図２に示すように入力符号ワードまたは入力データワードＥＣ２から、符号生成器ＣＧ２００による出力符号ワードまたは出力データワードＡＣ２への符号生成が常に一義的に可能となる。同様に図２ａは、復号器ＤＣ２０１によるデータワードＥＣ２ａからデータワードＡＣ２ａへの復号化を示す。本発明に基づく符号は、以下でさらに説明するように、シリアルインクリメントの実行にも適する。以下の規則２、３、４に従って、符号内の個別ビットが左から右へ標識２０（３）、２０（２）、２０（１）に従って識別可能であり、その場合にインクリメントされた値が示されており、よって繰越しまたはオーバーフローＯＦが生ずる。生成された繰越しまたはオーバーフローＯＦは、以下の規則５または図５に示すように、シリアルの符号化に際して利用される。
規則２：２０（１）の符号化用
符号ビット ２０（１）のインクリメント値 繰越し（ＯＦ）
000 0 0
100 0 0
110 1 0
111 0 1
規則３：２０（２）の符号化用
符号ビット ２０（２）のインクリメント値 繰越し（ＯＦ）
000 0 0
100 1 0
110 1 0
111 0 1
規則４：２０（３）の符号化用
符号ビット ２０（３）のインクリメント値 繰越し（ＯＦ）
000 1 0
100 1 0
110 1 0
111 0 1
すなわち、図３に示すように、入力ビット列または入力データワードまたは入力符号ワードＥＣ３から、インクリメンタＩＮＣ３００によって出力列ＡＣ３が生成される。これは、図４に示すように、コンパレータＣＯＭＰ４００による比較の枠内で、特に入力符号列または入力データワードＥＣ４から出力データワードＡＣ４にアービトレートする際も、可能である。
この場合にインクリメントからアービトレートへの変更は、方向変換に関して、特にインクリメントに際して必要とされるように、ＬＳＢ、すなわち最下位ビットが最初に評価され、または送信方向の変更に際して、ＭＳＢ、すなわち最上位ビットが最初に評価され、よってコンペア、特にアービトレートがなされるように行われる。これは、以下で詳しく説明される。図２に示す符号生成器ＣＧ２００が規則１に従う対応づけを行い、図３に示すインクリメンタが規則２、３および４に従う対応づけを行い、その場合に図２では入力符号ＥＣ２から本発明に基づいて生成された出力符号ＡＣ２が生成され、図３では既に符号化された入力符号ＥＣ３から本発明に基づいてインクリメントされた出力符号ＡＣ３が生成される。
シリアルインクリメントは、図５を用いて規則５に示す各値ｃまたはｕ、ｘ、ｙ、ｚ、ｗとともに詳細に説明される。
規則５：
ｃまたはｕ ｙ ｘ ｚ ｗ
0 0 0 0 0
0 1 0 0 0
0 1 1 1 0
0 0 1 1 0
1 0 0 0 1
1 1 0 1 0
1 1 1 0 1
1 0 1 0 1
Figure 2007533184
（既に説明したように、シリアルでは不可能な）ブロック符号のインクリメントに対しては、図５に示す配置によって、規則６の場合でも常に３クロックのみの遅延が生ずる。というのは、２つの符号部分が順次処理されるからである。規則６の符号は、情報ワードとして1/2バイト、すなわち４情報ビット＝１ニブルを処理する。符号冗長性は、５０％となる。この場合には無論、値０またはＦが互いに並ぶことによって、レベル交替なしに比較的大きなブロックを生ずる場合があり、符号がＤＣフリーにならないという欠点がある。
Figure 2007533184
Figure 2007533184
Figure 2007533184
規則９は、ＬＳＢファーストでの符号の送出用に望ましい実施例を示す。伝送に際して、常に“１”が加算されてから“０”が減算されると、“１”または“０”のいずれの方が多く伝送されるかを示す、ＲＤＳが得られる。よって、異なる数の“１”および“０”を伴う符号ワードとともに、ＲＤＳは、符号ワード１と符号ワード２との間の選択によって影響される。望ましくは、値ＲＤＳ＝０を達成させ、よって符号を平均してＤＣフリーに構成することが試みられる。しかし、この場合、例えばクロックリカバリー、すなわちＰＬＬのために、符号ワード間でレベル交替を強制しようとする場合、または、例えば周波数スペクトルのために、レベル交替を回避しようとする場合には、この規則から多少逸脱することも可能であり、かつ考慮されうる。
入力符号ワードが規則９に従ってインクリメンタでシリアルインクリメントされる、すなわち値が変化されると、最初の値に対してインクリメントされたデータ値に基づくＲＤＳ値の変更が生ずる場合がある。この場合に送信すべきインクリメントされたデータワードのために、反転された符号ワードを選択する可能性はない。というのは、全ての符号ワードが受信される前には、既に反転ビットが送信されている必要があるからである。訂正は、ここでは後続の非データ符号ワードによって可能となり、それは、例えば、フレーム識別に関する同一の意味において、異なるＲＤＳ値を伴う複数の値からの選択が許容される場合に、データフレームの始端を特徴づける。
規則２、３、４および５に従うインクリメントが、規則９に従う符号ワード１についてのみ説明される。符号ワード２については、全ての“０”が“１”に変換され、かつ逆に“１”が“０”に変換される。この場合には、同一の規則が成立する。
前述で説明した規則９に従う符号は、特にシリアルインクリメント（ＬＳＢファースト）またはアービトレート（ＭＳＢファースト）に適する。この符号は、デクリメントには余り適さない。というのは、この符号のために、符号内の位置に関係することなしに、入力ビットｘ、ｙおよび繰越しビットｃ、ｕから新たな（送出すべき）符号ビットを定める、規則５に相当する規則がないからである。よって、特にデクリメントのためには、規則１の代わりに以下の符号化規則１．ｂが利用される。
データ 符号化規則１．ｂ 値（１６進）
00 000 0
01 001 1
10 011 2
11 111 3
規則１に基づくインクリメント用の規則２、３および４の代わりに、規則１．ｂに基づくデクリメント用の以下の規則２ｂ、３ｂもしくは４ｂが得られる。
規則２ｂ：２０’の生成用
符号ビット ２０’のデクリメント値 繰越し
000 1 1
001 0 0
011 1 1
111 1 1
規則３ｂ：２０’’の生成用
符号ビット ２０’’のデクリメント値 繰越し
000 1 1
001 0 0
011 0 0
111 1 1
規則４ｂ：２０’’’の生成用
符号ビット ２０’’’のデクリメント値 繰越し
000 1 1
001 0 0
011 0 0
111 0 0
生成された繰越しは、シリアル符号化に際して利用される（規則５ｂ参照）。この符号の利点は、デクリメントの際には出力値と繰越しとが同一であり、その他の際には繰越しが“０”となることにある。
符号のシリアルデクリメント用の符号ビットｘの生成には、後続の符号ビットｙに関する情報が常に必要となる（ＬＳＢでの伝送開始）。よって、符号は、シリアルインクリメントの際と同様に、少なくとも１クロック遅延されて、さらに伝達される必要がある。受信したデータビット列と送信すべきデータビット列とを同期化させるために、望ましくは入力および出力の各々にフリップフロップが挿入される。デクリメントは、出力ビットｘおよび生成された中間繰越しｗのために、規則５ｂに従って入力繰越しｃ、中間繰越しｕ、入力ビットｘおよびｙを対象として行われる（図３ａ）。
規則５ｂ：
ｃまたはｕ ｙ ｘ ｚ ｗ
0 0 0 0 0
0 0 1 1 0
0 1 0 0 0
0 1 1 1 0
1 0 0 1 1
1 0 1 0 0
1 1 0 1 1
1 1 1 1 1
Figure 2007533184
コンペアまたはアービトレート用の回路が、図６および６ａに基づくコンパレータ４００で示される。コンパレータ４００の内部には、本来のコンパレータ４０５またはＣＯＭＰ４０９を伴うコンパレータモジュール４０１または４０８が示されており、その場合にここでは、比較すべき２つの入力ビット列を遅延させて比較する、各々２つのフリップフロップ４０２、４０３または４１２、４１３のみが必要とされ、それはここでもクロック制御される任意のメモリ素子によって表されうる。符号のアービトレートのために、図６または６ａの符号ビットｘまたはｒの送信を決定するためには、ここでも一般的に後続の符号ビットｙまたはｓに関する情報が必要となる。ここでは、ＭＳＢで伝送が開始される。よって、符号は、少なくとも１クロック遅延されて、さらに伝達される必要がある。受信したデータビット列と送信すべきデータビット列とを同期化させるために、ここでも、望ましくは入力および出力の各々にフリップフロップ４０２または４１２および４０４が挿入される。この場合、本発明に基づく規則に従って、入力ビットｘおよびｙまたはｒおよびｓから、出力ビットｚとそれに伴う入力ビット列ＥＢＦもしくはＥＢＦ１またいはＥＢＦ２の選択と、アービトレートの枠内での出力ビット列ＡＢＦへの変換とが実行される。この場合、コンパレータ決定は、制御ユニット４０７を用いて決定が初期化されるまで、図６ａ中のメモリ素子４０６に記憶されている。一旦行われたコンパレータ決定は、２つの入力ビット列間での更なる切替えを所望に行うために、データ伝送の後続過程でも利用可能である。このために、実際に行われたコンパレータ決定が制御ユニット４０７に伝達されて、そこに記憶される。この情報を用いて、メモリ素子４０６および４０７を任意に設定し、かつ初期化可能である。図６ａには、さらにスイッチまたは切替ユニットＳ２が設けられる。図６および６ａで説明するように、さらに連続して入力ビット列ＥＢＦ１とＥＢＦ２との間の交替を可能にする。
図４ａは、交替、すなわち図４に示すコンパレータ４０１用の２つの入力データワードＥＣ４、ＥＣ５と、出力データワードＡＣ４との、スイッチまたは切替ユニットＳ１を用いた切替えを示す。
インクリメントもしくはデクリメントおよびアービトレートは、データワード内で同時成立しない。しかし、アービトレートすべきか、またはインクリメントもしくはデクリメントすべきかという状況の枠内では、伝送順序または送信順序の交替を行うことが可能である。送信方向に応じて、規則９については、望ましい実施例ではＬＳＢファーストと、それに伴うインクリメントの変形例とが生じ、または規則１０については、ＭＳＢファーストと、それに伴うアービトレートの変形例とが生ずる。この場合、データの第１の２ビットは、２ビット−３ビット符号化に応じて変換され、データの第２の２ビット、すなわちビット３および４は、符号化されずに引き継がれる。同時に反転ビット、すなわちデータが反転された変形例か、反転されていないかを表すビットが、規則９に従って符号ワード１および符号ワード２のＬＳＢとして、すなわち最下位ビットに付加される。ＭＳＢに関しても同様に表されるので、データの最初の２ビットは、中央の第３ブロックで第３ビットに各々に符号化され、符号ワード１または２の２つの最後のビットは、データのビット３と４に単純に引き継がれる。この場合に反転を表示するビットは、もちろん、ＭＳＢ、すなわち最上位ビットとして、ＭＳＢの変形例の符号ワード１および符号ワード２の各々の最上位に付加される。
例としてここでも説明に適するのは、ＭＯＳＴバスのように固定長のフレームでデータを伝送するバスであって、その場合にフレーム位置の各々に応じて、伝送順序または送信方向の交替が可能である。例えば、受信した優先順位を自己の優先順位と比較し、優先順位に従って制御フレーム情報の送信を決定しようとする場合には、ＭＳＢファーストで送信することが望ましい。よって、図６ａに示すように、直接の切替が可能となる。これに対してネットワーク位置を定め、同時に（バッファ記憶なしに）後続ノードに伝達しようとする場合には、シリアルインクリメントを可能とするために、該当する制御バイトがＬＳＢファーストで送信される必要がある（図５を参照）。アービトレート用に必要とされる制御フレーム情報は、データフレーム中の固定位置、ＭＯＳＴでは６１番目および６２番目のバイトで常に伝送されるので、ここでは望ましくはデータフレーム内部のワードカウンタまたはバイトもしくはビットカウンタ、すなわちカウンタに応じて、伝送順序がＭＳＢファーストに変更される。フレーム中において、インクリメントまたはデクリメントが必要とされうるいずれのバイト位置でも、伝送順序がＬＳＢファーストに戻される。複数のバイトのコンペアによるアービトレートも必要とされず、インクリメントまたはデクリメントも必要とされない位置では、伝送順序は重要ではなく、他の判断基準に従って自由に選択可能である。
この場合、原則的に、すなわちＭＯＳＴの場合のみならずに注意を要することは、本発明によれば、常に、すなわちＬＳＢまたはＭＳＢのいずれで開始されるかに係らずに、反転ビットが最初に送信されることである。
本発明に基づいて２つの情報ビットを３つの符号ビットに符号化するために、ＥＭＶ特性に関する望ましい系統的な解決方法の変形例を示す、前述した規則１については、以下の変形例も考えられ、かつ可能である。
データ 符号化規則１．ｂ 符号化規則１．ｃ 値（１６進）
00 000 000 0
01 001 010 1
10 011 110 2
11 111 111 3

データ 符号化規則１．ｄ 符号化規則１．ｅ 値（１６進）
00 000 000 0
01 100 011 1
10 110 110 2
11 011 111 3
この場合に規則１ｂは、デクリメントの場合に、インクリメント用の規則１と同様の利点をもたらす。ここでも、系統的な符号が存在しており、各符号ビットに値２０を対応づけられる。しかし、ここでは、まずインクリメントの場合について、さらに説明する。
規則１または、規則１から発展された規則９および１０に従う望ましい実施変形例に応じて、図７および８に基づく特別な送信および受信モジュール、すなわち送信器および受信器が示されうる。図７は、パラレルのデータ入力ＰＤＩ、すなわち例えばｎビットがレジスタおよび符号生成器７０５にパラレルに入力される、シリアル送信器を示す。この例において、ｎは望ましくは４である。ｋビット（ここで、ｋは望ましくは６）を記憶可能なシフトレジスタ７０４を用いて、出力ビット列ＡＢＦが通信システム１００に出力されうる。この場合に送信モジュール７００は、後述する選択的なエレメント７０１〜７０３を備える。例えばＬＳＢファーストとＭＳＢファーストとの間、すなわちインクリメントとアービトレートとの間の切替に際して、ワードカウンタまたはカウンタに応じて伝送順序が変更されるには、この種のカウンタが必要となる。同時に、特に反転制御、すなわち規則９または１０に基づきＬＳＢおよびＭＳＢに応じて反転ビットの設定を制御する、制御回路７０３が必要となる。同時に、回路７０３によってＲＤＳ値または設定の監視が可能となる。ブロック７０２は、後述する非データワードの使用のために用いられる。同様にブロック７０３に、後述する“Ｄ”制御の機能を実装可能である。
送信モジュール７００に対応して、図８は、受信モジュールまたはシリアル受信器８００を示す。入力ビット列ＥＢＦは、本実施例において、ｋビット（ここでも、望ましくはｋ＝６）を伴うシフトレジスタ８０４に供給される。符号８０３は、特にレジスタを伴う、対応する復号化モジュールである。例えばｎビット（ｎ＝４）を伴う、本発明に基づくパラレルのビット列ＰＤＯを出力するために、さらに切替が使用され、例えばワードカウンタに応じて伝送順序が変更され、ここでもカウンタ８０１が選択的に使用される。ブロック８０２は、非データワードの認識、すなわち復号化に用いられ、それによって、後述するようにカウンタの一部設定が行われうる。すなわち、図７および８に示す送信器および受信器は、本発明に基づいて完全な符号化または復号化を実施可能である。
Figure 2007533184
非データ符号ワードで特別な役割を果たすのが、ビット列０１０１０１または反転された１０１０１０である。これらのビット列は、同期化に使用され、相前後する２つのデータワードの組合せによっても、意図しない限り生じない。これらの列は、付加的な条件なしに規則９に従って、データワード“Ｄ”（符号ワード１）の後に例えば“４”、“５”、“６”または“７”（符号ワード１）を結合することによって生じ（ＬＳＢファーストでの伝送における１１１０１０ １００ｘｘ０）、その場合に２つのデータワード間にＲＤＳ規則によってレベル交替が予定される。データワードの結合による本ビットパターンの発生は、ＲＤＳ規則を無視して“Ｄ”を伝送する際にレベル交替が常に生じないようにすることで、回避される。よって、規則９に従う上記例では、ビット列０００１０１ １００ｘｘ０が生じ、選択されたビット列が生じない。これは、場合によっては短時間に直流成分の増大をもたらしうる。しかし、“Ｄ”の送出が数回連続してＲＤＳを常に増大させることはありえない。というのは、この場合に正に規則９に従う符号ワード１と符号ワード２とが交替するからである。さらに、値“Ｄ”に続く、均衡した数の“０”と“１”とを伴う全ての符号ワード（“７”、“９”、“Ａ”、“Ｃ”および非データ符号ワード）において、レベル交替が常に行われるようにする際には（均衡しない符号ワードによって規則が中断されない限り）、ＲＤＳは、その後再びデータワード“Ｄ”が送信された際にも加算されない。というのは、この場合に“Ｄ”とは異なる符号ワードが使用可能であり、上記規則に従って強制的にも使用されるからである。送信器の特殊な制御ユニットが、図７のブロック７０３に実装可能なようにデータワード“Ｄ”の送出を制御する。他の利点は、ＲＤＳ＝０の際にＲＤＳ値が増大されるので、ＲＤＳは“０”の後に負にはならず、よって一義性が与えられることである。
これらの周辺条件の下で、特別な符号ワード０１０１０１およびその反転値の伝送が、受信器内の特殊な制御信号の作動を許可し、それが選択されたシステム状態をもたらす。これは、例えば、図８のカウンタ８０１のブロック８０２による受信器内のカウンタの設定である。例えば一定長を伴うデータフレームの始端を印付ける、非データ符号ワードまたは非データワードが規則的な時点でのみ許可されれば、他の全ての非データワードをこれら２つの符号ワード間における既知の位置でのみ許可することも有意義である。この場合、これらの符号ワードがデータワードと混同されることはなく、または、２つの相前後するデータワードから形成されて非データ符号ワードのビット列と一致するパターンも、この特殊な制御信号と混同されることはない。よって、限定的なエラー認識の可能性も実現されうる。規則９または１０に従う望ましい変形例を伴う符号化の変形例の他にも、規則１の他のコンポーネントまたは組合せ、すなわち規則の反復的な利用と直接的な２進符号化が同様に数回にわたっても可能である。望ましい実施例の符号は、ニ相マーク符号化の支配的なスペクトルを回避する。この符号は、インクリメントまたはデクリメントによる後からのデータ変更を考慮しなければ、平均してＤＣフリーであって、１３または１４の最大ランレングスを伴う（各符号化規則に応じて）。しかし、このデータ変更は、後続の非データ符号ワードによって再び補償されうる。望ましくは、非データ符号ワードは、例えばテーブルに応じて１０１０１０、００１１１０、００１１００、０１１１１０、０１１１００およびそれの反転値であるが、他の全ての非データワードも原理的に使用可能である。
規則９の実施例に基づいて符号化されたデータワードの組合せによるビット列１０１０１０を回避する規則は、インクリメントとアービトレートとの切替に際して、それに応じて以下のように適合される。
ＬＳＢファーストからＭＳＢファーストに交替する際には、ＲＤＳ値の絶対値の減少を除いて、反転に関する規則がない。
２つのＭＳＢファースト値の間には、１６進値“Ａ”の後のレベル交替（“Ｄ”の前の代わり）が回避される必要がある。
“Ａ”の後の全ての均衡した符号ワードについて、ここでは規則がない。というのは、“Ａ”自体が均衡しているからである（“Ａ”によるＲＤＳ値の変化がなく、よって間接的に相前後する“Ａ”についての規則が不要である）。
ＭＳＢファーストからＬＳＢファーストへの移行のためには、最後の３ビットが交替する限りにおいて（“２”、“６”、“Ａ”、“Ｄ”の後）、レベル交替が一般に阻止される。
後続する“Ｄ”について、他と同一の条件が成立する、すなわちレベル交替がない。
Figure 2007533184
Figure 2007533184
規則９ｂは、ＬＳＢファーストでの伝送に際する単純なデクリメントに対して、より望ましい。というのは、ここでは非データ符号ワード０１０１０１または１０１０１０を回避するために、“６”の後では常にレベル交替が回避される必要があるからである。
符号の選択用に、以下の一般規則が成立する。
１．インクリメントまたはデクリメントに際しては、ＬＳＢファーストで送信される。
２．インクリメントは、規則９または９ａに従うことがより望ましい。
３．デクリメントは、規則９ｂまたは９ｃに従うことがより望ましい。
４．アービトレートに際しては、ＭＳＢファーストで送信される。
５．アービトレートは、規則９または９ａに従うことがより望ましい。
６．いずれの位置でいずれの符号によって処理されるかが分かれば、符号化の種類が任意に交替可能である。
Figure 2007533184
Figure 2007533184
この結果により、まさに最後の符号ビットが歪曲されれば、本発明に基づく付加情報の伝送を保証しない限り、エラー認識の可能性なしに値の大きな変化を考慮する必要がある。
図９ａは、再びブロック９００内で、代替的な符号ワードとわずかな符号冗長性を伴うとともに、異なる非符号データワードをも伴う、符号生成器を象徴的に示す。符号９０１は、付加的なリソース（導線／データ）を伴わない伝送区間を示す。情報は、代替的な制御ワードの選択によって伝達される。最後にブロック９０２は、復号器を伴う受信器を示しており、それは、特に非符号データワードまたは制御ワードから、情報、すなわち符号生成の決定基準に関するＲＤＳを再生（zuruckgewinnt）して、エラー認識およびエラー訂正を行うために、全符号データワードの部分集合からの符号データワードの選択を可能にする。
図９ｂには、これが再び詳細に示される。この中でもまた、符号９００が符号生成器を示し、符号９０２が復号器を伴う受信器、符号９０１が伝送区間を示しており、その場合に符号生成器９００内には付加的に、符号データワードセット１、２〜ｎを表す、種々の代替的な符号ワードデータセット９０３〜９０５が示される。符号９０６が本来の符号器を示し、ブロック９０７が付加情報、特にＲＤＳ値用の評価または生成ユニットを示しており、それによって所定の符号データワードセットと、そのうちの所定の符号データワードとを選択モジュール９０８を介して選択可能である。
同様に、復号器を伴う受信器９０２が構築され、その中には同様に代替的な符号データワードセット１、２〜ｎが符号９０９、９１０および９１１で示されており、評価または再生モジュール（Zuruckgewinnungsbaustein）９１２を介してＲＤＳ値、特に非符号データワードから付加情報が求められて、よって特にエラー訂正のために、該当する符号データワードセットから選択モジュール９１３を介して正しい符号データワードが選択される。本来の復号器は、符号９１４で示される。
Figure 2007533184
Figure 2007533184
ＲＤＳ情報に基づいてＲＤＳカウンタが設定され、かつ、後続のデータワードに非符号データワードが見出されなければ、それが符号ワード１または符号ワード２のいずれである必要があるかを、符号化規則に従って容易に定められ、すなわち規則９に従ってＬＳＢが定められる。もちろん代替的に、これが規則１０についても同様に機能するので、その場合にはＭＳＢが定められる。すなわち、規則９を用いて示された方法は、もちろん規則１０についても同様に機能するものであり、再度の詳細な説明は省略される。
費やすべき労力が増大する際には、本発明に基づくさらなる改良が可能である。というのは、例えば、前述したエラー訂正情報の伝送がＲＤＳを用いて行われても、規則９の符号では、例えば全ての個別ビットエラーを考慮しえないからである。既に説明した場合以外にも、エラー可能性が常に存在する。すなわち、例えば、複数の符号ワードにおいて、２つの符号ワードが１ビットのみにより区別され、すなわち１のハミング距離が生ずる場合に、エラー認識が不可能となる。これは、例えばビット１または２が変化する場合である。すなわち、例えば、規則９に基づく符号ワード１のビット２のエラーによって、データ値０がデータ値２に変化する。
完全な訂正可能性を提供するためには、全てのデータワードが互いに少なくとも３のハミング距離を有するように、符号冗長性を増大させる必要がある。このためには、単位時間当り情報量を同一に保証するために、高くされた周波数でより多くの符号ビットが伝送される。これは、ＥＭＶ特性の悪化により、既に薦められるものではない。
すなわち、更なる発展の枠内で、符号冗長性を高めることなしに、確実な認識または訂正も行うという可能性が求められる。この場合に各適用に応じては、一義的でない訂正も行いうる。多数の可能とされる訂正ワードにおいて、予め設定可能な方針に従って、可能とされる符号ワードのいずれが選択され、または、例えば可能とされる符号ワードのいずれも選択されない代わりに全ての可能とされる符号ワードの値の算術的平均値が使用されるという妥協が見出されるか、が決定される。この場合に訂正における一義的でない対応付けが信号化される必要があり、訂正の阻止可能性も方針の一部とされる。これは、オプションの選択によって行われ、または従前に既に余りにも多くの訂正が行われているようであれば自動的にも行われうる。
よって、本発明によれば発展の枠内でさらに、エラー認識が詳しくは以下の複数の段階で差別化して処理される。
（０）エラーが存在しない、または少なくともエラーが認識されない。
（１）エラー認識および訂正が一義的な値で可能である（ハミングに基づく）。
（２）受信ビットパターンと正に１ビットのみ異なり、かつ、同時にＲＤＳに関する条件と前述のレベル交替とを満たす、複数の符号ワードが存在する。（２）の場合には、例えば以下のように選択可能な方針に従って訂正が行われる。
−可能とされる符号ワードの最小値
−可能とされる符号ワードの最大値
−可能とされる符号ワードの算術的平均値（結果は、必ずしも受信ビットパターンと相関する必要がない。）
−データ値の補間（従前に既に受信されている値との関連付け）
−パルス抑圧（例えばローパス機能によるビットパターンのノイズ除去）
−１以上の一定のビット値を各々に伴うビットパターン用の側面シフト（伝送区間のローパスまたはハイパス状況の補償）
−伝送区間のローパス特性の補償としてのパルス生成
−訂正ではなく、エラーの信号化および予め設定された固定のデータ値（例えば０）の送信。
（３）例えばマルチビットエラーを訂正可能性なしにエラー認識（エラーの信号化は、場合によっては（２）と異なる。）し、かつ、予め設定可能なデータ値（例えば０）、またはＲＤＳ値もしくはレベル交替規則を考慮せずに、受信された値にほぼ等しい値を送信する。
（０）では、エラーが存在しないか、または、他のデータ符号ワードが生じたことで個別ビットエラーもしくはマルチビットエラーが認識されない。
（１）では、エラーが認識されており、受信ワードから１ビットの変化によって生ずる、正に唯一の符号ワードが存在する（ハミング距離１内の符号ワードのみ）。
（２）では、受信ワードに対してハミング距離１に相当する、複数のデータ符号ワードが存在する。可能とされる符号ワードのセットから、選択可能な方針に従って値が探索される。例えば補間を考慮する。これは、例えば、信号の信号特性が認識されており、かつ例えばセンサ信号またはオーディオ信号において、センサ信号からセンサ信号に、またはサンプリング値からサンプリング値に、限界周波数に基づいて制限された範囲でのみ変化が生じることが認知されていれば、有意義となる。
さらに、エラーの場合には、実際の復号化条件の記憶が有意義であって、例えば図１１に示す制御器への割込みを用いて、値の後処理が可能である。訂正の回数および種類も記憶されるべきであり、場合によっては、この種の訂正の予め設定可能な回数を上回る際には、（２）に基づく更なる訂正は行われない。このエラー記憶は、新たなＲＤＳ情報が伝送されるとすぐに、場合によっては、内部計算されたＲＤＳ情報と新たな受信値との比較に際して、偏差または少なくとも大きな偏差が検出されない場合にのみ、全てまたは一部を消去可能である。よって、エラー訂正は、適応的な特性を備えうる。しかし、方針の変更は、任意に可能であり、利用者によっていつでも調整可能である。すなわち、例えば学習相（Lernphase）においても、実際の環境条件の下で最良の訂正可能性が自ら求められる。
特に１つまたは複数のマルチビットエラーが生ずる場合には、方針がエラーの信号化に変更されるべきである。この場合、受信器内で計算されたＲＤＳ値は、もはや信頼できない。この場合、（２）に基づくエラー訂正は、実際の新たなＲＤＳ値が再び受信され、かつ、新たなマルチエラーが検出されなくなるまでは、少なくとも中断可能である。
上位３ビットで認識されない個別ビットエラーは、値域の最大２５％に達する値変化をもたらす。ＬＳＢの変化は、１からＦに至る全面的な値変化をもたらす可能性がある。これは、付加情報、すなわちＲＤＳが復号化のために入手可能であり、かつ、それに応じた符号化条件、すなわちＲＤＳ伝送によるエラー訂正情報の伝達が存在すれば、排除される。前述したＲＤＳ伝達との組合せにおいて、多くの場合、必要とされる訂正の方向も決定可能である。よって、一義的な訂正を得ることが可能である。
ＬＳＢファーストの伝送方向を伴う、規則９に従う以下の個別エラーは、非符号データワードにおいて、確実に検出されて訂正可能である。
−ビット４がアクティブならば、ビット５（ＭＳＢ）のエラー
−ビット５がアクティブでないならば、ビット４（２番目の上位ビット）のエラー
−ビット４がアクティブでないならば、ビット３（３番目の上位ビット）のエラー
なお、アクティブとは、符号ワード１での“１”、符号ワード２での“０”を意味する。
他の全ての個別ビット変化は、１つの符号ワードのみが考慮される場合には、検出または訂正不可能である。しかし、符号生成規則が正確に認知されていることを前提とすれば、ＲＤＳ情報との関連において、ワード境界でのレベル交替に関する情報から訂正を行うことも可能である。この場合、均衡した符号ワードが送信された場合には、符号化規則に従って、データワード“Ｄ”の後にレベル交替が常に行われる必要がある。これは、“Ｄ”の後に複数の均衡したデータワードが連続する場合にも該当する。これにより、複数のデータワード“Ｄ”によって、ＲＤＳが次々と加算されること（間接的または直接的に）が阻止される。他の全てのデータワードにおいては、ＲＤＳ情報によってレベル交替が制御される。
ＲＤＳ＝０の際には、符号ワードによってＲＤＳのために負の値が発生してはならず、可能な限り小さな正の値が生ずる。よって、小さな符号冗長性にもかかわらず、個別ビットエラーにおける訂正、または変化の示唆が可能となる。他の方法で有効な符号ワードを各々に訂正する際には、エラー情報が付加的に伝送される。付加的なオプションを伴って、それと結びつく訂正を阻止可能である。この場合にはエラーに関する情報のみが出力される。結果的に全ての訂正は、データワードの値域の最大２５％に達する変化を伴う。
マルチエラーの際には、例えば予め設定された固定値（および割込み）が送信される。複数のデータワードの下で決定が可能である際には、方針が決定する。方針の変更は、図１１のエラーカウンタによって可能となる。この場合、場合によっては訂正も阻止され、すなわち訂正が行われずに、固定値が得られる。図１１のカウンタは、ＲＤＳ値の更新によって初期化される。図１１は、これに関して再度、復号器９１４を伴う受信器９０２と伝送区間９０１とを実行プロセスを伴う象徴的な表示で示す。
まず、ＲＤＳ情報が特に非符号データワード（または制御ワード）から抽出される。ＲＤＳは、ブロック９１５および９１６（図９ｂのブロック９１２に相当）を介して、求められたＲＤＳ情報と比較される。この場合にインクリメント／デクリメントが連続して実行される。つぎに、比較に伴う周期的な更新が行われる（ブロック９１６）。ＲＤＳを含むデータワードがエラーを伴わなければ（ブロック９１７）、データワードが送出される。そうでなければ、エラー訂正９１８に至り、そこから訂正されたデータワードまたは固定のデータワード（表１２も参照）が生ずる。訂正が不可能である場合には、特に訂正が不可能であるという信号化を伴う中断（割込み９１９）とエラー表示とが行われる。ＲＤＳの比較がエラーを伴う場合には、同様に、特にエラー表示（９２０）を伴う割込みが生成される。この場合にはエラーカウンタ９２１を用いて、適合可能性を伴う適用からブロック９２２において方針設定が可能となる。そして、ＲＤＳ更新の際に、既に前述したように、エラーカウンタ９２１が初期化（reset）される。
これについて、最後に表１２に変形例１ａとして、小さな符号冗長性における部分訂正の例として、符号訂正規則が記述される。この場合、規則９に従ってＬＳＢファーストを伴う伝送から出力する。さらに、本例において、後続の均衡した符号ワード（“０”と“１”との数が等しい）についてレベル交替が規定されない（／ＰＶ）ならば、他の符号化規則が要請しない限り、何も行わないものとみなされる。これは、ＥＭＶに有利な変形例である。というのは、平均して他の符号化規則よりも少ないレベル交替のみが行われるからである。この符号化の変形例は、１４の最大ランレングス（ＭＲＬ）を伴う。
この場合には以下を意味する。
ＭＦ：（３）に基づくマルチエラーが存在する（エラーが認識されるが、一般に訂正可能性を伴わない）。
ＯＫ：エラーが認識されない（０）。
ＰＶ：均衡した符号ワード用にレベル交替が設けられる（直接的または間接的に“Ｄ”の後ろ）。
／ＰＶ：均衡した符号ワードについてレベル交替が許可されない。
ＰＥ：レベル交替が存在する（実際のＬＳＢが最後のビット値に等しくない）。
／ＰＥ：レベル交替が行われない（実際のＬＳＢ＝最後の符号ワードの最後のビット値）。
Ｘ．１：符号ワードＸ用の符号ワード１（例えば、“Ｄ”に“Ｄ．１”、“Ｃ”に“Ｃ．１”、“５”に“５．１”等）。
Ｘ．２：符号ワードＸ用の符号ワード２（例えば、“Ｆ２”に“Ｆ．２”、“Ｅ”に“Ｅ．２”、“６”に“６．２”等）。
ｎ．ｄ．：データ符号ワードでない、すなわち非データ符号ワード（プリアンブルの代わりに特別な条件が有効）。
いくつかのビット値で、値の１つにエラーが生じうる（（２）または（１）に従う訂正）。
つぎに、表１２の欄について、以下に説明する。
・欄１：全ての符号ワード
・欄２：データワード（符号データワード）または非データワード（非符号データワード）としての意味
・欄３：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄４：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄５：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、かつ、選択された符号化規則に基づいてこの種の符号ワード用にレベル交替が行われる必要がなく、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄６：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、かつ、行われる必要もなく（上記参照）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄７：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄８：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄９：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、かつ、行われる必要もなく（上記参照）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄１０：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、かつ、行われる必要もなく（上記参照）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
変形例あり

Figure 2007533184

Figure 2007533184

Figure 2007533184
・欄１：全ての２６符号ワード
・欄２：データワードまたは非データワードとしての意味
・欄３：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄４：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄５：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、しかし、ＰＬＬ条件に応じてレベル交替が行われる必要があり、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄６：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、しかし、ＰＬＬ条件に応じてレベル交替が行われる必要があり、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄７：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
変形例２
既に前述して説明したように、ＭＳＢファーストで伝送する符号について、以下の相違を伴う規則１０が有効である。
反転ビットが常に最初に伝送される（ＬＳＢまたはＭＳＢのいずれで開始されるかによらず）ことを考慮する必要がある。それに応じて、規則９．ＬＳＢの実施例に基づく符号化データワードの組合せによってビット列１０１０１０を回避する規則が適合される。
１．ＬＳＢファーストからＭＳＢファーストに交替する際には、ＲＤＳ値の減少を除いて、反転に関する規則がない。
２．２つのＭＳＢファースト値の間には、ＭＳＢファーストの１６進値”Ａ”の後のレベル交替（ＬＳＢファーストの”Ｄ”の前の代わり）が回避される必要がある。
３．”Ａ”の後の全ての均衡した符号ワードについて、ここでは規則がない。というのは、”Ａ”自体が均衡しているからである（“Ａ”によるＲＤＳ値の変化がなく、よって間接的に相前後する”Ａ”についての規則が不要である）。
４．ＭＳＢファーストからＬＳＢファーストへ移行のためには、最後の３ビットが交替する限りにおいて（“２”、“６”、“Ａ”、“Ｄ”の後）、レベル交替が一般に阻止される。
５．ＬＳＢファーストの後続する”Ｄ”について、他と同一の条件が成立する（レベル交替なし）。
規則１０に従う符号化は、ＥＭＶまたはＰＬＬのいずれを指向して符号化されるかに係らずに、ＭＳＢファースト用に１２の最大ランレングス（ＭＲＬ）を伴う。
例えば、ここで２つの変形例が表に纏められる。より正確な符号化規則は、レベル同一性が必要とされない場合（／ＧＶ、以下参照）には、より一義的な訂正をもたらす。
記号：
ＭＦ：（３）に基づくマルチエラーが存在する（エラーが認識されるが、一般に訂正可能性を伴わない）。
ＯＫ：エラーが認識されない（０）。
ＧＶ：均衡した符号ワード（“Ａ”の後ろ）用に同一レベルが設けられる（レベル交替が許可されない）。
／ＧＶ：均衡した符号ワード用にレベル同一性が必要とされない。
ａ）レベルが同一に留まる（ＥＭＶ減少、一義的）。
ｂ）レベルが変化する（ＰＬＬアクティビティ、一義性）。
Ｇ：同一信号レベルが存在する（実際のＭＳＢ＝最後のビット値、レベル交替なし）。
／Ｇ：レベル交替が存在する（実際のＭＳＢ≠最後のビット値）。
Ｘ．１：符号ワードＸ用の符号ワード１。
Ｘ．２：符号ワードＸ用の符号ワード２。
ｎ．ｄ．：データ符号ワードでない（プリアンブルの代わりに特別な条件が有効である）。
ビット値の太字：いずれかの値がエラーでありうる（（２）または（１）に従う訂正）、場合によっては前提とする。
Figure 2007533184

Figure 2007533184
表の説明：
・欄１：全ての２６符号値
・欄２：データワードまたは非データワードとしての意味
・欄３：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄４：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在しない（／ＰＥ）、という条件における、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
・欄５：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、レベル交替が存在する（ＰＥ）という条件において、符号化規則（変形例ａ）に従うＥＭＶ指向または変形例ｂ）に従うＰＬＬ指向）に従って、均衡した符号ワードにおけるレベル交替が各々に行われる必要があり；条件が予め設定されていない場合には、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性、そうでない場合には、変形例ａ）の欄４または変形例ｂの欄３に従って該当する符号への訂正可能性
・欄６：ＲＤＳ≦０であって、均衡した符号ワード用にレベル交替が規定されず（／ＰＶ）、レベル交替が存在しない（／ＰＥ）という条件において、符号化規則（変形例ａ）に従うＥＭＶ指向または変形例ｂ）に従うＰＬＬ指向）に従って、均衡した符号ワードにおけるレベル交替が各々に行われる必要があり；条件が予め設定されていない場合には、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性、そうでない場合には、変形例ａ）の欄３または変形例ｂの欄４に従って該当する符号への訂正可能性
・欄７：ＲＤＳ＞０であって、均衡した符号ワード用にレベル交替が規定され（ＰＶ）、レベル交替が存在する（ＰＥ）という条件において、記載された符号ワード（またはＯＫ、ＭＦ）への訂正可能性
他の実施例：
本発明に基づく方法は、系統的な符号に限定されるものではない。特に、符号ワードが常にＲＤＳを考慮して代替的な同一値の符号ワードのセットから選択される場合には、ブロック符号の任意の符号化規則（例えば前述した論文におけるような）が同様な方法で処理可能である。一般の場合において、任意の一義的な符号化規則を使用可能であり、それは二値の符号ワードの全てを“０”によって補完し、補完したビット値“０”を含む符号ワードの全てのビットを反転して生じた符号ワードに同一のデータ値を対応付ける。この場合にＲＤＳ値を用いて、最初の符号ワードまたは修正された符号ワードのいずれかが選択される。
規則１ｂに従う対応付けを伴う、本発明に基づく符号生成器を示す。 符号生成器を用いた、入力符号から出力符号への変換を概略的に示す。 復号器（“矢印反転”、すなわちＥＣ２ａがＡＣ２に、ＡＣ２ａがＥＣ２に相当する）を用いた、入力符号から出力符号への変換を概略的に示す。 デクリメンタとして形成された符号生成器を用いた、入力符号から出力符号への変換を概略的に示す。 インクリメンタを用いた、入力符号から出力符号への変換を概略的に示す。 ここでは特に規則５ｂに基づいて、デクリメンタを用いた変換を特に示す。 コンパレータ、すなわち比較器を用いた、入力符号から出力符号への変換を概略的に示す。 コンパレータ（比較器）および切替ユニットを伴うアービトレートユニットを用いた、入力符号から出力符号への変換を概略的に示す。 本発明に基づくシリアルインクリメンタを示す。 本発明に基づくシリアルのコンパレータまたはコンパレータを示す。 本発明に基づくシリアルのコンパレータまたはコンパレータを示す。 通信システムまたは通信システム用インターフェイスとしてのシリアル送信器を示す。 対応するシリアル受信器を示す。 代替的な符号データワードを伴う符号生成器と、伝送区間を介するその伝送と、復号器を伴う対応する受信器とを示す。 代替的な符号データワードを伴う符号生成器と、伝送区間を介するその伝送と、復号器を伴う対応する受信器と、ＲＤＳからの付加情報の再生とを示す。 異なるプリアンブルを伴う本発明に基づくフレームの例を示す。 予め設定可能な方針および適応可能性に従うエラー訂正を伴う復号器を示す。 小さな符号冗長性における部分訂正用の符号訂正規則の例を示す。
符号の説明
９０１ 伝送区間
９０２ 受信機
９０３、９０４、９０５ 符号データワード
９０６ 符号器
９０７ 付加情報
９０８ 選択モジュール
９０９、９１０、９１１ 代替的な符号データワード
９１２ 評価・再生モジュール
９１３ 選択モジュール
９１４ 復号器

Claims (16)

  1. 少なくとも１つのデータワードの形式で符号化されたデータを通信システムを介して伝送する際にエラー処理する方法であって、その場合に予め設定可能な符号化規則に従って前記少なくとも１つのデータワードに符号データワードが選択され、その場合に２つの異なる値、“１”および“０”を伴いうるビットとしてデータが表される、前記方法において、
    少なくとも１つのランニングデジタルサムが、少なくとも前記符号データワードに関する“１”の合計と“０”の合計との加算された差となるように形成されて、前記ランニングデジタルサムが伝送され、前記ランニングデジタルサムが前記データワードの前記符号化規則に影響を及ぼし、その場合に前記ランニングデジタルサムが全ての後続の前記符号データワードを考慮して定められ、それによって各個々の前記符号データワードの前記符号化規則が検査され、その場合に偏差があればエラーが認識されることを特徴とする、符号化データを伝送する際にエラー処理する方法。
  2. 前記符号化データの他に少なくとも１つの非符号データワードが第１の接続対象と少なくとも第２の接続対象との間で伝送され、前記非符号データワードが前記予め設定可能な符号化規則に従って符号化されずに、前記ランニングデジタルサムが前記非符号データワードの少なくとも一部として伝送されることを特徴とする、請求項１に記載の方法。
  3. 前記予め設定可能な符号化規則に従って選択された前記符号ワードの各々が、相互に反転された前記符号ワードを表す第１または第２の符号ワードに相当することを特徴とする、請求項１に記載の方法。
  4. 前記予め設定可能な符号化規則に従って選択された前記符号ワードが、前記符号化規則に従う少なくとも２つの相異なる符号ワードセットから選択可能であることを特徴とする、請求項１に記載の方法。
  5. 前記ランニングデジタルサムが複数の符号データワードに関して形成され、かつ、予め設定可能な最大値を上回るか否かが調べられ、前記最大値を上回る場合にエラーが認識されることを特徴とする、請求項１に記載の方法。
  6. エラーが認識された際には、前記エラーを認識した第１の接続対象のエラー信号が生成され、前記エラー信号が少なくとも第２の接続対象に伝送されることを特徴とする、請求項１に記載の方法。
  7. エラーが認識された際には、前記エラーを伴うデータが棄却され、前記データを伝送した接続対象が前記データの再送信を要請する要請信号を受信することを特徴とする、請求項１に記載の方法。
  8. 前記符号化データの他に少なくとも１つの非符号データワードが第１の接続対象と少なくとも第２の接続対象との間で伝送され、前記非符号データワードが前記予め設定可能な符号化規則に従って符号化されずに、前記非符号データワードに関する前記ランニングデジタルサムも形成されることを特徴とする、請求項１に記載の方法。
  9. 前記ランニングデジタルサムに応じて、後続のランニングデジタルサムが新たに求められて、それに応じてエラーを伴うデータが変更されることで、前記エラーの訂正が行われることを特徴とする、請求項１に記載の方法。
  10. 前記エラーの数に応じて、エラー処理の方針設定が行われることを特徴とする、請求項１に記載の方法。
  11. 前記方針は、予め設定可能な前提の下でエラー訂正を行わない旨を定めることを特徴とする、請求項１０に記載の方法。
  12. 前記エラーを伴うデータワードが所定の固定のデータワードに変更されることで、前記エラーの訂正が行われることを特徴とする、請求項１に記載の方法。
  13. 少なくとも１つのデータワードの形式で符号化されたデータを通信システムを介して伝送する際にエラー訂正する装置であって、その場合に予め設定可能な符号化規則に従って前記少なくとも１つのデータワードに符号データワードが選択され、その場合に２つの異なる値、“１”および“０”を伴いうるビットとしてデータが表される、前記装置において、
    少なくとも１つのランニングデジタルサムが、少なくとも前記符号ワードに関する“１”の合計と“０”の合計との加算された差となるように形成されて、前記ランニングデジタルサムが伝送され、その場合に後続の前記符号データワードに関する前記ランニングデジタルサムが定められ、伝送された前記ランニングデジタルサムと比較され、その場合に偏差があればエラーが認識されることを特徴とする、符号化データを伝送する際にエラー処理する装置。
  14. 少なくとも１つのデータワードの形式で符号化されたデータを通信システムを介して伝送する際にエラー処理する装置を備える接続対象であって、その場合に予め設定可能な符号化規則に従って前記少なくとも１つのデータワードに符号データワードが選択され、その場合に２つの異なる値、“１”および“０”を伴いうるビットとしてデータが表される、前記接続対象において、
    少なくとも１つのランニングデジタルサムが、少なくとも前記符号ワードに関する“１”の合計と“０”の合計との加算された差となるように形成されて、前記ランニングデジタルサムが伝送され、その場合に後続の前記符号データワードに関する前記ランニングデジタルサムが定められ、伝送された前記ランニングデジタルサムと比較され、その場合に偏差があればエラーが認識されることを特徴とする、符号化データを伝送する際にエラー処理する装置を備える接続対象。
  15. データ媒体上に記憶され、コンピュータ支援される通信システム内でプログラムが実行された場合には、請求項１〜１０のいずれか１項に記載の方法を実施する、プログラムコードを伴うコンピュータプログラム製品。
  16. コンピュータ支援される通信システム内でプログラムが実行された場合には、請求項１〜１０に記載の全てのステップを実施する、プログラムコードを伴うコンピュータプログラム。
JP2007506783A 2004-04-08 2005-04-07 通信システムを介してデータを伝送する際にエラー処理する方法および装置 Pending JP2007533184A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004018082 2004-04-08
DE102004061803A DE102004061803A1 (de) 2004-04-08 2004-12-22 Verfahren und Vorrichtung zur Fehlerbehandlung bei der Übertragung von Daten über ein Kommunikationssystem
PCT/EP2005/051557 WO2005099153A1 (de) 2004-04-08 2005-04-07 Fehlerbehandlung bei datenübertragung über ein kommunikationssystem

Publications (1)

Publication Number Publication Date
JP2007533184A true JP2007533184A (ja) 2007-11-15

Family

ID=34963861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506783A Pending JP2007533184A (ja) 2004-04-08 2005-04-07 通信システムを介してデータを伝送する際にエラー処理する方法および装置

Country Status (5)

Country Link
US (1) US20070234174A1 (ja)
EP (1) EP1735936A2 (ja)
JP (1) JP2007533184A (ja)
DE (1) DE102004061803A1 (ja)
WO (1) WO2005099153A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041107A (ja) * 2009-08-14 2011-02-24 Anritsu Corp 移動体通信用デバイス試験システム及び試験方法
US9819363B2 (en) 2015-09-10 2017-11-14 Fuji Xerox Co., Ltd. Decoding device and method, information transmission system, and non-transitory computer readable medium

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005012069A1 (de) * 2005-03-16 2006-09-21 Robert Bosch Gmbh Verfahren zur Fehlerbehandlung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844939A (en) * 1997-02-14 1998-12-01 Hewlett-Packard Company Low-cost phaselocked local oscillator for millimeter wave transceivers
US6427219B1 (en) * 1998-06-24 2002-07-30 Conexant Systems, Inc. Method and apparatus for detecting and correcting errors using cyclic redundancy check
US20030174766A1 (en) * 2001-12-17 2003-09-18 Nahum Don Signal quality indicator
CN100431033C (zh) * 2002-06-20 2008-11-05 皇家飞利浦电子股份有限公司 使用信道代码编码和解码的方法和存储数据的设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041107A (ja) * 2009-08-14 2011-02-24 Anritsu Corp 移動体通信用デバイス試験システム及び試験方法
US9819363B2 (en) 2015-09-10 2017-11-14 Fuji Xerox Co., Ltd. Decoding device and method, information transmission system, and non-transitory computer readable medium

Also Published As

Publication number Publication date
EP1735936A2 (de) 2006-12-27
WO2005099153A1 (de) 2005-10-20
DE102004061803A1 (de) 2005-10-27
WO2005099153A9 (de) 2005-12-08
US20070234174A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
RU2597467C2 (ru) Способ и устройство для адаптации надежности передачи данных в последовательной шинной системе
US9577788B2 (en) Coding apparatus, coding method, data communication apparatus, and data communication method
US10089173B2 (en) Error detection constants of symbol transition clocking transcoding
CN108694918B (zh) 编码方法及装置、解码方法及装置及显示装置
JP4902665B2 (ja) データ伝送装置および伝送符号の生成方法
JP2933872B2 (ja) データ伝送用の符号化方法および装置
JP2839868B2 (ja) ５ビット４トリット符号体系
JP6417937B2 (ja) 復号化装置、プログラム及び情報伝送システム
US20180054216A1 (en) Flipped bits for error detection and correction for symbol transition clocking transcoding
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
WO2003017501A9 (en) System and method for encoding and decoding data utilizing modified reed-solomon codes
JP2007533184A (ja) 通信システムを介してデータを伝送する際にエラー処理する方法および装置
JP2017513307A5 (ja)
EP1515235A1 (en) Error decoding circuit, data bus control method and data bus system
CN115314185A (zh) 编码器和解码器
JP2002009632A (ja) 通信システムにおける制御情報の符号化方法
US8855219B2 (en) Flexible self-adaptive differential system to improve transmission efficiency
CN109217982B (zh) 传输数据的方法、装置、发送设备和接收设备
JP2007533183A (ja) 通信システムを介してデータを伝送する際のコード生成方法および装置
JP7176289B2 (ja) 通信装置
JPH0613915A (ja) 誤り検出方法
US11758030B2 (en) Encoder generating data packet, operation method thereof, and operation method of electronic device including encoder
US8503585B2 (en) Decoding method and associated apparatus
US20210351857A1 (en) Electronic control apparatus
JP4607997B2 (ja) 誤り処理方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006