JP2011171614A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011171614A
JP2011171614A JP2010035525A JP2010035525A JP2011171614A JP 2011171614 A JP2011171614 A JP 2011171614A JP 2010035525 A JP2010035525 A JP 2010035525A JP 2010035525 A JP2010035525 A JP 2010035525A JP 2011171614 A JP2011171614 A JP 2011171614A
Authority
JP
Japan
Prior art keywords
resin layer
thermoplastic resin
semiconductor device
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010035525A
Other languages
English (en)
Inventor
Ichiro Kono
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010035525A priority Critical patent/JP2011171614A/ja
Publication of JP2011171614A publication Critical patent/JP2011171614A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】レジスト残滓の発生を防止し歩留まりが改善される半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体デバイスウエハ10の上面に形成された再配線19と、再配線19のランドに形成された柱状電極21と、再配線19を被覆する第1の熱可塑性樹脂層41と、第1の熱可塑性樹脂層を被覆すると共に、柱状電極21の上部側面を被覆し且つ柱状電極21の上面を露出させるフィラー含有熱硬化性樹脂層42と、を備える。第1の熱可塑性樹脂層/フィラー含有熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなるフィルムを減圧環境下で加熱加圧し貼り付けた後に、第2の熱可塑性樹脂層を除去してなる。レジスト剥離工程がないため、レジスト残滓の発生を防止できる。配線上に第1の熱可塑性樹脂層を貼り付け、加熱することにより第1の熱可塑性樹脂層が柔らかくなり沈むことで、配線間に行き渡り、密着して被覆できる。
【選択図】図2

Description

本発明は、WLP(Wafer Level Package)等の半導体装置及び半導体装置の製造方法に関する。
半導体装置には、図20に示すような構造のものがある。半導体デバイスウエハ110は、半導体ウエハ111、接続パッド112、パッシベーション膜113を有している。半導体ウエハ111上の接続パッド112が設けられた面にパッシベーション膜113が設けられ、パッシベーション膜113の接続パッド112の中央部に対応する部分には、開口113aが設けられている。パッシベーション膜113上の絶縁膜114の接続パッド112の中央部に対応する部分には、開口114aが設けられている。絶縁膜114の表面及び開口114a内には電解めっき用シード層116が設けられ、電解めっき用シード層116の上部に再配線119が形成されている。再配線119は電解めっき用シード層116を介して接続パッド112に接続される。再配線119の一端部のランドに柱状電極121が設けられ、再配線119及び絶縁膜114が封止膜122により封止される。柱状電極121は封止膜122から露出し、柱状電極121の表面に半田端子123が設けられる。半田端子123を介して半導体装置101は図示しない回路基板に接続される(例えば、特許文献1参照)。
また、シート状のエポキシ変性ポリイミド樹脂フィルムを加熱・圧着する方法により封止膜を形成する方法も提案されている(例えば、特許文献2参照)。
特開2008−218731号公報 特開2001−144118号公報
ところで、柱状電極を電解めっきにより形成するときに、柱状電極の形成領域以外にレジストを設け、柱状電極の形成後にレジストを剥離する。
しかし、再配線等が設けられた基板には微細な凹凸があるため、レジストが完全に剥離されず残滓が残る場合がある。残滓が残った場合には、残滓の下部の電解めっき用シード層が除去されないため、隣接する再配線や柱状電極間のショート不良の原因となる。また、残滓が残ったまま封止膜により封止した場合には、耐湿信頼性低下の恐れがある。これを防ぐために最終外観検査において残滓が残っている半導体装置を除去するので、歩留まりが低下するという問題がある。
また、シート状のエポキシ変性ポリイミド樹脂フィルムを加熱・圧着する方法では、フィルム全体が軟化し、硬化収縮するため、圧着後のフィルムの残留応力が大きくなるという問題がある。
本発明の課題は、レジスト残滓の発生を防止し歩留まりが改善される半導体装置及び半導体装置の製造方法を提供することである。
以上の課題を解決するため、本発明の第1の態様によれば、半導体ウエハと、前記半導体ウエハ上の接続パッドと、前記接続パッドと電気的に接続された配線と、前記配線のランド上に設けられた外部接続用電極と、少なくとも前記配線を被覆すると共に、前記配線のランドを露出する第1の熱可塑性樹脂層と、前記第1の熱可塑性樹脂層上に、前記第1の熱可塑性樹脂層を被覆すると共に、前記外部接続用電極の側面の一部を被覆しかつ前記外部接続用電極の上面を露出した熱硬化性樹脂層と、を備えることを特徴とする半導体装置が提供される。
好ましくは、前記熱硬化性樹脂層上に、該熱硬化性樹脂層を被覆すると共に、前記外部接続用電極の側面の一部を被覆しかつ前記外部接続用電極の上面を露出した第2の熱可塑性樹脂層を備える。
好ましくは、前記第1の熱可塑性樹脂層及び前記熱硬化性樹脂層は、前記第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなるフィルムを、前記配線を含む前記半導体ウエハ上に貼り付けた後、前記第2の熱可塑性樹脂層を除去してなる。
好ましくは、前記第1の熱可塑性樹脂層及び前記第2の熱可塑性樹脂層は、熱可塑性ポリイミドからなる。
好ましくは、前記熱硬化性樹脂層は、シリカ等のフィラーを含有している。
好ましくは、前記熱硬化性樹脂層は、熱硬化性ポリイミド、エポキシ樹脂、フェノール樹脂のいずれかからなる。
本発明の他の態様によれば、半導体ウエハ上に、接続パッドと、前記接続パッドと電気的に接続された配線と、前記配線のランド上の外部接続用電極と、が設けられた半導体装置の製造方法において、少なくとも前記配線を被覆する、熱可塑性樹脂層及び熱硬化性樹脂層を含むフィルムを貼り付けることを特徴とする半導体装置の製造方法が提供される。
好ましくは、前記フィルムに前記配線のランドを露出させる開口を形成し、開口内に外部接続用電極を形成する。
好ましくは、前記熱硬化性樹脂層と前記外部接続用電極とがほぼ面一となるまで前記フィルムの上面から研削する。
好ましくは、前記フィルムは、第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなる。
または、好ましくは、前記フィルムは、第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなるフィルムを、前記配線を含む前記半導体ウエハ上に貼り付けた後、前記第2の熱可塑性樹脂層を除去してなる。
好ましくは、前記熱硬化性樹脂層は、熱硬化性ポリイミド、エポキシ樹脂、フェノール樹脂のいずれかからなる。
好ましくは、前記熱硬化性樹脂層は、シリカ等のフィラーを含有している。
好ましくは、前記第1の熱可塑性樹脂層及び前記第2の熱可塑性樹脂層は、熱可塑性ポリイミドからなる。
好ましくは、前記フィルムに前記配線のランドを露出させる開口を形成する工程は、高密度酸素プラズマエッチャーを用いる。
本発明によれば、レジスト残滓の発生を防止し歩留まりが改善される半導体装置及び半導体装置の製造方法を提供することができる。また、配線上に第1の熱可塑性樹脂層を貼り付け、加熱することにより第1の熱可塑性樹脂層が柔らかくなり沈むことで、配線間に行き渡り、密着して被覆できる。
本発明の実施形態に係る半導体装置1を示す平面図である。 図1のII−II矢視断面図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 半導体装置1の製造方法の説明図である。 従来の半導体装置101を示す断面図である。
図1は本発明の実施形態に係る半導体装置1を示す平面図であり、図2は図1のII−II矢視断面図である。図1、図2に示すように、半導体装置1は、半導体デバイスウエハ10の上面に再配線19、柱状電極21、半田端子23等を形成してなる。
半導体デバイスウエハ10は、図1に示すように、シリコン等からなる半導体基板(半導体ウエハ)11と、金属等の導電性材料からなる複数の接続パッド12と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなるパッシベーション膜13と、等を備える。
半導体基板11の上面には、LSIや配線等が形成されている。接続パッド12はシリコン基板11上の配線と接続されている。パッシベーション膜13は半導体基板11の上面に形成され、LSIや配線等を被覆する。また、パッシベーション膜13には、接続パッド12を露出させる開口13aが設けられている。図1、図2に示すように、開口13aは接続パッド12よりも小さい。
パッシベーション膜13の上面には、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜14が形成されている。絶縁膜14には、ポリイミド、ポリベンゾオキサゾール(PBO)、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
絶縁膜14には、接続パッド12を露出させる開口14aが設けられている。開口14aは絶縁膜14が感光性樹脂であれば、半導体デバイスウエハ10上に塗布−露光−現像−硬化することで開口14aを一括形成することができる。また、開口14aは、例えばレーザにより形成することができる。図1、図2に示すように、絶縁膜14の開口14aは、パッシベーション膜13の開口13aよりも小さく、開口14aの外周部で接続パッド12と絶縁膜14とが密着している。
絶縁膜14の上面の一部、及び、開口14aから露出した接続パッド12の上部には、銅等からなる第1の電解めっき用シード層16Aが形成されている。第1の電解めっき用シード層16Aは、200nm〜2000nmの厚さが好ましい。第1の電解めっき用シード層16Aの一端部は、開口13a、14aを介して接続パッド12に接続されている。
第1の電解めっき用シード層16Aの上面には銅等の導電性材料からなる再配線19が形成されている。再配線19は5μm〜15μmの厚さが好ましい。再配線19の接続パッド12とは反対側の端部のランド上面には、第2の電解めっき用シード層16Bを介して銅等の導電性材料からなる柱状電極21が形成されている。柱状電極21の直径は50〜500μmである。柱状電極21の高さは45〜85μm程度であり、再配線19の厚さと合わせて50〜100μm程度である。
柱状電極21の底面及び周側面は、第2の電解めっき用シード層16Bにより覆われている。第2の電解めっき用シード層16Bは、厚さ100〜500nmの無電解ニッケルめっきからなる。
第1の電解めっき用シード層16A及び再配線19の積層体は、対応する1つ又は複数の接続パッド12と1つ又は複数の柱状電極21とを接続している。また、第1の電解めっき用シード層16A及び再配線19の積層体は、それぞれ隣接する他の第1の電解めっき用シード層16A及び再配線19の積層体と電気的に絶縁されるように配列されている。
再配線19及び絶縁膜14の表面は、第1の熱可塑性樹脂層41により被覆されている。第1の熱可塑性樹脂層41には、柱状電極21の部分に開口41aが形成されている。熱可塑性樹脂層の厚さは、再配線19の厚さよりも厚く、10〜30μmであることが好ましい。第1の熱可塑性樹脂層41は、再配線19及び絶縁膜14をその上面から保護する。第1の熱可塑性樹脂層41を形成する熱可塑性樹脂材料には、再配線(配線)19及び柱状電極(外部接続用電極)21を形成する金属のマイグレーション現象が生じない熱可塑性樹脂材料であることが求められる。このような熱可塑性樹脂材料には、熱可塑性ポリイミドがある。
第1の熱可塑性樹脂層41の上部には、熱硬化性樹脂中にシリカ等のフィラーを含有したフィラー含有熱硬化性樹脂層42が、その上面が柱状電極21の上面と略面一となることで柱状電極21の上面が露出されるように設けられている。フィラー含有熱硬化性樹脂層42には、柱状電極21の形成領域に開口42aが形成されている。フィラー含有熱硬化性樹脂層42は、第1の熱可塑性樹脂層41を上部から保護するとともに、柱状電極21を側面から保護する。フィラー含有熱硬化性樹脂層42は、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット(複合材料)からなる。ただし、フィラー含有熱硬化性樹脂層42は、フィラーを含有していない熱硬化性樹脂層でも良い。また、フィラー含有熱硬化性樹脂層42上に第2の熱可塑性樹脂層45が、その上面が柱状電極21の上面と面一となることで柱状電極21の上面が露出されるように設けられていても良い。 各柱状電極21の上部には半導体基板11の接続パッド12と接続するための略球形状の半田端子23がそれぞれ設けられている。半田端子23は、柱状電極21の円形の上面に接することによって相互に電気的に接続している。
次に、半導体装置1の製造方法について図3〜図19を用いて説明する。
まず、図3に示すように、半導体基板(半導体ウエハ)11上に、接続パッド12と、パッシベーション膜13と、を備える半導体デバイスウエハ10の表面に、絶縁膜14を形成する。
次に、図4に示すように、スパッタ等の気相堆積法により絶縁膜14の全面及び接続パッド12の全面を覆う第1の電解めっき用シード層16Aを形成する。
次に、図5に示すように、第1の電解めっき用シード層16A上の再配線19形成領域以外に、再配線レジスト17を形成する。
次に、図6に示すように、第1の電解めっき用シード層16Aを陰極とする電解めっきにより再配線レジスト17が形成されていない部分に再配線19を形成する。
その後、図7に示すように、再配線レジスト17を除去する。
次に、図8に示すように、エッチングにより再配線19が形成されていない領域の第1の電解めっき用シード層16Aを除去する。なお、この時、再配線19の表面もエッチングされるが、再配線19は第1の電解めっき用シード層16Aと比較して充分に厚いため、影響はない。
次に、外観検査により再配線19の断線や半導体デバイスウエハ10上の異物の有無を確認する。次に、絶縁膜14の表面を酸素プラズマにより処理することで、表面の炭化物を除去する。
次に、図9に示すように、第1の熱可塑性樹脂層41/フィラー含有熱硬化性樹脂層42/第2の熱可塑性樹脂層45の3層構造からなるフィルム40を、半導体デバイスウエハ10の絶縁膜14及び再配線19が形成された面に載置し、これらを一対の熱盤103,104の間に挟み込み、減圧環境下でホットプレスする。例えばフィルム40が熱可塑性ポリイミド/シリカフィラーを含有する熱硬化性ポリイミド/熱可塑性ポリイミドの3層構造からなる場合には、0.13〜13.3kPaの減圧環境下において、温度150〜300℃、圧力10〜200kg/cmで5〜20分間、加熱加圧し貼り付ける。
なお、中央にフィラー含有熱硬化性樹脂層42を配置し、両面に第1の熱可塑性樹脂層41、第2の熱可塑性樹脂層45の3層構造からなるフィルム40を配置することで、各層の収縮率の差による反りを防止することができる。ただし、フィラー含有熱硬化性樹脂層42と第1の熱可塑性樹脂層41の2層構造からなるフィルム40を配置しても良い。
加熱加圧によって再配線19及び絶縁膜14と当接する第1の熱可塑性樹脂層41が再配線19及び絶縁膜14を封止し、半導体デバイスウエハ10とフィルム40とが一体化する。また、フィラー含有熱硬化性樹脂層42は硬化する。
次に、熱盤103,104の間からフィルム40が一体化した半導体デバイスウエハ10を取り外し、図10に示すように、再配線19及び絶縁膜14と第2の熱可塑性樹脂層45の表面に、スパッタ法によりTi膜43を形成する。
次に、図11に示すように、Ti膜43の表面に感光性樹脂を塗布し、露光、現像してフォトレジスト44を形成する。フォトレジスト44には、柱状電極21の形成領域に開口44aが形成される。
次に、図12に示すように、開口44a内のTi膜43をエッチングし、Ti膜43に開口43aを形成する。
次に、図13に示すように、フォトレジスト44を除去する。
次に、図14に示すように、Ti膜43をマスクとして、フィルム40を一括孔加工することで、開口43aの部分に開口41a、42a、45aを形成する。この時、柱状電極21を形成する部分の再配線19が露出する。
一括孔加工には、高密度酸素プラズマエッチャーを用いることができる。例えばフィルム40が熱可塑性ポリイミド/シリカフィラーを含有する熱硬化性ポリイミド/熱可塑性ポリイミドの3層構造からなる場合には、真空度を0.13〜1.3Pa、酸素流量を10〜100sccmとし、エッチングレートを1〜10μm/minとしてエッチングを行うことができる。
レーザーで孔加工をする場合には、1つ1つの開口41a、42a、45aを形成するのに作業時間がかかるが、高密度酸素プラズマエッチャーを用いることで短時間で一括加工できる。また、レーザーで孔加工すると加工後の孔周辺にデラミネーション(層間剥離)が発生する恐れがあるが、高密度酸素プラズマエッチャーを用いた場合には、デラミネーションが生じる恐れがない。
次に、図15に示すように、無電解メッキ法により、露出した再配線19、開口41a、42a、43a、45aの内面、Ti膜43の上面を覆う第2の電解めっき用シード層16Bを形成する。
次に、第2の電解めっき用シード層16Bの上部にドライフィルムを貼り付け、露光、現像することで、図16に示すように、柱状電極形成用レジスト20を形成する。なお、柱状電極形成用レジスト20には、開口41a、42a、43a、45aの位置に開口20aが形成される。
次に、図17に示すように、第2の電解めっき用シード層16Bを陰極とする電解めっきにより開口41a、42a、43a、45a内に柱状電極21を形成する。柱状電極21の中央部の高さがフィルム40の厚さの50〜90%程度となった時点で電解めっきを終了する。
次に、図18に示すように、柱状電極形成用レジスト20を除去する。
次に、グラインダーで第2の電解めっき用シード層16Bの上面から研削することにより、Ti膜43、第2の熱可塑性樹脂層45が研削され、図19に示すように、フィラー含有熱硬化性樹脂層42と柱状電極21の上面とが略面一となるように柱状電極21の上面を露出させる。この時、フィラー含有熱硬化性樹脂層42も若干研削される。このように、上面にフィラー含有熱硬化性樹脂層42を露出させることで、半田端子23を250〜260℃の環境下でリフローを行ったとしても、フィラー含有熱硬化性樹脂層42は軟化することはない。なお、第2の熱可塑性樹脂層45のすべてを研削して除去せずに、第2の熱可塑性樹脂層45と柱状電極21の上面とが面一となった時点で研削を止めることで、第2の熱可塑性樹脂層45の一部を残しても良い。この場合、上面に第2の熱可塑性樹脂層45が露出することで、半田端子23を250〜260℃の環境下でリフローを行った際、第2の熱可塑性樹脂層45は若干軟化するが、短時間であるため、殆ど影響を受けることはない。これにより、柱状電極21の上面が平坦となる。なお、この時、第2の電解めっき用シード層16Bの上面も露出する。
その後、柱状電極21の上面に略球形状の半田端子23を形成し、必要に応じて半導体基板(半導体ウエハ)11をグラインダーにて研削して薄くした後、ダイシングする。以上により、図2に示すような半導体装置1が形成される。
このように、本発明によれば、第1の熱可塑性樹脂層41/フィラー含有熱硬化性樹脂層42/第2の熱可塑性樹脂層45の3層構造(または第1の熱可塑性樹脂層41/フィラー含有熱硬化性樹脂層42の2層構造)からなるフィルム40を貼り付けた後、少なくとも第1の熱可塑性樹脂層41は剥離しないため、再配線19間にレジスト残滓が残ることがない。よって歩留まりを改善することができ、製造コストを抑えることができる。
また、再配線19及び柱状電極21が第1の熱可塑性樹脂層41により被覆されているため、再配線19及び柱状電極21とフィラー含有熱硬化性樹脂層42とが接触しない。そのため、再配線19及び柱状電極21を形成する金属のマイグレーション現象が生じず、再配線19及び柱状電極21のショートを防ぐことができる。このため、再配線19及び柱状電極21の配線密度を高くすることができる。
1 半導体装置
10 半導体デバイスウエハ
11 半導体基板(半導体ウエハ)
14 絶縁膜
19 再配線(配線)
21 柱状電極(外部接続用電極)
40 フィルム
41 第1の熱可塑性樹脂層
42 フィラー含有熱硬化性樹脂層(熱硬化性樹脂層)
45 第2の熱可塑性樹脂層

Claims (15)

  1. 半導体ウエハと、
    前記半導体ウエハ上の接続パッドと、
    前記接続パッドと電気的に接続された配線と、
    前記配線のランド上に設けられた外部接続用電極と、
    少なくとも前記配線を被覆すると共に、前記配線のランドを露出する第1の熱可塑性樹脂層と、
    前記第1の熱可塑性樹脂層上に、前記第1の熱可塑性樹脂層を被覆すると共に、前記外部接続用電極の側面の一部を被覆しかつ前記外部接続用電極の上面を露出した熱硬化性樹脂層と、
    を備えることを特徴とする半導体装置。
  2. 前記熱硬化性樹脂層上に、該熱硬化性樹脂層を被覆すると共に、前記外部接続用電極の側面の一部を被覆しかつ前記外部接続用電極の上面を露出した第2の熱可塑性樹脂層を備えることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1の熱可塑性樹脂層及び前記熱硬化性樹脂層は、前記第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなるフィルムを、前記配線を含む前記半導体ウエハ上に貼り付けた後、前記第2の熱可塑性樹脂層を除去してなることを特徴とする請求項1に記載の半導体装置。
  4. 前記第1の熱可塑性樹脂層及び前記第2の熱可塑性樹脂層は、熱可塑性ポリイミドからなることを特徴とする請求項2または3に記載の半導体装置。
  5. 前記熱硬化性樹脂層は、シリカ等のフィラーを含有していることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記熱硬化性樹脂層は、熱硬化性ポリイミド、エポキシ樹脂、フェノール樹脂のいずれかからなることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  7. 半導体ウエハ上に、接続パッドと、前記接続パッドと電気的に接続された配線と、前記配線のランド上の外部接続用電極と、が設けられた半導体装置の製造方法において、
    少なくとも前記配線を被覆する、熱可塑性樹脂層及び熱硬化性樹脂層を含むフィルムを貼り付けることを特徴とする半導体装置の製造方法。
  8. 前記フィルムに前記配線のランドを露出させる開口を形成し、開口内に外部接続用電極を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記熱硬化性樹脂層と前記外部接続用電極とがほぼ面一となるまで前記フィルムの上面から研削することを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記フィルムは、第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなることを特徴とする請求項7〜9のいずれか一項に記載の半導体装置の製造方法。
  11. 前記フィルムは、第1の熱可塑性樹脂層/熱硬化性樹脂層/第2の熱可塑性樹脂層の3層構造からなるフィルムを、前記配線を含む前記半導体ウエハ上に貼り付けた後、前記第2の熱可塑性樹脂層を除去してなることを特徴とする請求項7〜9のいずれか一項に記載の半導体装置の製造方法。
  12. 前記熱硬化性樹脂層は、熱硬化性ポリイミド、エポキシ樹脂、フェノール樹脂のいずれかからなることを特徴とする請求項7〜11のいずれか一項に記載の半導体装置の製造方法。
  13. 前記熱硬化性樹脂層は、シリカ等のフィラーを含有していることを特徴とする請求項7〜12のいずれか一項に記載の半導体装置の製造方法。
  14. 前記第1の熱可塑性樹脂層及び前記第2の熱可塑性樹脂層は、熱可塑性ポリイミドからなることを特徴とする請求項10または11に記載の半導体装置の製造方法。
  15. 前記フィルムに前記配線のランドを露出させる開口を形成する工程は、高密度酸素プラズマエッチャーを用いることを特徴とする請求項8に記載の半導体装置の製造方法。
JP2010035525A 2010-02-22 2010-02-22 半導体装置及び半導体装置の製造方法 Pending JP2011171614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010035525A JP2011171614A (ja) 2010-02-22 2010-02-22 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010035525A JP2011171614A (ja) 2010-02-22 2010-02-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011171614A true JP2011171614A (ja) 2011-09-01

Family

ID=44685393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035525A Pending JP2011171614A (ja) 2010-02-22 2010-02-22 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011171614A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132990A (ko) * 2016-05-19 2018-12-12 인벤사스 본딩 테크놀로지스 인코포레이티드 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
JP2019029556A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
US10950539B2 (en) 2018-09-13 2021-03-16 Samsung Electronics Co., Ltd. Redistribution substrate, method of fabricating the same, and semiconductor package including the same
KR20210070260A (ko) * 2017-08-01 2021-06-14 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
US11056390B2 (en) 2015-06-24 2021-07-06 Invensas Corporation Structures and methods for reliable packages
US11387214B2 (en) 2017-06-15 2022-07-12 Invensas Llc Multi-chip modules formed using wafer-level processing of a reconstituted wafer
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11538781B2 (en) 2020-06-30 2022-12-27 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages including bonded structures
US11652083B2 (en) 2017-05-11 2023-05-16 Adeia Semiconductor Bonding Technologies Inc. Processed stacked dies
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764189B2 (en) 2018-07-06 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Molded direct bonded and interconnected stack
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11916054B2 (en) 2018-05-15 2024-02-27 Adeia Semiconductor Bonding Technologies Inc. Stacked devices and methods of fabrication
US11935907B2 (en) 2014-12-11 2024-03-19 Adeia Semiconductor Technologies Llc Image sensor device
US11955463B2 (en) 2019-06-26 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935907B2 (en) 2014-12-11 2024-03-19 Adeia Semiconductor Technologies Llc Image sensor device
US11056390B2 (en) 2015-06-24 2021-07-06 Invensas Corporation Structures and methods for reliable packages
KR20180132990A (ko) * 2016-05-19 2018-12-12 인벤사스 본딩 테크놀로지스 인코포레이티드 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
US12113056B2 (en) 2016-05-19 2024-10-08 Adeia Semiconductor Bonding Technologies Inc. Stacked dies and methods for forming bonded structures
KR102066719B1 (ko) * 2016-05-19 2020-01-15 인벤사스 본딩 테크놀로지스 인코포레이티드 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
KR20200006196A (ko) * 2016-05-19 2020-01-17 인벤사스 본딩 테크놀로지스 인코포레이티드 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
US10879226B2 (en) 2016-05-19 2020-12-29 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US11837596B2 (en) 2016-05-19 2023-12-05 Adeia Semiconductor Bonding Technologies Inc. Stacked dies and methods for forming bonded structures
KR102281018B1 (ko) * 2016-05-19 2021-07-22 인벤사스 본딩 테크놀로지스 인코포레이티드 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
US11658173B2 (en) 2016-05-19 2023-05-23 Adeia Semiconductor Bonding Technologies Inc. Stacked dies and methods for forming bonded structures
US11652083B2 (en) 2017-05-11 2023-05-16 Adeia Semiconductor Bonding Technologies Inc. Processed stacked dies
US12068278B2 (en) 2017-05-11 2024-08-20 Adeia Semiconductor Bonding Technologies Inc. Processed stacked dies
US11387214B2 (en) 2017-06-15 2022-07-12 Invensas Llc Multi-chip modules formed using wafer-level processing of a reconstituted wafer
KR20210070260A (ko) * 2017-08-01 2021-06-14 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
JP2019029556A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
KR102505475B1 (ko) * 2017-08-01 2023-03-02 아사히 가세이 가부시키가이샤 반도체 장치, 및 그 제조 방법
US11916054B2 (en) 2018-05-15 2024-02-27 Adeia Semiconductor Bonding Technologies Inc. Stacked devices and methods of fabrication
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US12046482B2 (en) 2018-07-06 2024-07-23 Adeia Semiconductor Bonding Technologies, Inc. Microelectronic assemblies
US11764189B2 (en) 2018-07-06 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Molded direct bonded and interconnected stack
US11837582B2 (en) 2018-07-06 2023-12-05 Adeia Semiconductor Bonding Technologies Inc. Molded direct bonded and interconnected stack
US11600564B2 (en) 2018-09-13 2023-03-07 Samsung Electronics Co., Ltd. Redistribution substrate, method of fabricating the same, and semiconductor package including the same
US10950539B2 (en) 2018-09-13 2021-03-16 Samsung Electronics Co., Ltd. Redistribution substrate, method of fabricating the same, and semiconductor package including the same
US11973028B2 (en) 2018-09-13 2024-04-30 Samsung Electronics Co., Ltd. Redistribution substrate, method of fabricating the same, and semiconductor package including the same
US11817409B2 (en) 2019-01-14 2023-11-14 Adeia Semiconductor Bonding Technologies Inc. Directly bonded structures without intervening adhesive and methods for forming the same
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11955463B2 (en) 2019-06-26 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US12046569B2 (en) 2020-06-30 2024-07-23 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11538781B2 (en) 2020-06-30 2022-12-27 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages including bonded structures
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Similar Documents

Publication Publication Date Title
JP2011171614A (ja) 半導体装置及び半導体装置の製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI427755B (zh) 半導體裝置及其製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
TWI728480B (zh) 封裝方法及面板組件
TW201724289A (zh) 半導體裝置及製造方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TW201511203A (zh) 半導體裝置
JP5296636B2 (ja) 半導体パッケージの製造方法
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
JP2004165277A (ja) 電子部品実装構造及びその製造方法
TW201826453A (zh) 半導體封裝基板及其製造方法
JP2009129982A (ja) 半導体装置及びその製造方法
JP2010062465A (ja) 半導体装置の製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2010109182A (ja) 半導体装置の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
TWI520238B (zh) 半導體封裝件及其製法
TWI693647B (zh) 半導體裝置及半導體裝置之製造方法
TW201603203A (zh) 配線基板的製造方法及配線基板
JP2007095894A (ja) 半導体装置及びその製造方法
JP6515243B2 (ja) 半導体装置の製造方法
TWI776164B (zh) 半導體裝置及其製造方法
JP6573415B1 (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115