JP2011170119A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2011170119A JP2011170119A JP2010034204A JP2010034204A JP2011170119A JP 2011170119 A JP2011170119 A JP 2011170119A JP 2010034204 A JP2010034204 A JP 2010034204A JP 2010034204 A JP2010034204 A JP 2010034204A JP 2011170119 A JP2011170119 A JP 2011170119A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- columnar spacer
- sub
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】液晶滴下方式によって構成されるものにあって、液晶中の気泡(低温気泡)の発生を抑制できる液晶表示装置の提供。
【解決手段】液晶滴下方式によって構成され、第1基板と第2基板との間に柱状スペーサを備えるものにあって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、ゲート信号線とドレイン信号線の交差部に対向して形成され、前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されている。
【選択図】図1
【解決手段】液晶滴下方式によって構成され、第1基板と第2基板との間に柱状スペーサを備えるものにあって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、ゲート信号線とドレイン信号線の交差部に対向して形成され、前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されている。
【選択図】図1
Description
本発明は液晶表示装置に係り、特に、液晶を挟持して対向配置される一対の基板の間にいわゆる柱状スペーサを備える液晶表示装置に関する。
液晶表示装置(パネル)は、液晶を挟持して対向配置される一対の基板のそれぞれの液晶側の面に、前記液晶を一構成要素とする画素がマトリックス状に配置されて構成されている。
この場合、一対の基板の間には、各基板のギャップを均一にするため、柱状スペーサを散在的に配置させ、これにより液晶の層厚を均一にし、各画素の輝度にむらが生じないようにしている。
ここで、柱状スペーサは、一方の基板側に形成した樹脂層からフォトリソグラフィ技術によって形成する突起体であり、所定の箇所に所定の高さで形成できる効果を有する。
そして、近年、下記特許文献1に開示されているように、柱状スペーサは、高さの大きな柱状スペーサ(メイン柱状スペーサ)と高さの小さな柱状スペーサ(サブ柱状スペーサ)を備えるように構成し、これらメイン柱状スペーサとサブ柱状スペーサとを混在させて配置させたものが知られるに至っている。
柱状スペーサにおいて、その高さを全て同じようにした場合、たとえば低温衝撃試験等で、柱状スペーサが受ける圧力と反対方向の圧力が液晶に印加され、その際の負圧によって液晶中に気泡が生じ易くなる。そして、この気泡の量は柱状スペーサの数にほぼ比例することが判明している。
このため、柱状スペーサの数を低減させることが好ましいが、スペーサとしての強度が保持できなくなる。したがって、柱状スペーサのうち、高さの小さな柱状スペーサを混在させ、一対の基板の間隙を狭めるような圧力が加わった場合には、メイン柱状スペーサとともにサブ柱状スペーサによって、スペーサとしての強度を増大させるようにしている。
なお、本願発明に関連する文献としては、下記特許文献2がある。特許文献2には、配線部上に配置された柱状スペーサの記載があり、この柱状スペーサ、配線部の延出方向に沿った長軸を有する形状となっている。
しかし、上述のように、柱状スペーサとして、メイン柱状スペーサとサブ柱状スペーサとを混在させるようにしても、液晶滴下方式によって構成される液晶表示装置においては充分な気泡抑制の効果が得られないことが判明した。
ここで、液晶滴下方式は、液晶封入方式と対立する概念であり、液晶を挟持する一方の基板の液晶側の面に、表示領域を囲むようにしてシール材を形成し、このシール材によって囲まれた部分に液晶を滴下させた後に、他方の基板を貼り合わせる方式である。
本発明者等は、この原因を追求した結果、次のことが見出された。すなわち、一方の基板のシール材に囲まれた部分に液晶を滴下させる際に、液晶が適量でなく、シール材の高さに対して若干少な目になる場合がある。この場合、他方の基板を貼り合わせる場合に、各基板の間に空気層が存在するのを回避させるため、一方の基板に対する他方の基板のギャップが通常より小さくなり、メイン柱状スペーサは過剰な圧力を受けることになる。したがって、液晶にも前記圧力と反対方向の圧力(負圧)が液晶に印加され、液晶中に気泡が生じ易くなることが想定される。この場合、液晶の量がシール材の高さに対して多めの場合、液晶中に気泡が生じ易くなるということはなかった。
ちなみに、液晶封入方式は、液晶封入口が形成されたシール材を介して一対の基板を対向させて張り合わせ、液晶を封入した後に、前記液晶封入口を封止する方式である。この液晶封止方式の場合、液晶セルの体積が予め判明しており、液晶の封止量はそれに応じて決定され、液晶には過剰に圧力が印加されないことから、柱状スペーサとして、前記メイン柱状スペーサとサブ柱状スペーサとを混在させることによって、液晶中に発生する気泡(低温気泡)を効果的に減少させることができる。
本発明の目的は、液晶滴下方式によって構成されるものにあって、液晶中の気泡(低温気泡)の発生を抑制できる液晶表示装置を提供することにある。
本発明の液晶表示装置は、サブ柱状スペーサにおいて、その軸と直交する面における断面積を増大させるようにし、サブ柱状スペーサの体積を大きく構成するようにしたものである。この場合、サブ柱状スペーサの形成箇所は実質的な画素領域に及ぶことなく形成するようにして、前記断面積を大きくするようにしている。
本発明の構成は、たとえば、以下のようなものとすることができる。
(1)本発明の液晶表示装置は、対向配置される第1基板と第2基板との間に液晶を封止するシール材が形成され、
前記シール材は、閉じた環状のパターンをなし、
前記第1基板の前記液晶側の面に、マトリックス状に配置された複数の画素を備え、これら画素の領域は、隣合って配置された一対のゲート信号線と、隣合って配置された一対のドレイン信号線とで囲まれた領域として構成され、この領域には、前記ゲート信号線と前記ドレイン信号線の交差部に近接して薄膜トランジスタが形成され、
前記第2基板の前記液晶側の面に、柱状スペーサが散在して形成された液晶表示装置であって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成され、
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されていることを特徴とする。
前記シール材は、閉じた環状のパターンをなし、
前記第1基板の前記液晶側の面に、マトリックス状に配置された複数の画素を備え、これら画素の領域は、隣合って配置された一対のゲート信号線と、隣合って配置された一対のドレイン信号線とで囲まれた領域として構成され、この領域には、前記ゲート信号線と前記ドレイン信号線の交差部に近接して薄膜トランジスタが形成され、
前記第2基板の前記液晶側の面に、柱状スペーサが散在して形成された液晶表示装置であって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成され、
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されていることを特徴とする。
(2)本発明の液晶表示装置は、(1)において、前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成される第1サブ柱状スペーサと、前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成される第2サブ柱状スペーサとから構成され、これら第1サブ柱状スペーサと第2サブ柱状スペーサは互いに近接する側壁面が互いに接続されて形成されていることを特徴とする。
(3)本発明の液晶表示装置は、(2)において、前記第1サブ柱状スペーサおよび前記第2サブ柱状スペーサは、いずれも、その軸に直交する面での断面が円形となっていることを特徴とする。
(4)本発明の液晶表示装置は、(3)において、前記第2サブ柱状スペーサの径は、前記第1サブ柱状スペーサの径よりも大きいことを特徴とする。
(5)本発明の液晶表示装置は、(1)において、前記メイン柱状スペーサは、その軸に直交する面での断面が円形となっていることを特徴とする。
(6)本発明の液晶表示装置は、(5)において、前記メイン柱状スペーサの系は、前記第2サブ柱状スペーサの径よりも小さいことを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
このように構成した液晶表示装置は、液晶滴下方式によって構成されるものにあって、液晶中の気泡(低温気泡)の発生を抑制できるようになる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
〈全体の構成〉
図2は、本発明の液晶表示装置の実施例1の概略を示す平面図である。図2において、液晶(図示せず)を挟持して対向配置される第1基板SUB1、第2基板SUB2がある。第2基板SUB2は観察者側に配置されるようになっている。第1基板SUB1の背面にはバックライト(図示しない)が配置されるようになっている。第2基板SUB2は、第1基板SUB1よりも若干小さな面積となっており、第1基板SUB1の図中下側の辺部SDを露出させるようになっている。第1基板SUB1の図中下側の辺部SDには半導体装置(チップ)SECが搭載されている。この半導体装置SECは後述の表示領域ARにおける各画素を駆動する制御回路となっている。第2基板SUB2の周辺には、第1基板SUB1との固着を図るシール材SLが形成され、このシール材SLは液晶を封止させる機能をも有している。
図2は、本発明の液晶表示装置の実施例1の概略を示す平面図である。図2において、液晶(図示せず)を挟持して対向配置される第1基板SUB1、第2基板SUB2がある。第2基板SUB2は観察者側に配置されるようになっている。第1基板SUB1の背面にはバックライト(図示しない)が配置されるようになっている。第2基板SUB2は、第1基板SUB1よりも若干小さな面積となっており、第1基板SUB1の図中下側の辺部SDを露出させるようになっている。第1基板SUB1の図中下側の辺部SDには半導体装置(チップ)SECが搭載されている。この半導体装置SECは後述の表示領域ARにおける各画素を駆動する制御回路となっている。第2基板SUB2の周辺には、第1基板SUB1との固着を図るシール材SLが形成され、このシール材SLは液晶を封止させる機能をも有している。
シール材SLで囲まれた領域は表示領域ARとなっている。第1基板SUB1の前記表示領域ARにおける液晶側の面には、図中x方向に延在しy方向に並設されるゲート信号線GL、および図中y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。隣接する一対のゲート信号線GLと隣接する一対のドレイン信号線DLとで囲まれる領域は画素領域を構成するようになっている。これにより、表示領域ARにはマトリックス状に配置された多数の画素を有するようになる。
各画素領域には、図中の点線楕円枠内の等価回路図である図Aに示すように、ゲート信号線GLからの信号(走査信号)によってオンされる薄膜トランジスタTFTと、この薄膜トランジスタTFTを通してドレイン信号線DLからの信号(映像信号)が供給される画素電極PXと、この画素電極PXとの間に電界を生じさせる対向電極CTとが形成されている。前記電界は第1基板SUB1の面に平行な成分を有し、液晶の分子は第1基板SUB1の面に水平な状態のままで配向状態が変化するようになっている。この種の液晶表示装置はたとえば横電界方式と称される。なお、対向電極CTはたとえばゲート信号線GLに平行して走行するコモン信号線CLを介して映像信号に対して基準となる基準信号が供給されるようになっている。
なお、ゲート信号線GL、ドレイン信号線DL、およびコモン信号線CLは、それぞれ図示しない引き出し線によって前記半導体装置SECに接続され、ゲート信号線GLには走査信号、ドレイン信号線DLには映像信号、コモン信号線CLには基準信号が供給されるようになっている。
上述した実施例では、横電界方式と称される液晶表示装置を例に挙げて示したものである。しかし、この方式に限らず、たとえば、TN(Twisted Nematic)、VA(Vertical Alignment)等の縦電界方式と称される液晶表示装置にも適用できる。
また、第2基板SUB2の液晶側の面には、図2と対応づけて描画した図3に示すように、複数の柱状スペーサPSPが形成されている。これら柱状スペーサPSPは、たとえば互いに隣接する複数個の画素に対して1個の柱状スペーサPSPというように、表示領域ARにおいてほぼ均等に散在して配置されている。各柱状スペーサPSPは、第2基板SUB1の液晶側の面に形成された樹脂層をフォトリソグラフィ技術によって形成され、たとえばほぼ円柱状をなす突起体として構成されている。この柱状スペーサPSPによって、第1基板SUB1と第2基板SUB2とのギャップを均一にでき、第1基板SUB1と第2基板SUB2とによって挟持される液晶の層厚を均一にすることができる。この柱状スペーサPSPについては後に詳述する。
また、このように構成される液晶表示装置は、液晶滴下方式によって構成されたものとなっている。すなわち、図8に示すように、たとえば第2基板SUB2を用意する。この第2基板SUB2は、その液晶側の面において、既に、図示されていないがブラックマトリックス、カラーフィルタ等が形成されたものとなっている。そして、第2基板SUB2の液晶側の面に、表示領域ARを囲むようにしてシール材SLを形成する。このシール材SLは閉じた環状のパターンとして形成される。その後、第2基板SUB2上にシール材SLによって囲まれた部分に液晶LCを滴下する。シール材SLは土手として機能し、表示領域AR内に液晶LCが所定の高さで充填されるようになる。この場合、液晶LCが所定の高さまで充填されることなく、シール材SLの高さに対して若干少な目になる場合がある。本発明はこの場合における不都合を解消したものとなっている。そして、第2基板SUB2に対向させて第1基板SUB1(図示せず)を貼り合わせるようにする。第1基板SUB1は、その液晶側の面において、既に、図2に示したようなゲート信号線GL、ドレイン信号線DL、薄膜トランジスタTFT、画素電極PX、および対向電極CT等が形成されたものとなっている。このような液晶滴下方式によって構成される液晶表示装置は、そのシール材SLが、液晶封入口の痕跡を有しない閉じた環状のパターンとして形成されることにおいて、たとえば液晶封入方式の液晶表示装置と区別することができる。
〈画素の構成〉
図1、図4は、それぞれ、本発明の液晶表示装置の画素の構成を示した平面図である。
図1、図4は、それぞれ、本発明の液晶表示装置の画素の構成を示した平面図である。
ここで、画素の構成の説明に先立ち、表示領域ARに散在して配置された前記柱状スペーサPSPについて説明する。柱状スペーサPSPは、高さの大きな柱状スペーサ(メイン柱状スペーサ)と高さの小さな柱状スペーサ(サブ柱状スペーサ)を備えたものとなっており、これらメイン柱状スペーサとサブ柱状スペーサの配置の配置はたとえば図5に示すようになっている。図5において、表示領域ARには、図中x方向に延在されy方向に並設されたゲート信号線GLと図中y方向に延在されx方向に並設されたドレイン信号線DLが形成され、隣接して並設される一対のゲート信号線GLと、隣接して並設される一対のドレイン信号線DLとで囲まれた領域を画素領域PIXとなっている。
柱状スペーサPSPは、画素の開口率の向上の妨げにならないように、ゲート信号線GLとドレイン信号線DLの交差部に対向するようにして配置され、図中、メイン柱状スペーサPSP(符号PSPmで示す)は黒丸で示し、サブ柱状スペーサPSP(符号PSPsで示す)は白丸で示している。なお、後に説明で明らかとなるが、サブ柱状スペーサPSPsにおいては、ゲート信号線GLとドレイン信号線DLの交差部のみでなく、それに隣接する薄膜トランジスタTFTの形成領域にも及んだものとなっている。図5では、たとえば、柱状スペーサは上下方向に2個の画素PIXを隔てて配置させ、このうちメイン柱状スペーサPSPmとサブ柱状スペーサPSPsは一つおきに配置させた構成としたものである。なお、このような配置は一例にすぎず、柱状スペーサは一あるいは複数の画素を隔てて配置させ、また、メイン柱状スペーサとサブ柱状スペーサの配置は任意であってもよい。
図1は、サブ柱状スペーサPSPsを備える画素PIX(たとえば図5の点線枠I内の画素)を示しており、図4は、メイン柱状スペーサPSPmを備える画素PIX(たとえば図5の点線枠IV内の画素)を示している。
まず、図4に示す画素の構成から説明する。なお、図6は、図4のVI−VI線における断面図となっている。図4において、第1基板SUB1(図6参照)の液晶側の面に、図中x方向に延在されy方向に並設されるゲート信号線GLが形成されている。これらゲート信号線GLは後述のドレイン信号線DLとで囲まれる矩形状の領域を画素領域として構成するようになっている。ここで、ゲート信号線GLには、当該画素領域側に突出する突出部によって形成されるゲート電極GTが設けられている。そして、このゲート電極GTは、画素領域のたとえば左側に配置されるドレイン信号線DLに近接するようにして配置されている。このゲート電極GTは、後述の薄膜トランジスタTFTのゲート電極となるものである。
このようにゲート信号線GL(ゲート電極GT)が形成された第1基板SUB1の表面には、前記ゲート信号線GLをも被って絶縁膜GI(図6参照)が形成されている。この絶縁膜GIは薄膜トランジスタTFTの形成領域においてゲート絶縁膜として機能するようになっている。
絶縁膜GIの表面の薄膜トランジスタTFTの形成領域にたとえばアモルファスSiからなる半導体層ASが島状に形成されている。この半導体層ASは、前記ゲート電極GTに重畳して形成されているともに、延在部EXを有し、この延在部EXは、画素領域の左側に配置されるドレイン信号線DLの走行方向に沿ってゲート信号線GLから若干はみ出して形成されるようになっている。半導体層ASは、薄膜トランジスタTFTの半導体層として機能し、その延在部EXは、ゲート信号線GLによる段差を平坦化させて前記ドレイン信号線DLの段切れを防止するようになっている。
前記薄膜トランジスタTFTは、前記半導体層ASの表面に、互いに対向配置されたドレイン電極DT、ソース電極STが形成されることにより、逆スタガ構造のMIS(Metal Insulator Semiconductor)型トランジスタが構成されるようになる。薄膜トランジスタTFTの前記ドレイン電極DTおよびソース電極STは、たとえばドレイン信号線DLの形成の際に同時に形成されるようになっている。すなわち、図中y方向に延在しx方向に並設されるドレイン信号線DLが形成されている。前記ドレイン電極DTは、画素領域の図中左側のドレイン信号線DLの一部が半導体層AS上を延在することによって形成されるようになっている。ソース電極STは、ドレイン信号線DLとは物理的に分離されて形成され、半導体層ASの形成領域の外側にまで延在するパッド部PDを備えて形成されるようになっている。
基板SUB1の表面にはドレイン信号線DL等をも被って保護膜PAS(図図6参照)が形成されている。この保護膜PASは薄膜トランジスタTFTの液晶との直接の接触を回避し、前記薄膜トランジスタTFTの特性劣化を防止するようになっている。この保護膜PASは、たとえば二層構造からなり、無機絶縁膜からなる保護膜PAS1および有機絶縁膜からなる保護膜PAS2の順次積層体によって構成されている。
そして、保護膜PAS2の表面には対向電極CT(図6参照)が形成されている。この対向電極CTは、たとえばITO(Indium Tin Oxide)からなる透光性導電膜から構成され、表示領域ARの全域にわたって形成されている。対向電極CTには映像信号に対して基準となる信号(基準信号)が供給され、この信号は各画素において共通に供給されるようになっている。なお、図示されていないが、この対向電極CTには、電気抵抗の低い金属からなるコモン信号CL(図2参照)が直接に重ねられて形成され、このコモン信号線CLを通して基準信号が供給されるようになっている。また、対向電極CTはたとえば前記バッド部PD上において開口OPが形成され、対向電極CTによってパッド部PDが被われるのを回避された構成となっている。これは、バッド部PDを後述の画素電極PXとスルーホール(図4中符号THで示す)を通して電気的接続を図る際に、対向電極CTと画素電極PXとの短絡を回避させるためである。
第1基板SUB1の表面には、対向電極CTをも被って無機絶縁膜からなる絶縁膜IN(図6参照)が形成され、この絶縁膜INの上面には各画素領域に画素電極PXが形成されている。絶縁膜INは画素電極PXと前記対向電極CTとの絶縁を図る層間絶縁膜としての機能を有する。画素電極PXは、たとえば図中y方向に延在されx方向に並設された複数(図ではたとえば3個)の線状の電極からなり、これら各電極は、前記薄膜トランジスタTFT側の端部において互いに接続された接続部JNを備えている。画素電極PXは、たとえばITO(Indium Tin Oxide)からなる透光性導電膜から構成されている。画素電極PXの接続部JNの一部は、絶縁膜INおよび保護膜PASに形成されたスルーホールTHを通して前記薄膜トランジスタTFTのソース電極ST(正確にはパッド部PD)に電気的に接続されるようになっている。
また、第1基板SUB1の表面には、前記画素電極PXをも被って配向膜が形成されているが、この配向膜の図示は省略している。
そして、このように構成された第1基板SUB1には、図6に示すように、液晶LCを介して第2基板SUB2が対向配置されるようになっている。第2基板SUB2の液晶LC側の面には、メイン柱状スペーサPSPmが形成されている。なお、第2基板SUB2とメイン柱状スペーサPSPmの間には、ブラックマトリックス、カラーフィルタが形成されるのが通常であるが、この図4では、これらブラックマトリックス、カラーフィルタの図示を省略している。また、第2基板SUB2の表面には、前記メイン柱状スペーサPSPmをも被って配向膜が形成されているが、この配向膜の図示は省略している。
前記メイン柱状スペーサPSPmは、図4に示すように、ゲート信号線GLとドレイン信号線DLの交差部に対向するようにして形成されている。そして、メイン柱状スペーサPSPmの第1基板SUB1側の頂部における径は、たとえば10nm±3nmと比較的小さく形成されている。メイン柱状スペーサPSPmの頂部の第1基板SUB1側への接触面積を小さくすることは、低温衝撃試験において気泡を生じさせ難くする効果を有する。なお、このメイン柱状スペーサPSPmの高さH1(図6参照)は、後述するサブ柱状スペーサPSPsの高さ(図7においてH2で示している)よりも大きくなっていることは前述した通りである。
次に、図1に示す画素の構成を説明する。図1は、図4と対応づけて描画している。なお、図7は、図1のVII−VII線における断面図であり、図6の場合と同じ箇所の断面となっている。
図1において、図4の場合と比較して異なる構成は柱状スペーサPSPにあり、その他の構成は図4の場合と同様となっている。まず、柱状スペーサPSPはサブ柱状スペーサPSPsとして形成されている。図7に示すように、サブ柱状スペーサPSPsは、その高さがH2となっており、前述したメイン柱状スペーサPSPmの高さH1よりも小さく構成されている。このため、サブ柱状スペーサPSPsの頂部と第1基板SUB1の表面との間に若干の隙間を有するようになっている。
そして、サブ柱状スペーサPSPsは、ゲート信号線GLとドレイン信号線DLの交差部に対向して形成される第1サブ柱状スペーサPSPs1と、薄膜トランジスタTFTの形成領域の一部あるいは全部に対向して形成される第2サブ柱状スペーサPSPs2とから構成され、これら第1サブ柱状スペーサPSPs1と第2サブ柱状スペーサPSPs2は互いに近接する側壁面が互いに接続されて形成されている。この場合、第1サブ柱状スペーサPSPs1の第1基板SUB1側の頂部における径は、たとえば10nm±3nmと比較的小さく形成されている。そして、第2サブ柱状スペーサPSPs2の第1基板SUB1側の頂部における径は、たとえば14nm±3nmと比較的大きく形成されている。この理由は、薄膜トランジスタTFTの形成領域の面積は、ゲート信号線GLとドレイン信号線DLとの交差部の面積よりも大きいことから、薄膜トランジスタTFTの形成領域を有効に利用するためである。
ここで、第1サブ柱状スペーサPSPs1と第2サブ柱状スペーサPSPs2は、それらの側壁面において互いに接続された状態で形成されたものとなっている。しかし、これに限らず、第1サブ柱状スペーサPSPs1と第2サブ柱状スペーサPSPs2は互いに離間された状態で形成されていてもよい。しかし、ゲート信号線GLとドレイン信号線DLの交差部と薄膜トランジスタTFTの形成領域は、極めて近接されて配置されることが通常であることから、互いに接続させることが、それらの形成を容易にすることができる。
このように構成された液晶表示装置において、サブ柱状スペーサPSPsは、その軸方向に直交する面での面積を増大させた形状で形成している。このため、サブ柱状スペーサPSPsは体積が大きく形成されることになる。このことは、液晶滴下方式を適用させ、第2基板SUB2のシール材SLに囲まれた部分に液晶を滴下させた場合、たとえ液晶LCが適量でなく、シール材SLの高さに対して若干少なめになる場合であっても、体積が大きく形成されたサブ柱状スペーサPSPsの存在によって、見かけ上、液晶がかさ増しされることになる。このため、第1基板SUB1を貼り合わせる場合に、第2基板SUB2と第1基板SUB1の間に空気層が存在してしまうのを回避でき、第1基板SUB1に対する第2基板SUB2の所望通りのギャップを確保することができる。したがって、メイン柱状スペーサPSPmは過剰な圧力を受けることがなくなり、液晶にも前記圧力と反対方向の圧力(負圧)が液晶に印加されず、液晶中に気泡が生じるのを抑制できるようになる。
また、第1基板SUB1と第2基板SUB2の間に、それらの間隙を狭めるような圧力が加わった場合、サブ柱状スペーサPSPsはメイン柱状スペーサPSPmとともにスペーサとしての機能を有するようになる。この場合、サブ柱状スペーサPSPsは、第1基板SUB1との接触面積が大きくなることから、信頼性あるスペーサとして機能できるようになる。たとえば、第1基板SUB1に対する第2基板SUB2の水平方向のずれを低減でき、サブ柱状スペーサPSPsと直接に接触する配向膜の剥がれ等を防止できる効果を奏する。
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
SUB1……第1基板、SUB2……第2基板、SL……シール材、SEC……半導体装置、AR……表示領域、GL……ゲート信号線、DL……ドレイン信号線、CL……コモン信号線、TFT……薄膜トランジスタ、AS……半導体層、DT……ドレイン電極、ST……ソース電極、PD……パッド部、PX……画素電極、CT……対向電極、PSP……柱状スペーサ、PSPm……メイン柱状スペーサ、PSPs……サブ柱状スペーサ、PSPs1……第1サブ柱状スペーサ、PSPs2……第2サブ柱状スペーサ、LC……液晶、TH……スルーホール、OP……開口(対向電極の)、GI……絶縁膜、PAS……保護膜、PAS1……第1保護膜、PAS2……第2保護膜、IN……層間絶縁膜。
Claims (6)
- 対向配置される第1基板と第2基板との間に液晶を封止するシール材が形成され、
前記シール材は、閉じた環状のパターンをなし、
前記第1基板の前記液晶側の面に、マトリックス状に配置された複数の画素を備え、これら画素の領域は、隣合って配置された一対のゲート信号線と、隣合って配置された一対のドレイン信号線とで囲まれた領域として構成され、この領域には、前記ゲート信号線と前記ドレイン信号線の交差部に近接して薄膜トランジスタが形成され、
前記第2基板の前記液晶側の面に、柱状スペーサが散在して形成された液晶表示装置であって、
前記柱状スペーサは、高さの大きなメイン柱状スペーサと、高さの小さなサブ柱状スペーサとが混在されて形成され、
前記メイン柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成され、
前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部および前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成されていることを特徴とする液晶表示装置。 - 前記サブ柱状スペーサは、前記ゲート信号線と前記ドレイン信号線の交差部に対向して形成される第1サブ柱状スペーサと、前記薄膜トランジスタの形成領域の一部あるいは全部に対向して形成される第2サブ柱状スペーサとから構成され、これら第1サブ柱状スペーサと第2サブ柱状スペーサは互いに近接する側壁面が互いに接続されて形成されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記第1サブ柱状スペーサおよび前記第2サブ柱状スペーサは、いずれも、その軸に直交する面での断面が円形となっていることを特徴とする請求項2に記載の液晶表示装置。
- 前記第2サブ柱状スペーサの径は、前記第1サブ柱状スペーサの径よりも大きいことを特徴とする請求項3に記載の液晶表示装置。
- 前記メイン柱状スペーサは、その軸に直交する面での断面が円形となっていることを特徴とする請求項1に記載の液晶表示装置。
- 前記メイン柱状スペーサの系は、前記第2サブ柱状スペーサの径よりも小さいことを特徴とする請求項5に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034204A JP2011170119A (ja) | 2010-02-19 | 2010-02-19 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034204A JP2011170119A (ja) | 2010-02-19 | 2010-02-19 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011170119A true JP2011170119A (ja) | 2011-09-01 |
Family
ID=44684316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010034204A Pending JP2011170119A (ja) | 2010-02-19 | 2010-02-19 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011170119A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2554322A2 (en) | 2011-08-03 | 2013-02-06 | Fuji Jukogyo Kabushiki Kaisha | Cutting apparatus with a laser irradiation means and corresponding method |
CN112612161A (zh) * | 2020-12-11 | 2021-04-06 | 惠科股份有限公司 | 一种显示面板及其制作方法和显示装置 |
-
2010
- 2010-02-19 JP JP2010034204A patent/JP2011170119A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2554322A2 (en) | 2011-08-03 | 2013-02-06 | Fuji Jukogyo Kabushiki Kaisha | Cutting apparatus with a laser irradiation means and corresponding method |
CN112612161A (zh) * | 2020-12-11 | 2021-04-06 | 惠科股份有限公司 | 一种显示面板及其制作方法和显示装置 |
CN112612161B (zh) * | 2020-12-11 | 2022-02-18 | 惠科股份有限公司 | 一种显示面板及其制作方法和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5548488B2 (ja) | 液晶表示パネル | |
KR101171414B1 (ko) | 액정 디스플레이 디바이스 | |
US10288955B2 (en) | Liquid crystal display device | |
JP6655417B2 (ja) | 表示装置 | |
JP6776060B2 (ja) | 表示装置 | |
JP5452944B2 (ja) | 液晶表示装置 | |
US9360726B2 (en) | Liquid crystal display | |
TWI402587B (zh) | 液晶顯示裝置 | |
JP2010014847A (ja) | 液晶表示パネル | |
JP2010091896A (ja) | 液晶表示装置 | |
JP6315892B2 (ja) | 液晶表示パネル | |
JP2019082536A (ja) | 位置入力機能付き表示装置 | |
KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
JP2014145992A (ja) | 液晶表示装置 | |
JP2013182127A (ja) | 液晶ディスプレイ | |
KR20110032341A (ko) | 액정표시소자 | |
JP2008262006A (ja) | アクティブマトリクス基板及び液晶パネル | |
JP2016024288A (ja) | 液晶表示装置 | |
JP4293867B2 (ja) | 画素の大型化に対応したips液晶ディスプレイ | |
JP2009271103A (ja) | 液晶表示装置 | |
WO2018003795A1 (ja) | 表示装置 | |
JP5247615B2 (ja) | 横電界方式の液晶表示装置 | |
JP2011170119A (ja) | 液晶表示装置 | |
JP2012226156A (ja) | 液晶表示装置およびマザー基板 | |
CN112558363A (zh) | 液晶显示装置 |