JP2011166060A5 - 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム - Google Patents
半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム Download PDFInfo
- Publication number
- JP2011166060A5 JP2011166060A5 JP2010030023A JP2010030023A JP2011166060A5 JP 2011166060 A5 JP2011166060 A5 JP 2011166060A5 JP 2010030023 A JP2010030023 A JP 2010030023A JP 2010030023 A JP2010030023 A JP 2010030023A JP 2011166060 A5 JP2011166060 A5 JP 2011166060A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- supplying
- containing gas
- substrate processing
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (5)
- 基板に対してホウ素含有ガスを供給する工程と、
前記基板に対して窒素含有ガスを供給する工程と、
を含む周期を繰り返すことにより、前記基板上に窒化ホウ素膜を形成する工程を有する半導体装置の製造方法。 - 前記周期はさらに、前記基板に対してアルミニウム含有ガスを供給する工程を含み、
前記窒化ホウ素膜を形成する工程では、アルミニウムがドーピングされた窒化ホウ素膜を形成する請求項1に記載の半導体装置の製造方法。 - 基板に対してホウ素含有ガスを供給する工程と、
前記基板に対して窒素含有ガスを供給する工程と、
を含む周期を繰り返すことにより、前記基板上に窒化ホウ素膜を形成する工程を有する基板処理方法。 - 基板を処理する処理室と、
前記処理室内にホウ素含有ガスを供給する第1のガス供給系と、
前記処理室内に窒素含有ガスを供給する第2のガス供給系と、
前記第1のガス供給系から前記処理室内の基板に対して前記ホウ素含有ガスを供給する処理と、前記第2のガス供給系から前記処理室内の前記基板に対して前記窒素含有ガスを供給する処理と、を含む周期を繰り返すことにより、前記基板上に窒化ホウ素膜を形成する処理を行うよう制御する制御部と、
を有する基板処理装置。 - 基板処理装置の処理室内の基板に対してホウ素含有ガスを供給する手順と、
前記処理室内の前記基板に対して窒素含有ガスを供給する手順と、
を含む周期を繰り返すことにより、前記基板上に窒化ホウ素膜を形成する手順を制御部に実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030023A JP5466526B2 (ja) | 2010-02-15 | 2010-02-15 | 半導体装置の製造方法、基板処理装置およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030023A JP5466526B2 (ja) | 2010-02-15 | 2010-02-15 | 半導体装置の製造方法、基板処理装置およびプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013255648A Division JP5687328B2 (ja) | 2013-12-11 | 2013-12-11 | 半導体装置の製造方法、基板処理装置およびプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011166060A JP2011166060A (ja) | 2011-08-25 |
JP2011166060A5 true JP2011166060A5 (ja) | 2013-03-21 |
JP5466526B2 JP5466526B2 (ja) | 2014-04-09 |
Family
ID=44596358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010030023A Active JP5466526B2 (ja) | 2010-02-15 | 2010-02-15 | 半導体装置の製造方法、基板処理装置およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5466526B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6254848B2 (ja) * | 2014-01-10 | 2017-12-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6320129B2 (ja) | 2014-04-02 | 2018-05-09 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6950315B2 (ja) * | 2016-12-15 | 2021-10-13 | 東京エレクトロン株式会社 | 成膜方法、ボロン膜、及び成膜装置 |
US10439132B2 (en) * | 2017-03-20 | 2019-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective passivation layer for magnetic tunnel junctions |
JP6839672B2 (ja) * | 2018-02-06 | 2021-03-10 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
US10522752B1 (en) | 2018-08-22 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic layer for magnetic random access memory (MRAM) by moment enhancement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2606318B2 (ja) * | 1988-09-29 | 1997-04-30 | 富士通株式会社 | 絶縁膜の形成方法 |
JP2002319722A (ja) * | 2001-01-22 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子とその製造方法 |
US6759081B2 (en) * | 2001-05-11 | 2004-07-06 | Asm International, N.V. | Method of depositing thin films for magnetic heads |
KR100448714B1 (ko) * | 2002-04-24 | 2004-09-13 | 삼성전자주식회사 | 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법 |
JP4258518B2 (ja) * | 2005-03-09 | 2009-04-30 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
US20090286402A1 (en) * | 2008-05-13 | 2009-11-19 | Applied Materials, Inc | Method for critical dimension shrink using conformal pecvd films |
-
2010
- 2010-02-15 JP JP2010030023A patent/JP5466526B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011166060A5 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム | |
JP2015067869A5 (ja) | ||
JP2015082525A5 (ja) | ||
JP2014513868A5 (ja) | ||
JP2015053445A5 (ja) | ||
JP2011006783A5 (ja) | ||
JP2015138913A5 (ja) | ||
JP2014165395A5 (ja) | ||
JP2011168881A5 (ja) | ||
JP2011258939A5 (ja) | ||
JP2016131210A5 (ja) | ||
JP2011006782A5 (ja) | ||
SG169306A1 (en) | Method of manufacturing semiconductor device, cleaning method, and substrate processing apparatus | |
JP2015109419A5 (ja) | ||
JP2011252221A5 (ja) | ||
SG143125A1 (en) | Chromium-free etching solution for si-substrates and sige-substrates, method for revealing defects using the etching solution and process for treating si-substrates and sige-substrates using the etching solution | |
MY171934A (en) | Reactor for producing polycrystalline silicon and method for removing a silicon-containing layer on a component of such a reactor | |
JP2015070177A5 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
JP2014220468A5 (ja) | ||
JP2015510260A5 (ja) | ||
JP2011091388A5 (ja) | 半導体装置の作製方法 | |
JP2016058676A5 (ja) | ||
SG142223A1 (en) | Methods for characterizing defects on silicon surfaces, etching composition for silicon surfaces and process of treating silicon surfaces with the etching composition | |
SG10201808148QA (en) | Method of manufacturing semiconductor device, substrate processing apparatus and program | |
JP2014175509A5 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム |