JP2011146917A - インタフェース装置、分離方法、多重化方法 - Google Patents
インタフェース装置、分離方法、多重化方法 Download PDFInfo
- Publication number
- JP2011146917A JP2011146917A JP2010006006A JP2010006006A JP2011146917A JP 2011146917 A JP2011146917 A JP 2011146917A JP 2010006006 A JP2010006006 A JP 2010006006A JP 2010006006 A JP2010006006 A JP 2010006006A JP 2011146917 A JP2011146917 A JP 2011146917A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- signal
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】新たに標準化されるOTN(Optical Transport Network )等の伝送網の規格に柔軟に且つ迅速に対応することができるインタフェース装置の提供を目的とする。
【解決手段】インタフェース装置は、OTN等の伝送網における第1フレームから、当該第1フレームに多重化されている第2フレームを分離するインタフェース装置であって、前記第1フレームを構成する複数のデータ列を抽出し、抽出した複数のデータ列から、前記第2フレームを生成する。
【選択図】図1
【解決手段】インタフェース装置は、OTN等の伝送網における第1フレームから、当該第1フレームに多重化されている第2フレームを分離するインタフェース装置であって、前記第1フレームを構成する複数のデータ列を抽出し、抽出した複数のデータ列から、前記第2フレームを生成する。
【選択図】図1
Description
本発明は、光伝送網(OTN:Optical Transport Network )における信号多重化方法に関する。
近年、ブロードバンド時代をむかえ、ネットワークを流れるトラフィックは音声信号だけでなく画像信号等のトラフィックが増大し、ネットワークの高速化・大容量化が求められてきた。
これに対応するため、効率的にデータを伝送するためのネットワークの見直しが進められ、基幹ネットワークにおける高密度波長分割多重(DWDM:Dense Wavelength Division Multiplexing)方式による通信に適したOTNが標準化されている(ITU-T G.709)。
そこで、現在のネットワークにおけるトランスポートノードの多くは、OTNに準拠したネットワークインタフェースを備えている。
OTNは、当初、2.5Gbps系のOTU(Optical channel Transport Unit)1、10Gbps系のOTU2、及び、40Gbps系のOTU3の3種類のフォーマットが規定された。
しかし、イーサネット(登録商標)等の多様な信号に対応するために、100Gbps系のOTU4、1.25Gps系のOTU0等が新たに検討され、又、新たなマッピング方法が検討されるなど、様々な規格が標準化されつつある。
従って、OTNに準拠したネットワークインタフェースを備えたトランスポートノードでは、これら順次規定されていく仕様に対応していく必要がある。
低速信号から高速信号までの信号に対応する技術としては、例えば、規格化されたOTNフレームを、収容する信号種類に依存せず固定的に適用し、それに対応した規格化されたSDH/SONETフレームに信号を収容する技術が提案されている(特許文献1等参照)。
ここで、OTNに準拠したネットワークインタフェースのインタフェースカード10の構成例を図25に示す。このインタフェースカードでは、例えば、近距離光通信の規格であるVSR(Very Short Reach)の光信号をVSR Optical Module11で電気信号に変換し、OTNフレーマ(FEC)12で符号誤り訂正等を行った後、OTNフレーマ(Demux/Mux)13で分離/多重化を行う。このOTNフレーマ(Demux/Mux)13に該当するOTNの多重化装置及び分離装置の一般的な構成例を図26及び図27に示す。
図26及び図27に示した一般的なOTNの分離装置20及び多重化装置30の構成においては、OTNの規格に対応するために、ODU(Optical Data Unit)1、ODU2等で示されるODUレベルでの多重化及び分離を行っている。
ODUは、より低レベルのODUを収容することが可能である。例えば、図28、図29及び図30に示すように、ODU3はODU1及びODU2を含むことが可能であり、ODU2はODU1を含むことが可能である。また、新しい規格であるODU0は、ODU3〜ODU1のいずれにも収容されることが可能である。従って、図26に示す分離装置は、ODU3からODU2を分離するODTU23Dmux、ODU3からODU1を分離するODTU13Dmux、ODU3からODU0を分離するODTU03Dmux、等を備え、最終的に所望のフォーマットの信号を生成している。
同様に、図27に示す多重化装置の場合も、ODU0からODU1を生成するODTU01Mux、ODU0からODU2を生成するODTU02Mux等を備える。
しかし、このように全てのODUレベル同士での変換処理を順次行うことで多重化処理又は分離処理を行っている場合、新たに標準化されたODUレベルに対応するためには、新たに標準化されたODUレベルと既存のODUレベルそれぞれとの間の変換処理を行うために新たな処理回路が必要となる。
すなわち、処理が複雑化し、回路規模が増大することとなる。処理の複雑化及び回路規模の増大は、開発期間の長期化を招くこととなり、タイムリーな市場への製品投入を困難とする場合が生じ得ることとなる。
そこで、本発明は、新たに標準化されるOTN等の伝送網の規格に柔軟に且つ迅速に対応することができるインタフェース装置の提供を目的とする。
本発明の1形態に係るインタフェース装置は、伝送網における第1フレームから、当該第1フレームに多重化されている第2フレームを分離するインタフェース装置であって、前記第1フレームを構成する複数のデータ列を抽出する抽出手段と、前記抽出手段で抽出した複数のデータ列から、前記第2フレームを生成する第2フレーム化手段と、を有する。
上記構成のインタフェース装置は、新たに標準化されるOTN等の伝送網の規格に柔軟に且つ迅速に対応することができる。
<実施形態1>
実施形態1の分離装置100は、ODU3からODU2を分離し、ODU3からODU1を分離するというように、それぞれのODUレベル毎に分離する処理を行うのではなく、Tributary Slot(以下、「TS」という。)を基準として分離処理を行う。
実施形態1の分離装置100は、ODU3からODU2を分離し、ODU3からODU1を分離するというように、それぞれのODUレベル毎に分離する処理を行うのではなく、Tributary Slot(以下、「TS」という。)を基準として分離処理を行う。
すなわち、図26に示すような一般的な、ODU3〜ODU1それぞれのレベルからODU0を分離する回路、ODU3及びODU2からODU1を分離する回路、ODU3からODU2を分離する回路を備えない。
ここで、TSについて説明する。
OPU(Optical channel Payload Unit)(図32参照)は、複数のTSで構成され、それぞれが交互に並べられている。
図34は、OPU2におけるTSの割り当てを示す図である。ODU1は、1つのTSにマッピングされる。また、図35は、OPU3におけるTSの割り当てを示す図である。ODU1は1つのTSにマッピングされ、ODU2は4つのTSにマッピングされる。
実施形態1の分離装置100は、入力された信号からTSを抽出し、抽出したTSを必要に応じて並べ替え、並び替えたTSから、ODU0〜ODU3のいずれの信号も必要に応じて生成することができる。TSは、分離装置100が処理することができるODUレベルのうちの最小単位であるODUを構成する単位で抽出する。
例えば、分離装置100がODU0〜ODU3のODUレベルを処理でき、ODU3の信号を入力するとする。ODU3は32個のODU0を収容することができるので(図36参照)、分離装置100は、入力するODU3の信号から32スロットのTS信号を抽出する。また、分離装置100が、ODU1〜ODU3のODUレベルを処理でき、ODU3の信号を入力するとする。この場合は、ODU3は16個のODU1を収容することができるので、分離装置100は、入力するODU3の信号から16スロットのTS信号を抽出することになる。
このように、分離装置100は、入力されるODU信号のODUレベルにかかわらず、TSを基準として分離処理を行うことで処理手順を簡略化し、機能の拡張を容易にしている。
TSから各ODUレベルの信号を生成することから、ODUレベル毎の分離回路を必要とせず、新たなODUが規定されたとしても、新しいODUのフレーマ等を追加することで、迅速に対応することが可能となる。
言い換えれば、必要なメモリ容量の増加、処理手順の複雑化、それに伴う配線リソースの増加等による回路規模が増大し、装置を実現できるデバイスが存在しなくなる可能性がある。例え、回路規模の問題が解決したとしても消費電力の増加により発生する熱の問題も生じ得る。また、開発期間が長期化し、製品をタイムリーに市場に投入することが出来なくなるという問題が発生しうる。これらの問題が、分離装置100では発生し得ないことになる。
以下、ODT3を入力し、40G容量の信号を出力する分離装置を例に説明する。尚、分離装置100は、ODU0〜ODU3のODUレベルを処理するものとする。
<構成>
図1は、分離装置100の機能的な構成例を示す図である。
図1は、分離装置100の機能的な構成例を示す図である。
分離装置100は、Framer、Demux、TS−Chenge、及び、SELを有する。これらは、必要に応じて、レジスタを介してCPUとの通信を行う。
Framerとして、1個のFramer(OTU3)111、4個のFramer(ODU2)112、16個のFramer(ODU1)113、及び、32個のFramer(ODU0)114を備える。尚、OTUは、ODUにFEC(Forward Error Correction)が付加され、ODUのOverHead(以下、「OH」という。)の一部分にOTUの情報が記載されているデータである(図31参照)。
Demuxとして、1個のDemux(ODU3)121、4個のDemux(ODU2)122、及び、16個のDemux(ODU1)123を備える。
また、TS−Chengeとして、TS−Change(ODU3)131、TS−Change(ODU2)132、及び、TS−Change(ODU1)133をそれぞれ1個ずつ備える。
SELとして、SEL141、SEL142、及び、SEL143を備える。
Framer(OTU3)111は、ODU3フレーム構成に従ったODU3のフレーム信号を生成する。
Demux(ODU3)121は、Framer(ODU3)111が生成したODU3フレーム信号からTS1〜TS32のTS信号を抽出する。
TS−Change(ODU3)131は、Demux(ODU3)121が抽出した32スロットのTS信号の並べ替えを行って出力する。
TS−Change(ODU3)131でTSの並べ替えを行うのは、後段での処理をODUレベル単位で行いやすくするためである。すなわち、TS−Change(ODU3)131から出力されるTS信号は、後段の4つのFramer(ODU2)112に8スロットずつ入力される。従って、各Framer(ODU2)112で処理すべきTS信号が正しく入力されるように並べ替えを行う。TS−Change(ODU2)132及びTS−Change(ODU1)133も同様である。
各Framer(ODU2)112は、TS−Change(ODU3)131から所定の8スロットのTS信号を入力し、ODU2のフレーム信号を生成する。生成する信号のODU2は、ODU3にマッピングされていたODU2である。従って、ODU3に2つのODU2がマッピングされていた場合は、2つのFramer(ODU2)112を動作させ、他の2つのFramer(ODU2)112は動作させないようにして省電力化を図ることが可能となる。以下に説明する他のFramerも、動作の必要がない時は動作を行わずに、省電力化を図る。
各Demux(ODU2)122は、対応するFramer(ODU2)112が生成したODU2フレーム信号から8スロットのTS信号を抽出する。対応するFramer(ODU2)112が動作していない場合は、Demux(ODU2)122は動作しない。以下に説明する他のDemuxも同様である。
TS−Change(ODU2)132は、4つのDemux(ODU2)122から出力された計32スロットのTS信号の並べ替えを行い出力する。尚、例えば、ODU3に2つのODU2がマッピングされていた場合は、2つのFramer(ODU2)112から出力される16スロットのTS信号を並べ替えることになる。以下に説明する他のTS−Changeも同様である。
各Framer(ODU1)113は、それぞれ2スロットのTS信号を入力し、ODU1のフレーム信号を生成する。各Framer(ODU1)113には、TS−Change(ODU2)132から出力されたTS信号及びTS−Change(ODU3)131から出力されたTS信号のうち、SEL141によって選択された2スロットのTS信号が入力される。SELにおいてTS信号がどのように選択されるかは、<SEL>の欄で、後で説明する。
各Demux(ODU1)123は、対応するFramer(ODU1)113が生成したODU1フレーム信号から2スロットのTS信号を抽出する。
TS−Change(ODU1)133は、16のDemux(ODU1)123から出力された計32スロットのTS信号の並べ替えを行い出力する。
各Framer(ODU0)114は、それぞれ1スロットのTS信号を入力し、ODU0のフレーム信号を生成する。各Framer(ODU0)114には、TS−Change(ODU1)133から出力されたTS信号、TS−Change(ODU3)131から出力されたTS信号、及び、TS−Change(ODU2)132から出力されたTS信号のうち、SEL142によって選択された1スロットのTS信号が入力される。
最後に、Framer(OTU3)111で生成されたODU3フレーム信号(丸1参照)、Framer(ODU2)112で生成されたODU2フレーム信号(丸2参照)、Framer(ODU1)113で生成されたODU1フレーム信号(丸3参照)、及び、Framer(ODU0)114で生成されたODU0フレーム信号から、SEL143によって信号を選択して所望の構成の信号を生成する。
以下、Demux、TS−Change、及び、SELについて説明する。
<Demux>
Demuxとして分離装置100に備えられている、Demux(ODU3)121、Demux(ODU2)122、及び、Demux(ODU1)123は、それぞれ同様の構成を有する。これらを総称してDemux120というものとする。
Demuxとして分離装置100に備えられている、Demux(ODU3)121、Demux(ODU2)122、及び、Demux(ODU1)123は、それぞれ同様の構成を有する。これらを総称してDemux120というものとする。
図2は、Demux120の構成例を示す図である。
Demux120は、TS抽出/分離部128、及び、ALM検出部129を有する。
TS抽出/分離部128は、入力されたODU信号を分離して、ODU0レベルのTSを抽出する。
一般的な分離装置は、例えば、ODU3からODU2、ODU3からODU1、ODU3からODU0と、それぞれのレベルのTSを抽出する分離回路を備える(図26参照)。しかし、分離装置100が備える分離回路であるDemux120は、ODU0レベルのTSの抽出を行う。
ALM検出部129は、入力された信号が正常か否かを判断する。
また、Demux120は、CPUレジスタブロックを介して、CPUから分離処理に必要な情報を取得し、又は、CPUに対して演算の依頼等を行う。
図3は、Demux(ODU3)121の詳細な構成例を示す図である。
TS抽出/分離部128には、ODU3信号が入力される。具体的には、MFP(フレーム位相同期パルス)、データ信号、及び、イネーブル信号が入力される。
データ信号はパラレル信号であり、256ビットが同時に入力される。図3ではDATA[255:0]で表わす。また、イネーブル信号はバイト単位で入力され、図3ではEnable[31:0]で表わす。従って、Enable[31:0]は、DATA[255:0]の256本のパラレル信号を読み込むことを示す。
ここで、図4及び図5を用いてODU3のDATA信号について説明する。
図4は、Demux(ODU3)121に入力されるDATA信号50及び、出力されるTS信号を示す図である。DATA信号50は、ODU_256並列フォーマットの信号である。白抜き矢印の上段の図が、DATA信号50を示し、下段の図が出力されるTS信号を示す。
図5は、ODU3のデータ60(図35等参照)が、図4のDATA信号50にどのように配置されているかを示す図である。図5のDATA信号51は、図5のDATA信号60をより詳細に記載したものである。図5のDATA信号51の全478列を、図4のDATA50では、120列分ずつをまとめて記載している。
図5上段で示すODU3データ60の先頭から32バイトずつが、下段で示すDATA信号51の256のパラレル信号として入力される。ODU3のOH(OverHead)は16バイトである。
従って、例えば、TS1はDATA信号51の1列目から119列目までは17行目のバイト信号として入力される(図4、図5:斜線部分のTS1(1)参照)。120行目から239行目までは1行目のバイト信号として入力され(図4、図5:斜線部分のTS1(2)参照)、240行目から359行目までは17行目のバイト信号として入力される(図4、図5:斜線部分のTS1(3)参照)。また、360行目から478行目までは1行目のバイト信号として入力される(図4、図5:斜線部分のTS1(4)参照)。
TS1(1)〜TS1(4)を連続するように取り出したものが、図4下段に示すTS1の8ビットのパラレル信号として出力される。
同様に、TS2〜TS32までの信号が出力される。尚、Enable信号は、OH部分を、‘L’(Disable)とし、追加でDisable化するための、JC Byteにより検出した情報をもとに、スタッフバイトの処理を‘L’(Disable)とする。
Demux120にODU3信号が入力されると、OH−Drop部は、入力されてきたODU3信号のMFP/Data/Enableを基に、ODU3のOHを検出する。OH−Drop部は、検出したOH内のStuff情報(JC Byte)(図33参照)及びマルチフレーム情報(PSI Byte)(図32参照)を抽出する。
OH−Drop部は、抽出したStuff情報及びマルチフレーム情報を基に、フレームCTR(TRIB)を動作させて、ラッチイネーブルの生成を行う。
OH−Drop部は、ラッチイネーブルの生成を行うとともに、抽出したStuff情報及びマルチフレーム情報をALM検出部に送る。入力された情報が妥当(正常)かどうかのチェックをするためである。
ALM検出部では、OH−Drop部から送られたStuff情報及びマルチフレーム情報、すなわち、JC Byte及びPSI ByteのALMを検出する。
PSIについてのALM検出は、ALM抽出ブロックが、Control/Prov設定ブロックを介してPSIの設定値(期待値)を受信し、受信した期待値とOH−Drop部から入力されたPSIとが一致するか否かを基に行う(Condition通知)。Control/Prov設定ブロックは、接続されているCPUレジスタブロックからPSIの期待値を受け取る。
JCについてのALM検出は、ALM抽出ブロックが、スタッフ情報の多数決判決をしてスタッフ情報のエラーを検出することで行う。PM通知としてJustificationの数(PJ、NJ)の積算した結果を通知する。
また、CPUレジスタブロックは、DATA信号のパラレル数をODUレベルに応じて設定する。例えば、ODU3を入力する場合は256パラレルと設定し、ODU2の場合は64パラレル、ODU1の場合は16パラレル、ODU0の場合は8パラレルと設定する。
TS抽出/分離部128は、フレームCTR(TRIB)が生成したラッチイネーブルの情報から、DATA信号を32個のレジスタ、すなわち、TRIB0〜TRIB31に振り分けて信号をODU0単位に分離する(図4下段の図参照)。
分離されたデータは、CTR部からのFP(フレームタイミング)を基準にして、TRIBn_Data[7:0](n=0〜31)に出力する。例えば、TRIB0_Data[7:0]が、図4のTS1である。
ALM検出部129の左下部の回路127は、入力クロックに対して入力Enable信号でマスクする機能を有する回路である。
図6に、Demux(ODU2)122の構成例を示す。ODU2は8つのTSで構成されるので、DATA信号が64パラレルである。TRIB0_Data0〜TRIB7_Dataを出力する。
また、図7は、Demux(ODU2)122に入力されるDATA信号、及び、出力されるTS信号を示す図である。DATA信号は、ODU64並列フォーマットの信号である。白抜き矢印の上段の図が、DATA信号を示し、下段の図が出力されるTS信号を示す。
最小のODUレベルであるODU0の並列度が8パラレルであることから、TSを抽出後は、Framerの処理を容易にすることができる。また、各Demuxにおいてメモリを持つ必要が無くなる。8パラレル、すなわち、バイト単位で、ODUを構成するデータを判別することができるため、データが流れない不要な回路を停止させることが可能となり、省電力化を実現できるようになる。
<TS−Change>
TS−Chengeとして分離装置100に備えられている、TS−Change(ODU3)131、TS−Change(ODU2)132、及び、TS−Change(ODU1)133は、それぞれ同様の構成を有する。これらを総称してTS−Chenge130というものとする。
TS−Chengeとして分離装置100に備えられている、TS−Change(ODU3)131、TS−Change(ODU2)132、及び、TS−Change(ODU1)133は、それぞれ同様の構成を有する。これらを総称してTS−Chenge130というものとする。
図8は、TS−Chenge130の構成例を示す図である。
TS−Chenge130は、TS1〜TS32で表わされる32スロットのTS信号を入力し、並べ替えを行って、TS1〜TS32で表わされる32スロットのTS信号として出力する。TS1〜TS32は、入出力される信号を示す番号であり、信号の内容には依存しない。例えば、TS1として入力された信号が並べ替えられてTS5から出力された場合は、TS5の信号となる。
TS−Chenge130は、クロスコネクト処理部138、及び、H/S情報設定部139を有する。
クロスコネクト処理部138は、ODU0単位でのマトリクススイッチ回路で構成され、入力されるTS1〜TS32のいずれに対しても出力先を変更できる。
入力されるTSを、どのように並び替えて出力するのかを指定する情報が、H/S情報である。H/S情報については、図10を用いて<H/S情報>の項で説明する。
H/S情報設定部139は、CPUレジスタを介して予め設定されているH/S情報を取得し、取得したH/S情報に基づいて並び替えのための選択信号を設定する。
また、H/S情報設定部139は、設定されたH/S情報についてイリーガル判定処理を行い、イリーガルであると判定した場合には、伝送路内に意図しないデータの流出を阻止する。意図しないデータの流出を阻止することで、回線の品質を確保することが可能となる。
図9に、クロスコネクト処理部138の詳細な構成例を示す。
クロスコネクト処理部138は、図9で示した回路を32セット含む構成となる。
図9で示す回路は、前段のSELによりTS1〜TS32のうち1つのTSを選択し、後段のSELによりイリーガル設定時の処理を行う構成になっている。
Demux(ODU3)121等のDemux処理ブロックで抽出した主信号TS1〜TS32に対して、H/S情報で指定されたTS1〜TS32に対応したレジスタに振り分けることにより回線経路を決定する。
イリーガル判定ブロックは、H/S情報設定部139(図8参照)に備えられているH/S情報レジスタを参照し、H/S情報が誤設定されたか否かを検出する。イリーガル判定ブロックが誤設定を検出した場合には、後段のSELで、回線が未設定である情報を出力する。
<H/S情報>
図10は、H/S情報の構成例および内容例を示す図である。
図10は、H/S情報の構成例および内容例を示す図である。
上段に、H/S情報150の構成例を示し、下段にH/S情報の設定例151を示す。
このH/S情報は、TS−Change及びSELに設定される。
H/S情報150は、例えば16ビットから成るデータであり、TS−Chenge130に、TSの個数分が設定される。H/S情報150は、出力する各TSに対応付けられており、入力されるTS番号を指定する。
「ODU Level」に、ODU0〜4のODUレベルを設定し、「STS/ODU」に、ODUまたはSTSの区別及びSTSレベルを設定する。この「ODU Level」及び「STS/ODU」によって、いずれのODU又はSTSからTSを入力するかを指定する。この指定は、後述するSELによる選択の際に有効となる。
「Trib Slot」に、入力側のTS番号を設定する。
設定例151は、「Trib Slot1」〜「Trib Slot32」で示されるTSへの出力を指示する32個のH/S情報150から構成される。
例えば、「TS8」の出力信号として、「TS7」から入力されるODU1の信号を出力する。
また、H/S情報には、回線未設定情報を設定できるものとする。
<SEL>
SELとして分離装置100に備えられている、SEL141、SEL142、及び、SEL143は、TS−Chenge130と同様に、H/S情報によってどのTS信号を選択するのかを設定する。
SELとして分離装置100に備えられている、SEL141、SEL142、及び、SEL143は、TS−Chenge130と同様に、H/S情報によってどのTS信号を選択するのかを設定する。
例えば、SEL141は、TS−Change(ODU2)132からの32スロットのTS信号と、TS−Change(ODU3)131からの32スロットのTS信号とから、所定の32スロットのTS信号を選択する。選択した32スロットのTS信号は、16個のFramer(ODU1)113に入力される。
「ODU Level」及び「STS/ODU」によって、TS−Change(ODU2)132とTS−Change(ODU3)131とのどちらからTS信号を入力するかを指定する。SELでは、TS信号の並び替えは行わない。従って、「Trib Slot」には、出力側のTS番号と同じ番号が設定される。
SELの詳細な構成は、図9を用いて説明した回路と同様である。但し、TS−Changeは、32セットを備えるが、SELは入力されるTSの数分備えられる。尚、出力はTS1〜TS32となる。
<動作>
以下、実施形態の分離装置100の動作について図11〜図16を用いて説明する。
以下、実施形態の分離装置100の動作について図11〜図16を用いて説明する。
図11〜図15に、分離処理におけるデータの流れを示す。
また、図16に、TS−Chenge、及び、SELに設定されたH/S情報の内容を示す。
図11は、Demux(ODU3)121の入力信号であるODU3と、TS−Change(ODU3)131の出力信号とを示す。
ODU3等の欄の矩形は、そのODUを構成するTS番号を示し、矩形内の数字はそのODUの識別番号を示す。例えば、識別番号「1」のODU2の欄の矩形70は、TS番号「TS−No」が「1」〜「8」で示される8つのTSで構成されていることを示している。
Framer(OTU3)111から出力されるODU3信号は、3つのODU2(1、2、3)、2つのODU1(7、8)、及び、4つのODU0(5、12、13、14)を収容している。尚、カッコ内の数字は、各ODUの識別番号を表す。
また、例えば、ODU2(1)は、4つのODU1(1、2、3、4)を収容しており、ODU1(1)は、2つのODU0(1、2)を収容している。
Demux(ODU3)121は、Framer(OTU3)111からODU3信号を入力し、32スロットのTS1〜TS32を出力する。
TS−Change(ODU3)131は、Framer(ODU2)112に、ODU2(1、2、3、)をそれぞれフレーム同期をとるために、並べ替えを行う。
具体的には、入力信号TS10〜TS17を出力信号TS9〜TS16として出力する。また、後段のFramer(ODU1)113に入力させるための位置合わせとして、入力信号TS18〜TS19を、出力信号TS17〜TS18として出力する。更に、入力信号TS9を出力信号TS19として出力する(図11:斜線を引いたODUを示す矩形、及び、矢印を参照)。その他の入力信号は、同じ番号の出力信号として出力する(図16:H/S情報設定内容131参照)。
この際、4つのFramer(ODU2)112のうち、TS17〜TS24が入力されることとなっているFramer(ODU2)112には、TSが入力されず、動作しない(図11:斜線を引いたFramer参照)。
次に、図12は、Demux(ODU2)122の入力信号であるODU2と、TS−Change(ODU2)132の出力信号とを示す。ODU2信号のTS17〜TS24の斜線部分は、信号が入力されないことを示す。この信号は、図11の動作しなかったFramer(ODU2)112の出力信号である。
TS−Change(ODU2)132は、後段のFramer(ODU1)113に入力させるための位置合わせとして、入力信号TS9を、出力信号TS13として出力する。また、入力信号TS10〜TS11を、出力信号TS9〜TS10として出力し、入力信号TS12〜TS13を、出力信号TS11〜TS12として出力する(図12:斜線を引いたODUを示す矩形、及び、矢印を参照)。
入力信号TS1〜TS8、及び、TS14〜TS16は、同じ番号の出力信号として出力する。
その他の出力信号TS17〜TS32は、後段で使用されないため回線未設定情報を出力する(図16:H/S情報設定内容132参照)。
次に、図13は、SEL141の入力信号ODU1と、出力信号ODU1とを示す。
SEL141は、TS−Change(ODU2)132からのODU1、及び、TS−Change(ODU3)131からのODU1から、Framer(ODU1)113に対して出力するTSを選択する。ODU2(1、2、3、4、5、6、7、8)のフレーム信号を生成するためである。
具体的には、TS−Change(ODU2)132からのTS1〜TS12を入力し、出力信号TS1〜TS12として出力する。また、TS−Change(ODU3)131からのTS17〜TS18、TS21〜TS22を入力し、出力信号TS17〜TS18、TS21〜TS22として出力する。
その他の出力信号TS13〜TS16、TS19〜TS20、TS23〜TS32は、後段で使用されないため回線未設定情報を出力する(図16:H/S情報設定内容141参照)。
尚、図16のH/S情報設定内容141において、例えば、「入力TS−No」の「2−1」は、TS−Change(ODU2)132からのTS1を示す。同様に、「3−17」は、TS−Change(ODU3)131からのTS17を示す。
また、16個のFramer(ODU1)113のうち、回線未設定情報を入力するFramer(ODU1)113は動作しない(図13:斜線を引いたFramer、図14:ODU0信号の斜線部分参照)。
次に、図14は、SEL142の入力信号ODU0と、出力信号ODU0とを示す。
SEL142は、TS−Change(ODU1)133からのODU0、TS−Change(ODU2)132からのODU0、及び、TS−Change(ODU3)131からのODU0から、Framer(ODU0)114に対して出力するTSを選択する。TS−Change(ODU1)133からのODU0信号の斜線部分は、信号が入力されないことを示す。この信号は、図13の動作しなかったFramer(ODU1)113の出力信号である。
まず、TS−Change(ODU1)133は、入力信号TS1〜TS4を、出力信号TS1〜TS4として出力し、入力信号TS17〜TS18を、出力信号TS17〜TS18として出力する。
その他の出力信号TS5〜TS16、TS19〜TS32は、後段で使用されないため回線未設定情報を出力する(図16:H/S情報設定内容133、図14:斜線のODUk参照)。
SEL142は、TS−Change(ODU1)133からのTS1〜TS4を入力し、出力信号TS1〜TS4として出力する。
TS−Change(ODU2)132からのTS13〜TS16を入力し、出力信号TS13〜TS16として出力する。
TS−Change(ODU3)131からのTS17〜TS20、TS23〜TS24を入力し、出力信号TS17〜TS20、TS23〜TS24として出力する。
その他の出力信号TS5〜TS12、TS21〜TS22、TS25〜TS32は、後段で使用されないため回線未設定情報を出力する(図16:H/S情報設定内容142参照)。
また、32個のFramer(ODU0)114のうち、回線未設定情報を入力するFramer(ODU0)114は動作しない(図14:斜線を引いたFramer参照)。
次に、図15は、SEL143の入力信号ODU0〜ODU3と、分離信号とを示す。
SEL143は、Framer(ODU0)114からのODU0、Framer(OTU3)111からのODU3、Framer(ODU2)112からのODU2、及び、Framer(ODU1)113からのODU1から、TSを選択し出力信号とする。
SEL143は、Framer(ODU0)114からのTS1〜TS4、TS13〜TS20、TS23〜TS24を入力し、出力信号TS1〜TS4、TS13〜TS20、TS23〜TS24として出力する。
Framer(ODU1)113からのTS5〜TS12、TS21〜TS22を入力し、出力信号TS5〜TS12、TS21〜TS22として出力する。
Framer(ODU2)112からのTS25〜TS32を入力し、出力信号TS25〜TS32として出力する。
<実施形態2>
実施形態2の多重化装置200は、それぞれのODUレベル毎に多重化する処理を行うのではなく、TSを基準として多重化処理を行う。
<実施形態2>
実施形態2の多重化装置200は、それぞれのODUレベル毎に多重化する処理を行うのではなく、TSを基準として多重化処理を行う。
実施形態2の多重化装置200は、入力された各レベルのODU信号からTSを抽出し、抽出したTSを必要に応じて並べ替え、並び替えたTSから、必要なレベルのODU信号を生成し、多重化することによって所望のODU信号を生成する。ODU0〜ODU3のいずれの信号も必要に応じて生成することができる。TSは、実施形態1の分離装置100と同様に、多重化装置200が処理することができるODUレベルのうちの最小単位であるODU0を構成する単位で抽出する。
多重化装置200は、入力されるODU信号のODUレベルにかかわらず、TSを基準として多重化処理を行うことで処理手順を簡略化し、機能の拡張を容易にしている。
TSから各ODUレベルの信号を生成することから、ODUレベル毎の多重化回路を必要とせず、新たなODUが規定されたとしても、新しいODUのフレーマ等を追加することで、迅速に対応することが可能となる。
以下、ODU0〜ODU3を入力し、40G容量の信号を出力する多重化装置を例に説明する。尚、多重化装置200は、ODU0〜ODU3のODUレベルを処理するものとする。
<構成>
図17は、多重化装置200の機能的な構成例を示す図である。また、図18は、多重化装置200の構成の詳細を示す図である。
図17は、多重化装置200の機能的な構成例を示す図である。また、図18は、多重化装置200の構成の詳細を示す図である。
多重化装置200は、Framer、Mux、TS−Chenge、及び、SELを有する。これらは、必要に応じて、レジスタを介してCPUとの通信を行う。
Framerとして、32個のFramer(ODU0)211、16個のFramer(ODU1)212、4個のFramer(ODU2)213、及び、1個のFramer(ODU3)214を備える。
Muxとして、16個のMux(ODU1)221、4個のMux(ODU2)222、及び、1個のMux(ODU3)223を備える。
また、TS−Chengeとして、TS−ChangeRX231、及び、TS−ChangeTX232をそれぞれ1個ずつ備える。
SELとして、SEL241、SEL242、及び、SEL243を備える。
多重化装置200には、ODU0〜ODU3、STM64及びSTM256の各データ信号及びイネーブル信号が、装置内システムクロックに同期して入力される。
TS−ChangeRX231は、まず、入力されたODU3〜ODU1の各データ信号を、それぞれ32スロットのTS信号に分割する。詳細には、約1.2Gbps容量、すなわち、ODU0相当のデータ、イネーブル及び同期信号としてTSを生成する。
次に、TS−ChangeRX231は、分割したTSから必要なTSを選択し、並べ替えて出力する。この選択及び並べ替えは、予め設定してあるH/S情報に従って行う。
各Framer(ODU0)211は、それぞれ1スロットのTS信号を入力し、ODU0フレーム構成に従ったODU0のフレーム信号を生成する。具体的には、入力された同期信号FPにより先頭を認識し、ODU0のOHを挿入してODU0フレームを再生成する。TS−ChangeRX231から出力されたどのTSをどのFramer(ODU0)211に処理させるかは、予め決められている。例えば、Framer(ODU0)211#1に、TS16の処理をさせるなどである(図18参照)。
Framer(ODU0)211からSEL243までの処理においては、ODUレベル毎にTSを固定的に割り当てている。例えば、SEL241においては、TS1とTS17とから入力したTS信号は、必ず、Mux(ODU1)221#1に出力するように並び替えるなどである。各MUXに入力するTS番号を固定し、TSをグループ化して扱えるようにすることで、処理を簡素化することができるからである。TSの割り当てについては、後の<SELのTS割り当て>の項で説明する。
SEL241は、各Mux(ODU1)221に送信するDataの選択を行う。具体的には、Framer(ODU0)211から出力されたODU0信号、及び、TS−ChangeRX231から出力されたODU1信号から選択する。
各Mux(ODU1)221は、それぞれ2スロットのTS信号を入力し、多重化処理を行う。詳細には、2.5Gbps容量分のデータを、Mux(ODU1)221が備えるFIFO処理部に取り込み、Enable信号とともに周波数偏差の監視、すなわち、W/R間の位相比較とStuff検出処理を行う。その後、Mux(ODU1)221が備えるMUX処理部において、OPU1のOHを挿入し、対応するFramer(ODU1)212に出力する。尚、FIFO処理部及びMUX処理部については、後の<FIFO処理部、MUX処理部>の項で説明する。
このMux(ODU1)221において2スロットのTS信号の多重化をおこなうことで、ODTU01とODU1の信号処理の共通化が可能となる。
各Framer(ODU1)212は、それぞれ対応するMux(ODU1)221が出力した信号から、ODU1のフレーム信号を生成して出力する。具体的には、16bitの並列データ、FP、MFPを再生成する。
SEL242は、各Mux(ODU2)222に送信するDataの選択を行う。具体的には、Framer(ODU0)211から出力されたODU0信号、Framer(ODU1)212から出力されたODU1信号、及び、TS−ChangeRX231から出力されたODU2信号から選択する。
各Mux(ODU2)222は、それぞれ8スロットのTS信号を入力し、多重化処理を行う。詳細には、10Gbps容量分のデータを、Mux(ODU2)222が備えるFIFO処理部に取り込み、Enable信号とともに周波数偏差の監視を行う。その後、Mux(ODU2)222が備えるMUX処理部において、OPU2のOHを挿入し、対応するFramer(ODU2)213に出力する。
このMux(ODU2)222において8スロットのTS信号の多重化をおこなうことで、ODTU02、ODTU12、及び、ODU2の信号処理の共通化が可能となる。
各Framer(ODU2)213は、それぞれ対応するMux(ODU2)222が出力した信号から、ODU2のフレーム信号を生成して出力する。具体的には、64bitの並列データ、FP、MFPを再生成する。
SEL243は、Mux(ODU3)223に送信するDataの選択を行う。具体的には、Framer(ODU0)211から出力されたODU0信号、Framer(ODU1)212から出力されたODU1信号、Framer(ODU2)213から出力されたODU2信号、TS−ChangeRX231から出力されたODU3信号、及び、STM64から選択する。
TS−ChangeTX232は、SEL243の出力を並び替えて、Mux(ODU3)223に出力する。Mux(ODU3)223で多重処理された信号は、多重化装置200が出力する信号となるため、最終的な信号のTSの並びの合わせるために並び替えを行う。
Mux(ODU3)223は、32スロットのTS信号を入力し、多重化処理を行う。詳細には、40Gbps容量分のデータを、Mux(ODU3)223が備えるFIFO処理部に取り込み、Enable信号とともに周波数偏差の監視を行う。その後、Mux(ODU3)223が備えるMUX処理部において、OPU3のOHを挿入し、Framer(ODU3)214に出力する。
このMux(ODU3)223において32スロットのTS信号の多重化をおこなうことで、ODTU03、ODTU13、ODTU23、及び、ODU3の信号処理の共通化が可能となる。
Framer(ODU3)214は、Mux(ODU3)223が出力した信号から、ODU3のフレーム信号を生成して出力する。具体的には、256bitの並列データ、FP、MFPを再生成する。
<TS−Change>
TS−ChangeRX231及びTS−ChangeTX232は、実施形態1の分離装置100におけるTS−Chenge131等と同様の構成を有する(図8、9参照)。
TS−ChangeRX231及びTS−ChangeTX232は、実施形態1の分離装置100におけるTS−Chenge131等と同様の構成を有する(図8、9参照)。
TS−ChangeRX231及びTS−ChangeTX232は、分離装置100と同様にH/S情報(図10参照)によって選択と並べ替えとが設定される。
尚、図9で示す回路は、分離装置100においては、Demuxで抽出した信号TS1〜TS32を、H/S情報で指定されたTS1〜TS32に対応したレジスタに振り分けることにより回線経路を決定することとしていたが、多重化装置200では、低容量のODUレベルにMuxされた信号TS1〜TS32を振り分ける。
<SEL>
また、SEL241、SEL242、及び、SEL243は、実施形態1の分離装置100におけるSEL141等と同様の構成を有する。SEL241等は、分離装置100と同様にH/S情報によって選択と並べ替えとが設定される。
また、SEL241、SEL242、及び、SEL243は、実施形態1の分離装置100におけるSEL141等と同様の構成を有する。SEL241等は、分離装置100と同様にH/S情報によって選択と並べ替えとが設定される。
<FIFO処理部、MUX処理部の構成>
Mux(ODU1)221、Mux(ODU2)222、及び、Mux(ODU3)223について説明する。
Mux(ODU1)221、Mux(ODU2)222、及び、Mux(ODU3)223について説明する。
図19に示すMux(ODU1)221の構成例を例に説明する。
Mux(ODU1)221は、FIFO処理部及びMUX処理部を備える。
FIFO処理部は、Write制御ブロック、メモリブロック、位相比較ブロック、Read制御ブロック、及び、Stuff検出ブロックを有する。
Write制御ブロック、メモリブロック、及び、位相比較ブロックは、それぞれFIFO処理部が処理するODUのレベルに対応した系統数分が備えられている。具体的には、ODU1の場合は2系統、ODU2の場合は8系統、ODU3の場合は32系統の数のWrite制御ブロック等が備えられる。尚、Read制御ブロック、及び、Stuff検出ブロックは、FIFO処理部が処理するODUのレベルにかかわらず1つずつ備えられる。
従って、図19で示すMux(ODU1)221のFIFO処理部は、Write制御ブロック、メモリブロック、及び、位相比較ブロックを2つずつ備えている。
各Write制御ブロックは、メモリブロックへのデータの書き込み処理を行う。
各Write制御ブロックは、SEL241からEnable(EN)及びデータ(D[7:0])を入力する(図18の信号290参照)。
SEL241から入力されるイネーブル(EN)をもとに、メモリブロックに対する書き込みアドレス、及び、イネーブルをそれぞれ生成する。SEL241から入力されるデータ(D[7:0])は、メモリブロックへの書込みデータ(WDT[7:0])として出力する。
メモリブロックは、RAM等の一般的なメモリである。
Read制御ブロックは、メモリブロックからデータの読み出し処理を行う。Read制御ブロックは、自走カウンタを備える。
Read制御ブロックは、自走カウンタとStuff検出ブロックが検出する情報(Negative Stuff情報、又は、Positive Stuff情報)とから、メモリブロックの読み出しアドレスとイネーブルとを生成する。
Read制御ブロックは、生成したアドレスとイネーブルとを、各メモリブロックに出力し、データを読み出す。Mux(ODU1)221の場合は、2系統共通でアドレス及びイネーブルを使用する。
Read制御ブロックは、メモリブロックから読み出したデータ(Data[7:0])を、MUX処理に出力する。また、Read制御ブロックは、ODUフレームの先頭を表すFP、又は、マルチフレームの先頭を表すMFPの生成を行い、MUX処理に出力する。
Read制御ブロックは、Stuff検出ブロックが検出する情報を参照してメモリブロックからデータの読み出し処理を制御する際に、OPU OHのNJO、及び、PJOを挿入する。
各位相比較ブロックは、Write制御ブロック側のアドレス及びイネーブルと、Read制御ブロック側のアドレス及びイネーブルとをもとに、位相差分量を検出し、Stuff検出ブロックに出力する。
2系統の位相比較ブロックからの位相差分量を受信したStuff検出ブロックは、受信した位相差分量を加算し、その値に基づいて、Read制御ブロック側が速い場合はPositive Stuff情報をRead制御ブロックに出力する。また、Write制御ブロック側が速い場合はNegative Stuff情報をRead制御ブロックに出力する。
MUX処理部は、Read制御ブロックからの受信したFP、又は、MFPをもとに、フレームカウンタを生成し、所定のタイミングで、OPUのOHのPSIバイト(MSI)を挿入する。これは、SEL241に設定されているODUフォーマット設定又はTS−ChangeRX231設定の値をもとに行われる。このODUフォーマット設定とは、後述する図20の「ODU0 ODU0#(A)」の設定のうち、実行に際して選択されたものをいい、TS−ChangeRX231設定とは、「ODU1 TS#(B)」の設定のうち、選択されたものをいう。
<SELのTS割り当て>
図20は、多重化装置200内のTS信号の流れを示す図である。図20では、SEL241、SEL242、及び、SEL243がそれぞれ後段のMux(ODU1)221、Mux(ODU2)222、及び、Mux(ODU3)223に送信するTSを、どのODUから選択するかを示す図である。
図20は、多重化装置200内のTS信号の流れを示す図である。図20では、SEL241、SEL242、及び、SEL243がそれぞれ後段のMux(ODU1)221、Mux(ODU2)222、及び、Mux(ODU3)223に送信するTSを、どのODUから選択するかを示す図である。
SEL241は、Framer(ODU0)211から出力されたODU0信号(A)、及び、TS−ChangeRX231から出力されたODU1信号(B)から選択する。
SEL242は、Framer(ODU0)211から出力されたODU0信号(C)、Framer(ODU1)212から出力されたODU1信号(D)、及び、TS−ChangeRX231から出力されたODU2信号(E)から選択する。
SEL243は、Framer(ODU0)211から出力されたODU0信号(F)、Framer(ODU1)212から出力されたODU1信号(G)、Framer(ODU2)213から出力されたODU2信号(H)、TS−ChangeRX231から出力されたODU3信号(J)、及び、STM64から選択する。
図21は、各SELが入力したTS信号を、どのTS信号として出力するかを設定した一覧表である。「入力」の後ろのアルファベットは、図20のODU信号を示している。例えば、「入力A」は、図20のODU0信号(A)を示す。
実行時には、この一覧表に則って、予め入力信号を選択するよう設定しておく。例えば、SEL242の出力「ODU2 #」の「1−A」として出力する入力信号として、入力「ODU0 #」を選択する等である。
この一覧表は、図22に示すTS及びODU信号の位置対応表に基づいて記載した例である。この対応表では、例えば、TS−ChangeRX231が出力したTS23は、「ODU1 #7−B」、「ODU2 #3−G」、「ODU3 #1−23」が固定的に割り当てられることを示している。また、例えば、「ODU1」欄の「1−A」と「1−B」とは、「A」と「B」との2つで1つのODU1を構成することを示す。同様に、ODU2は、「A」〜「H」の8つのTSで1つのODU2を構成することを示す。
図21の一覧表において、出力の行は、後段のMUXに送信するTS番号順に記載している。例えばSEL241の出力「ODU1 #」の「1−A」と「1−B」とは、Mux(ODU1)221の「#1」に送信することを示す。「A」と「B」とは、Mux(ODU1)221が入力するTS信号が2個であることを示す。これは、ODU1は、2個のTSから成ることを示している。
また、入力の行は、この入力となるODU信号を示す。例えば、SEL241の入力「ODU0 #」の「17」は、Framer(ODU0)211の出力「ODU0 #」の「17」を示す。この入力「ODU0 #」の「17」は、出力「ODU1 #」の「1−B」として出力される。
また、例えば、SEL242の入力「ODU1 #」の「5−A」は、SEL241の出力「ODU1 #」の「5−A」として出力されたTS信号を示し、出力「ODU2 #」の「1−B」として出力される。
<動作>
以下、実施形態の多重化装置200の動作について図23及び図24を用いて説明する。
以下、実施形態の多重化装置200の動作について図23及び図24を用いて説明する。
図23及び図24に、具体的なデータウォークスルー図を示す。
図23及び図24では、図21で示した一覧表から選択した信号を表す。実線の矩形で囲んだ設定を選択したものとする。この選択は、H/S情報(図10参照)を設定することで行う。
具体例では、多重化装置200が、ODU0〜ODU3、STM64及びSTM256をSource Dataとして入力し、入力したSource Dataから任意のDataを選択してODU3へMapping(図24の「ODU3Mappingイメージ」参照)する過程を説明する。
Source Dataとして、ODU0は#1〜#32、ODU1は#1〜#16、ODU2は#1〜#4、ODU3は#1、STM−64は#1〜#4、及び、STM256は#1が入力される。
TS−ChangeRX231は、Source DataのODUから、任意の32タイムスロット分のデータを選択し、並び替える。
TS−ChangeRX231の表は、「出力 TS#」欄で示されるTSに出力するODU信号を、「入力」欄で指定している。具体的には、ODUレベルを「入力 ODUk」で、ODUの番号を「入力 #」で、TimeSlot番号を「入力 TimeSlot」で指定している。例えば、「出力 TS#」が「1」のTSとして出力するのは、「入力 ODUk」が「1」、「入力 #」が「2」、「入力 TimeSlot」が「1」であるので、ODU1の#2の信号であって、TimeSlot1の信号である。尚、ODU1の#2の信号であって、TimeSlot2の信号は、「出力 TS#」が「17」のTSとして出力される。図22において、ODU1が2つのTS「1−A」と「1−B」とで構成されることを示したが、この「A」、「B」がTimeSlotに該当する。
また本具体例の場合、STMデータのMappingも行うため、「−」で示される未使用スロットが存在している。
TS−ChangeRX231では、Lane Demapping出力の32TSの並び、すなわち、入力されたODU0〜ODU3からTSを抽出した際の並びと、後段のMux処理で期待するTSの並びが異なる場合、その並びの変換を行う。Mux処理においてTSの扱いが固定されているためである。「出力 TS#」で示されるTSを出力先として、Lane Demapping出力のTS#を設定する。尚、本具体例の場合、変換の必要がない場合を記載している。
Framer(ODU0)211では、TS−ChangeRX231の「入力 ODUk」が「0」と設定された「出力 TS#」からODU0信号を入力し、ODU0のフレーム信号を生成し出力する。本具体例では、「入力 TS#」が、「2」、「5」、「6」、「9」、「13」、「18」、「21」、「22」、「25」、「29」の10本のODU0信号が生成され、出力される。
SEL241は、Mux(ODU1)221に送るDataの選択を行う。
Mux(ODU1)221は16系統存在するため、それぞれに対応する入力DataのODUレベルを選択する。
「出力 ODU1#」を出力先として、「入力A ODU0 ODU0#」及び「入力B ODU1 TS#」の有効無効を設定する。
実線矩形で囲まれている設定が有効とされている。
例えば、「出力 ODU1#」が「1−A」及び「1−B」に対し「入力 ODU1 TS#」が「1」及び「17」を有効とする。
SEL242は、Mux(ODU2)222に送るDataの選択を行う。
Mux(ODU2)222は4系統存在するため、それぞれに対応する入力Dataの ODUレベルを選択する。
「出力 ODU2#」を出力先として、「入力C ODU0 ODU0#」、「入力D ODU1 ODU1#」、「入力E ODU2 TS#」、及び、「入力 STM-64 Slot#」の有効無効を設定する。
例えば、「出力 ODU2#」が「2−A」〜「2−H」に対し「入力D ODU1 ODU1#」が「2−A」、「6−A」、「10−A」、「14−A」、「2−B」、「6−B」、「10−B」、「14−B」を有効とする。「出力 ODU2#」が「4−A」〜「4−H」に対し「入力 STM−64 Slot#」が「4」を有効とする。
SEL243は、Mux(ODU3)223に送るDataの選択を行う。
「出力 ODU3#」を出力先として、「入力F ODU0 ODU0#」、「入力G ODU1 ODU1#」、「入力H ODU2 TS#」、「入力J ODU3 TS#」、及び、「入力 STM-64 Slot#」の有効無効を設定する。
例えば、「出力 ODU3#」の「1−1」に対し「入力G ODU1 ODU1#」が「1−A」を有効とする。
TS−ChangeTX232は、SEL243が出力する32個のTSの並びと、外部出力するODU3データのTSの並びが異なる場合、その並びの変換を行う。Mux(ODU3)223でのTSの扱いが固定されているためである。
「出力 TS#」を出力先とし、SEL243が出力したODU3のTSを「入力 ODU3#」に設定する。
最終的に、図24に示す「ODU3Mappingイメージ」で示すようなODU3を生成する。このイメージにおいて、ODUの番号は、Source DataのODU番号と同じであり、アンダーラインが引かれたODUは、内部で多重処理したものである。
<補足>
以上、本発明の実施形態について説明したが、本発明は上記形態に限らず、以下のようにしてもよい。
(1)実施形態では、OTNのODUフレームの分離装置及び多重化装置について説明したが、他の伝送網における伝送データの分離装置及び多重化であってもよい。
以上、本発明の実施形態について説明したが、本発明は上記形態に限らず、以下のようにしてもよい。
(1)実施形態では、OTNのODUフレームの分離装置及び多重化装置について説明したが、他の伝送網における伝送データの分離装置及び多重化であってもよい。
100 分離装置
111 Framer(OTU3)
112 213 Framer(ODU2)
113 212 Framer(ODU1)
114 211 Framer(ODU0)
121 Demux(ODU3)
122 Demux(ODU2)
123 Demux(ODU1)
131 TS−Change(ODU3)
132 TS−Change(ODU2)
133 TS−Change(ODU1)
141 142 143 241 242 243 SEL
200 多重化装置
214 Framer(ODU3)
221 Mux(ODU1)
222 Mux(ODU2)
223 Mux(ODU3)
231 TS−ChangeRX
232 TS−ChangeTX
111 Framer(OTU3)
112 213 Framer(ODU2)
113 212 Framer(ODU1)
114 211 Framer(ODU0)
121 Demux(ODU3)
122 Demux(ODU2)
123 Demux(ODU1)
131 TS−Change(ODU3)
132 TS−Change(ODU2)
133 TS−Change(ODU1)
141 142 143 241 242 243 SEL
200 多重化装置
214 Framer(ODU3)
221 Mux(ODU1)
222 Mux(ODU2)
223 Mux(ODU3)
231 TS−ChangeRX
232 TS−ChangeTX
Claims (13)
- 伝送網における第1フレームから、当該第1フレームに多重化されている第2フレームを分離するインタフェース装置であって、
前記第1フレームを構成する複数のデータ列を抽出する抽出手段と、
前記抽出手段で抽出した複数のデータ列から、前記第2フレームを生成する第2フレーム化手段と
を備えるインタフェース装置。 - 前記第2フレーム化手段は、前記第1フレームが前記第2フレームを多重化することが可能である個数分備えられ、
前記抽出手段が抽出したデータ列のうち前記第2フレームをそれぞれ構成するデータ列が、それぞれの前記第2フレーム化手段に入力されるようにデータ列を並べ替える並べ替え手段を備える
請求項1記載のインタフェース装置。 - 前記並べ替え手段によって並べ替えられたデータ列を入力しない前記第2フレーム化手段を実行する回路には通電しない
請求項2記載のインタフェース装置。 - 前記抽出手段が抽出したデータ列から、前記第1フレーム又は前記第2フレームに多重化されている第3フレームを生成する第3フレーム化手段を備える
請求項1〜請求項3のいずれかに記載のインタフェース装置。 - 前記抽出手段で抽出するデータ列の単位は、前記第1フレームに多重化されている最小レベルのフレームを1データ列で構成するような単位である
請求項1〜請求項4のいずれかに記載のインタフェース装置。 - 伝送網における複数種類のフレームを、多重化して第1フレームを生成するインタフェース装置であって、
前記複数のフレームそれぞれから、それぞれのフレームを構成する複数のデータ列を抽出する抽出手段と、
前記抽出手段で抽出した複数のデータ列から、前記第1フレームを構成するデータ列を選択し、選択したデータ列から前記第1フレームを生成する第1フレーム化手段と
を備えるインタフェース装置。 - 前記第1フレームには、第2フレームが多重化されており、
前記抽出手段で抽出した複数のデータ列から、前記第2フレームを生成する第2フレーム化手段を備え、
前記第1フレーム化手段は、前記第2フレーム化手段が生成した第2フレームと前記抽出手段で抽出した複数のデータ列とから、前記第1フレームを生成する
請求項6記載のインタフェース装置。 - 前記第2フレーム化手段は、前記第1フレームが前記第2フレームを多重化することが可能である個数分備えられ、
前記抽出手段が抽出したデータ列のうち前記第2フレームをそれぞれ構成するデータ列が、それぞれの前記第2フレーム化手段に入力されるようにデータ列を並べ替える並べ替え手段を備える
請求項7記載のインタフェース装置。 - 前記並べ替え手段によって並べ替えられたデータ列を入力しない前記第2フレーム化手段を実行する回路には通電しない
請求項8記載のインタフェース装置。 - 前記抽出手段で抽出するデータ列の単位は、前記第1フレームに多重化されている最小レベルのフレームを1データ列で構成するような単位である
請求項6〜請求項9のいずれかに記載のインタフェース装置。 - 前記伝送網は、光伝送網(OTN:Optical Transport Network)であり、前記フレームはODU(Optical channel Data Unit)フレームであり、
前記抽出手段が抽出するデータ列は、Tributary Slotである
請求項1〜請求項10のいずれかに記載のインタフェース装置。 - 伝送網における第1フレームから、当該第1フレームに多重化されている第2フレームを分離するインタフェース装置で用いられる分離方法であって、
前記インタフェース装置に、
前記第1フレームを構成する複数のデータ列を抽出させ、
抽出された複数のデータ列から、前記第2フレームを生成させる
分離方法。 - 伝送網における複数種類のフレームを、多重化して第1フレームを生成するインタフェース装置で用いられる多重化方法であって、
前記インタフェース装置に、
前記複数のフレームそれぞれから、それぞれのフレームを構成する複数のデータ列を抽出させ、
抽出された複数のデータ列から、前記第1フレームを構成するデータ列を選択させ、選択されたデータ列から前記第1フレームを生成させる
多重化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006006A JP2011146917A (ja) | 2010-01-14 | 2010-01-14 | インタフェース装置、分離方法、多重化方法 |
US12/987,672 US20110170864A1 (en) | 2010-01-14 | 2011-01-10 | Interface device, demultiplexing method, and multiplexing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006006A JP2011146917A (ja) | 2010-01-14 | 2010-01-14 | インタフェース装置、分離方法、多重化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011146917A true JP2011146917A (ja) | 2011-07-28 |
Family
ID=44258599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006006A Pending JP2011146917A (ja) | 2010-01-14 | 2010-01-14 | インタフェース装置、分離方法、多重化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110170864A1 (ja) |
JP (1) | JP2011146917A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207764A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | データ伝送装置及びデータ伝送方法 |
WO2014105830A1 (en) * | 2012-12-31 | 2014-07-03 | Zte (Usa) Inc. | Adaptive data transmission format for optical transport network |
JP2015139048A (ja) * | 2014-01-21 | 2015-07-30 | 富士通株式会社 | 伝送装置及び伝送方法 |
JP2015167287A (ja) * | 2014-03-03 | 2015-09-24 | 富士通株式会社 | 光受信装置、及び光受信方法 |
JP2016042644A (ja) * | 2014-08-15 | 2016-03-31 | 富士通株式会社 | 分離装置及び多重装置 |
US9819432B2 (en) | 2015-05-14 | 2017-11-14 | Fujitsu Limited | Transmission apparatus and transmission method |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8743915B2 (en) * | 2010-05-18 | 2014-06-03 | Electronics And Telecommunications Research Institute | Method and apparatus for transmitting packet in optical transport network |
WO2012119415A1 (zh) | 2011-08-24 | 2012-09-13 | 华为技术有限公司 | 一种传送超高速以太网业务的方法和装置 |
US8989222B1 (en) | 2012-09-21 | 2015-03-24 | Pmc-Sierra Us, Inc. | Justification insertion and removal in generic mapping procedure in an optical transport network |
EP2720391B8 (en) * | 2012-10-12 | 2015-03-18 | Alcatel Lucent | Optical transport network power-save technique based on client signal information |
EP3065318B1 (en) * | 2015-03-06 | 2020-04-22 | Alcatel Lucent | Transmission method |
AU2016354456B2 (en) | 2015-11-09 | 2022-02-17 | Shiseido Company, Ltd. | Compositions and methods for application over skin |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59185452A (ja) * | 1983-04-06 | 1984-10-22 | Fujitsu Ltd | 初期イリ−ガル情報廃棄方式 |
JPH03132125A (ja) * | 1989-10-18 | 1991-06-05 | Nippon Telegr & Teleph Corp <Ntt> | ネットワーク内接続経路自動探索方法 |
JPH03268633A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 有効データ判別方式 |
JPH06177848A (ja) * | 1992-12-10 | 1994-06-24 | Oki Electric Ind Co Ltd | クロスコネクト装置 |
JP2001156857A (ja) * | 1999-11-25 | 2001-06-08 | Fujikura Ltd | Lan用コンバータ |
US20030048813A1 (en) * | 2001-09-05 | 2003-03-13 | Optix Networks Inc. | Method for mapping and multiplexing constant bit rate signals into an optical transport network frame |
EP1657839A1 (en) * | 2004-11-12 | 2006-05-17 | Alcatel | Method and apparatus for transporting a client layer signal over an optical transport network (OTN) |
EP1826926A1 (en) * | 2004-12-14 | 2007-08-29 | Huawei Technologies Co., Ltd. | An implement method of short rate traffic signal transmitted in optical transport network |
JP2008227995A (ja) * | 2007-03-14 | 2008-09-25 | Hitachi Communication Technologies Ltd | マルチレート信号を収容する光伝送装置 |
JP2009528731A (ja) * | 2006-03-03 | 2009-08-06 | ▲ホア▼▲ウェイ▼技術有限公司 | Otn上でdtmを伝送するための方法、装置、及び応用装置 |
JP2010136380A (ja) * | 2008-12-08 | 2010-06-17 | Korea Electronics Telecommun | 擬似反転多重化/逆多重化方法及び装置 |
JP2012518922A (ja) * | 2009-05-11 | 2012-08-16 | ▲ホア▼▲ウェイ▼技術有限公司 | 光伝送網においてデータを送信する方法、システム、および装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893306A (en) * | 1987-11-10 | 1990-01-09 | Bell Communications Research, Inc. | Method and apparatus for multiplexing circuit and packet traffic |
CN101291179B (zh) * | 2007-04-17 | 2011-03-23 | 华为技术有限公司 | 一种光传送网中客户信号传送方法及相关设备 |
CN101635867B (zh) * | 2008-07-21 | 2012-08-08 | 华为技术有限公司 | 光信号的复用映射和解复用映射方法、装置及系统 |
JP5187081B2 (ja) * | 2008-09-01 | 2013-04-24 | 富士通株式会社 | フレーム生成装置およびフレーム生成方法 |
EP2348654B1 (en) * | 2008-11-14 | 2015-04-08 | Nippon Telegraph And Telephone Corporation | Optical digital transmission system |
-
2010
- 2010-01-14 JP JP2010006006A patent/JP2011146917A/ja active Pending
-
2011
- 2011-01-10 US US12/987,672 patent/US20110170864A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59185452A (ja) * | 1983-04-06 | 1984-10-22 | Fujitsu Ltd | 初期イリ−ガル情報廃棄方式 |
JPH03132125A (ja) * | 1989-10-18 | 1991-06-05 | Nippon Telegr & Teleph Corp <Ntt> | ネットワーク内接続経路自動探索方法 |
JPH03268633A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 有効データ判別方式 |
JPH06177848A (ja) * | 1992-12-10 | 1994-06-24 | Oki Electric Ind Co Ltd | クロスコネクト装置 |
JP2001156857A (ja) * | 1999-11-25 | 2001-06-08 | Fujikura Ltd | Lan用コンバータ |
US20030048813A1 (en) * | 2001-09-05 | 2003-03-13 | Optix Networks Inc. | Method for mapping and multiplexing constant bit rate signals into an optical transport network frame |
EP1657839A1 (en) * | 2004-11-12 | 2006-05-17 | Alcatel | Method and apparatus for transporting a client layer signal over an optical transport network (OTN) |
EP1826926A1 (en) * | 2004-12-14 | 2007-08-29 | Huawei Technologies Co., Ltd. | An implement method of short rate traffic signal transmitted in optical transport network |
JP2009528731A (ja) * | 2006-03-03 | 2009-08-06 | ▲ホア▼▲ウェイ▼技術有限公司 | Otn上でdtmを伝送するための方法、装置、及び応用装置 |
JP2008227995A (ja) * | 2007-03-14 | 2008-09-25 | Hitachi Communication Technologies Ltd | マルチレート信号を収容する光伝送装置 |
JP2010136380A (ja) * | 2008-12-08 | 2010-06-17 | Korea Electronics Telecommun | 擬似反転多重化/逆多重化方法及び装置 |
JP2012518922A (ja) * | 2009-05-11 | 2012-08-16 | ▲ホア▼▲ウェイ▼技術有限公司 | 光伝送網においてデータを送信する方法、システム、および装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207764A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | データ伝送装置及びデータ伝送方法 |
US9525509B2 (en) | 2012-03-29 | 2016-12-20 | Fujitsu Limited | Data transmission apparatus and data transmission method |
WO2014105830A1 (en) * | 2012-12-31 | 2014-07-03 | Zte (Usa) Inc. | Adaptive data transmission format for optical transport network |
JP2015139048A (ja) * | 2014-01-21 | 2015-07-30 | 富士通株式会社 | 伝送装置及び伝送方法 |
US9893832B2 (en) | 2014-01-21 | 2018-02-13 | Fujitsu Limited | Transfer apparatus and transfer method |
JP2015167287A (ja) * | 2014-03-03 | 2015-09-24 | 富士通株式会社 | 光受信装置、及び光受信方法 |
JP2016042644A (ja) * | 2014-08-15 | 2016-03-31 | 富士通株式会社 | 分離装置及び多重装置 |
US9735906B2 (en) | 2014-08-15 | 2017-08-15 | Fujitsu Limited | Demultiplexing device and multiplexing device |
US9819432B2 (en) | 2015-05-14 | 2017-11-14 | Fujitsu Limited | Transmission apparatus and transmission method |
Also Published As
Publication number | Publication date |
---|---|
US20110170864A1 (en) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011146917A (ja) | インタフェース装置、分離方法、多重化方法 | |
US20210084383A1 (en) | Service data processing method and apparatus | |
CA2695882C (en) | Frame generating apparatus and frame generating method | |
EP2037604B1 (en) | Method and apparatus for synchronous cross-connect switching in optical transport network | |
US11405703B2 (en) | Method and apparatus for transmission using interface, and device | |
KR101041569B1 (ko) | 클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 | |
JP5461229B2 (ja) | クライアント信号収容多重処理装置、クライアント信号クロスコネクト装置、クライアント信号収容多重処理方法 | |
JP5454704B2 (ja) | 通信システムおよび通信方法 | |
JP5659910B2 (ja) | フレームマッピング装置及びフレームマッピング方法 | |
US8687655B2 (en) | Signal demultiplexer, signal multiplexer, and signal multiplexer/demultiplexer | |
EP2079177A1 (en) | Method and device to adjust the signal of the optical transport network | |
JP5068376B2 (ja) | 光ディジタル伝送システム | |
JP5796327B2 (ja) | 光伝送装置及び光伝送方法 | |
JPWO2011121722A1 (ja) | 送信装置及び受信装置、並びに送信方法及び受信方法 | |
US20120281985A1 (en) | Transmitting apparatus and signal transmitting method | |
JP5450219B2 (ja) | デジタルクロスコネクト装置及び方法 | |
JP2015139048A (ja) | 伝送装置及び伝送方法 | |
EP2586143B1 (en) | Method and apparatus for forming and processing data units | |
JP6413464B2 (ja) | 分離装置及び多重装置 | |
US20160142798A1 (en) | Transmission apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |