JP2016219882A - 伝送装置及び伝送方法 - Google Patents
伝送装置及び伝送方法 Download PDFInfo
- Publication number
- JP2016219882A JP2016219882A JP2015099322A JP2015099322A JP2016219882A JP 2016219882 A JP2016219882 A JP 2016219882A JP 2015099322 A JP2015099322 A JP 2015099322A JP 2015099322 A JP2015099322 A JP 2015099322A JP 2016219882 A JP2016219882 A JP 2016219882A
- Authority
- JP
- Japan
- Prior art keywords
- odu
- unit
- otu1
- data
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Abstract
【課題】OH処理に要する回路規模を抑制できる伝送装置等を提供する。
【解決手段】ADMは、RAMと、OTUモニタ部と、ODUモニタ部とを有する。OTUモニタ部は、複数のODU0を格納するOTU1から各OHの位置情報及びODU0のデータを含む制御情報を生成し、制御情報をRAMに記憶する。ODUモニタ部は、RAMに記憶中の制御情報を読み出し、読み出した位置情報に基づき、読み出した各ODU0のODUOHの内容をモニタし、モニタ後の各ODU0を出力する。
【選択図】図2
【解決手段】ADMは、RAMと、OTUモニタ部と、ODUモニタ部とを有する。OTUモニタ部は、複数のODU0を格納するOTU1から各OHの位置情報及びODU0のデータを含む制御情報を生成し、制御情報をRAMに記憶する。ODUモニタ部は、RAMに記憶中の制御情報を読み出し、読み出した位置情報に基づき、読み出した各ODU0のODUOHの内容をモニタし、モニタ後の各ODU0を出力する。
【選択図】図2
Description
本発明は、伝送装置及び伝送方法に関する。
ITU(International Telecommunication Union)−TG.709規格に示されるOTN(Optical Transport Network)伝送方式は、光ネットワークへ流入するクライアント信号をOTU(Optical channel Transport Unit)に格納して伝送する方式である。OTUには、クライアント信号を格納するペイロードに加え、OPU(Optical channel Payload Unit)のOH(Over Head)、ODU(Optical channel Data Unit)のOHやOTUのOHが格納されている。
OTNでは、伝送レートの異なる複数種のクライアント信号を1つの信号に格納できる複数種のOTUが定義されている。例えば、OTU0には、約1.25Gbpsまでのクライアント信号、OTU1には、約2.5Gbpsまでのクライアント信号が格納できる。また、OTU2には、約10Gbpsまでのクライアント信号、OTU3には、約40Gbpsまでのクライアント信号、OTU4には、約100Gbpsのクライアント信号が格納できる。そして、OTUには、複数種のODUが格納可能である。
複数種のODUとして、例えば、ODU0には、約1.25Gbpsまでのクライアント信号、ODU1には、約2.5Gbpsまでのクライアント信号が格納できる。また、ODU2には、約10Gbpsまでのクライアント信号、ODU3には、約40Gbpsまでのクライアント信号、ODU4には、約100Gbpsのクライアント信号が格納できる。
ODUは、下位レベルのODUを格納可能にし、例えば、ODU4は、ODU0、ODU1、ODU2やODU3を格納可能にし、ODU3は、ODU0、ODU1やODU2を格納可能にしている。しかも、ODUは、下位レベルのODUを多段にネストして格納できるマルチステージ方式を採用している。尚、下位レベルのODUを格納しているODUは、HO(Higher Order)−ODUとなる。下位レベルのODUを格納していないODUは、LO(Lowwer Order)−ODUとなる。ODU4は、例えば、8個のLO−ODU0を夫々格納した2個のHO−ODU2と、4個のLO−ODU2を夫々格納した2個のHO−ODU3とを多重化したものである。
そして、OTNに準拠した伝送装置の分離部では、受信したOTU内のペイロード領域内のHO−ODUを分離し、分離したHO−ODUからLO−ODUのデータを分離する。また、伝送装置の多重部では、LO−ODUのデータをHO−ODU内に格納し、更に、格納したHO−ODUをOTU内のペイロード領域に格納して出力する。
図14は、伝送システム100の一例を示す説明図である。図14に示す伝送システム100は、OTU1のクライアント装置101と、OTU2のネットワーク102と、伝送装置103とを有する。伝送装置103は、例えば、OTU1×4及びOTU2×1対応の伝送装置である。
伝送装置103は、OTU1I/F111と、ODU1MUX/DMUX(Multiplexer/Demultiplexer)112と、XC(Cross Connect)113と、ODU処理部114と、ODU2MUX/DMUX115と、OTU2I/F116とを有する。OTU1I/F111は、OTU1のクライアント装置101との間の通信I/Fである。OTU1I/F111は、OTU1のFEC(Forward Error Correction)演算処理を実行し、演算結果からエラー訂正を行う。
更に、OTU1I/F111は、OTU1のOTUOHの同期を検出する。尚、OHの同期検出は、OTU1のOTUOHのFAS(Frame Alignment Signal)で識別するものである。また、OTU1I/F111は、OTU1のOH領域にOTUOHの内容を挿入すると共に、OTUOHの内容をモニタするOH処理部111Aを有する。尚、OH処理部111Aは、OTU1I/F111毎に、各OTU1I/F111の各OTU1同士の同期を確保すべく、OTU1同士をシフトするレジスタを有する。OH処理部111Aは、OTU1I/F111に対応して計4個である。
ODU1MUX/DMUX112は、OTU1内のHO−ODUであるODU1からLO−ODUであるODU0のデータに分離する分離(DMUX)機能と、ODU0のデータをODU1に格納する多重(MUX)機能とを有する。XC113は、LO−ODU単位で各データを所定の出力先に並び替えて出力する。ODU処理部114は、ODUのOH領域にODUOHを挿入すると共に、ODUOHの内容をモニタするOH処理部114Aを有する。尚、OH処理部114Aは、LO−ODU単位で、各LO−ODUのデータ同士の同期を確保すべく、LO−ODUのデータ同士をシフトするレジスタを有する。OH処理部114Aは、LO−ODU毎の計8個である。
ODU2MUX/DMUX115は、HO−ODUであるODU2からLO−ODUであるODU0のデータに分離するDMUX機能と、ODU0のデータをODU2に格納するMUX機能とを有する。
OTU2IF116は、OTU2のネットワーク102との間の通信I/Fである。OTU2I/F116は、OTU2のFEC演算処理を実行し、そのFEC値をOTU2のFEC領域に挿入する。更に、OTU2I/F116は、OTU2のOTUOHの同期を検出する。尚、OTUOHの同期検出は、OTU2のOTUOHのFASで識別するものである。また、OTU2I/F116は、OTU2のOH領域にOTUOHの内容を挿入すると共に、OTUOHの内容をモニタするOH処理部116Aを有する。
OTU1I/F111のOH処理部111Aは、クライアント装置101からのOTU1を受信した場合、OTU1のOTUOHの内容を確認した後、そのOTU1をODU1MUX/DMUX112に出力する。
ODU1MUX/DMUX112は、OTU1内のODU1からODU0のデータに分離し、分離したODU0のデータをXC113に出力する。XC113は、ODU1MUX/DMUX112からのODU0のデータをLO−ODU単位で所定の出力先に並び替える。ODU処理部114内の各OH処理部114Aは、各ODU0のODUOHの内容をモニタする。更に、各OH処理部114Aは、各ODU0のODUOHの書換要求を検出した場合、各ODU0のODUOHの一部又は全部の内容を書き換える。
各OH処理部114Aは、ODU0のODUOHのOH処理後、OH処理後のODU0のデータをODU2MUX/DMUX115に出力する。ODU2MUX/DMUX115は、OH処理後のODU0のデータをODU2に格納し、そのODU2をOTU2のペイロード領域に格納し、OTU2としてOTU2I/F116に出力する。
OTU2I/F116内のOH処理部116Aは、OTU2のOH領域にOTUOHの内容を挿入する。そして、OTU2I/F116は、FEC演算処理のFEC値をOTU2のFEC領域に挿入し、OTU2をネットワーク102に出力する。
伝送装置103は、各クライアント装置101のOTU1をOTU2でネットワーク102に伝送する場合、OTU1のOTUOHの内容をモニタ後、OTU1内のLO−ODU単位でODUOHの内容をモニタ及び挿入する。その結果、伝送装置103は、各クライアント装置101からの各OTU1のLO−ODU0をOTU2に格納してネットワーク102に出力できる。
OTU2I/F116は、OTU2のネットワーク102からOTU2を受信した場合、OTU2のOTUOH内のFASを識別し、OTU2の同期を検出する。更に、OTU2I/F116内のOH処理116Aは、OTU2のOTUOHの内容をモニタする。OTU2I/F116は、OTU2内のペイロード領域からODU2を分離してODU2MUX/DMUX115に出力する。ODU2MUX/DMUX115は、OTU2内のODU2からOUD0のデータに分離し、分離したODU0のデータをODU処理部114に出力する。
ODU処理部114の各OH処理部114Aは、ODU2MUX/DMUX115からのODU0のODUOHの内容をモニタし、ODUOHの内容を書き換える場合、ODUOHの内容を書き換える。ODU処理部114は、OH処理後のOUD0のデータをXC113に出力する。
XC113は、LO−ODU単位でODU処理部114から各ODU0の所定出力先に並び替えて、各ODU0のデータを各ODU1MUX/DMUX112に出力する。ODU1MUX/DMUX112は、XC113からのODU0をODU1に格納し、格納したODU1をOTU1内のペイロード領域に格納し、OTU1をOTU1I/F111に出力する。OTU1I/F111は、ODU1MUX/DMUX112からのODU1をOTU1内のペイロード領域に格納し、格納したOTU1のOH領域にOTUOHの内容を挿入する。更に、OTU1I/F111は、OTU1をFEC演算し、FEC値をOTU1内のFEC領域に挿入する。そして、OTU1I/F111は、そのOTU1をクライアント装置101に出力する。
伝送装置103は、ネットワーク102からのOTU2を各クライアント装置101に伝送する場合、OTU2内のOTUOHをモニタ後、OTU2内のLO−ODU単位でODUOHの内容をモニタ及び挿入する。その結果、伝送装置103は、ネットワーク102からのOTU2をOTU1に分離して、そのOTU1を各クライアント装置101に出力できる。
しかしながら、例えば、OTU1×4及びOTU2×1対応の伝送装置103では、HO−ODUを最大8個のLO−ODUに出力するLO−ODU処理毎に、ODUOHの内容をモニタする。例えば、LO−ODU処理毎に、LO−ODUのデータ同士の同期を確保すべくLO−ODUのデータをシフトするために、データのレイテンシ数×データの並列数分のレジスタ等のOH処理部を設ける。
また、伝送装置103では、ODU処理部114内に、HO−ODUからLO−ODUのデータに分離するLO−ODU処理毎に、ODUOHの一部又は全部を書き換えるためにODUのデータをシフトするレジスタ等のOH処理部を設けている。
更に、伝送装置103では、OTU1をOTU2で伝送する際、各OTU1に対してOTUOHの内容のモニタが完了するまでに各OTU1のデータをシフトするレジスタ等のOH処理部をOTU1I/F111毎に設けている。従って、OH処理毎にレジスタを要するため、その回路規模が大規模になる。
一つの側面では、OH処理に要する回路規模を抑制できる伝送装置等を提供することを目的とする。
一つの案の伝送装置は、生成部と、記憶部と、モニタ部と、出力部とを有する。生成部は、複数の第1の信号を格納する第2の信号から各ヘッダ情報の位置を示す位置情報を生成する。記憶部は、前記生成部にて生成した前記位置情報及び前記各第1の信号を記憶する。モニタ部は、前記記憶部に記憶中の前記位置情報及び前記各第1の信号を読み出し、読み出した前記位置情報に基づき、読み出した各第1の信号の前記ヘッダ情報の内容をモニタする。出力部は、前記ヘッダ情報の内容をモニタした後、各第1の信号を出力する。
OH処理に要する回路規模を抑制できる。
以下、図面に基づいて、本願の開示する伝送装置及び伝送方法の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。また、以下に示す各実施例は、矛盾を起こさない範囲で適宜組み合わせても良い。
図1は、本実施例の伝送システムの一例を示す説明図である。図1に示す伝送システム1は、OTN側のWAN(Wide Area Network)2と、Sonet/SDH(Synchronous Optical Network/Synchronous Digital Hierarchy)側のWAN3とを有する。更に、伝送システム1は、Ethernet(登録商標)側のLAN(Local Area Network)4を有している。OTN側のWAN2には、複数台の伝送装置である光波長多重装置(以下、単にADMと称する:Add Drop Multiplexer)5が接続されている。Sonet/SDH側のWAN3には、複数台のADM9が接続されている。
LAN4には、クライアント6と接続する複数のL2SW(Layer2 Switch)7が接続されている。OTN側のWAN2内のADM5は、LAN4内のL2SW7やASW(Aggregate Switch)8と接続して、クライアント6とWAN2との間の通信を中継する。
図2は、ADM5の一例を示すブロック図である。図2に示すADM5は、例えば、OTU1のクライアント装置9AとOTU2のネットワーク9Bとの間に接続する。ADM5は、OTU1側の4台のクライアント装置9Aと接続する4個のポートと、OTU2側のネットワーク9Bと接続する1個のポートとを有する。ADM5は、OTU1×4ポート及びOTU2×1ポート対応の伝送装置である。尚、クライアント装置9Aは、例えば、隣接するWAN2内の他のADM5等である。
ADM5は、第1の載せ替え部11と、OTU1I/F12と、ODU1MUX14Aと、共有記憶部13と、ODU2MUX14Bと、OTU2I/F15と、第2の載せ替え部16とを有する。更に、ADM5は、OTUOH処理部17と、ODUDMUX18と、ODUOH処理部19と、XC20とを有する。
第1の載せ替え部11は、クライアント装置9AとADM5との間でクロックの載せ替えを実行する。OTU1I/F12は、クライアント装置9AとADM5との間の通信I/Fである。第2の載せ替え部16は、ネットワーク9BとADM5との間でクロックの載せ替えを実行する。OTU2I/F15は、ネットワーク9BとADM5との間の通信I/Fである。尚、ADM5の内部クロックは、OTU1のクライアント装置9Aのクライアントクロック及びOTU2のネットワーク9Bのネットワーククロックよりも高速のクロックを使用するものとする。
共有記憶部13は、例えば、第1のRAM21A〜第5のRAM21Eの複数のRAM21で構成している。共有記憶部13は、OTUOH処理部17、ODUDMUX18、ODUOH処理部19及びXC20の処理を実行するための作業領域である。
OTUOH処理部17は、OTU1I/F12のOTU1のOTUOHに対するOH処理を実行すると共に、OTU2I/F15のOTU2のOTUOHに対するOH処理を実行する。OTUOH処理部17は、OTU1又はOTU2のOTUOHの内容をモニタするOTUモニタ部17Aを有する。ODUDMUX18は、HO−ODUからLO−ODUのデータに分離するDMUX機能である。ODUOH処理部19は、LO−ODUのODUOHの内容をモニタすると共に、ODUOHの内容を挿入するOH処理を実行する。XC20は、ODUDMUX18のLO−ODU単位でLO−ODUのデータを所定の出力先に並び替えて出力する。ODUOH処理部19は、ODUモニタ部19Aと、ODU挿入部19Bとを有する。ODUモニタ部19Aは、ODUOHの内容をモニタする。ODU挿入部19Bは、ODUOHの内容を挿入すると共に、ODUOHの内容を一部又は全を書き換える書換要求を検出した場合に、ODUOHの内容を一部又は全部書き換える。
ADM5は、4台のクライアント装置9Aと接続するため、4個の第1の載せ替え部11、4個のOTU1I/F12及び4個のODU1MUX14Aを有する。更に、ADM5は、ネットワーク9Bと接続するため、1個のOTU2I/F15及び1個のODU2MUXを有する。
図3は、共有記憶部13の一例を示す説明図である。図3に示す共有記憶部13は、第1のRAM21Aと、第2のRAM21Bと、第3のRAM21Cと、第4のRAM21Dと、第5のRAM21Eと、切替制御部22とを有する。切替制御部22は、OTUモニタ部17A、ODUDMUX18、ODUモニタ部19A、ODU挿入部19B及びXC20と、第1のRAM21A〜第5のRAM21Eとの間を切替接続する。切替制御部22は、OTUモニタ部17A、ODUDMUX18、ODUモニタ部19A、ODU挿入部19B及びXC20の処理毎に使用するRAM21を未使用のRAM21に順次切り替える。
図4は、OTUのフォーマット構成の一例を示す説明図である。図4に示すOTU30は、OH領域31と、ペイロード領域32と、FEC領域33とを有する。OH領域31は、1列目〜16列目の16バイト×4行のフレームサイズである。ペイロード領域32は、17列目〜3824列目の3808バイト×4行のフレームサイズである。FEC領域33は、3825列目〜4080列目の256バイト×4行のフレームサイズである。
OH領域31には、1行目の1列目〜7列目のフレーム同期OH(Frame Alignment OH)と、1行目の8列目〜14列目のOTUOHと、2行目〜4行目の1列目〜14列目のODUOHと、1行目〜4行目の15列目〜16列目のOPUOHとを有する。OTUOHは、OTUのOH領域である。ODUOHは、ODUのOH領域である。OPUOHは、OPUのOH領域である。
フレーム同期OHは、FAS(Frame Alignment Signal)と、MFAS(Multi Frame Alignment Signal)とを有する。FASは、フレーム同期信号である。MFASは、マルチフレームの同期を検出するマルチフレーム同期信号である。OTUOHは、SM(Section Monitoring)と、GCC(General Communication Chanel)0と、RES(Reserved for future international standardization)とを有する。SMは、OTU終端点同士のモニタ状態を示す情報である。GCC0は、OTU終端点同士の通信チャネルをサポートするための情報である。
ODUOHは、2個のRESと、TCMACT(Tandem Connection Monitoring Activation)と、TCM1〜6と、FTFL(Fault Type & Fault Location reporting channel)と、PM(Path Monitoring)と、EXP(Experimental)とを有する。更に、ODUOHは、GCC1〜2と、APS(Automatic Protection Switching)/PCC(Protection Communication Control channel)とを有する。TCMACTは、タンデムコネクション監視をアクティブ状態にするか否かを識別する情報である。FTFLは、故障タイプ及び故障位置を通知するための情報である。PMは、パス状態を監視した情報である。EXPは、試験用であるか否かを識別する情報である。APS/PCCは、自動予備切替及び切替通信チャネルである。
OPUOHは、3個のRESと、3個のJC(Justification Control)と、PSI(Payload Structure Identifier)と、NJO(Negative Justification Opportunity)と、PJO(Positive Justification Opportunity)とを有する。PSIは、ペイロードタイプを識別する情報である。JCは、ペイロード領域32内の情報の増減に応じて情報量を調整する調整コントロールである。PJOは、ペイロード領域32のデータが増加した場合に増加データを格納する領域である。OTU1内のペイロード領域32内には、ODU0のTS1及びTS2が交互に格納されている。
OTU1I/F12は、OTU1の同期を検出した場合、OTU1のOTUOHに基づき、OTU1内の1バイト毎のデータ及び、そのデータに対応するプロパティを含む制御情報を生成する。図5は、OTU1I/Fの制御情報40の一例を示す説明図である。図5に示す制御情報40は、1バイト分のデータと、このデータに対応するプロパティとを対応付けている。制御情報40は、アドレス41と、データ42と、データイネーブル(Data Enable)43と、ペイロードイネーブル(Payload Enable)44と、OHカウント値45とを対応付けて管理している。尚、プロパティは、例えば、データイネーブル43、ペイロードイネーブル44及びOHカウント値45を含む。また、制御情報40は、アドレス41毎に、ODU0(TS1)の制御情報(データ及びプロパティ)及びODU0(TS2)の制御情報(データ及びプロパティ)を管理している。
アドレス41は、RAM21内のデータ格納位置を識別する位置情報である。データ42は、OTU内の1バイト分のデータである。データイネーブル43は、1バイト分のデータが有効データであるか否かを識別する識別子である。尚、有効データの場合は“1”、無効データの場合は“0”である。
ペイロードイネーブル44は、1バイト分のデータがペイロード領域32内にあるか否かを識別する識別子である。尚、ペイロードイネーブル44は、ペイロード領域32の場合は“1”、ペイロード領域32以外の場合は“0”である。OHカウント値45は、1バイト分のデータをOHの先頭位置(1行目、1列目)からカウント数で識別する情報である。
ADM5は、図5に示すアドレス41の“2”から“9”を参照すると、データイネーブル43が“1”、ペイロードイネーブル44が“0”、OHカウント値45が“0”〜“15”までのOTU1のデータをOH領域31と識別できる。更に、ADM5は、アドレス41の“10”以降を参照すると、データイネーブル43が“1”、ペイロードイネーブル44が“1”であるため、OTU1のデータをペイロード領域32と識別できる。
また、OTUモニタ部17Aは、1行目の8列目〜14列目までのSM等のOTUOHの内容をモニタし、例えば、SMの項目の計算値と受信値とを比較し、セクションのエラーを検出する。
ODUモニタ部19Aは、例えば、2行目の1列目〜14列目、3行目の1列目〜14列目、4行目の1列目〜14列目のODUOHの内容をモニタし、例えば、FTFLのため、受信値と期待値とを比較する。
ODU挿入部19Bは、例えば、TCM6がTTIの場合、TCM6の項目に送信値を置き換える。また、ODU挿入部19Bは、例えば、FTFLの場合、FTFLの項目に送信値を置き換える。また、ODU挿入部19Bは、警報転送処理を送信する場合、ODUOHの内容を書き換えるだけでなく、警報転送やテスト信号等をペイロード領域32に置き換えるため、その制御情報を未使用のRAM21に記憶する。
次に本実施例のADM5の動作について説明する。例えば、各クライアント装置9AからのOTU1をネットワーク9BにOTU2で伝送する際のADM5の動作について説明する。
第1の載せ替え部11は、クライアント装置9AからのOTU1のクライアントクロックをADM5の内部クロックに載せ替える。OTU1I/F12は、内部クロックに載せ替えられたOTU1のOTUOHのFASに基づき同期を検出する。OTU1I/F12は、OTU1から制御情報40を生成する。OTU1I/F12は、OTU1の1バイト単位でプロパティを生成し、1バイト単位でOTU1のデータ及びプロパティ等を含む制御情報40を共有記憶部13内の未使用のRAM21、例えば、第1のRAM21Aに記憶する。尚、第1のRAM21Aには、各OTU1I/F12から計4個のOTU1の制御情報40が記憶されることになる。尚、未使用のRAM21は、制御情報40を読み出した時点で、その制御情報40がRAM21から無くなるため、書き込み可能な未使用のRAM21となる。
OTU処理部17内のOTUモニタ部17Aは、第1のRAM21Aに記憶中の制御情報40を読み出し、読み出した制御情報40内のOTU1のデータ及びプロパティに基づき、各OTU1内のOTUOHの内容をモニタする。そして、OTUモニタ部17Aは、制御情報40を未使用のRAM21、例えば、第2のRAM21Bに記憶する。尚、第2のRAM21Bには、計4個のOTU1の制御情報40が記憶されることになる。
ODUDMUX18は、第2のRAM21Bから読み出した制御情報40内の各OTU1を各ODU0のデータに分離し、各ODU0のデータを含む制御情報40を未使用のRAM21、例えば、第3のRAM21Cに記憶する。尚、第3のRAM21Cには、計8個のODU0の制御情報40が記憶されることになる。
ODU処理部19内のODUモニタ部19Aは、第3のRAM21Cに記憶中の制御情報40を読み出し、読み出した制御情報40内のOTU1のデータ及びプロパティに基づき、各ODU0のODUOHの内容をモニタする。そして、ODUモニタ部19Aは、制御情報40を未使用のRAM21、例えば、第4のRAM21Dに記憶する。尚、第4のRAM21Dには、計8個分のODU0の制御情報40が記憶されることになる。
ODU処理部19内のODU挿入部19Bは、第4のRAM21Dに記憶中の制御情報40を読み出し、ODUOHの書換要求を検出したか否かを判定する。ODU挿入部19Bは、ODU0のODUOHの書換要求を検出した場合、当該ODU0のODUOHの内容を書き換え、書き換えたODUOHの内容を更新する。更に、ODU挿入部19Bは、更新したODUOHのデータを含む制御情報40を未使用のRAM21、例えば、第5のRAM21Eに記憶する。尚、第5のRAM21Eには、計8個のODU0の制御情報40が記憶されることになる。
XC20は、第5のRAM21Eに記憶中の制御情報40内の計8個の各ODU0を読み出し、各ODU0のデータを所定の出力先に並び替え、各ODU0のデータをODU2MUX14Bに出力する。ODU2MUX14Bは、8個のODU0のデータをODU2内に格納し、そのODU2をOTU2に格納してOTU2I/F15に出力する。OTU2I/F15は、OTU2内のOH領域31内にOTUOHを挿入すると共に、OTU2のFEC領域33にFEC値を挿入する。そして、OTU2I/F15は、OTU2を第2の載せ替え部16に出力する。第2の載せ替え部16は、OTU2をADM5内の内部クロックからネットワーククロックに載せ替え、OTU2をネットワーク9Bに出力する。
次に、ネットワーク9BからのOTU2を各クライアント装置9AにOTU1で伝送する際のADM5の動作について説明する。
第2の載せ替え部16は、ネットワーク9BからのOTU2のネットワーククロックをADM5内の内部クロックに載せ替える。OTU2I/F15は、内部クロックに載せ替えられたOTU2のOTUOHのFASに基づき同期を検出する。OTU2I/F15は、OTU2から制御情報40を生成する。OTU2I/F15は、OTU2の1バイト単位でプロパティを生成し、1バイト単位でOTU2のデータ及びプロパティ等を含む制御情報40を共有記憶部13内の未使用のRAM21、例えば、第1のRAM21Aに記憶する。尚、第1のRAM21Aには、OTU2I/F15から1個のOTU2の制御情報40が記憶されることになる。
OTUモニタ部17Aは、第1のRAM21Aに記憶中のOTU2の制御情報40を読み出し、読み出した制御情報40内のOTU2のデータ及びプロパティに基づき、OTU2内のOTUOHの内容をモニタする。そして、OTUモニタ部17Aは、制御情報40を未使用のRAM21、例えば、第2のRAM21Bに記憶する。尚、第2のRAM21Bには、1個のOTU2の制御情報40が記憶されることになる。
ODUDMUX18は、第2のRAM21Bから読み出した制御情報40内のOTU2を8個のODU0のデータに分離し、各ODU0を含む制御情報40を未使用のRAM21、例えば、第3のRAM21Cに記憶する。尚、第3のRAM21Cには、計8個のODU0の制御情報40が記憶されることになる。
ODUモニタ部19Aは、第3のRAM21Cに記憶中の制御情報40を読み出し、読み出した制御情報40内のODU0のデータ及びプロパティに基づき、各ODU0のODUOHの内容をモニタする。そして、ODUモニタ部19Aは、制御情報40を未使用のRAM21、例えば、第4のRAM21Dに記憶する。尚、第4のRAM21Dには、計8個分のODU0の制御情報40が記憶されることになる。
ODU挿入部19Bは、第4のRAM21Dに記憶中の制御情報40を読み出し、ODUOHの書換要求を検出したか否かを判定する。尚、書換要求は、例えば、更新要求である。ODU挿入部19Bは、ODU0のデータのODUOHの書換要求を検出した場合、当該ODU0のODUOHの内容を書き換え、書き換えたODUOHの内容を更新する。更に、ODU挿入部19Bは、更新したODUOHを含む制御情報40を未使用のRAM21、例えば、第5のRAM21Eに記憶する。尚、第5のRAM21Eには、計8個のODU0の制御情報40が記憶されることになる。
XC20は、第5のRAM21Eに記憶中の制御情報40内の8個の各ODU0を読み出し、各ODU0を所定出力先に並び替え、各ODU0のデータをODU1MUX14Aに出力する。各ODU1MUX14Aは、2個のODU0をODU1に格納し、そのODU1をOTU1内のペイロード領域32に格納してOTU1I/F12に出力する。OTU1I/F12は、OTU1のOH領域31内にOTUOHを挿入すると共に、OTU1のFEC領域33にFEC値を挿入する。そして、各OTU1I/F12は、OTU1を第1の載せ替え部11に出力する。第1の載せ替え部11は、OTU1を内部クロックからクライアントクロックに載せ替え、OTU1をクライアント装置9Aに出力する。
ADM5は、単一のRAM21に記憶中の各OTU1のデータ及びプロパティを利用してOTU1のOTUOHの内容をモニタした。その結果、従来のように4個のレジスタを単一のRAM21で共有できるため、その回路規模を抑制できる。
ADM5は、単一のRAM21に記憶中の各ODU0のデータ及びプロパティを利用してODU0のODUOHの内容をモニタした。その結果、従来のように8個のレジスタを単一のRAM21で共有できるため、その回路規模を抑制できる。
ADM5は、ODU0のODUOHの書換要求を検出した場合、単一のRAM21に記憶中の各ODU0のデータを利用してODU0のODUOHの内容を書き換えた。その結果、従来のように8個のレジスタを単一のRAM21で共有できるため、その回路規模を抑制できる。
図6は、OTU1I/F処理に関わるOTU1I/F12の処理動作の一例を示すフローチャートである。図6に示すOTU1I/F処理は、OTU1を受信した場合、OTU1内の1バイト単位のデータ及びプロパティを含む制御情報40を未使用のRAM21に記憶する処理である。
OTU1I/F12は、OTU1を受信したか否かを判定する(ステップS11)。OTU1I/F12は、OTU1を受信した場合(ステップS11肯定)、OTU1のOTUOH内のFASに基づきOTU1の同期を検出したか否かを判定する(ステップS12)。
OTU1I/F12は、OTU1内の1バイト単位のデータに対応するプロパティを生成する(ステップS13)。尚、OTU1I/F12は、1バイト単位のデータ毎に、データイネーブル43、ペイロードイネーブル44及びOHカウント値45を生成する。OTU1I/F12は、1バイト単位でOTU1のデータ及びプロパティを含む制御情報40を未使用のRAM21に記憶し(ステップS14)、図6に示す処理動作を終了する。
OTU1I/F12は、OTU1を受信しなかった場合(ステップS11否定)、図6に示す処理動作を終了する。OTU1I/F12は、OTU1の同期を検出しなかった場合(ステップS12否定)、OTU1の同期を検出したか否かを監視すべく、ステップS12に移行する。
図6に示すOTU1I/F処理は、OTU1を受信した場合、OTU1内のデータに基づき、1バイト単位でデータ及びプロパティを生成し、1バイト単位のデータ及びプロパティを含む制御情報40をRAM21に記憶する。
尚、図6に示すOTU1I/F処理は、OTU1I/F12を利用してOTU1の制御情報40を生成し、制御情報40をRAM21に記憶したが、OTU2I/F15にも適用可能である。この場合、OTU2の制御情報40を生成し、その制御情報40をRAM21に記憶できる。
図7は、OTUモニタ処理に関わるOTUモニタ部17Aの処理動作の一例を示すフローチャートである。図7に示すOTUモニタ処理は、RAM21に記憶中の制御情報40に基づき、各OTU1内のOTUOHの内容をモニタする処理である。
OTUモニタ部17Aは、RAM21に記憶中のOTU1のデータ及びプロパティを含む制御情報40を読み出し(ステップS21)、指定データ毎にプロパティ内のデータイネーブル43及びペイロードイネーブル44を参照する。尚、指定データは、制御情報40内のOTU1のデータ42毎に順次指定する。OTUモニタ部17Aは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”であるか否かを判定する(ステップS22)。
OTUモニタ部17Aは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”の場合(ステップS22肯定)、指定データがOH領域31内の有効データと判断する。更に、OTUモニタ部17Aは、指定データがOH領域31内の有効データと判断すると、指定データのOHカウント値45に基づきOTUOHの内容を確認する(ステップS23)。尚、OTUモニタ部17Aは、OHカウント値45に基づき、指定データのOTUOHの内容を識別できる。
OTUモニタ部17Aは、指定データのOTUOHの内容を確認した後、指定データのOHカウント値45が第1のOH閾値を超えたか否かを判定する(ステップS24)。尚、第1のOH閾値は、OH先頭(1行目、1列目)から1行目の14列目を超えるOHカウント値に相当し、例えば、1行目の15列目のODUOHの領域である。
OTUモニタ部17Aは、指定データのOHカウント値45が第1のOH閾値を超えた場合(ステップS24肯定)、スタッフ処理があるか否かを判定する(ステップS25)。尚、OTUモニタ部17Aは、OPUOH内の3個のJCの多数決処理でスタッフ処理があるか否かを判定するものである。
OTUモニタ部17Aは、スタッフ処理がある場合(ステップS25肯定)、OTU1内のペイロード領域32にスタッフデータを書き込むスタッフ処理を実行する(ステップS26)。OTUモニタ部17Aは、スタッフ処理の実行結果に基づき、データイネーブル43及びペイロードイネーブル44の内容を書き換えて制御情報40を更新する(ステップS27)。更に、OTUモニタ部17Aは、制御情報40を更新後、OTU1の1バイト単位のデータ及びプロパティを含む制御情報を未使用のRAM21に記憶し(ステップS28)、図7に示す処理動作を終了する。
OTUモニタ部17Aは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”でない場合(ステップS22否定)、指定データのOHカウント値45が第1のOH閾値を超えたか否かを判定すべく、ステップS24に移行する。
OTUモニタ部17Aは、指定データのOHカウント値45が第1のOH閾値を超えていない場合(ステップS24否定)、指定データがOH領域31内にあると判断する。OTUモニタ部17Aは、指定データがOH領域31内にあると判断すると、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”であるか否かを判定すべく、ステップS22に移行する。
OTUモニタ部17Aは、スタッフ処理がない場合(ステップS25否定)、制御情報40を未使用のRAM21に記憶すべく、ステップS28に移行する。
OTUモニタ部17Aは、RAM21に記憶中の制御情報40を読み出し、指定データがOH領域31内の有効データである場合、OHカウント値45に基づき、指定データのOTUOHの内容をモニタする。その結果、OTUモニタ部17Aは、従来のようにOTU1I/F毎にレジスタを設けなくても、単一のRAM21に記憶中の制御情報40を読み出し、各OTU1のOTUOHの内容を確認できる。
更に、OTUモニタ部17Aは、スタッフ処理がある場合、スタッフ処理を実行し、データ及びプロパティの書換を実行して制御情報40を更新し、更新した制御情報40を未使用のRAM21に記憶する。その結果、OTUモニタ部17Aは、従来のようにOTU1I/F毎にレジスタを設けなくても、スタッフ処理がある場合、単一のRAM21に記憶中の制御情報40を読み出し、各OTU1のペイロード領域を更新できる。
図8Aは、OTUモニタ部17Aの読み出し時の制御情報40の一例を示す説明図、図8Bは、OTUモニタ部17Aの書き込み時の制御情報40の一例を示す説明図である。OTUモニタ部17Aは、図8A及び図8Bに示すように、スタッフ処理によって、アドレス41の“xxx”のTS2のデータイネーブル43の“0”を“1”に書き換える。
図9は、ODUOHモニタ処理に関わるODUモニタ部19Aの処理動作の一例を示すフローチャートである。図9に示すODUOHモニタ処理は、RAM21に記憶中の制御情報40に基づき、LO−ODU単位でODU0のODUOHの内容をモニタする処理である。
ODUモニタ部19Aは、RAM21に記憶中の制御情報40を読み出し(ステップS31)、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“1”であるか否かを判定する(ステップS32)。ODUモニタ部19Aは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“1”でない場合(ステップS32否定)、指定データがOH領域31内にないと判断し、図9に示す処理動作を終了する。ODUモニタ部19Aは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“1”である場合(ステップS32肯定)、制御情報40内のODU0のODUOH内のFASに基づきODU0の同期を検出したか否かを判定する(ステップS33)。
ODUモニタ部19Aは、ODU0の同期を検出した場合(ステップS33肯定)、ODU0内の1バイト単位のデータに対応するプロパティを書き換える(ステップS34)。
ODUモニタ部19Aは、ステップS34の処理後、指定データのOHカウント値45に基づき、ODUOHの内容を確認する(ステップS35)。尚、ODUモニタ部19Aは、OHカウント値45に基づき、指定データのODUOHの内容を識別できる。
ODUモニタ部19Aは、指定データのODUOHの内容を確認した後、指定データのOHカウント値45が第2のOH閾値を超えたか否かを判定する(ステップS36)。尚、ODUOHは、OTUフレーム内の2行目の1列目〜14列目、3行目の1列目〜14列目、4行目の1列目〜14列目である。第2のOH閾値は、例えば、OHの先頭位置(1行目の1列目)から4行目の14列目を超えるOHカウント値とする。
ODUモニタ部19Aは、指定データのOHカウント値45が第2のOH閾値を超えた場合(ステップS36肯定)、制御情報40を未使用のRAM21に記憶し(ステップS37)、図9に示す処理動作を終了する。
ODUモニタ部19Aは、ODU0の同期を検出しなかった場合(ステップS33否定)、ODU0の同期を検出したか否かを判定すべく、ステップS33に移行する。
ODUモニタ部19Aは、OHカウント値45が第2のOH閾値を超えなかった場合(ステップS36否定)、ステップS32に移行する。
ODUモニタ部19Aは、RAM21に記憶中の制御情報を読み出し、指定データがOH領域31内の有効データの場合、OHカウント値45に基づき、指定データのODUOHの内容を確認する。その結果、ODUモニタ部19Aは、従来のようにLO−ODU毎にレジスタを設けなくても、単一のRAM21に記憶中の制御情報40を読み出し、各ODU0のODUOHの内容を確認できる。
図10Aは、ODUモニタ部19Aの読み出し時の制御情報の一例を示す説明図、図10Bは、ODUモニタ部19Aの書き込み時の制御情報の一例を示す説明図である。ODUモニタ部19Aは、アドレス41の“10”以降のTS1及びTS2以降のペイロードイネーブル44及びOHカウント値45を書き換えて図10Aから図10Bに変更する。また、ODUモニタ部19Aは、アドレス41の“2”〜“9”のTS1及びTS2のデータイネーブル43を“0”に書き換えて図10Aから図10Bに変更する。
図11は、ODUOH挿入処理に関わるODU挿入部19Bの処理動作の一例を示すフローチャートである。図11に示すODUOH挿入処理は、RAM21に記憶中の制御情報40に基づき、LO−ODU単位で各ODU0のODUOHの内容の書換要求を検出した場合、ODUOHの内容を書き換える処理である。
図11においてODU挿入部19Bは、RAM21に記憶中の制御情報40を読み出し(ステップS41)、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”であるか否かを判定する(ステップS42)。
ODU挿入部19Bは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”の場合(ステップS42肯定)、指定データがODUOH内の有効データと判断する。更に、ODU挿入部19Bは、指定データがODUOH内の有効データと判断すると、OHカウント値45に基づきODUOHの内容を確認する(ステップS43)。
ODU挿入部19Bは、ODUOHの内容の書換要求を検出したか否かを判定する(ステップS44)。ODU挿入部19Bは、ODUOHの内容の書換要求を検出した場合(ステップS44肯定)、書換要求のODUOHの内容を書き換える(ステップS45)。その結果、ODU挿入部19Bは、ODUOHの内容の書換に応じてプロパティを生成する。ODU挿入部19Bは、OHカウント値45が第2のOH閾値を超えたか否かを判定する(ステップS46)。
ODU挿入部19Bは、OHカウント値45が第2のOH閾値を超えた場合(ステップS46肯定)、制御情報40を未使用のRAM21に記憶し(ステップS47)、図11に示す処理動作を終了する。
ODU挿入部19Bは、OHカウント値45が第2のOH閾値を超えなかった場合(ステップS46否定)、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”であるか否かを判定すべく、ステップS42に移行する。
ODU挿入部19Bは、指定データのデータイネーブル43が“1”及びペイロードイネーブル44が“0”でない場合(ステップS42否定)、OHカウント値45が第2のOH閾値を超えたか否かを判定すべく、ステップS46に移行する。ODU挿入部19Bは、ODUOHの内容の書換要求を検出しなかった場合(ステップS44否定)、OHカウント値45が第2のOH閾値を超えたか否かを判定すべく、ステップS46に移行する。
図11においてODU挿入部19Bは、RAM21に記憶中の制御情報40を読み出し、ODUOHの内容の書換要求を検出した場合に、LO−ODU単位でODUOHの内容を書き換えた。その結果、ODU挿入部19Bは、従来のようにLO−ODU毎のレジスタを要することなく、単一のRAM21に記憶中の制御情報40を読み出し、各ODU0のODUOHの内容を更新できる。
図12Aは、ODU挿入部19Bの読み出し時の制御情報の一例を示す説明図、図12Bは、ODU挿入部19Bの書き込み時の制御情報の一例を示す説明図である。ODU挿入部19Bは、ODUOHの内容を書き換えてデータを書き換え更新するものの、図12A及び図12Bに示すように、プロパティの内容を変更しない。
図13は、XC処理に関わるXC20の処理動作の一例を示すフローチャートである。図13に示すXC処理は、RAM21に記憶中の制御情報40を読み出し、各ODU0を所定の出力先に並び替える処理である。
図13においてXC20は、RAM21から制御情報40を読み出し(ステップS51)、各ODU0を所定出力先に並び替え(ステップS52)、各ODU0のデータを出力先からODU2MUX14Bに出力し(ステップS53)、図13に示す処理動作を終了する。
図13においてXC20は、RAM21に記憶中の制御情報40を読み出し、各ODU0のデータを所定出力先に並び替え、並び替えた各ODU0をODU2MUX14Bに出力する。
本実施例のADM5内のOTUモニタ部17Aは、複数のODU0を格納するOTU1から各OHの位置を示すプロパティを生成し、各OTU1のOH位置及びデータを未使用の単一のRAM21に順次記憶する。ODUモニタ部19Aは、単一のRAM21に記憶中のプロパティ及び各ODU0のデータを読み出し、読み出したプロパティに基づき、読み出した各ODU0のデータのODUOHの内容を確認する。その結果、ODUモニタ部19Aは、従来のようにLO−ODU毎にレジスタを設けなくても、単一のRAM21に記憶中の各ODU0及びプロパティを読み出し、各ODU0のODUOHの内容を確認できる。
ADM5のODU挿入部19Bは、RAM21に記憶中のODU0のODUOHの書換要求を検出した場合に、RAM21に記憶中のODU0のODUOHの内容を更新し、更新したODU0を単一のRAM21に更新する。その結果、ODU挿入部19Bは、従来のようにLO−ODU毎のレジスタを要することなく、単一のRAM21に記憶中の各ODU0及びプロパティを読み出し、各ODU0のODUOHの内容を更新できる。
ADM5は、第1の載せ替え部11にてOTU1のクライアント装置9Aとの間で内部クロックに載せ替えると共に、第2の載せ替え部16にてOTU2のネットワーク9Bとの間で内部クロックに載せ替える。その結果、ADM5内では、異なるクロックのOTUを共通の内部クロックに載せ替えるため、内部では非同期部分がなく、そのOTUの分離及び多重の処理を円滑に行え、例えば、データのループバックが簡単に行える。
従来のADMでは、例えば、LO−ODU処理を8ポート分処理する場合、360kゲートサイズのFPGA4個で実現していたのに対し、本実施例のADM5では、RAM21を使用するため、500kゲートサイズのFPGA1個で実現できる。
尚、上記実施例では、RAM21の個数を5個としたが、5個に限定されるものではなく、少なくとも1個以上のRAM21であれば良い。尚、説明の便宜上、第1のRAM21Aから制御情報を読み出し、読み出した制御情報を処理した場合に未使用の第2のRAM21Bに制御情報を記憶したが、第2のRAM21Bに限定されるものではなく、未使用のRAMであれば良い。
上記実施例では、OTU1−OTU2対応のADM5を例示したが、これらに限定されるものではなく、OTU1−OTU3対応等やOTUの組合せパターン等に適用可能である。
上記実施例では、クライアント装置としてOTU1のクライアント装置2を例示したが、OTUに限定されるものではなく、例えば、LANやSONETのクライアント装置と接続しても良い。
尚、上記実施例のADM5は、LO−ODUを2段階にネストして多重化したOTUを例示したが、例えば、2段階に限定されるものではなく、ODUを3段階以上の複数段にネストして多重化したOTUにも適用可能である。
上記実施例のADM5は、LO−ODUを格納したHO−ODUを複数段にネストして多重化したが、そのODU種別の組み合わせパターンは適宜変更可能である。
また、図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
更に、各装置で行われる各種処理機能は、CPU(Central Processing Unit)(又はMPU(Micro Processing Unit)、MCU(Micro Controller Unit)等のマイクロ・コンピュータ)上で、その全部又は任意の一部を実行するようにしても良い。また、各種処理機能は、CPU(又はMPU、MCU等のマイクロ・コンピュータ)で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしても良いことは言うまでもない。
1 伝送システム
5 ADM
9A クライアント装置
9B ネットワーク
11 第1の載せ替え部
16 第2の載せ替え部
13 共有記憶部
21 RAM
17A OTUモニタ部
19A ODUモニタ部
19B ODU挿入部
5 ADM
9A クライアント装置
9B ネットワーク
11 第1の載せ替え部
16 第2の載せ替え部
13 共有記憶部
21 RAM
17A OTUモニタ部
19A ODUモニタ部
19B ODU挿入部
Claims (5)
- 複数の第1の信号を格納する第2の信号から各ヘッダ情報の位置を示す位置情報を生成する生成部と、
前記生成部にて生成した前記位置情報及び前記各第1の信号を記憶する記憶部と、
前記記憶部に記憶中の前記位置情報及び前記各第1の信号を読み出し、読み出した前記位置情報に基づき、読み出した各第1の信号の前記ヘッダ情報の内容をモニタするモニタ部と、
前記ヘッダ情報の内容をモニタした後、各第1の信号を出力する出力部と
を有することを特徴とする伝送装置。 - 前記記憶部に記憶中の前記第1の信号に関わる前記ヘッダ情報の更新要求を検出したか否かを判定する判定部と、
前記ヘッダ情報の更新要求を検出した場合に、前記記憶部に記憶中の前記第1の信号のヘッダ情報を更新し、更新した前記第1の信号を前記記憶部に更新する更新部と
を有し、
前記出力部は、
前記更新部にて更新した各第1の信号を出力することを特徴とする請求項1に記載の伝送装置。 - 前記出力部は、
前記記憶部に記憶中の各第1の信号を読み出し、読み出した各第1の信号を第3の信号に格納して出力することを特徴とする請求項1に記載の伝送装置。 - 前記第2の信号を受信した場合に、前記第2の信号を内部クロックに載せ替える第1の載せ替え部と、
前記第3の信号を出力する場合に、前記第3の信号を内部クロックから外部クロックに載せ替えて前記第3の信号を出力する第2の載せ替え部と
を有することを特徴とする請求項3に記載の伝送装置。 - 伝送装置は、
複数の第1の信号を格納する第2の信号から各ヘッダ情報の位置を示す位置情報を生成し、
生成した前記位置情報及び前記各第1の信号を記憶部に記憶し、
前記記憶部に記憶中の前記位置情報及び前記各第1の信号を読み出し、読み出した前記位置情報に基づき、読み出した各第1の信号の前記ヘッダ情報の内容をモニタし、
前記ヘッダ情報の内容をモニタした後、各第1の信号を出力する
処理を実行することを特徴とする伝送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015099322A JP2016219882A (ja) | 2015-05-14 | 2015-05-14 | 伝送装置及び伝送方法 |
US15/094,297 US9819432B2 (en) | 2015-05-14 | 2016-04-08 | Transmission apparatus and transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015099322A JP2016219882A (ja) | 2015-05-14 | 2015-05-14 | 伝送装置及び伝送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219882A true JP2016219882A (ja) | 2016-12-22 |
Family
ID=57277813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015099322A Pending JP2016219882A (ja) | 2015-05-14 | 2015-05-14 | 伝送装置及び伝送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9819432B2 (ja) |
JP (1) | JP2016219882A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300807B1 (en) * | 1998-09-04 | 2001-10-09 | Hitachi, Ltd. | Timing-control circuit device and clock distribution system |
JP3439374B2 (ja) | 1999-05-12 | 2003-08-25 | 日本電気通信システム株式会社 | クロスコネクト装置およびメモリ共用方法 |
CN1791057B (zh) * | 2004-12-15 | 2011-06-15 | 华为技术有限公司 | 在光传送网中传输数据业务的方法及其装置 |
IL220238A (en) * | 2007-03-12 | 2014-03-31 | Marvell Israel Misl Ltd | A method and system for determining the location of fields in information units |
CN101621714B (zh) * | 2008-06-30 | 2013-06-12 | 华为技术有限公司 | 节点、数据处理系统和数据处理方法 |
CN101662417B (zh) * | 2008-08-26 | 2011-12-21 | 华为技术有限公司 | 多业务适配和承载的方法及设备 |
JP2011146917A (ja) | 2010-01-14 | 2011-07-28 | Fujitsu Ltd | インタフェース装置、分離方法、多重化方法 |
US9414135B2 (en) * | 2013-12-24 | 2016-08-09 | Nec Corporation | Flexible-client, flexible-line interface transponder |
JP6446986B2 (ja) * | 2014-10-14 | 2019-01-09 | 富士通株式会社 | 情報処理システム、制御装置、制御装置の制御プログラム、およびスイッチ装置 |
-
2015
- 2015-05-14 JP JP2015099322A patent/JP2016219882A/ja active Pending
-
2016
- 2016-04-08 US US15/094,297 patent/US9819432B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9819432B2 (en) | 2017-11-14 |
US20160337033A1 (en) | 2016-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8699886B2 (en) | Externally synchronized optical transport network systems and associated methods | |
JP5498290B2 (ja) | フレーム信号生成方法および装置 | |
US9088380B2 (en) | Optical transport network generic non-client specific protection systems and methods | |
US9838109B2 (en) | Method and device for realizing optical channel data unit shared protection ring | |
US20030016416A1 (en) | Network element for signals of the optical transport network (OTN) | |
JP2011146917A (ja) | インタフェース装置、分離方法、多重化方法 | |
JP5659910B2 (ja) | フレームマッピング装置及びフレームマッピング方法 | |
JP4733766B2 (ja) | ジッタ制御装置 | |
JP5835059B2 (ja) | データ伝送装置及びデータ伝送方法 | |
JP5068376B2 (ja) | 光ディジタル伝送システム | |
JP5834425B2 (ja) | クロスコネクトシステム及びクロスコネクト方法 | |
EP3396880A1 (en) | Method for mapping digital signals into an optical transport network and corresponding network element, optical telecommunications network and frame for optical telecommunications network | |
JP5423513B2 (ja) | 伝送装置及び信号伝送方法 | |
JP5699759B2 (ja) | 伝送装置及び伝送方法 | |
JP5796327B2 (ja) | 光伝送装置及び光伝送方法 | |
US20110170866A1 (en) | Transporting Optical Data Units In An Optical Transport Network | |
JP5408339B2 (ja) | 送信装置及び受信装置、並びに送信方法及び受信方法 | |
JP6056252B2 (ja) | 伝送装置及び伝送方法 | |
JP6323024B2 (ja) | 伝送装置及び伝送方法 | |
US9167320B2 (en) | Transmission method and node device | |
JP5736964B2 (ja) | 伝送装置及びデータ伝送方法 | |
JP2016219882A (ja) | 伝送装置及び伝送方法 | |
WO2020051851A1 (zh) | 光传送网中的数据传输方法及装置 | |
JP2016100674A (ja) | 伝送装置 | |
JP2017038303A (ja) | 受信装置及び警報情報の転送方法 |