JP2011142322A - チャージポンプ回路とそれを含むドライバー及びディスプレイ装置 - Google Patents
チャージポンプ回路とそれを含むドライバー及びディスプレイ装置 Download PDFInfo
- Publication number
- JP2011142322A JP2011142322A JP2010292407A JP2010292407A JP2011142322A JP 2011142322 A JP2011142322 A JP 2011142322A JP 2010292407 A JP2010292407 A JP 2010292407A JP 2010292407 A JP2010292407 A JP 2010292407A JP 2011142322 A JP2011142322 A JP 2011142322A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- control signal
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 14
- 238000007599 discharging Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 208000028659 discharge Diseases 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
Abstract
【解決手段】チャージポンプ回路は、第1バルク端子、第1入力端子、及び第1出力端子を含む第1トランジスタ11と、前記第1入力端子の電圧と前記第1出力端子の電圧とによって、前記第1バルク端子を前記第1入力端子又は前記第1出力端子の何れか一つに接続させるための第1スイッチング回路20と、一端が、前記第1出力端子に接続される第1キャパシタと、複数のクロック信号に応答して、前記第1キャパシタの他端を前記第1入力端子又は接地に接続させるための第2スイッチング回路15とを有する。
【選択図】図1
Description
チャージポンプ回路に使われるPMOSトランジスタのバルク(bulk)は、主に出力端子に接続される。
このような状況は、ラッチアップを発生させる状態をまねき、これにより、チャージポンプ回路は、正常な動作を行うことができないという問題がある。
前記第1制御信号発生器は、前記第1入力端子の電圧と前記第1出力端子の電圧とが同じ場合、それぞれが中間レベルを有する前記第1制御信号と前記第2制御信号とを出力することが好ましい。
前記第3スイッチング回路は、前記第2入力端子の電圧が前記第2出力端子の電圧より高い時には、ローレベルを有する第3制御信号と、前記第2入力端子の電圧を有する第4制御信号とを出力し、前記第2出力端子の電圧が前記第2入力端子の電圧より高い時には、前記第2出力端子の電圧を有する第3制御信号と、ローレベルを有する第4制御信号とを出力する第2制御信号発生器と、前記第3制御信号に応答して、前記第2入力端子と前記第2バルク端子との間の接続を制御する第3スイッチングトランジスタと、前記第4制御信号に応答して、前記第2出力端子と前記第2バルク端子との間の接続を制御する第4スイッチングトランジスタとを含み、前記第3スイッチングトランジスタと前記第4スイッチングトランジスタのそれぞれのバルクは、前記第2バルク端子に接続されることが好ましい。
前記第2制御信号発生器は、前記第2入力端子の電圧と前記第2出力端子の電圧とが同じ場合、それぞれが中間レベルを有する前記第3制御信号と前記第4制御信号とを出力することが好ましい。
図1を参照すると、チャージポンプ(charge pump)回路10は、第1伝送回路(例えば、第1トランジスタ11)、第1キャパシタ13、第1スイッチング回路20、第2スイッチング回路15、第2伝送回路(例えば、第2トランジスタ31)、第3スイッチング回路40、及び第2キャパシタ47を含む。
図1及び図2を参照すると、第1制御信号発生器21は、第1入力端子N1の電圧VINが、第1出力端子N2の電圧VC1Pより高い時(CASEI)、ローレベルを有する第1制御信号VP1と、第1入力端子N1の電圧VINを有する第2制御信号VP2とを出力する。
したがって、第1制御信号VP1が、ローレベルである時、第1スイッチングトランジスタ23は、ターンオンされて第1入力端子N1と第1バルク端子BULK1とを接続する。
第2制御信号VP2が、第1入力端子N1の電圧VINである時、第2スイッチングトランジスタ25はターンオフされるので、第1出力端子N2と第1バルク端子BULK1は、互いに接続されない。
したがって、第1制御信号VP1が、第1出力端子N2の電圧VC1Pである時、第1スイッチングトランジスタ23はターンオフされるので、第1入力端子N1と第1バルク端子BULK1は、互いに接続されない。
第2制御信号VP2が、ローレベルである時、第2スイッチングトランジスタ25はターンオンされるので、第1出力端子N2と第1バルク端子BULK1は、互いに接続される。
また、第2制御信号VP2が、第1中間レベルを有する電圧αVINである時、第1中間レベルを有する電圧αVINは、第2スイッチングトランジスタ25をターンオンさせることができるので、第1出力端子N2と第1バルク端子BULK1は、互いに接続される。
第2スイッチング回路15は、第1キャパシタ13を充電させるか、または放電させるためのスイッチング回路である。第2スイッチング回路15は、第5スイッチングトランジスタ(15−1)及び第6スイッチングトランジスタ(15−3)を含む。
図1及び図3を参照すると、第2制御信号発生器41は、第2入力端子N3の電圧VC1Pが、第2出力端子N4の電圧VOUTより高い時(CASEI’)、ローレベルを有する第3制御信号VP3と、第2入力端子N3の電圧VC1Pを有する第4制御信号VP4とを出力する。
したがって、第3制御信号VP3が、ローレベルである時、第3スイッチングトランジスタ43はターンオンされるので、第2入力端子N3と第2バルク端子BULK2は、互いに接続される。
第4制御信号VP4が、第2入力端子N3の電圧VC1Pである時、第4スイッチングトランジスタ45はターンオフされるので、第2出力端子N4と第2バルク端子BULK2は、互いに接続されない。
したがって、第3制御信号VP3が、第2出力端子N4の電圧VOUTである時、第3スイッチングトランジスタ23はターンオフされるので、第2入力端子N3と第2バルク端子BULK2は、互いに接続されない。
第4制御信号VP4が、ローレベルである時、第4スイッチングトランジスタ45はターンオンされるので、第2出力端子N4と第2バルク端子BULK2は、互いに接続される。
第4制御信号VP4が、第2中間レベルを有する電圧βVC1Pである時、第2中間レベルを有する電圧βVC1Pは、第4スイッチングトランジスタ45をターンオンさせるので、第2出力端子N4と第2バルク端子BULK2は、互いに接続される。
第1制御信号発生器21の構造と第2制御信号発生器41の構造とは実質的に同一なので、図4では、第1制御信号発生器21のみを示す。
第1入力トランジスタNM1のゲート端子は、第1入力端子N1に接続される。
第3NMOSトランジスタMn3のゲート端子は、バイアス電圧Vbを受信する。
第1PMOSトランジスタMp1のゲート端子は、第3PMOSトランジスタMp3のゲート端子と接続される。
第1NMOSトランジスタMn1のゲート端子は、バイアス電圧Vbを受信する。
第3ブランチ57は、第1出力端子N2(=第2入力端子N3)の電圧VC1Pを第2セル電流Ib2に変換する。第4ブランチ59は、第2セル電流Ib2を第2制御信号VP2に変換する。
第2入力トランジスタNM2のゲート端子は、第1出力端子N2(第2入力端子N3)に接続される。
第4NMOSトランジスタMn4のゲート端子は、バイアス電圧Vbを受信する。
第2PMOSトランジスタMp2のゲート端子は、第4PMOSトランジスタMp4のゲート端子に接続される。
第2NMOSトランジスタMn2のゲート端子は、バイアス電圧Vbを受信する。
第1セル電流Ib1は、第2ブランチ55にコピーされ、第2セル電流Ib2は、第4ブランチ59にコピーされる。
第2ブランチ55の全てのトランジスタMp1及びMn1と第4ブランチ59の全てのトランジスタMp2及びMn2は、飽和領域で動作するために、第1制御信号VP1と第2制御信号VP2のそれぞれは、第1中間レベルαVINの電圧を有する。
図1から図5を参照すると、各クロック信号(phi1、/phi1)は、各トランジスタ(11、15−1)をターンオンまたはターンオフするための信号である。
図1〜図6を参照すると、時点T3で、入力電圧VIN、第1クロック信号(phi1)及び第2クロック信号(phi2)が、チャージポンプ回路10に供給される。
第1出力端子N2の電圧VC1Pは、チャージポンプ回路10が、第1クロック信号(phi1)と第2クロック信号(phi2)とに応答して、充電段階T1と放電段階T2とを交互に行われることによって、充電または放電される。
第3スイッチング回路40は、第2入力端子N3の電圧VC1Pと第2出力端子N4の電圧VOUTとによって、第2バルク端子BULK2を第2入力端子N3と第2出力端子N4とのうち高い電圧を有する端子に接続させる。
図7を参照すると、ディスプレイ装置100は、表示パネル110、ソースドライバー(source driver)120、ゲートドライバー(gate driver)130、及びチャージポンプ回路10、コントローラ(controller)140を含む。
複数のピクセルのそれぞれは、トランジスタによってオン/オフされることができ、トランジスタのオン/オフは、ゲートドライバー130によって制御される。
ゲートドライバー130は、コントローラ140から出力される制御信号とチャージポンプ回路10から出力される電圧とに応答して、ソースドライバー10から出力されるアナログ電圧が、各ピクセルに供給されるように表示パネル110に具現された複数のゲートライン(または、複数のスキャンライン(scan line))を順次に駆動する。
コントローラ140は、ソースドライバー120の動作とゲートドライバー130の動作とを制御することができる複数のタイミングコントロール(timing control)信号を生成することができる。
11 第1トランジスタ(第1伝送回路)
13 第1キャパシタ
15 第2スイッチング回路
15−1 第5スイッチングトランジスタ
15−3 第6スイッチングトランジスタ
17、49 (第1及び第2)レベルシフタ
20 第1スイッチング回路
21 第1制御信号発生器
23 第1スイッチングトランジスタ
25 第2スイッチングトランジスタ
31 第2トランジスタ(第2伝送回路)
40 第3スイッチング回路
41 第2制御信号発生器
43 第3スイッチングトランジスタ
45 第4スイッチングトランジスタ
47 第2キャパシタ
53、55、57、59 (第1〜第4)ブランチ
Claims (10)
- 第1バルク(bulk)端子、第1入力端子、及び第1出力端子を含む第1トランジスタと、
前記第1入力端子の電圧と前記第1出力端子の電圧とによって、前記第1バルク端子を前記第1入力端子又は前記第1出力端子の何れか一つに接続させるための第1スイッチング回路と、
一端が、前記第1出力端子に接続される第1キャパシタと、
複数のクロック信号に応答して、前記第1キャパシタの他端を前記第1入力端子又は接地に接続させるための第2スイッチング回路とを有することを特徴とするチャージポンプ回路。 - 前記第1スイッチング回路は、前記第1入力端子の電圧が前記第1出力端子の電圧より高い時には、ローレベルを有する第1制御信号と、前記第1入力端子の電圧を有する第2制御信号とを出力し、前記第1出力端子の電圧が前記第1入力端子の電圧より高い時には、前記第1出力端子の電圧を有する第1制御信号と、ローレベルを有する第2制御信号とを出力する第1制御信号発生器と、
前記第1制御信号に応答して、前記第1入力端子と前記第1バルク端子との間の接続を制御する第1スイッチングトランジスタと、
前記第2制御信号に応答して、前記第1出力端子と前記第1バルク端子との間の接続を制御する第2スイッチングトランジスタとを含み、
前記第1スイッチングトランジスタと前記第2スイッチングトランジスタのそれぞれのバルクは、前記第1バルク端子に接続されることを特徴とする請求項1に記載のチャージポンプ回路。 - 前記第1制御信号発生器は、前記第1入力端子の電圧と前記第1出力端子の電圧とが同じ場合、それぞれが中間レベルを有する前記第1制御信号と前記第2制御信号とを出力することを特徴とする請求項2に記載のチャージポンプ回路。
- 第2バルク端子、前記第1出力端子に接続された第2入力端子、及び出力電圧を出力するための第2出力端子を含む第2トランジスタと、
前記第2入力端子の電圧と前記第2出力端子の電圧とによって、前記第2バルク端子を前記第2入力端子又は前記第2出力端子の何れか一つに接続させるための第3スイッチング回路と、
前記第2出力端子と前記接地との間に接続される第2キャパシタとをさらに有することを特徴とする請求項1に記載のチャージポンプ回路。 - 前記第3スイッチング回路は、前記第2入力端子の電圧が前記第2出力端子の電圧より高い時には、ローレベルを有する第3制御信号と、前記第2入力端子の電圧を有する第4制御信号とを出力し、前記第2出力端子の電圧が前記第2入力端子の電圧より高い時には、前記第2出力端子の電圧を有する第3制御信号と、ローレベルを有する第4制御信号とを出力する第2制御信号発生器と、
前記第3制御信号に応答して、前記第2入力端子と前記第2バルク端子との間の接続を制御する第3スイッチングトランジスタと、
前記第4制御信号に応答して、前記第2出力端子と前記第2バルク端子との間の接続を制御する第4スイッチングトランジスタとを含み、
前記第3スイッチングトランジスタと前記第4スイッチングトランジスタのそれぞれのバルクは、前記第2バルク端子に接続されることを特徴とする請求項4に記載のチャージポンプ回路。 - 前記第2制御信号発生器は、前記第2入力端子の電圧と前記第2出力端子の電圧とが同じ場合、それぞれが中間レベルを有する前記第3制御信号と前記第4制御信号とを出力することを特徴とする請求項5に記載のチャージポンプ回路。
- チャージポンプ回路と、
前記チャージポンプ回路から出力される出力電圧をワードラインに供給するためのワードラインドライバーとを有し、
前記チャージポンプ回路は、第1バルク端子、第1入力端子、及び第1出力端子を含む第1トランジスタと、
前記第1入力端子の電圧と前記第1出力端子の電圧とによって、前記第1バルク端子を前記第1入力端子又は前記第1出力端子の何れか一つに接続させるための第1スイッチング回路と、
一端が、前記第1出力端子に接続される第1キャパシタと、
複数のクロック信号に応答して、前記第1キャパシタの他端を前記第1入力端子又は接地に接続させるための第2スイッチング回路と、
第2バルク端子、前記第1出力端子に接続された第2入力端子、及び前記出力電圧を出力するための第2出力端子を含む第2トランジスタと、
前記第2入力端子の電圧と前記第2出力端子の電圧とによって、前記第2バルク端子を前記第2入力端子又は前記第2出力端子の何れか一つに接続させるための第3スイッチング回路と、
前記第2出力端子と前記接地との間に接続される第2キャパシタとを含むことを特徴とするドライバー。 - 前記第1スイッチング回路は、前記第1入力端子の電圧が前記第1出力端子の電圧より高い時には、ローレベルを有する第1制御信号と、前記第1入力端子の電圧を有する第2制御信号とを出力し、前記第1出力端子の電圧が前記第1入力端子の電圧より高い時には、前記第1出力端子の電圧を有する第1制御信号と、ローレベルを有する第2制御信号とを出力する第1制御信号発生器と、
前記第1制御信号に応答して、前記第1入力端子と前記第1バルク端子との間の接続を制御する第1スイッチングトランジスタと、
前記第2制御信号に応答して、前記第1出力端子と前記第1バルク端子との間の接続を制御する第2スイッチングトランジスタとを含み、
前記第1スイッチングトランジスタと前記第2スイッチングトランジスタのそれぞれのバルクは、前記第1バルク端子に接続されることを特徴とする請求項7に記載のドライバー。 - 複数のワードラインを含む表示パネルと、
前記複数のワードラインのうちの何れか一つを駆動するためのドライバーとを有し、
前記ドライバーは、チャージポンプ回路と、
前記チャージポンプ回路から出力される出力電圧をワードラインに供給するためのワードラインドライバーとを含み、
前記チャージポンプ回路は、第1バルク端子、第1入力端子、及び第1出力端子を含む第1トランジスタと、
前記第1入力端子の電圧と前記第1出力端子の電圧とによって、前記第1バルク端子を前記第1入力端子又は前記第1出力端子の何れか一つに接続させるための第1スイッチング回路と、
一端が、前記第1出力端子に接続される第1キャパシタと、
複数のクロック信号に応答して、前記第1キャパシタの他端を前記第1入力端子又は接地に接続させるための第2スイッチング回路と、
第2バルク端子、前記第1出力端子に接続された第2入力端子、及び前記出力電圧を出力するための第2出力端子を含む第2トランジスタと、
前記第2入力端子の電圧と前記第2出力端子の電圧とによって、前記第2バルク端子を前記第2入力端子又は前記第2出力端子の何れか一つに接続させるための第3スイッチング回路と、
前記第2出力端子と前記接地との間に接続される第2キャパシタとを含むことを特徴とするディスプレイ装置。 - 前記第1スイッチング回路は、前記第1入力端子の電圧が前記第1出力端子の電圧より高い時には、ローレベルを有する第1制御信号と、前記第1入力端子の電圧を有する第2制御信号とを出力し、前記第1出力端子の電圧が前記第1入力端子の電圧より高い時には、前記第1出力端子の電圧を有する第1制御信号と、ローレベルを有する第2制御信号とを出力する第1制御信号発生器と、
前記第1制御信号に応答して、前記第1入力端子と前記第1バルク端子との間の接続を制御する第1スイッチングトランジスタと、
前記第2制御信号に応答して、前記第1出力端子と前記第1バルク端子との間の接続を制御する第2スイッチングトランジスタとを含み、
前記第1スイッチングトランジスタと前記第2スイッチングトランジスタのそれぞれのバルクは、前記第1バルク端子に接続されることを特徴とする請求項9に記載のディスプレイ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100000507A KR101625935B1 (ko) | 2010-01-05 | 2010-01-05 | 차지 펌프 회로와 이를 포함하는 장치들 |
KR10-2010-0000507 | 2010-01-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142322A true JP2011142322A (ja) | 2011-07-21 |
JP5727220B2 JP5727220B2 (ja) | 2015-06-03 |
Family
ID=44224464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292407A Active JP5727220B2 (ja) | 2010-01-05 | 2010-12-28 | チャージポンプ回路とそれを含むドライバー及びディスプレイ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8723857B2 (ja) |
JP (1) | JP5727220B2 (ja) |
KR (1) | KR101625935B1 (ja) |
TW (1) | TWI484741B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016097613A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9490725B2 (en) * | 2013-03-14 | 2016-11-08 | Oregon State University | Multi-stage programmable rectifier with efficiency tracking |
TWI465020B (zh) * | 2013-03-21 | 2014-12-11 | Univ Nat Taipei Technology | Can produce three times the input voltage of the gate driver and drive method |
US9537478B2 (en) * | 2014-03-06 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
JP2005184879A (ja) * | 2003-12-16 | 2005-07-07 | Nec Kansai Ltd | チャージポンプ回路 |
JP2007097354A (ja) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | 昇圧回路 |
JP2008211963A (ja) * | 2007-01-29 | 2008-09-11 | Seiko Epson Corp | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100296861B1 (ko) | 1999-07-09 | 2001-07-12 | 이장무 | 전하 펌프 |
US6965263B2 (en) | 2002-10-10 | 2005-11-15 | Micron Technology, Inc. | Bulk node biasing method and apparatus |
JP4336489B2 (ja) * | 2002-11-18 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体集積回路 |
ITMI20040309A1 (it) | 2004-02-24 | 2004-05-24 | St Microelectronics Srl | Pompa di carica con migliorata polarizzazione delle regioni di body dei pass-transistor |
GB2455524B (en) * | 2007-12-11 | 2010-04-07 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof and portable audio apparatus including charge pump circuits |
-
2010
- 2010-01-05 KR KR1020100000507A patent/KR101625935B1/ko active IP Right Grant
- 2010-04-20 US US12/662,479 patent/US8723857B2/en active Active
- 2010-06-08 TW TW099118593A patent/TWI484741B/zh active
- 2010-12-28 JP JP2010292407A patent/JP5727220B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347913A (ja) * | 2002-05-27 | 2003-12-05 | Rohm Co Ltd | 電源回路およびこの電源回路を有する携帯用電子機器 |
JP2005184879A (ja) * | 2003-12-16 | 2005-07-07 | Nec Kansai Ltd | チャージポンプ回路 |
JP2007097354A (ja) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | 昇圧回路 |
JP2008211963A (ja) * | 2007-01-29 | 2008-09-11 | Seiko Epson Corp | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016097613A (ja) * | 2014-11-25 | 2016-05-30 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路 |
US10434767B2 (en) | 2014-11-25 | 2019-10-08 | Seiko Epson Corporation | Liquid ejecting apparatus, head unit, integrated circuit device for driving capacitive load, and capacitive load driving circuit |
Also Published As
Publication number | Publication date |
---|---|
TWI484741B (zh) | 2015-05-11 |
US8723857B2 (en) | 2014-05-13 |
KR101625935B1 (ko) | 2016-05-31 |
KR20110080333A (ko) | 2011-07-13 |
TW201125272A (en) | 2011-07-16 |
US20110164026A1 (en) | 2011-07-07 |
JP5727220B2 (ja) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9626895B2 (en) | Gate driving circuit | |
US9257978B2 (en) | Multiplex driving circuit | |
KR102024116B1 (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
US10121401B2 (en) | Shift register circuit and driving method thereof | |
US10043432B2 (en) | Emission driver and display device including the same | |
US8817943B2 (en) | Shift register | |
US8542162B2 (en) | Shift register unit, gate drive circuit, and display apparatus | |
TWI431939B (zh) | 閘脈波調變電路及其調變方法 | |
US20180108289A1 (en) | Shift register unit and driving method thereof, gate driving circuit and display device | |
TW201009845A (en) | Shift register | |
JP2004199066A (ja) | 表示装置の駆動装置 | |
TW201033978A (en) | Shift register | |
WO2016161725A1 (zh) | 移位寄存器单元、栅极驱动装置以及显示装置 | |
JP5530344B2 (ja) | レベルシフト回路及びそれを備えた駆動回路 | |
US10679577B2 (en) | Shift register and driving method thereof | |
JP5727220B2 (ja) | チャージポンプ回路とそれを含むドライバー及びディスプレイ装置 | |
JP2016110684A (ja) | シフトレジスタ回路及びゲートドライバ並びに表示装置 | |
US10777112B2 (en) | Display driver IC and display apparatus including the same | |
KR102551295B1 (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
JP2005070732A (ja) | 低電圧入力のスキャンドライバ、走査駆動システム及びその電圧レベルシフト回路 | |
KR102056676B1 (ko) | 표시장치용 게이트 드라이버 | |
US10847072B2 (en) | Scan driver and display apparatus using same | |
KR101630324B1 (ko) | 쉬프트 레지스터 | |
KR101934016B1 (ko) | 펄스 드라이버 및 그 구동 방법 | |
JP5937168B2 (ja) | ゲートドライバ及び関連する回路バッファ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5727220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |