JP2011134418A - スタンパの製造方法 - Google Patents
スタンパの製造方法 Download PDFInfo
- Publication number
- JP2011134418A JP2011134418A JP2009295037A JP2009295037A JP2011134418A JP 2011134418 A JP2011134418 A JP 2011134418A JP 2009295037 A JP2009295037 A JP 2009295037A JP 2009295037 A JP2009295037 A JP 2009295037A JP 2011134418 A JP2011134418 A JP 2011134418A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- conductive layer
- layer
- stamper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】レジスト層の下に導電化層を形成してレジスト層にパターンを描画する際の電子線の散乱を低減することにより、パターンの高さ不良やパターン幅のばらつきを低減し、以ってより微細なパターン形状を精度よく形成可能なスタンパの製造方法を提供する。
【解決手段】シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとする。
【選択図】図1
【解決手段】シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとする。
【選択図】図1
Description
本発明は、ディスクリートトラック媒体などのパターンド媒体の製造に用いて好適なスタンパの製造方法に関する。
磁気記録媒体の高密度化に伴い、隣接トラックとの干渉を防止するため、トラック間に溝を加工したディスクリートトラック媒体などのパターンド媒体が提案されている。
磁気記録媒体にパターンを形成する方法のひとつとして、スタンパにパターンを形成し、媒体に塗布したSOG(Spin-On-Glass)レジストなどにインプリントで転写し、そのSOGレジストをマスクとして媒体の磁性膜をミリング等で加工する方法がある。
磁気記録媒体にパターンを形成する方法のひとつとして、スタンパにパターンを形成し、媒体に塗布したSOG(Spin-On-Glass)レジストなどにインプリントで転写し、そのSOGレジストをマスクとして媒体の磁性膜をミリング等で加工する方法がある。
このようなインプリントに用いるスタンパは、図2に示す工程で作製するものが知られている。
まず、図2(a)に示すように、シリコンウェハやガラスウェハなどの基板10上に塗布したレジスト層に電子線描画装置などでパターンを描画・現像してレジストパターン30を形成した原盤を作製する。
まず、図2(a)に示すように、シリコンウェハやガラスウェハなどの基板10上に塗布したレジスト層に電子線描画装置などでパターンを描画・現像してレジストパターン30を形成した原盤を作製する。
そして、原盤から電鋳法によりニッケルなどの金属製スタンパを作製する。すなわち、電鋳をおこなう際には、初期の通電をとるため、図2(b)に示すように、レジストパターン30の上にスパッタなどでニッケルなどの金属の導電化膜20を成膜し、その上に、図2(c)に示すように、電鋳法によりニッケルなどの金属めっき層40を形成する。
その後、基板10とレジストパターン30を除去することにより、金属めっき層40及び導電化膜20からなるスタンパを作製する。
例えば特許文献1では、レジスト層に電子線描画で微細パターンを形成し、レジストパターンの上に、導電化膜としてニッケルバナジウムをスパッタで成膜している。
例えば特許文献1では、レジスト層に電子線描画で微細パターンを形成し、レジストパターンの上に、導電化膜としてニッケルバナジウムをスパッタで成膜している。
また、レジストパターンに沿ってめっきを成長させる方法は、半導体のバンプ電極の形成で一般的に行われている。
例えば特許文献2では、レジストの下地にシード層としてニッケルやチタン,銅,金を成膜して、レジスト開口部に電解メッキ(電鋳)によりバンプ電極を形成している。
例えば特許文献2では、レジストの下地にシード層としてニッケルやチタン,銅,金を成膜して、レジスト開口部に電解メッキ(電鋳)によりバンプ電極を形成している。
但し、非特許文献1のように、レジストへのパターン描画時の後方散乱により、パターン描画精度が悪化し、パターン幅のばらつき(パターンエッジラフネス)が大きくなることが知られている。
磁気記録媒体の記録密度が高くなると、形成するパターン幅は十数nmと微細になる。一方、スタンパからインプリントでSOGレジストにパターンを転写したあと、SOGレジストをマスクとして媒体をミリング等で加工するとき、SOGレジストも加工されるため、ある程度SOGレジストのパターン段差が必要となる。SOGレジストの面内膜厚ばらつきなどを考慮すると、例えば、SOGレジストに50nmの段差を形成したいとき、スタンパの段差は60nm程度必要となる。
しかしながら、特許文献1のようにレジストの微細パターンの上に金属膜を成膜する方法では、パターン高さが60nmのとき、パターン幅が20nm以下(アスペクト比で3以上)になると、図2(C)の○で囲んだ箇所のように、導電化膜20がパターンの底まで成膜されず、レジストパターン30の凹部の途中からめっきが開始してパターン高さが低くなる、または断線してパターンが形成されないといった不良が発生する。
特許文献2のように、導電化膜をレジストの下にすることで、パターン底部からめっきが開始するようにすることは可能となるが、電子線描画の際に、金属の導電化膜表面で電子線が散乱してパターン幅のばらつきが大きくなる。磁気記録媒体では信号強度の変化(ノイズ)として現れ、高記録密度化に伴いパターン線幅が狭くなるに従い、パターン幅ばらつきの影響は大きくなる。
本発明は、上述の点に鑑み、レジスト層の下に導電化層を形成してレジスト層にパターンを描画する際の電子線の散乱を低減することにより、パターンの高さ不良やパターン幅のばらつきを低減し、以ってより微細なパターン形状を精度よく形成可能なスタンパの製造方法を提供することを目的とする。
本発明は、上述の目的を達成するため、シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とする。
ここで、前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることができる。
また、前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることもできる。
また、前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることもできる。
本発明によれば、より微細かつ高アスペクト比のパターンを形成するスタンパの、パターン高さ不足やパターン断線といった不良を低減すると共に、パターン幅のばらつきを低減することができる。
このため、本発明により製造したスタンパを用いてディスクリートトラック媒体などのパターンド媒体を製造する場合には、より高記録密度に対応した媒体を製造することができる。
以下、本発明の実施形態について図面を参照して説明する。
本発明の実施形態においては、アスペクト比が3以上となる高記録密度パターンド媒体用スタンパについて、原盤から電鋳法でスタンパを作製するとき、パターン形状を正確に転写することを目的として、レジストの上に導電化膜を成膜するのではなく、予めシリコンウェハやガラスウェハの基板上に導電化層を形成してから、レジストを塗布し、電子線描画・現像してレジストパターンを形成して、電鋳を行う。
本発明の実施形態においては、アスペクト比が3以上となる高記録密度パターンド媒体用スタンパについて、原盤から電鋳法でスタンパを作製するとき、パターン形状を正確に転写することを目的として、レジストの上に導電化膜を成膜するのではなく、予めシリコンウェハやガラスウェハの基板上に導電化層を形成してから、レジストを塗布し、電子線描画・現像してレジストパターンを形成して、電鋳を行う。
このとき、電子線が導電化層表面で散乱してパターン精度が劣化することを防ぐため、金属製の導電化膜ではなく、単結晶シリコンウェハにボロンなどのドーパントをドープして抵抗値を下げた導電化層を形成する。又は、シリコンウェハやガラスウェハの基板上にポリシリコンを導電化層として成膜する。
すなわち、本発明の実施形態のスタンパの製造方法は、図1に示すように、(a)導電化層形成工程、(b)レジストパターン形成工程、及び(c)電鋳工程を備える。
以下に、各工程について説明する。
<導電化層形成工程>
まず、シリコンウェハを基板1としてその表層にボロンなどのドーパントをドープして導電化層2を形成する。
以下に、各工程について説明する。
<導電化層形成工程>
まず、シリコンウェハを基板1としてその表層にボロンなどのドーパントをドープして導電化層2を形成する。
又は、シリコンウェハやガラスウェハを基板1としてその上に低抵抗なポリシリコンを導電化層2として成膜する。
<レジストパターン形成工程>
次に、導電化層2上にレジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン3を形成した原盤を作製する。
<電鋳工程>
次に、電鋳法によりニッケルなどの金属製スタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層2からニッケルなどの金属めっき層4の電鋳が始まる。
<レジストパターン形成工程>
次に、導電化層2上にレジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン3を形成した原盤を作製する。
<電鋳工程>
次に、電鋳法によりニッケルなどの金属製スタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層2からニッケルなどの金属めっき層4の電鋳が始まる。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、導電化層2としてのシリコンウェハの表面やポリシリコンを溶解させて原盤から金属めっき層4をスタンパとして剥離する。
必要に応じて、このスタンパをいわゆるFatherスタンパとして、さらに電鋳を繰り返してスタンパを複製する。
<媒体製造工程>
そして、上述のスタンパを用いて、予め磁気記録媒体に塗布しておいたSOGレジストに、インプリントでパターンを転写して、SOGレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
<媒体製造工程>
そして、上述のスタンパを用いて、予め磁気記録媒体に塗布しておいたSOGレジストに、インプリントでパターンを転写して、SOGレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
以下に、上述の実施形態をより具体的にした実施例について比較例と共に説明する。表1に各実施例及び比較例の条件と評価結果を示す。
〔実施例1〕
図1に示すように、まず、シリコンウェハを基板1としてボロンをドープして、シリコンウェハ表層に導電化層2を形成する。
〔実施例1〕
図1に示すように、まず、シリコンウェハを基板1としてボロンをドープして、シリコンウェハ表層に導電化層2を形成する。
次に、レジストを塗布する。このとき、電鋳初期の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン3を形成した原盤を作製する。
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地の導電化層2からニッケルの金属めっき層4の電鋳が始まる。
表1に示すように、レジスト膜厚60nm,パターン線幅10nmの微細パターンで、導電化層を30nm形成したとき、パターン高さ不良もなく電鋳することができた。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、シリコンウェハの表面を溶解させて原盤から金属めっき層4をニッケルスタンパとして剥離する。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、シリコンウェハの表面を溶解させて原盤から金属めっき層4をニッケルスタンパとして剥離する。
ニッケルスタンパは、スタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたSOGレジストに、インプリントでパターンを転写して、SOGレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔実施例2〕
図1に示すように、まず、ガラスウェハを基板1としてその上に低抵抗なポリシリコンを導電化層2として成膜する。
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたSOGレジストに、インプリントでパターンを転写して、SOGレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔実施例2〕
図1に示すように、まず、ガラスウェハを基板1としてその上に低抵抗なポリシリコンを導電化層2として成膜する。
次に、レジストを塗布する。電鋳時の通電を確保するため、ウェハ外周部のレジストはエッジリンスをおこない除去する。そして、電子線描画・現像を行い、レジストのパターン3を形成した原盤を作製する。
次に、電鋳法によりニッケルスタンパを作製する。電鋳初期は、ウェハ外周部の通電リングを介して、レジストの下地のポリシリコンに通電されニッケルの金属めっき層4の電鋳が始まる。
表1に示すように、レジスト膜厚60nm,パターン線幅10nmの微細パターンで、導電化層としてポリシリコンを30nm成膜したとき、パターン高さ不良もなく電鋳することができた。
電鋳後、アルカリ溶液などに浸漬してレジストを除去するとともに、ポリシリコンを溶解させて原盤から金属めっき層4をニッケルスタンパとして剥離する。
ニッケルスタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
ニッケルスタンパの裏面を研磨して平坦にした後、所定の寸法に打抜き、離型処理を行う。
そして、このニッケルスタンパを用いて、予め磁気記録媒体に塗布しておいたSOGレジストに、インプリントでパターンを転写して、SOGレジストをマスクとして磁気記録媒体の磁性層をミリングなどで加工することで、パターンド媒体を作製する。
〔比較例1〜4〕
図2に示すように、シリコンウェハを基板10としてその上にレジストを塗布して、電子線描画・現像を行い、レジストのパターン30を形成した原盤を作製する。
〔比較例1〜4〕
図2に示すように、シリコンウェハを基板10としてその上にレジストを塗布して、電子線描画・現像を行い、レジストのパターン30を形成した原盤を作製する。
次に、導電化膜20としてニッケルを成膜してから、電鋳法によりニッケルの金属めっき層40を形成し、金属めっき層40及び導電化膜20からなるニッケルスタンパを作製する。
電鋳初期は、ウェハ外周部の通電リングを介して、レジストの上のニッケル導電化膜に通電され電鋳が始まる。
表1に示すように、レジスト膜厚60nm,パターン線幅20nmのパターンで、ニッケル導電化膜が30nmとき、電鋳はできるがパターン高さが低くなり、10nmでは断線が発生した。
表1に示すように、レジスト膜厚60nm,パターン線幅20nmのパターンで、ニッケル導電化膜が30nmとき、電鋳はできるがパターン高さが低くなり、10nmでは断線が発生した。
導電化膜の材質をポリシリコンにした場合も同様に、30nmでは電鋳はできるがパターン高さが低くなり、10nmでは断線が発生する。
このように、導電化膜をレジストパターンの上に形成する場合には、レジスト膜厚60nm,パターン線幅20nmのアスペクト比が3以上のレジストパターンで、ニッケル導電化膜が10nmより厚いとき、電鋳はできるがパターン高さが低くなり、10nm以下に薄くなると断線が発生する。
このように、導電化膜をレジストパターンの上に形成する場合には、レジスト膜厚60nm,パターン線幅20nmのアスペクト比が3以上のレジストパターンで、ニッケル導電化膜が10nmより厚いとき、電鋳はできるがパターン高さが低くなり、10nm以下に薄くなると断線が発生する。
このスタンパを用いて作製したパターンド媒体は、スタンパのパターン高さが低い部分が、SOGレジストにインプリントして、媒体を加工したときにパターン抜け欠陥となる。
〔比較例5〕
図1に示すように、シリコンウェハを基板1としてその上にニッケル製の導電化層2を形成してから、レジストを塗布する。以後は実施例1,2と同様にしてニッケルスタンパを作製する。
〔比較例5〕
図1に示すように、シリコンウェハを基板1としてその上にニッケル製の導電化層2を形成してから、レジストを塗布する。以後は実施例1,2と同様にしてニッケルスタンパを作製する。
実施例1,2と同様にレジストパターン3の形成の際に電子線描画を行うが、ニッケル製導電化層2により電子線が散乱する。
図3に導電化層2の違いによる電子線照射のシミュレーション結果を示す。
図3に導電化層2の違いによる電子線照射のシミュレーション結果を示す。
図3(a)に示すように、実施例1のシリコン基板にボロンをドープした導電化層の場合、電子線はシリコン基板側に突き抜ける。
一方、比較例5のニッケル製の導電化層の場合は、図3(b)に示すように、電子線が導電化層で散乱することがわかる。この散乱によってレジストパターン幅のばらつきが大きくなる。
一方、比較例5のニッケル製の導電化層の場合は、図3(b)に示すように、電子線が導電化層で散乱することがわかる。この散乱によってレジストパターン幅のばらつきが大きくなる。
表1に示すように、この原盤から電鋳法によりニッケルスタンパを作製すると、パターン高さ不良なく電鋳することはできるが、パターン幅のばらつきは大きいままである。
このスタンパを用いて作製したパターンド媒体は、パターン幅のばらつきが信号ノイズとして現れる。
このスタンパを用いて作製したパターンド媒体は、パターン幅のばらつきが信号ノイズとして現れる。
1 基板
2 導電化層(導電化膜)
3 レジストパターン
4 金属めっき層
2 導電化層(導電化膜)
3 レジストパターン
4 金属めっき層
Claims (3)
- シリコンへのドーパントのドープ又はポリシリコンの成膜により基板上に導電化層を形成する導電化層形成工程と、
前記導電化層上にレジスト層を形成して電子線により描画し、前記導電化層の表面が凹部に露出するレジストパターンを形成するレジストパターン形成工程と、
前記導電化層を電流シード層として電鋳により前記レジストパターン上に金属めっき層を形成する電鋳工程とを備え、
前記基板、導電化層及びレジストパターンを除去して前記金属めっき層をスタンパとすることを特徴とするスタンパの製造方法。 - 前記基板が単結晶シリコンウェハからなり、該単結晶シリコンウェハに前記ドーパントとしてボロンをドープして前記導電化層とすることを特徴とする請求項1に記載のスタンパの製造方法。
- 前記基板がシリコンウェハ又はガラスウェハからなり、該シリコンウェハ又はガラスウェハ上にポリシリコンを成膜して前記導電化層とすることを特徴とする請求項1に記載のスタンパの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009295037A JP2011134418A (ja) | 2009-12-25 | 2009-12-25 | スタンパの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009295037A JP2011134418A (ja) | 2009-12-25 | 2009-12-25 | スタンパの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011134418A true JP2011134418A (ja) | 2011-07-07 |
Family
ID=44346976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009295037A Pending JP2011134418A (ja) | 2009-12-25 | 2009-12-25 | スタンパの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011134418A (ja) |
-
2009
- 2009-12-25 JP JP2009295037A patent/JP2011134418A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006283189A (ja) | 電気化学エッチング | |
JP2006257553A (ja) | 電気化学エッチング | |
JP2006309143A (ja) | マスクブランクス用ガラス基板の製造方法、マスクブランクスの製造方法、マスクブランクス用ガラス基板、及びマスクブランクス | |
JP2008192250A (ja) | スタンパおよびその製造方法 | |
JP2008293609A (ja) | 複製用型の製造方法、ナノホール構造体の製造方法、及び磁気記録媒体の製造方法 | |
JP2010017865A (ja) | ナノインプリント用モールドの製造方法 | |
TWI258142B (en) | Manufacturing method of stamper for manufacturing data medium, the stamper, and the stamper spacer with template | |
JP2009084644A (ja) | スタンパの製造方法およびスタンパ | |
JP4745289B2 (ja) | 複製スタンパおよびその製造方法 | |
JP2011134418A (ja) | スタンパの製造方法 | |
JP2011119009A (ja) | 電鋳用原盤、及びその製造方法 | |
JP2009070544A (ja) | 磁気記録媒体の製造方法、及び磁気記録媒体 | |
JP5592939B2 (ja) | スタンパ製造用原盤 | |
JP2010077476A (ja) | スタンパの製造方法 | |
CN1272770C (zh) | 用于制造薄膜磁头的方法 | |
JP2005038477A (ja) | 磁気記録媒体用スタンパーの製造方法および磁気記録媒体用スタンパーの製造装置 | |
JP5058297B2 (ja) | スタンパの製造方法 | |
JP5592630B2 (ja) | パターンドメディアの製造方法 | |
JP2012018741A (ja) | 描画方法、原盤の製造方法、スタンパの製造方法及び情報記録ディスクの製造方法 | |
JP4854643B2 (ja) | モールドの製造方法 | |
JP2010086579A (ja) | 原盤及びそれから作製されたモールド構造体 | |
JP2010170625A (ja) | スタンパの製造方法 | |
KR20120119517A (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 | |
JP4221954B2 (ja) | 電鋳方法及び電着物 | |
TW201217151A (en) | Nano-imprinting mold and producing method thereof and method for nano-imprinting using the mold and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20110722 Free format text: JAPANESE INTERMEDIATE CODE: A712 |