JP2010170625A

JP2010170625A - スタンパの製造方法

Info

Publication number: JP2010170625A
Application number: JP2009013472A
Authority: JP
Inventors: Takuya Shimada; 拓哉島田; Shinobu Sugimura; 忍杉村; Yoshiyuki Kamata; 芳幸鎌田; Masatoshi Sakurai; 正敏櫻井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-01-23
Filing date: 2009-01-23
Publication date: 2010-08-05
Anticipated expiration: 2029-01-23
Also published as: JP4575497B2; US20100186877A1; US7938978B2

Abstract

【課題】凹凸パターンを欠損なく転写することができ、かつ耐久性の高いスタンパを製造できる方法を提供する。
【解決手段】凹凸を有する原盤から電鋳によって第１のスタンパを形成し、第１のスタンパから電鋳によって第２のスタンパ（凹部の幅Ｇ_W）を形成し、第２のスタンパの表面に積層膜（厚さＬＬ_T）を形成し、積層膜上に第２の離型層、転写層（厚さＴＬ_T）および第３の電鋳層（厚さＥＬ_T）を形成し、第２のスタンパから転写層および第３の電鋳層を剥離して第３のスタンパを形成し、第３のスタンパの表面の転写層を等方性エッチングして（エッチング厚さＥ_T）、第３のスタンパの凸部の幅（Ｌ_W）を減少させるスタンパの製造方法であって、１０ｎｍ≦ＥＬ_TおよびＥ_T≦ＴＬ_Tの関係を満たす。
【選択図】図２

Description

本発明は、インプリント技術によりパターンを転写して大量の磁気記録媒体を生産するために使用されるスタンパの製造方法に関する。

近年、ハードディスクドライブ（ＨＤＤ）に組み込まれる磁気記録媒体において、隣接トラック間の干渉によりトラック密度の向上が妨げられるという問題が顕在化している。特に記録ヘッド磁界のフリンジングを低減することは重要な技術課題である。

この問題に対して、記録トラック間を物理的に分離するディスクリートトラック型媒体（ＤｉｓｃｒｅｔｅＴｒａｃｋＲｅｃｏｒｄｉｎｇ：ＤＴＲ媒体）が提案されている。ＤＴＲ媒体では、記録時に隣接トラックの情報を消去するサイドイレース現象、再生時に隣接トラックの情報を読み出すサイドリード現象などを低減できるため、トラック密度を高めることができる。したがって、ＤＴＲ媒体は高密度の磁気記録媒体として期待されている。

ＤＴＲ媒体の製造には、たとえば特許文献１に開示されるように、ニッケル（Ｎｉ）製スタンパを利用するナノインプリントが採用される。まず、ガラスまたはＳｉなどの基板上にレジスト層を形成し、電子線（ＥＢ）描画を行い、現像することによって凹凸パターンを有する原盤を作製する。原盤の表面にＮｉ導電層を形成し、Ｎｉ電鋳層を形成し、Ｎｉ導電層およびＮｉ電鋳層を剥離してファザースタンパを作製する。同様に、Ｎｉ導電膜およびＮｉ電鋳層を形成し、これらを剥離する方法により、ファザースタンパからマザースタンパを作製し、マザースタンパからサンスタンパを作製する。次に、媒体基板上に磁気記録層を成膜し、レジストを塗布し、サンスタンパをインプリントしてレジストに凹凸パターンを転写し、レジストパターンをマスクとして磁気記録層をエッチングすることにより、ディスクリートトラック型媒体を形成する。

高密度化に伴い、トラックピッチ１００ｎｍ以下で凹凸パターンを形成することが要求されるようになってきている。原盤に高密度で凹凸パターンを形成しようとすると電子線描画時間も長くなる。この際、レジストが薄いほど電子線による描画性能が向上することから、凹凸パターンが高密度になるほど、レジストを薄くする傾向がある。この結果、原盤上における凹凸高さの差が小さくなり、それに対応してスタンパの凹凸高さの差も小さくなる。しかし、凹凸高さの差が小さいスタンパを用いると、インプリント時の転写不足により媒体上のレジストに転写された凹凸パターンに欠損が生じることがある。また、トラックピッチが狭くなっても、トラック（凸部）の読み書き性能を維持するためには、凸部の幅を十分に広くする必要がある。そのためには、原盤作製時に、ＥＢ描画によって幅の狭い凹部を形成する必要がある。しかし、ＥＢ描画装置の限界から、数ｎｍの幅の凹部を描画することは困難である。このため、現状の技術では、高密度な原盤を得られないという問題がある。

特開２００８−１２７０５号公報

本発明の目的は、凹凸パターンを欠損なく転写することができ、かつ耐久性の高いスタンパを製造できる方法を提供することにある。

本発明の一態様によれば、凹凸を有する原盤の表面に第１の導電層を形成し、前記第１の導電層上に第１の電鋳層を形成し、前記原盤から前記第１の導電層および第１の電鋳層を剥離して、前記原盤の凹凸が転写された第１のスタンパを形成し、前記第１のスタンパ表面に第１の離型層を形成し、前記第１の離型層上に第２の導電層を形成し、前記第２の導電層上に第２の電鋳層を形成し、前記第１のスタンパから前記第２の導電層および第２の電鋳層を剥離して、前記第１のスタンパの凹凸が転写された第２のスタンパを形成し、前記第２のスタンパの表面に、凹部の幅を狭くし、かつ凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜を形成し、前記積層膜の表面に第２の離型層を形成し、前記第２の離型層上に転写層を形成し、前記転写層上に第３の電鋳層を形成し、前記第２のスタンパから前記転写層および第３の電鋳層を剥離して、前記第２のスタンパの凹凸が転写された第３のスタンパを形成し、前記第３のスタンパの表面の転写層を等方性エッチングして、前記第３のスタンパの凸部の幅を減少させる方法であって、前記第２のスタンパの凹部の幅をＧ_W、前記積層膜の厚さをＬＬ_T、前記転写層の厚さをＴＬ_T、前記第３の電鋳層の厚さをＥＬ_T、前記転写層のエッチング厚さをＥ_T、前記第３のスタンパの凸部の幅をＬ_Wとして、１０ｎｍ≦ＥＬ_TおよびＥ_T≦ＴＬ_Tの関係を満たすようにすることを特徴とするスタンパの製造方法が提供される。

本発明の方法によれば、凹凸パターンを欠損なく転写することができ、かつ耐久性の高いスタンパを製造できる。

本発明の実施形態に係る第１のスタンパおよび第２のスタンパの製造方法を示す断面図。本発明の実施形態に係る第３のスタンパの製造方法を示す断面図。本発明の実施形態における各層の厚さを示す説明図。

本発明の実施形態に係るスタンパの製造方法においては、原盤の凹凸パターンを転写して、第１のスタンパ、第２のスタンパ、および第３のスタンパを形成する。

まず、凹凸パターンを有する原盤の表面に第１の導電層を形成し、第１の導電層上に第１の電鋳層を形成し、原盤から第１の導電層および第１の電鋳層を剥離して、原盤の凹凸が転写された第１のスタンパを形成する。

次に、第１のスタンパ表面に第１の離型層を形成し、第１の離型層上に第２の導電層を形成し、第２の導電層上に第２の電鋳層を形成し、第１のスタンパから第２の導電層および第２の電鋳層を剥離して、第１のスタンパの凹凸が転写された第２のスタンパを形成する。

次に、第２のスタンパの表面に、凹部の幅を狭くし、かつ凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜を形成し、積層膜の表面に第２の離型層を形成し、第２の離型層上に転写層を形成し、転写層上に第３の電鋳層を形成し、第２のスタンパから転写層および第３の電鋳層を剥離して、第２のスタンパの凹凸が転写された第３のスタンパを形成し、第３のスタンパの表面の転写層を等方性エッチングして、第３のスタンパの凸部の幅を減少させる。

本発明において、凹凸パターンのトラックピッチを５０〜１００ｎｍの範囲に設計することを想定している。実施形態においては、トラックピッチを７８〜９３ｎｍの範囲に設計してスタンパを製造している。

ここで、積層膜はスパッタリングにより形成することが好ましい。スパッタリング時に、スパッタ装置内の圧力を調整することによって、凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜を成膜することができる。同様に、転写層もスパッタリングにより形成することが好ましい。

電鋳層は、ＮｉまたはＮｉにＣｏ、Ｓ、ＢもしくはＰを添加した金属であることが好ましい。積層膜および転写層は、物理的、機械的強度が強く、腐食や磨耗に対して強く、しかも、電鋳層のＮｉとの密着性を考慮して、Ｎｉを主成分とする金属であることが好ましい。

第３のスタンパの表面の転写層は、たとえばｐＨ３未満の酸性溶液を用いて等方性エッチングする。

本発明においては、前記第２のスタンパの凹部の幅（ｇｒｏｏｖｅｗｉｄｔｈ）をＧ_W、前記積層膜の厚さ（ｌａｍｉｎａｔｉｏｎｌａｙｅｒｔｈｉｃｋｎｅｓｓ）をＬＬ_T、前記転写層の厚さ（ｔｒａｎｓｃｒｉｐｔｉｏｎｌａｙｅｒｔｈｉｃｋｎｅｓｓ）をＴＬ_T、前記第３の電鋳層の厚さ（ｅｌｅｃｔｒｏｆｏｒｍｉｎｇｌａｙｅｒｔｈｉｃｋｎｅｓｓ）をＥＬ_T、前記転写層のエッチング厚さ（ｅｔｃｈｅｄｔｈｉｃｋｎｅｓｓ）をＥ_T、前記第３のスタンパの凸部の幅（ｌａｎｄｗｉｄｔｈ）をＬ_Wとして、（ｉ）１０ｎｍ≦ＥＬ_Tおよび（ｉｉ）Ｅ_T≦ＴＬ_Tの関係を満たすようにする。

なお、（ｉｉｉ）２ＬＬ_T＋２ＴＬ_T＋ＥＬ_T＝Ｇ_Wおよび（ｉｖ）Ｌ_W＝ＥＬ_T＋２（ＴＬ_T−Ｅ_T）という関係が成り立つと考えられる。

本発明によれば、第２のスタンパの表面に、凹部の幅を狭くし、かつ凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜を形成するので、原盤の凹凸高さの差が小さくても、最終的に形成される第３のスタンパの凹凸高さの差を大きくすることができる。原盤の凹凸高さの差が小さくてもよいということは、原盤上のレジストを薄くすることを可能にするので、レジストに高密度パターンをＥＢ描画しても、良好な描画性能が得られる。

また、本発明によれば、第３のスタンパの表面の転写層を等方性エッチングして、第３のスタンパの凸部の幅を減少させる際に、凸部の矩形性を低くすることができる。ここで、矩形性が低くなるとは、角が取れて丸くなることをいう。凸部の矩形性が低いスタンパを用いると、インプリント工程におけるレジストとスタンパとの密着および剥離が容易となる。このため、スタンパおよび転写パターンの損傷が少なくなるうえに、スタンパの耐久性も向上する。

以下、図面を参照しながら、本発明の実施形態を説明する。

図１（ａ）〜（ｈ）は、本発明の実施形態に係る第１のスタンパおよび第２のスタンパの製造方法を示す断面図である。このスタンパの製造には、たとえば塗布装置、描画装置、現像装置、成膜装置および電鋳装置などが用いられる。

図１（ａ）に示すように、塗布装置たとえばスピンコート装置を用いて、ガラスもしくはＳｉ基材などの基板１１上にレジストをスピンコートしてレジスト１２を形成する。図１（ｂ）に示すように、たとえばＥＢ描画装置１００を用いて、レジスト１２に電子線（ＥＢ）描画して潜像を形成する。現像装置を用いて、レジスト１２を現像することによって凹凸パターンを形成する。これら一連の工程により、原盤１０を得る。

図１（ｃ）に示すように、成膜装置を用いて、原盤１０の凹凸パターン上に第１の導電膜１３を形成する。図１（ｄ）に示すように、電鋳装置を用いて、第１の導電膜１３の上にＮｉからなる第１の電鋳層１４を形成する。図１（ｅ）に示すように、原盤１０から第１の導電膜１３および第１の電鋳層１４を剥離し、原盤の凹凸が転写された第１のスタンパ（ファザースタンパ）１５を作製する。

図１（ｆ）に示すように、第１のスタンパ（ファザースタンパ）１５の表面に、陽極酸化や酸素プラズマアッシングなどの方法により酸化膜からなる第２の離型層１６を形成する。図１（ｇ）に示すように、第２の離型層１６上にＮｉからなる第２の導電層１７を形成し、さらに第２の電鋳層１８を形成する。図１（ｈ）に示すように、第２の導電層１７および第２の電鋳層１８を剥離し、第１のスタンパ（ファザースタンパ）の凹凸が転写された第２のスタンパ（マザースタンパ）１９を作製する。

図２（ａ）〜（ｅ）は、本発明の実施形態に係る第３のスタンパの製造方法を示す断面図である。

図２（ａ）に示すように、第２のスタンパ（マザースタンパ）１９の表面に、凹部の幅を狭くし、かつ凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜２０を形成する。マザースタンパ１９として凹凸パターンのトラックピッチが８３．２ｎｍであるものを用い、その表面にＮｉからなる積層膜２０を成膜した。具体的には、ＤＣスパッタ装置を用いて、系内圧力１．０Ｐａ、放電電力１００Ｗ、成膜時間６０秒の条件で、Ｎｉからなる積層膜２０を成膜した。積層膜２０の厚さ（ＬＬ_T）は、幅（Ｇ_w）３５ｎｍの凹部の側壁で５ｎｍ、凹部底面で５ｎｍ、凸部上面で１０ｎｍとなった。こうして、処理前に比べて、凹部の幅を１０ｎｍ狭くすることができ、凹凸高さの差を５ｎｍ大きくすることができた。

この処理は、第２のスタンパ（マザースタンパ）を第１のスタンパ（ファザースタンパ）から剥離した直後に行うことが好ましい。これは、時間が経過すると、第１のスタンパ（ファザースタンパ）の表面が酸化されて、積層膜２０を安定して形成できないことがあるためである。

図２（ｂ）に示すように、積層膜２０の表面に酸素によるＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を施して酸化膜からなる第２の離型層２１を形成した後、第２の離型層２１の上に転写層２２を成膜した。具体的には、ＤＣスパッタ装置を用いて、系内圧力０．５Ｐａ、放電電力１００Ｗ、成膜時間４５秒の条件で、Ｎｉからなる転写層２２を成膜した。転写層２２の厚さ（ＴＬ_T）は均一であり、凹部の側壁で５ｎｍとなった。こうして、処理前に比べて、凹部の幅をさらに１０ｎｍ狭くすることができ、最終的な凹部の幅は１５ｎｍまで狭くなった。

図２（ｃ）に示すように、スルファミン酸ニッケル浴で電鋳を行い、Ｎｉからなる幅（ＥＬ_T）の第３の電鋳層２３を形成した。

図２（ｄ）に示すように、転写層２２および第３の電鋳層２３を剥離し、第２のスタンパ（マザースタンパ）の凹凸が転写された第３のスタンパ（サンスタンパ）２４を作製した。

図２（ｅ）に示すように、第３のスタンパ（サンスタンパ）２４の表面の転写層２２を等方性エッチングした。具体的には、第３のスタンパ（サンスタンパ）２４をｐＨ２．０のスルファミン酸水溶液に浸漬して２０分静置した。エッチングレートは０．１ｎｍ／ｍｉｎなので転写層２２のエッチング厚さ（Ｅ_T）は２ｎｍであり、厚さ３ｎｍの転写層２２が残った。この結果、第３のスタンパ（サンスタンパ）２４の凸部の幅（Ｌ_T）は、１５ｎｍ＋２×３ｎｍ＝２１ｎｍとなった。こうして、当初の凹部の幅（Ｇ_w）３５ｎｍに対して、第３のスタンパ（サンスタンパ）２４の凸部の幅（Ｌ_T）を２１ｎｍまで細くすることができた。

図３に本発明の実施形態における各層の厚さを示す。上述したように、前記第２のスタンパの凹部の幅をＧ_W、前記積層膜の厚さをＬＬ_T、前記転写層の厚さをＴＬ_T、前記第３の電鋳層の厚さをＥＬ_T、前記転写層のエッチング厚さをＥ_T、前記第３のスタンパの凸部の幅をＬ_Wとしたとき、２ＬＬ_T＋２ＴＬ_T＋ＥＬ_T＝Ｇ_WおよびＬ_W＝ＥＬ_T＋２（ＴＬ_T−Ｅ_T）という関係が成り立つと考えられる。

本発明においては、（ｉ）１０ｎｍ≦ＥＬ_Tおよび（ｉｉ）Ｅ_T≦ＴＬ_Tの関係を満たすようにする。これらの条件を設定する理由は以下の通りである。

（ｉ）の条件は、第３の電鋳層の厚さ（ＥＬ_T）が１０ｎｍ以上であること、すなわち第３の電鋳層を充填する凹部の幅が１０ｎｍ以上であることを意味する。これは、第３の電鋳層を充填する凹部の幅が１０ｎｍ未満であると、凹部へ第３の電鋳層を充填したときに空孔を生じてパターンの欠損を招くためである。このように、パターンの欠損を避けるためには、１０ｎｍ≦ＥＬ_Tであることが好ましい。

（ｉｉ）の条件は、転写層のエッチング厚さ（Ｅ_T）が転写層の厚さ（ＴＬ_T）以下であることを意味する。ここで、スパッタリングによって形成される転写層は比較的粒径の小さいＮｉ結晶粒を含むが、電鋳によって形成される第３の電鋳層は比較的粒径の大きいＮｉ結晶粒を含む。この場合、転写層のエッチング厚さ（Ｅ_T）が転写層の厚さ（ＴＬ_T）を超えると、第３の電鋳層から粒径の大きいＮｉ結晶粒がエッチングを受けることになり、エッチングレートが大きく変動して良好なエッチングを施せなくなるおそれがある。このため、転写層のエッチング厚さ（Ｅ_T）が転写層の厚さ（ＴＬ_T）以下であることが好ましい。

得られた第３のスタンパ（サンスタンパ）の凹凸パターン面に保護膜をスピンコートした後、乾燥させ、必要に応じて裏面研磨、打ち抜きなどの工程を経て、インプリントによる転写によって媒体を大量に製造するための最終形態のスタンパを完成させる。

本発明の方法に従って製造したスタンパの凹凸形状は、従来の方法で製造したスタンパと比較して矩形性が低く、スタンパ剥離時の欠損が大幅に減少した。その結果、インプリント耐久性は従来の５倍に向上した。

なお、本発明は上記実施形態に限定されるものでなく、実施段階では発明の要旨を変更しない範囲で種々変形することが可能である。また、上述した実施形態の形状や数値などは実際のものと異なる個所があるが、これらは公知の技術を参酌して適宜、設計変更することができる。

さらに、上記実施形態には、種々の段階の発明が含まれており、開示されている複数の構成要件における適宜な組み合わせにより種々の発明が抽出できる。たとえば、実施形態に示されている全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出できる。

１０…原盤、１１…基板、１２…レジスト、１３…第１の導電層、１４…第１の電鋳層、１５…第１のスタンパ（ファザースタンパ）、１６…第２の離型層、１７…第２の導電層、１８…第２の電鋳層、１９…第２のスタンパ（マザースタンパ）、２０…積層膜、２１…第２の離型層、２２…転写層、２３…第３の電鋳層、２４…第３のスタンパ（サンスタンパ）、１００…ＥＢ描画装置。

Claims

凹凸を有する原盤の表面に第１の導電層を形成し、前記第１の導電層上に第１の電鋳層を形成し、前記原盤から前記第１の導電層および第１の電鋳層を剥離して、前記原盤の凹凸が転写された第１のスタンパを形成し、
前記第１のスタンパ表面に第１の離型層を形成し、前記第１の離型層上に第２の導電層を形成し、前記第２の導電層上に第２の電鋳層を形成し、前記第１のスタンパから前記第２の導電層および第２の電鋳層を剥離して、前記第１のスタンパの凹凸が転写された第２のスタンパを形成し、
前記第２のスタンパの表面に、凹部の幅を狭くし、かつ凹部底面に比べて凸部上面の方が厚い膜厚を有する積層膜を形成し、前記積層膜の表面に第２の離型層を形成し、前記第２の離型層上に転写層を形成し、前記転写層上に第３の電鋳層を形成し、前記第２のスタンパから前記転写層および第３の電鋳層を剥離して、前記第２のスタンパの凹凸が転写された第３のスタンパを形成し、前記第３のスタンパの表面の転写層を等方性エッチングして、前記第３のスタンパの凸部の幅を減少させる方法であって、
前記第２のスタンパの凹部の幅をＧ_W、前記積層膜の厚さをＬＬ_T、前記転写層の厚さをＴＬ_T、前記第３の電鋳層の厚さをＥＬ_T、前記転写層のエッチング厚さをＥ_T、前記第３のスタンパの凸部の幅をＬ_Wとして、１０ｎｍ≦ＥＬ_TおよびＥ_T≦ＴＬ_Tの関係を満たすようにすることを特徴とするスタンパの製造方法。
前記積層膜をスパッタリングにより形成することを特徴とする請求項１記載のスタンパの方法。
前記第３のスタンパの表面の転写層を、ｐＨ３未満の酸性溶液を用いて等方性エッチングすることを特徴とする請求項１記載のスタンパの方法。