JP2011127453A - エンジン始動装置 - Google Patents
エンジン始動装置 Download PDFInfo
- Publication number
- JP2011127453A JP2011127453A JP2009284260A JP2009284260A JP2011127453A JP 2011127453 A JP2011127453 A JP 2011127453A JP 2009284260 A JP2009284260 A JP 2009284260A JP 2009284260 A JP2009284260 A JP 2009284260A JP 2011127453 A JP2011127453 A JP 2011127453A
- Authority
- JP
- Japan
- Prior art keywords
- starter
- signal
- cpu
- engine
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
【課題】CPUなどの故障によりスタータモータが連続通電状態となることを確実に防止することができ、低コスト且つ小型なエンジン始動装置を提供する。
【解決手段】電源及びスタータリレー3の間にPチャネル型MOSトランジスタT1及びT2を直列に接続し、CPU5が出力する制御信号によりPチャネル型MOSトランジスタT1をオンさせる。Pチャネル型MOSトランジスタT2は、CPU5の制御信号にタイマ回路7を介在させてオン/オフを制御し、Pチャネル型MOSトランジスタT2がオンする最大時間をタイマ回路7により制限する。また、CPU5が出力する制御信号、プッシュSW信号及びブレーキSW信号の3つの信号のAND演算結果に応じてタイマ回路7がPチャネル型MOSトランジスタT2のオン/オフを制御する構成とする。
【選択図】図1
【解決手段】電源及びスタータリレー3の間にPチャネル型MOSトランジスタT1及びT2を直列に接続し、CPU5が出力する制御信号によりPチャネル型MOSトランジスタT1をオンさせる。Pチャネル型MOSトランジスタT2は、CPU5の制御信号にタイマ回路7を介在させてオン/オフを制御し、Pチャネル型MOSトランジスタT2がオンする最大時間をタイマ回路7により制限する。また、CPU5が出力する制御信号、プッシュSW信号及びブレーキSW信号の3つの信号のAND演算結果に応じてタイマ回路7がPチャネル型MOSトランジスタT2のオン/オフを制御する構成とする。
【選択図】図1
Description
本発明は、車輌などのエンジンの始動に係る制御処理を行うエンジン始動装置に関する。
従来、車輌のエンジンの始動は、運転者が車輌のキーの挿入及び回動操作を行ってエンジンのスタータモータを直接的に駆動することで行われている。近年では、プッシュスイッチなどを用いたエンジン始動スイッチに対する運転者の操作に応じてエンジンの始動を行うエンジン始動装置が普及している。このようなエンジン始動装置では、スタータモータを駆動するリレー(スタータリレー)のオン/オフを、エンジン始動スイッチの操作に応じてCPU(Central Processing Unit)などが制御している。
しかし、スタータリレーのオン/オフをCPUが制御する構成の場合、例えばCPUの出力ポートの固着などの故障によって、スタータリレーがオン状態に維持され、スタータモータが連続通電状態となって異常加熱するなどの虞がある。このため、CPUの故障などが生じた場合であっても、スタータモータが連続通電状態となることを防止できるエンジン始動装置が求められている。
特許文献1においては、スタータリレー及びインヒビットリレーを直列に接続し、それぞれをメインCPU及びサブCPUによって制御することにより、一方のリレーにオン側固定故障が発生したとしても、他方のリレーをオフにすることによって、スタータの連続通電状態を防止することができ、またサブCPUの異常時にはウォッチドッグタイマによってリセット処理を行うと共に許可回路によってインヒビットリレー予備駆動回路の駆動を許可することにより、メインCPUがインヒビットリレー予備駆動回路を制御してインヒビットリレーを駆動することができ、サブCPUの異常時にもスタータモータを始動することができる車輌用始動制御装置が提案されている。
しかしながら、特許文献1に記載の車輌用始動制御装置は、スタータモータを制御するために複数のCPUを必要とするため、エンジン始動装置が高コスト化するという問題がある。また、スタータリレー及びインヒビットリレーの2つのリレーを必要とするため、エンジン始動装置の回路基板の面積が増大し、エンジン始動装置が大型化するという問題がある。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、CPUなどの故障によりスタータモータが連続通電状態となることを確実に防止することができ、低コスト且つ小型なエンジン始動装置を提供することにある。
本発明に係るエンジン始動装置は、通電により閉状態となる常開接点を有するスタータリレーを備え、前記常開接点を閉状態とすることによりエンジンのスタータモータを動作させるエンジン始動装置において、電源から前記スタータリレーへの通電経路中に直列に接続された第1及び第2の半導体スイッチング素子と、前記第1の半導体スイッチング素子の開/閉を行う制御信号を出力する制御手段と、前記制御信号が前記第1の半導体スイッチング素子を閉状態とする信号状態に変化した場合に、前記第2の半導体スイッチング素子を所定時間閉状態とする制限手段とを備えることを特徴とする。
また、本発明に係るエンジン始動装置は、前記制御手段が、前記エンジンの始動操作を受け付ける操作部からの操作信号に応じて前記制御信号を出力するようにしてあり、前記制限手段は、前記制御信号が前記第1の半導体スイッチング素子を閉状態とする信号状態へ変化し、且つ、前記操作信号が前記エンジンを始動させる信号状態へ変化した場合に、前記第2の半導体スイッチング素子を所定時間閉状態とするようにしてあることを特徴とする。
本発明においては、電源及びスタータリレーの間に2つの半導体スイッチング素子(例えば、Pチャネル型MOS(Metal Oxide Semiconductor)トランジスタなど)を直列に接続し、2つの半導体スイッチング素子のオン(閉状態)/オフ(開状態)を制御することによってスタータリレーの常開接点のオン/オフ(以下、単にスタータリレーのオン/オフという)を制御する。この場合、2つの半導体スイッチング素子を共にオンすることでスタータリレーをオンすることができ、スタータモータを駆動してエンジンを始動することができる。
第1の半導体スイッチング素子のオン/オフの制御は、CPUなどの制御手段が出力する制御信号に応じて行う。また第2の半導体スイッチング素子のオン/オフの制御は、タイマ回路などを利用した制限手段が行う。この制限手段は、制御手段が出力する制御信号が第1の半導体スイッチング素子をオンさせる状態へ変化した場合に、第2の半導体スイッチング素子を所定時間のみオンさせる。
これにより、CPUの出力ポートの固着などの故障により、制御手段が出力する制御信号が第1の半導体スイッチング素子をオンさせる状態に固定された場合であっても、第2の半導体スイッチング素子がオンする時間を制限手段が所定時間に制限するため、スタータリレーがオン状態で維持されてスタータモータが連続通電状態となることはない。
またタイマ回路などを利用した制限手段は、CPUなどの制御手段より低コストで実現することができる。またエンジン制御装置が備えるリレーはスタータリレーの1つでよいため、回路基板の面積増大を抑制することができる。
第1の半導体スイッチング素子のオン/オフの制御は、CPUなどの制御手段が出力する制御信号に応じて行う。また第2の半導体スイッチング素子のオン/オフの制御は、タイマ回路などを利用した制限手段が行う。この制限手段は、制御手段が出力する制御信号が第1の半導体スイッチング素子をオンさせる状態へ変化した場合に、第2の半導体スイッチング素子を所定時間のみオンさせる。
これにより、CPUの出力ポートの固着などの故障により、制御手段が出力する制御信号が第1の半導体スイッチング素子をオンさせる状態に固定された場合であっても、第2の半導体スイッチング素子がオンする時間を制限手段が所定時間に制限するため、スタータリレーがオン状態で維持されてスタータモータが連続通電状態となることはない。
またタイマ回路などを利用した制限手段は、CPUなどの制御手段より低コストで実現することができる。またエンジン制御装置が備えるリレーはスタータリレーの1つでよいため、回路基板の面積増大を抑制することができる。
また、本発明においては、プッシュスイッチなどのエンジン始動操作を受け付ける操作部からの操作信号に応じて、制御手段が制御信号を出力する。制限手段は、制御手段の制御信号が第1の半導体スイッチング素子をオンさせる状態へ変化し、且つ、操作信号がエンジンを始動させる状態へ変化した場合に、第2の半導体スイッチング素子を所定時間のみオンさせる。
これにより、操作部にてエンジン始動操作を受け付けていないにもかかわらず、制御手段の誤動作などにより制御信号が出力された場合であっても、制限手段は第2のスイッチング素子をオンすることがないため、スタータモータが誤動作することを防止できる。
これにより、操作部にてエンジン始動操作を受け付けていないにもかかわらず、制御手段の誤動作などにより制御信号が出力された場合であっても、制限手段は第2のスイッチング素子をオンすることがないため、スタータモータが誤動作することを防止できる。
本発明による場合は、電源及びスタータリレーの間に2つの半導体スイッチング素子を直列に接続し、制御手段の制御信号により第1の半導体スイッチング素子のオン/オフを制御し、この制御信号に応じて制限手段が第2の半導体スイッチング素子を所定時間のみオンする構成とすることにより、制御手段の故障によりスタータモータが連続通電状態となることを確実に防止することができる。また、複数のCPU及び複数のリレーを必要としないため、エンジン始動装置の高コスト化及び大型化を抑制することができる。
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図1は、本発明に係るエンジン始動装置の構成を示す回路図である。図において1は、図示しない車輌に搭載されたエンジンを始動するためのスタータモータである。スタータモータ1は、モータ11、スイッチ12及びコイル13等で構成されており、車輌のバッテリ2からモータ11への電力供給経路中にスイッチ12が配され、コイル13への通電/非通電に応じてスイッチ12のオン/オフが切り替わる。よってスタータモータ1は、コイル13への通電制御によりその動作が制御される。
スタータモータ1のコイル13への通電/非通電は、スタータリレー3のオン(閉状態、導通状態))/オフ(開状態、非導通状態)により制御されている。スタータリレー3は、リレースイッチ31及びリレーコイル32等で構成されており、電源(バッテリ2)からスタータモータ1のコイル13への電力供給経路の接続/遮断をリレースイッチ31が行い、リレーコイル32の通電/非通電に応じてリレースイッチ31のオン/オフが切り替わる。スタータリレー3のリレースイッチ31は、リレーコイル32が通電状態の場合にオンし、非通電状態の場合にオフする常開接点である。なお、スタータリレー3のオン/オフとは、リレースイッチ31のオン/オフと同義である。
スタータリレー3のリレーコイル32の一端は、2つのPチャネル型MOSトランジスタT1及びT2を介して電源(バッテリ2)に接続されている。またリレーコイル32の他端は、シフトスイッチ(以下、シフトSWと記載する)4を介して接地電位に接続されている。シフトSW4は、車輌のシフトレバーが「P(パーキング)」又は「N(ニュートラル)」の場合に、リレーコイル32を接地電位に接続するスイッチである。よって、シフトレバーが「P」又は「N」に切り替えられ、且つ、2つのPチャネル型MOSトランジスタT1及びT2がオンした場合に、スタータリレー3のリレーコイル32が通電してリレースイッチ31がオンし、スタータモータ1のコイル13が通電してモータ11が動作し、車輌のエンジン始動が行われる。
Pチャネル型MOSトランジスタT1は、そのドレインがスタータリレー3のリレーコイル32に接続され、ソースがPチャネル型MOSトランジスタT2のドレインに接続され、ゲートがNPNトランジスタT3のコレクタに接続されている。NPNトランジスタT3は、エミッタが接地電位に接続され、ベースがCPU5に接続されており、CPU5が出力する制御信号に応じてオン/オフが制御されている。
また、Pチャネル型MOSトランジスタT2は、そのドレインがPチャネル型MOSトランジスタT1のソースに接続され、ソースが電源に接続され、ゲートがNPNトランジスタT4のコレクタに接続されている。NPNトランジスタT4は、エミッタが接地電位に接続され、ベースがタイマ回路7に接続されており、タイマ回路7が出力する信号に応じてオン/オフが制御されている。
タイマ回路7には、CPU5が出力する制御信号と、車輌のエンジン始動のためのプッシュスイッチ(以下、単にプッシュSWと記載する)が出力するプッシュSW信号と、車輌のブレーキ操作を検出するブレーキスイッチ(以下、単にブレーキSWと記載する)が出力するブレーキSW信号とのAND演算結果が入力されている。
図示しないプッシュSWは、車輌の運転席近傍などに配されており、車輌のエンジンを始動する際に運転者がプッシュ操作を行うためのスイッチである。このプッシュSWは、運転者のプッシュ操作に応じた2値(例えばプッシュ操作がなされた場合にハイレベル、プッシュ操作がなされていない場合にローレベル)の信号を出力する。また、図示しないブレーキSWは、車輌のブレーキに対する運転者の操作を検知するためのスイッチであり、運転者のブレーキ操作に応じた2値(例えばブレーキ操作が行われた場合にハイレベル、ブレーキ操作が行われていない場合にローレベル)の信号を出力する。
プッシュSWが出力するプッシュSW信号及びブレーキSW信号はCPU5へ入力されており、CPU5は、入力されるプッシュSW信号及びブレーキSW信号とその他の種々の情報とに基づいて、スタータモータ1を駆動するか否かを判断する。この判断結果に応じてCPU5は、スタータモータ1のオン/オフを規定する2値(例えば、スタータモータ1をオンする(駆動する)場合にハイレベル、スタータモータ1をオフする(駆動しない)場合にローレベル)の制御信号を出力する。
CPU5が出力する制御信号は、NPN型トランジスタT3のベースへ入力されている。NPN型トランジスタT3は、CPU5からの制御信号がハイレベルの場合にオンしてコレクタからエミッタへ電流が流れ、これによりPチャネル型MOSトランジスタT1をオンする。
また、CPU5が出力する制御信号、プッシュSWが出力するプッシュSW信号及びブレーキSW信号の3つの信号は、3入力1出力のAND回路6へ入力されている。AND回路6は、入力される3つの信号の全てがハイレベルの場合にハイレベルの信号を出力し、これ以外の場合にはローレベルの信号を出力する回路素子である。AND回路6が出力する信号は、タイマ回路7へ入力されている。
タイマ回路7は、入力された信号がハイレベルの場合にハイレベルの信号を出力するが、ハイレベルの信号を連続的に出力することができる最大時間Tmaxが予め設定されており、この最大時間Tmaxを超えた場合には入力信号がハイレベルで維持された状態であってもローレベルの信号を出力する回路、即ちハイレベル信号の出力時間を制限する回路である。なお、タイマ回路7は、クロック信号に同期して最大時間Tmaxを計時するデジタル回路として構成してもよく、抵抗及び容量等の時定数による遅延などを利用したアナログ回路として構成してもよく、その他の回路構成としてもよい。
タイマ回路7の出力信号は、NPN型トランジスタT4のベースへ入力されている。NPN型トランジスタT4は、タイマ回路7からの信号がハイレベルの場合にオンしてコレクタからエミッタへ電流が流れ、これによりPチャネル型MOSトランジスタT2をオンする。
本実施の形態に係るエンジン始動装置は、CPU5が出力する制御信号によりPチャネル型MOSトランジスタT1をオンさせ、タイマ回路7が出力する信号によりPチャネル型MOSトランジスタT2をオンさせることにより、電源からスタータリレー3のリレーコイル32への通電を行ってスタータスイッチ31をオンさせることができ、スタータモータ1をオンさせて車輌のエンジンを始動することができる(シフトSW4はオン状態であるとする)。Pチャネル型MOSトランジスタT1はCPU5の制御信号により直接的にオン/オフが制御されるが、Pチャネル型MOSトランジスタT2はCPU5の制御信号にタイマ回路7が介在してオン/オフが制御され、Pチャネル型MOSトランジスタT2がオンする時間はタイマ回路7の最大時間Tmaxに制限されている。2つのPチャネル型MOSトランジスタT1及びT2が共にオンした場合にのみスタータリレー3がオンするため、スタータモータ1のオン時間は最大時間Tmaxに制限され、最大時間Tmaxを超えた連続通電が行われることはない。
また、Pチャネル型MOSトランジスタT2のオン/オフの制御には、CPU5が出力する制御信号のみでなく、プッシュSW信号及びブレーキSW信号の状態が考慮され、これら3つの信号が全てハイレベルの場合にのみPチャネル型MOSトランジスタT2がオンされる。このため、CPU5が誤動作により制御信号をハイレベルとして出力した場合であっても、プッシュSW信号又はブレーキSW信号がローレベルであればPチャネル型MOSトランジスタT2はオフのままであり、スタータリレー3がオンすることはなく、スタータモータ1がオンすることはない。
図2乃至図4は、本発明に係るエンジン始動装置の動作を説明するためのタイミングチャートである。なお、図示は省略するが、各タイミングチャートにおいて、シフトSW4は常にオン状態(即ち、車輌のシフトレバーが「P」又は「N」に切り替えられ、スタータリレー3のリレーコイル32の他端が接地電位に接続された状態)であるものとする。
車輌の運転者がブレーキ操作を行った後でプッシュSWに対するプッシュ操作を行った場合、まずブレーキSWが出力するブレーキSW信号がローレベルからハイレベルに変化した後、プッシュSWが出力するプッシュSW信号がローレベルからハイレベルに変化する。このときCPU5はプッシュSW信号の変化に対応して制御信号をローベルからハイレベルに変化させ、AND回路6はブレーキSW信号、プッシュSW信号及びCPU5の出力信号が全てハイレベルに変化した時点で、出力信号をローレベルからハイレベルへ変化させる。タイマ回路7は、AND回路6の出力信号がローレベルからハイレベルに変化した時点で、出力信号をローレベルからハイレベルへ変化させる。
ここで、運転者がプッシュSWをプッシュ操作した時間Tがタイマ回路7の最大時間Tmaxより短い場合(図2参照)、プッシュ操作が終了してプッシュSW信号がハイレベルからローレベルに変化した時点で、CPU5が出力する制御信号及びAND回路6の出力信号はハイレベルからローレベルに変化し、タイマ回路7が出力する信号はハイレベルからローレベルへ変化する。よって、スタータリレー3がオンする時間は、運転者がプッシュSWに対するプッシュ操作を行った時間に略等しい。
これに対して、運転者がプッシュSWをプッシュ操作した時間Tがタイマ回路7の最大時間Tmaxより長い場合(図3参照)、プッシュ操作が終了したプッシュSW信号がハイレベルからローレベルに変化する前に、最大時間Tmaxに達した時点でタイマ回路7の出力信号はハイレベルからローレベルに変化する。よって、スタータリレー3がオンする時間は、最大時間Tmaxである。
このように、スタータリレー3がオンする時間は最大時間Tmaxに制限されている。このため、例えばCPU5の出力端子が固着して制御信号がハイレベルに固定された場合であっても、スタータリレー3が最大時間Tmaxを超えてオンすることはなく、スタータモータ1が連続通電状態となることはない。
また、ブレーキ操作及びプッシュSWに対するプッシュ操作がなされていない状態(即ち、ブレーキSW信号及びプッシュSW信号がローレベルの状態)であるにもかかわらず、CPU5が異常動作などによってハイレベルの制御信号を出力した場合であっても(図4参照)、Pチャネル型MOSトランジスタT1は制御信号に応じてオンするが、AND回路6の出力信号はローレベルであり、タイマ回路7の出力信号はローレベルに維持されるため、Pチャネル型MOSトランジスタT2はオンせず、スタータリレー3がオンすることはない。
以上の構成のエンジン制御装置においては、電源及びスタータリレー3の間にPチャネル型MOSトランジスタT1及びT2を直列に接続し、CPU5が出力する制御信号によりPチャネル型MOSトランジスタT1をオンさせ、最大時間が制限されたタイマ回路7の出力信号によりPチャネル型MOSトランジスタT2をオンさせる構成とすることにより、CPU5の出力ポートの固着などの故障により、CPUが出力する制御信号がハイレベルに固定されてPチャネル型トランジスタT1がオン状態に固定された場合であっても、Pチャネル型トランジスタT2がオンする時間はタイマ回路7により制限されるため、スタータリレー3がオンし続けることはなく、スタータモータ1が連続通電状態となることはない。また、タイマ回路7はCPU5と比較して低コストで実現することができ、スタータリレー3以外のリレーを用いる必要がないため、エンジン制御装置の高コスト化及び大型化を抑制できる。
また、CPU5が出力する制御信号、プッシュSW信号及びブレーキSW信号の3つの信号のAND演算結果に応じてタイマ回路7がPチャネル型MOSトランジスタT2のオン/オフを制御する構成とすることにより、CPU5が誤動作により制御信号をハイレベルとして出力した場合であっても、プッシュSW信号又はブレーキSW信号がローレベルであればPチャネル型MOSトランジスタT2がオンすることはないため、誤動作によりスタータリレー3及びスタータモータ1がオンすることを防止できる。
なお、本実施の形態においては、CPU5が出力する制御信号、プッシュSW信号及びブレーキSW信号は、信号レベルのハイレベルがスタータモータ1のオンに対応付けられているが、これに限るものではなく、いずれかの信号又は全ての信号の論理を反転させてもよく、この場合には図1に示した回路構成を適宜に変更することができる(例えば、AND回路6をOR回路に変更するなど)。また、スタータリレー3及び接地電位の間にシフトSW4を設けて、シフトレバーが「P」又は「N」の場合にのみスタータモータ1をオンさせる構成としたが、これに限るものではなく、シフトSW4を設けずに、エンジン始動装置がシフトレバーの状態に応じたエンジン始動の制限機能を有していない構成であってもよい。同様に、エンジン始動装置は、ブレーキSW信号に応じたエンジン始動の制限機能を有していない構成であってもよい。また、図1に示したエンジン始動装置の回路構成は一例であって、これに限るものではない。
また、半導体スイッチング素子は、Pチャネル型MOSトランジスタに限るものではなく、PNP型バイポーラトランジスタ、フォトMOSFET(Field Effect Transistor)又はIGBT(Insulated Gate Bipolar Transistor)等であってもよく、更にはバイアス回路を適宜変更することにより、ゲートターンオフサイリスタ又はNチャネル型FETによるハイサイドスイッチ等であってもよい。このように本発明のエンジン始動装置には、スイッチ動作を行う半導体素子であれば同様に使用可能であり、これらの種々の半導体素子が半導体スイッチング素子に含まれる。
1 スタータモータ
2 バッテリ
3 スタータリレー
4 シフトSW
5 CPU(制御手段)
6 AND回路(制限手段)
7 タイマ回路(制限手段)
11 モータ
12 スイッチ
13 コイル
31 リレースイッチ(常開接点)
32 リレーコイル
T1 Pチャネル型MOSトランジスタ(第1の半導体スイッチング素子)
T2 Pチャネル型MOSトランジスタ(第2の半導体スイッチング素子)
T3、T4 NPN型トランジスタ
2 バッテリ
3 スタータリレー
4 シフトSW
5 CPU(制御手段)
6 AND回路(制限手段)
7 タイマ回路(制限手段)
11 モータ
12 スイッチ
13 コイル
31 リレースイッチ(常開接点)
32 リレーコイル
T1 Pチャネル型MOSトランジスタ(第1の半導体スイッチング素子)
T2 Pチャネル型MOSトランジスタ(第2の半導体スイッチング素子)
T3、T4 NPN型トランジスタ
Claims (2)
- 通電により閉状態となる常開接点を有するスタータリレーを備え、前記常開接点を閉状態とすることによりエンジンのスタータモータを動作させるエンジン始動装置において、
電源から前記スタータリレーへの通電経路中に直列に接続された第1及び第2の半導体スイッチング素子と、
前記第1の半導体スイッチング素子の開/閉を行う制御信号を出力する制御手段と、
前記制御信号が前記第1の半導体スイッチング素子を閉状態とする信号状態に変化した場合に、前記第2の半導体スイッチング素子を所定時間閉状態とする制限手段と
を備えること
を特徴とするエンジン始動装置。 - 前記制御手段は、前記エンジンの始動操作を受け付ける操作部からの操作信号に応じて前記制御信号を出力するようにしてあり、
前記制限手段は、前記制御信号が前記第1の半導体スイッチング素子を閉状態とする信号状態へ変化し、且つ、前記操作信号が前記エンジンを始動させる信号状態へ変化した場合に、前記第2の半導体スイッチング素子を所定時間閉状態とするようにしてあること
を特徴とする請求項1に記載のエンジン始動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009284260A JP2011127453A (ja) | 2009-12-15 | 2009-12-15 | エンジン始動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009284260A JP2011127453A (ja) | 2009-12-15 | 2009-12-15 | エンジン始動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011127453A true JP2011127453A (ja) | 2011-06-30 |
Family
ID=44290315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009284260A Pending JP2011127453A (ja) | 2009-12-15 | 2009-12-15 | エンジン始動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011127453A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011256733A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | スタータ駆動用半導体スイッチ装置 |
CN106787732A (zh) * | 2017-02-16 | 2017-05-31 | 深圳怡化电脑股份有限公司 | 一种两级电源开关控制装置及电气设备 |
DE102022134773A1 (de) | 2021-12-27 | 2023-06-29 | Nidec Mobility Corporation | Anlasser-antriebsvorrichtung |
-
2009
- 2009-12-15 JP JP2009284260A patent/JP2011127453A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011256733A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | スタータ駆動用半導体スイッチ装置 |
CN106787732A (zh) * | 2017-02-16 | 2017-05-31 | 深圳怡化电脑股份有限公司 | 一种两级电源开关控制装置及电气设备 |
CN106787732B (zh) * | 2017-02-16 | 2023-08-08 | 深圳怡化电脑股份有限公司 | 一种两级电源开关控制装置及电气设备 |
DE102022134773A1 (de) | 2021-12-27 | 2023-06-29 | Nidec Mobility Corporation | Anlasser-antriebsvorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412244B2 (ja) | エンジン始動制御装置 | |
JP2004229057A (ja) | ゲートドライブ装置 | |
US8789645B2 (en) | Electric power steering device | |
JP2008289143A (ja) | Hブリッジ駆動回路及びhブリッジ回路の制御方法 | |
KR101110102B1 (ko) | 글로우 플러그 구동 장치 | |
JP3829684B2 (ja) | エンジン始動装置 | |
JP2011091694A (ja) | 異常検出時急速放電回路 | |
JP2007162676A (ja) | 自動変速機車両の始動モータ制御装置 | |
JP5920193B2 (ja) | リレー駆動回路 | |
JP2011127453A (ja) | エンジン始動装置 | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
JP5099041B2 (ja) | 燃料ポンプ制御装置 | |
JP2009165004A (ja) | 負荷駆動診断装置およびその制御方法 | |
JP5947676B2 (ja) | スイッチング方法及びその装置 | |
JP5918647B2 (ja) | 車両用制御装置 | |
WO2023223406A1 (ja) | 電子制御装置、および、電子制御方法 | |
JP2010098907A (ja) | 過電流保護回路 | |
JP2013224097A (ja) | 車両用モータ制御装置 | |
JP2008063967A (ja) | グロープラグ制御装置 | |
JP2005277860A (ja) | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 | |
JP2013517414A (ja) | 電気構成部材を制御する方法および制御ユニット | |
JP6088319B2 (ja) | 車両の制御装置 | |
JP2007209121A (ja) | 電源装置 | |
JP2011182605A (ja) | 半導体式ラッチリレー | |
JP4598451B2 (ja) | 負荷制御装置 |