JP2011120211A - デジタルpll回路とその制御方法 - Google Patents
デジタルpll回路とその制御方法 Download PDFInfo
- Publication number
- JP2011120211A JP2011120211A JP2010200304A JP2010200304A JP2011120211A JP 2011120211 A JP2011120211 A JP 2011120211A JP 2010200304 A JP2010200304 A JP 2010200304A JP 2010200304 A JP2010200304 A JP 2010200304A JP 2011120211 A JP2011120211 A JP 2011120211A
- Authority
- JP
- Japan
- Prior art keywords
- value
- positive
- negative
- phase difference
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】基準クロックを1/m分周器12で1/m倍し、VCXO11で発生される発振クロックを1/n分周器13で1/n倍し、両クロックを量子化位相比較器14に送り、両クロックのずれ量に相当する量子化位相差δを取得して予測制御器15に送る。予測制御器15では、入力された量子化位相差を、その極性が負から正に反転してから再び負に反転するまで、または正から負に反転してから再び正に反転するまで積分し、この積分値に-0.5倍〜-0.05倍の予測係数を掛けた値を予測重み値として求め、この予測重み値を積分値に加算して制御電圧値を予測する。この予測制御器15で予測された制御電圧値を、D/A変換器16でアナログ電圧に変換し、LPF17によって決まるループ時定数でフィルタリングして、周波数制御電圧としてVCXO11に送る。
【選択図】 図1
Description
0,0,0,0のときは−2、
1,0,0,0のときは−1、
1,1,0,0のときは0、
1,1,1,0のときは+1、
1,1,1,1のときは+2
を量子化位相差at として出力する。
予測制御器15は、演算を加算で処理できるシンプルな構成であり、例えばFPGA(Field Programmable Gate Array)等で構成され、入力された信号S1 とS2 の量子化位相差at を、その極性が負から正に反転してから再び負に反転するまで、または正から負に反転してから再び正に反転するまで順次積分し、この積分値に予測係数p、具体的には-0.5倍〜-0.05を掛けた値を予測重み値として求め、この予測重み値をそれまでの積分値に加算することで、制御電圧Vcontを求める。
上記予測制御器15で予測された制御電圧値は、D/A変換器16でアナログ電圧に変換された後、ローパスフィルタ(LPF)17によって決まるループ時定数でフィルタリングされ、周波数制御電圧としてVCXO11に供給される。
Claims (4)
- 発振周波数をアナログ量によって可変する発振器と、
基準クロックによるリファレンス信号から1/m(mは任意の数)倍の第1の周波数信号を生成する第1の分周手段と、
前記発振器の出力信号から1/n(nは任意の数)倍の第2の周波数信号を生成する第2の分周手段と、
前記第1の周波数信号と前記第2の周波数信号とを比較して両者のずれ量に相当する量子化位相差を取得する量子化位相比較手段と、
前記量子化位相差を所定期間積分し、さらに予測した重み値を加算して前記発振器に対する制御量を求める予測処理手段と、
前記制御量をアナログ量に変換して前記発振器に与える変換手段と
を具備し、
前記予測処理手段は、前記量子化位相差を、その極性が負から正に反転してから再び負に反転するまで、または正から負に反転してから再び正に反転するまで積分し、この積分値に所定の割合の予測係数値を掛けた値を前記予測重み値として求め、この予測重み値を前記積分値に加算して前記発振器に対する制御量とすることを特徴とするデジタルPLL回路。 - 前記予測係数値は、−0.5〜−0.05倍とすることを特徴とする請求項1記載のデジタルPLL回路。
- 発振周波数をアナログ量によって可変する発振器に対し、
基準クロックによるリファレンス信号から1/m(mは任意の数)倍の第1の周波数信号を生成し、
前記発振器の出力信号から1/n(nは任意の数)倍の第2の周波数信号を生成し、
前記第1の周波数信号と前記第2の周波数信号とを比較して両者のずれ量に相当する量子化位相差を取得し、
前記量子化位相差を所定期間積分し、さらに予測した重み値を加算して前記発振器に対する制御量を求め、
前記制御量をアナログ量に変換して前記発振器に与えるデジタルPLL回路に用いられ、
前記量子化位相差を、その極性が負から正に反転してから再び負に反転するまで、または正から負に反転してから再び正に反転するまで積分し、この積分値に所定の割合の予測係数値を掛けた値を前記予測重み値として求め、この予測重み値を前記積分値に加算して前記発振器に対する制御量とすることを特徴とするデジタルPLL回路の制御方法。 - 前記予測係数値は、−0.5〜−0.05倍とすることを特徴とする請求項3記載のデジタルPLL回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010200304A JP4929387B2 (ja) | 2009-11-09 | 2010-09-07 | デジタルpll回路とその制御方法 |
US12/882,711 US8248122B2 (en) | 2009-11-09 | 2010-09-15 | Digital PLL circuit and method of controlling the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256531 | 2009-11-09 | ||
JP2009256531 | 2009-11-09 | ||
JP2010200304A JP4929387B2 (ja) | 2009-11-09 | 2010-09-07 | デジタルpll回路とその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011120211A true JP2011120211A (ja) | 2011-06-16 |
JP4929387B2 JP4929387B2 (ja) | 2012-05-09 |
Family
ID=43973702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010200304A Expired - Fee Related JP4929387B2 (ja) | 2009-11-09 | 2010-09-07 | デジタルpll回路とその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8248122B2 (ja) |
JP (1) | JP4929387B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018054352A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173919A (ja) * | 1987-12-28 | 1989-07-10 | Nec Corp | 位相ロックループ回路 |
JPH04311160A (ja) * | 1991-04-10 | 1992-11-02 | Nec Corp | 標本化周波数制御回路 |
JPH0818446A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | クロック従属同期装置の高速引込み制御回路 |
JP2000323982A (ja) * | 1999-05-12 | 2000-11-24 | Nec Corp | Pll回路 |
JP2005277459A (ja) * | 2004-03-22 | 2005-10-06 | Toshiba Corp | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060864A (ja) | 1999-08-19 | 2001-03-06 | Mitsubishi Electric Corp | ディジタル・フェーズ・ロックド・ループ回路 |
US7355462B1 (en) * | 2006-07-10 | 2008-04-08 | Altera Corporation | Phase lock loop and method for operating the same |
-
2010
- 2010-09-07 JP JP2010200304A patent/JP4929387B2/ja not_active Expired - Fee Related
- 2010-09-15 US US12/882,711 patent/US8248122B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173919A (ja) * | 1987-12-28 | 1989-07-10 | Nec Corp | 位相ロックループ回路 |
JPH04311160A (ja) * | 1991-04-10 | 1992-11-02 | Nec Corp | 標本化周波数制御回路 |
JPH0818446A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | クロック従属同期装置の高速引込み制御回路 |
JP2000323982A (ja) * | 1999-05-12 | 2000-11-24 | Nec Corp | Pll回路 |
JP2005277459A (ja) * | 2004-03-22 | 2005-10-06 | Toshiba Corp | デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018054352A (ja) * | 2016-09-27 | 2018-04-05 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP4929387B2 (ja) | 2012-05-09 |
US20110109353A1 (en) | 2011-05-12 |
US8248122B2 (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9007105B2 (en) | Hitless switching phase-locked loop | |
US8917124B1 (en) | Frequency multiplier jitter correction | |
GB2545752B (en) | Phase locked loops | |
JP2009005362A (ja) | デジタル周波数検出器及びこれを用いたデジタルpll | |
JP4648380B2 (ja) | 分数周波数シンセサイザ | |
US10505556B1 (en) | PLL with beat-frequency operation | |
CN110022153B (zh) | 半导体装置和操作半导体装置的方法 | |
JP2003347936A5 (ja) | ||
JP2022522305A (ja) | 2つの周波数間の比率を特定するための回路および方法 | |
Seo et al. | A 1-GHz Digital PLL With a 3-ps Resolution Floating-Point-Number TDC in a 0.18-$\mu\hbox {m} $ CMOS | |
CN113692708A (zh) | 用于产生可控频率的产生器和方法 | |
JP2012060585A (ja) | 局部発振器 | |
WO2011161737A1 (ja) | デジタル位相差検出器およびそれを備えた周波数シンセサイザ | |
JP4929387B2 (ja) | デジタルpll回路とその制御方法 | |
JP6258722B2 (ja) | タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法 | |
RU150424U1 (ru) | Термокомпенсированный кварцевый генератор для синхронизации систем радиосвязи | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
TWI838468B (zh) | 用於產生經控制頻率的產生器和方法 | |
JP5387314B2 (ja) | 角速度センサ | |
JP2004072244A (ja) | デジタルvco及びそのデジタルvcoを用いたpll回路 | |
JP2006238157A (ja) | クロック盤の位相合わせ回路 | |
JP2023166169A (ja) | 回路装置及び発振器 | |
JP6284727B2 (ja) | クロック位相シフト回路 | |
JP2013125992A (ja) | 発振器 | |
JP5316435B2 (ja) | 角速度センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |