JP2011120208A - 障害予知ユニット - Google Patents

Abstract

【課題】デバイスへの入力信号が高周波かつ低振幅であっても障害発生を正確に予知することが可能であり、かつ、回路規模の大型化及び高コスト化を抑えることが可能な障害予知ユニットを提供する。
【解決手段】障害予知ユニットは、レベル低下部と、第１及び第２のバッファゲートと、比較部と、処理部とを具備する。レベル低下部は、入力されたデジタル信号の信号レベルを所定のレベルだけ低下させた低下信号を生成する。第１のバッファゲートは、前記デジタル信号に基づいて第１の出力信号を生成する。第２のバッファゲートは、前記低下信号に基づいて第２の出力信号を生成する。比較部は、前記第１及び第２の出力信号を比較し、前記第１及び第２の出力信号が一致か不一致かを示す比較結果を生成する。処理部は、前記比較結果に基づいて、将来的に障害が発生するか否かを判断する。
【選択図】 図１

Description

本発明の実施形態は、例えばＦＰＧＡ（Field Programmable Gate Array）等のデバイスに入力される信号を検知することで、デバイスが搭載される装置の障害の発生を予知する障害予知ユニットに関する。

デジタル信号処理システム等を構成する装置に搭載されたデバイスには、各デバイスへの入力信号の信号レベルを測定し、装置の障害の発生を予知する障害予知ユニットが設置される。この障害予知ユニットにより、デバイスの誤作動は防止される。従来の障害予知ユニットは、ダイオード及びコンデンサから成る検波回路と、コンパレータとを有する。障害予知ユニットは、検波回路でデバイスへの入力信号を直流検波し、その検波信号をコンパレータで閾値レベルと比較する。障害予知ユニットは、検波信号の信号レベルが閾値レベルを下回った場合、装置に将来的に障害が発生すると判断する。

ところで、近年、高速デバイスが広く使用されるようになり、入力信号が高周波かつ低振幅となっている。このような場合、ダイオード等から成る検波回路により、入力信号を検波することが困難になる。また、障害予知ユニットの設置により入力信号の波形が乱れ、かえってデバイスの誤作動の要因となるおそれがあるという問題がある。

また、従来の障害予知ユニットは、ダイオード、コンデンサ、コンパレータ及び基準電源のように回路部品が多い。そのため、信号レベルの変動を検知しても、その変動が障害予知ユニットの回路部品のいずれかによるものである可能性を否定できないという問題がある。また、このように回路部品が多いことは、回路規模の大型化及び高コスト化の要因となる。

なお、検出器の決定レベルを調整することで検出性能を高めるデータ再生装置が提案されている（例えば、特許文献１参照）。

特開２００１−２５６７３６号公報

以上のように、従来の障害予知ユニットは、デバイスへの入力信号が高周波かつ低振幅である場合には障害発生の予知を行うことが困難であった。また、構成部品が多いことを理由とする様々な問題があった。

この発明は上記事情によりなされたもので、その目的は、デバイスへの入力信号が高周波かつ低振幅であっても障害発生を正確に予知することが可能であり、かつ、回路規模の大型化及び高コスト化を抑えることが可能な障害予知ユニットを提供することにある。

実施形態によれば、障害予知ユニットは、レベル低下部と、第１及び第２のバッファゲートと、比較部と、処理部とを具備する。レベル低下部は、入力されたデジタル信号の信号レベルを所定のレベルだけ低下させた低下信号を生成する。第１のバッファゲートは、前記デジタル信号のうち予め設定された閾値レベルを超える部分を第１のレベルとし、前記閾値レベルを超えない部分を第２のレベルとする第１の出力信号を生成する。第２のバッファゲートは、前記低下信号のうち前記閾値レベルを超える部分を前記第１のレベルとし、前記閾値レベルを超えない部分を前記第２のレベルとする第２の出力信号を生成する。比較部は、前記第１及び第２の出力信号を比較し、前記第１及び第２の出力信号が一致か不一致かを示す比較結果を生成する。処理部は、前記比較結果に基づいて、将来的に障害が発生するか否かを判断する。

この発明によれば、デバイスへの入力信号が高周波かつ低振幅であっても障害発生を正確に予知することが可能であり、かつ、回路規模の大型化及び高コスト化を抑えることが可能な障害予知ユニットを提供することができる。

第１の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。 図１の障害予知ユニットの各構成要素に供給される信号を示す図である。 図１の障害予知ユニットの各構成要素に供給される信号を示す図である。 図１の処理部が入力信号の断を検出する際の図である。 図１の障害予知ユニットをＦＰＧＡに実装した際の図である。 第２の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。 第３の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。 図７の障害予知ユニットの各構成要素に供給される信号を示す図である。 図７の障害予知ユニットの各構成要素に供給される信号を示す図である。

以下、図面を参照しながら本発明に係る障害予知ユニットの実施の形態について詳細に説明する。

［第１の実施形態］
図１は、第１の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。本実施形態では、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）等と接続する際の不平衡接続を例に説明する。

障害予知ユニットは、レベル低下部１０、バッファゲート部２０−１，２０−２、比較部３０及び処理部４０を具備する。

障害予知ユニットに入力されたデジタル信号は、２つに分配され、一方がバッファゲート部２０−１へ供給され、他方がレベル低下部１０へ供給される。

レベル低下部１０は、抵抗１１及び抵抗１２を備える。レベル低下部１０は、抵抗１１，１２により、デジタル信号をグランドレベルと抵抗分割する。これにより、レベル低下部１０は、デジタル信号の信号レベルを例えば２０％程低下させ、低下信号としてバッファゲート部２０−２へ供給する。

バッファゲート部２０−１は、デジタル信号を受信し、予め設定した閾値電圧に基づき、受信したデジタル信号の電圧値を調整し、第１の出力信号を比較部３０、処理部４０及び後段の部材（図示せず）へ出力する。例えば、デジタル信号の電圧値が閾値電圧を超えている場合、バッファゲート部２０−１は、電圧値が予め設定された「ハイレベル」に調整された第１の出力信号を出力する。また、デジタル信号の電圧値が閾値電圧値を超えていない場合、バッファゲート部２０−１は、電圧値が予め設定された「ローレベル」に調整された第１の出力信号を出力する。

バッファゲート部２０−２は、レベル低化部１０からの低下信号を受信し、閾値電圧に基づいて低下信号の電圧値を調整し、第２の出力信号を比較部３０へ出力する。例えば、低下信号の電圧値が閾値電圧を超えている場合、バッファゲート部２０−２は、電圧値が「ハイレベル」に調整された第２の出力信号を出力する。また、低下信号の電圧値が閾値電圧を超えていない場合、バッファゲート部２０−２は、電圧値が「ローレベル」に調整された第２の出力信号を出力する。

比較部３０は、ロジックの論理比較（排他的論理和）により、バッファゲート部２０−１からの第１の出力信号とバッファゲート部２０−２からの第２の出力信号とを比較し、その比較結果を処理部４０へ出力する。具体的には、比較部３０は、第１及び第２の信号が一致する場合は、比較結果として電圧値が「ローレベル」のロー信号を出力する。また、比較部３０は、第１及び第２の出力信号が不一致である場合は、比較結果として電圧値が「ハイレベル」のハイ信号を出力する。

つまり、比較部３０は、第１の出力信号の電圧値が「ハイレベル」である場合に、第２の出力信号の電圧値が「ハイレベル」の場合には、第１及び第２の出力信号が一致する旨のロー信号を出力する。一方、比較部３０は、第１の出力信号の電圧値が「ハイレベル」である場合に、第２の出力信号の電圧値が「ローレベル」の場合には、第１及び第２の出力信号が不一致である旨のハイ信号を出力する。

図２及び図３は、本実施形態に係る障害予知ユニットの各構成要素に供給される信号を示す図である。図２は入力されるデジタル信号が正常の場合を示し、図３は入力されるデジタル信号の電圧値が低下した場合を示す。また、図２及び図３において、（ａ）はバッファゲート部２０−１へ供給されるデジタル信号を示し、（ｂ）はバッファゲート部２０−２へ供給される低下信号を示し、（ｃ）はバッファゲート部２０−１から比較部３０へ供給される第１の出力信号を示し、（ｄ）はバッファゲート部２０−２から比較部３０へ供給される第２の出力信号を示し、（ｅ）は比較部３０から処理部４０へ供給される比較結果を示す。

図２では、（ａ）に示すデジタル信号及び（ｂ）に示す低下信号に基づき、（ｃ）に示す第１の出力信号及び（ｄ）に示す第２の出力信号が比較部３０へそれぞれ供給される。（ｃ）に示す第１の出力信号と（ｄ）に示す第２の出力信号とは一致するため、比較部３０は、（ｅ）に示すロー信号を処理部４０へ比較結果として出力する。

図３では、（ａ）に示すデジタル信号及び（ｂ）に示す低下信号に基づき、（ｃ）に示す第１の出力信号及び（ｄ）に示す第２の出力信号画が比較部３０へそれぞれ供給される。ここで、（ｂ）に示す低下信号には、閾値電圧を超える部分はないため、第２の出力信号の電圧値は、つねに「ローレベル」となる。比較部３０は、（ｅ）に示すように、（ｃ）に示す第１の出力信号と（ｄ）に示す第２の出力信号とが一致する範囲では、一致を示すロー信号を出力し、不一致である範囲では、不一致を示すハイ信号を出力する。

処理部４０は、比較部３０からの比較結果を参照し、デジタル信号の状態を監視する。まず、処理部４０は、比較部３０から不一致を示すハイ信号を受信したか否かを判断する。ハイ信号を受信したと判断した場合、処理部４０は、デジタル信号の入力レベルが低下したとみなし、装置に将来的に障害が発生すると判断する。一方、ハイ信号を受信しない場合、処理部４０は、以下の処理を行い、正常なデジタル信号が供給されているか、又は、デジタル信号が「断」状態にあるかを判断する。

処理部４０は、例えばシフトレジスタから成るカウンタ４１を備える。処理部４０は、カウンタ４１により、供給されるクロック信号をカウントすることで、期間を計測する。不一致を示すハイ信号が受信されない場合、処理部４０は、バッファゲート２０−１からの第１の出力信号の信号レベルが「ローレベル」であるか否かを判断する。第１の出力信号の信号レベルが「ハイレベル」である場合、処理部４０は、入力されたデジタル信号は正常であると判断する。

一方、第１の出力信号の信号レベルが「ローレベル」である場合、処理部４０は、カウンタ４１により計測される期間が予め設定された継続期間を超えるか否かを判断する。継続期間を超えない場合、処理部４０は、入力されたデジタル信号は正常であると判断する。継続期間を超える場合、処理部４０は、デジタル信号の供給が断であると判断する。

図４は、第１の実施形態に係る障害予知ユニットの処理部４０が、デジタル信号の供給が断であることを検出する際の模式図である。処理部４０は、比較部３０からロー信号を比較結果として受信し、かつ、デジタル信号の電圧値が「ローレベル」である際に、一定時間、例えば１秒が経過すると、デジタル信号の供給が断であると判断する。

以上のように、上記第１の実施形態では、レベル低下部１０で、デジタル信号が正常である場合において、バッファゲート２０−２の閾値電圧を丁度超えるような信号レベルの低下信号を生成するようにしている。これにより、デジタル信号の信号レベルが何らかの原因により低下した場合、低下信号の方がデジタル信号よりも先に閾値電圧を下回ることになる。比較部３０は、デジタル信号と低下信号とを比較することで、これらの信号が一致するか否かを判断する。処理部４０は、比較部３０から不一致を示すハイ信号を受信した場合、入力されたデジタル信号の信号レベルが低下したとして、装置に将来的に障害が発生すると判断する。

このように、本実施形態に係る障害予知ユニットは、デジタル回路の障害検出でなく、入力されたデジタル信号のレベル変動を測定することで、装置の障害の予知を実現している。これにより、従来の障害予知ユニットで利用されていた検波回路が不要となるため、入力信号が１００ＭＨｚ以上の高周波である場合でも正常に動作することが可能となる。

また、上記第１の実施形態に係る障害予知ユニットでは、バッファゲート部２０−１は、従来の入力回路で使用されるバッファゲート部がそのまま利用されている。これにより、本実施形態に係る障害予知ユニットでは、従来の入力回路に、抵抗１１，１２、バッファゲート部２０−２、比較部３０及び処理部４０を加えるのみで、障害予知の機能を追加することが可能となる。つまり、回路部品が少なくてすむため、回路規模の縮小及び低コスト化が可能であり、また、正確な障害予知が可能となる。

また、上記第１の実施形態では、一致を示すロー信号を受信し、かつ、第１の出力信号の電圧値が「ローレベル」である状態が予め設定された継続期間維持された場合、デジタル信号が断となったと判断するようにしている。これにより、処理部４０により、第１及び第２の出力信号が一致していると判断されている場合における、異常発生の可能性を排除することが可能となる。

したがって、本実施形態に係る障害予知ユニットは、デバイスへの入力信号が高周波かつ低振幅であっても障害発生を正確に予知することが可能であり、かつ、回路規模の大型化及び高コスト化を抑えることができる。このように、本実施形態に係る障害予知ユニットは、回路が小規模であり低コストであるため、ＦＰＧＡのような多入力、多出力のデバイスに設置する際により効果的である。

なお、上記第１の実施形態に係る障害予知ユニットでは、バッファゲート部２０−１，２０−２、比較部３０及び処理部４０は、例えば、ＦＰＧＡ（Field Programmable Gate Array）に形成されていてもよい。こうすることにより、図５に示すように、ＦＰＧＡに抵抗１１，１２を取り付けるのみで、本実施形態に係る障害予知ユニットを実現することが可能となる。つまり、ＦＰＧＡに抵抗１１，１２を取り付けるのみで、正確な障害予知が可能となる。また、図５に示すＦＰＧＡからの出力信号を障害予知ユニットへ再度供給することで、出力信号の信号レベルの低下を検知することも可能である。

また、上記第１の実施形態では、処理部４０が不一致を示すハイ信号を受信した場合、装置に将来的に障害が発生すると判断する場合を例に説明した。しかしながら、上記第１の実施形態はこれに限定される訳ではない。例えば、抵抗１１の抵抗値を上述の説明よりも大きくし、初期状態において、低下信号に閾値電圧を超える部分がないようにする。つまり、初期状態において、第１及び第２の出力信号が不一致であるようにする。処理部４０は、比較部３０から一致を示すロー信号を受信したか否かを判断する。ロー信号を受信したと判断した場合、処理部４０は、バッファゲート２０−１からの第１の出力信号の信号レベルが「ローレベル」であるか否かを判断する。デジタル信号の信号レベルが「ハイレベル」である場合、処理部４０は、デジタル信号の入力レベルが増大したとみなし、装置に将来的に障害が発生すると判断する。デジタル信号の信号レベルが「ローレベル」である場合、処理部４０は、ロー信号を受信し、かつ、デジタル信号の信号レベルが「ローレベル」である状態が継続期間維持されるか否かを判断する。継続期間維持された場合、処理部４０は、デジタル信号は断であると判断する。

［第２の実施形態］
図６は、第２の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。図６に示す障害予知ユニットは、レベル低下部５０、バッファゲート部２０−１，２０−２、比較部３０及び処理部４０を具備する。本実施形態では、例えばＬＶＤＳ（Low Voltage Differential Signaling）等での平衡接続を例に説明する。なお、図６において図１と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。

障害予知ユニットに入力された平衡信号は、それぞれ２つに分配され、一方がバッファゲート部２０−１へ供給され、他方がレベル低下部５０へ供給される。レベル低下部５０は、抵抗５１，５２，５３を備える。レベル低下部５０は、抵抗５１，５２，５３により、平衡信号を抵抗分割する。これにより、レベル低下部５０は、平衡信号の信号レベルを例えば２０％程低下させ、低下信号としてバッファゲート部２０−２へ供給する。

以上のように、上記第２の実施形態のように障害予知ユニットが平衡接続を採用する場合であっても、第１の実施形態と同様の作用効果を得ることが可能である。

したがって、本実施形態に係る障害予知ユニットは、デバイスへの入力信号が高周波かつ低振幅であっても障害発生を正確に予知することが可能であり、かつ、回路規模の大型化及び高コスト化を抑えることができる。

［第３の実施形態］
図７は、第３の実施形態に係る障害予知ユニットの機能構成を示すブロック図である。図７に示す障害予知ユニットは、レベル低下部６０、バッファゲート部２０−１，２０−２，２０−３、比較部７０及び処理部８０を具備する。なお、図５において図１と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。

障害予知ユニットに入力されたデジタル信号は、２つに分配され、一方がバッファゲート部２０−１へ供給され、他方がレベル低下部６０へ供給される。

レベル低下部６０は、抵抗６１、抵抗６２及び抵抗６３を備える。レベル低下部６０は、抵抗６１，６２，６３により、デジタル信号をグランドレベルと抵抗分割する。これにより、レベル低下部６０は、デジタル信号の信号レベルを例えば２０％程低下させ、第１の低下信号としてバッファゲート部２０−２へ供給する。また、レベル低下部６０は、デジタル信号の信号レベルを例えば４０％ほど低下させ、第２の低下信号としてバッファゲート部２０−３へ供給する。ここで、第２の低下信号の信号レベルは、入力されるデジタル信号が正常である場合にバッファゲート部２０−１〜２０−３で予め設定される閾値電圧を下回るように設定される。

バッファゲート部２０−１は、デジタル信号を受信し、閾値電圧に基づき、電圧値を調整し、第１の出力信号を比較部７０、処理部８０及び後段の部材（図示せず）へ出力する。

また、バッファゲート部２０−２，２０−３は、第１及び第２の低下信号をそれぞれ受信し、閾値電圧に基づき、電圧値を調整する。バッファゲート部２０−２，２０−３は、第２及び第３の出力信号を比較部７０へそれぞれ出力する。

比較部７０は、ロジックの論理比較（排他的論理和）により、バッファゲート部２０−１からの第１の出力信号とバッファゲート部２０−２からの第２の出力信号とを比較し、第１の比較結果を処理部４０へ出力する。具体的には、比較部７０は、第１及び第２の出力信号が一致する場合は、第１の比較結果として電圧値が「ローレベル」の第１のロー信号を出力する。また、比較部７０は、第１及び第２の出力信号が不一致である場合は、第１の比較結果として電圧値が「ハイレベル」の第１のハイ信号を出力する。

また、比較部７０は、ロジックの論理比較（排他的論理和）により、バッファゲート部２０−１からの第１の出力信号とバッファゲート部２０−３からの第３の出力信号とを比較し、第２の比較結果を処理部４０へ出力する。具体的には、比較部７０は、第１及び第３の出力信号が一致する場合は、第２の比較結果として第２のロー信号を出力する。また、比較部７０は、第１及び第３の出力信号が不一致である場合は、第２の比較結果として第２のハイ信号を出力する。

図８及び図９は、本実施形態に係る障害予知ユニットの各構成要素に供給される信号を示す図である。図８は入力されるデジタル信号が正常の場合を示し、図９は入力されるデジタル信号の電圧値が増大した場合を示す。また、図８及び図９において、（ａ）はバッファゲート部２０−１へ供給されるデジタル信号を示し、（ｂ）はバッファゲート部２０−２へ供給される第１の低下信号を示し、（ｃ）はバッファゲート部２０−３へ供給される第２の低下信号を示し、（ｄ）はバッファゲート部２０−１から比較部３０へ供給される第１の出力信号を示し、（ｅ）はバッファゲート部２０−２から比較部３０へ供給される第２の出力信号を示し、（ｆ）はバッファゲート２０−３から比較部３０へ供給される第３の出力信号を示し、（ｇ）は比較部３０から処理部４０へ供給される第１の比較結果を示し、（ｈ）は比較部３０から処理部４０へ供給される第２の比較結果を示す。

処理部８０は、比較部７０からの第１及び第２の比較結果を参照し、デジタル信号の状態を監視する。

処理部８０は、比較部７０から第１及び第２の出力信号が不一致であることを示す第１のハイ信号を受信したか否かを判断する。第１のハイ信号を受信したと判断した場合、処理部８０は、デジタル信号の入力レベルが低下したとみなし、装置に将来的に障害が発生すると判断する。一方、第１のハイ信号を受信しない場合、処理部８０は、以下の処理を行い、正常なデジタル信号が供給されているか、又は、デジタル信号が「断」状態にあるかを判断する。

処理部８０は、例えばシフトレジスタから成るカウンタ８１を備える。処理部８０は、カウンタ８１により、供給されるクロック信号をカウントすることで、期間を計測する。第１のハイ信号が受信されない場合、処理部８０は、バッファゲート２０−１からの第１の出力信号の信号レベルが「ローレベル」であるか否かを判断する。第１の出力信号の信号レベルが「ハイレベル」である場合、処理部８０は、入力されたデジタル信号は正常であると判断する。

一方、第１の出力信号の信号レベルが「ローレベル」である場合、処理部８０は、カウンタ８１により計測される期間が予め設定された継続期間を超えるか否かを判断する。継続期間を超えない場合、処理部８０は、入力されたデジタル信号は正常であると判断する。継続期間を超える場合、処理部８０は、デジタル信号の供給が断であると判断する。

また、処理部８０は、比較部７０から第１及び第３の出力信号が一致することを示す第２のロー信号を受信したか否かを判断する。比較部７０から第１及び第３の出力信号が不一致であることを示す第２のハイ信号を受信した場合、処理部８０は、デジタル信号は正常であると判断する。一方、第２のロー信号を受信したと判断した場合、処理部８０は、バッファゲート２０−１からの第１の出力信号の信号レベルが「ローレベル」であるか否かを判断する。第１の出力信号の信号レベルが「ハイレベル」である場合、処理部８０は、デジタル信号の入力レベルが増大したとみなし、装置に将来的に障害が発生すると判断する。第１の出力信号の信号レベルが「ローレベル」である場合、処理部８０は、第２のロー信号を受信し、かつ、第１の出力信号の信号レベルが「ローレベル」である状態が予め設定された継続期間維持されるか否かを判断する。継続期間維持される場合、処理部８０は、デジタル信号は断であると判断する。

以上のように、上記第３の実施形態では、レベル低下部６０で、デジタル信号が正常である場合において、バッファゲート２０−３の閾値電圧を下回るような信号レベルの第２の低下信号を生成するようにしている。これにより、デジタル信号の信号レベルが何らかの原因により増大した場合、第２の低下信号の信号レベルが閾値電圧を超えることになる。比較部３０は、デジタル信号と低下信号とを比較することで、これらの信号が一致するか否かを判断する。処理部４０は、比較部３０から一致を示すロー信号を受信した場合、入力されたデジタル信号の信号レベルが増大したとして、装置に将来的に障害が発生すると判断する。これにより、本実施形態に関わる障害予知ユニットでは、デジタル信号の信号レベルが低下したか否かに加えて、信号レベルが増大したか否かに基づいて、装置の将来的な障害の発生を予知することが可能となる。

［その他の実施形態］
なお、上記各実施形態では、排他的論理和により第１乃至第３の出力信号を比較する例を説明したが、排他的論理和に限定される訳ではない。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０，５０，６０…レベル低下部
１１，１２，５１，５２，５３，６１，６２，６３…抵抗
２０−１，２０−２，２０−３…バッファ部
３０，７０…比較部
４０，８０…処理部
４１，８１…カウンタ

Claims (7)

1. 入力されたデジタル信号の信号レベルを所定のレベルだけ低下させた低下信号を生成するレベル低下部と、
   前記デジタル信号のうち予め設定された閾値レベルを超える部分を第１のレベルとし、前記閾値レベルを超えない部分を第２のレベルとする第１の出力信号を生成する第１のバッファゲート部と、
   前記低下信号のうち前記閾値レベルを超える部分を前記第１のレベルとし、前記閾値レベルを超えない部分を前記第２のレベルとする第２の出力信号を生成する第２のバッファゲート部と、
   前記第１及び第２の出力信号を比較し、前記第１及び第２の出力信号が一致か不一致かを示す比較結果を生成する比較部と、
   前記比較結果に基づいて、将来的に障害が発生するか否かを判断する処理部と
   を具備することを特徴とする障害予知ユニット。
2. 前記レベル低下部は、正常状態において、前記低下信号の信号レベルが前記閾値レベルを超えるように、前記デジタル信号を低下させ、
   前記処理部は、前記第１及び第２の出力信号が不一致である場合、前記デジタル信号の信号レベルが低下したとして、将来的に障害が発生すると判断することを特徴とする請求項１記載の障害予知ユニット。
3. 前記処理部は、
   クロック信号を受信し、
   前記クロック信号に基づいて予め設定される継続期間を計測し、
   前記第１及び第２の出力信号が一致し、かつ、前記デジタル信号の信号レベルがハイレベル及びローレベルのうちローレベルである状態が前記継続期間維持される場合、前記デジタル信号は断であると判断することを特徴とする請求項２記載の障害予知ユニット。
4. 前記レベル低下部は、正常状態において、前記低下信号の信号レベルが前記閾値レベルを下回るように、前記デジタル信号を低下させ、
   前記処理部は、前記第１及び第２の出力信号が一致する場合、前記デジタル信号の信号レベルが増大したとして、将来的に障害が発生すると判断することを特徴とする請求項１記載の障害予知ユニット。
5. 前記処理部は、
   クロック信号を受信し、
   前記クロック信号に基づいて予め設定される継続期間を計測し、
   前記第１及び第２の出力信号が一致し、かつ、前記デジタル信号の信号レベルが前記ローレベルである状態が前記継続期間維持される場合、前記デジタル信号は断であると判断することを特徴とする請求項４記載の障害予知ユニット。
6. 入力されたデジタル信号の信号レベルを予め設定されたレベルだけ低下させた第１の低下信号と、正常時の信号レベルが予め設定された閾値レベルよりも小さくなるように低下させた第２の低下信号とを生成するレベル低下部と、
   前記デジタル信号のうち前記閾値レベルを超える部分を第１のレベルとし、前記閾値レベルを超えない部分を第２のレベルとする第１の出力信号を生成する第１のバッファゲート部と、
   前記第１の低下信号のうち前記閾値レベルを超える部分を前記第１のレベルとし、前記閾値レベルを超えない部分を前記第２のレベルとする第２の出力信号を生成する第２のバッファゲート部と、
   前記第２の低下信号のうち前記閾値レベルを超える部分を前記第１のレベルとし、前記閾値レベルを超えない部分を前記第２のレベルとする第３の出力信号を生成する第３のバッファゲート部と、
   前記第１及び第２の出力信号を比較し、前記第１及び第２の出力信号が一致か不一致かを示す第１の比較結果を生成し、前記第１及び第３の出力信号を比較し、前記第１及び第２の出力信号が一致か不一致かを示す第２の比較結果を生成する比較部と、
   前記第１の比較結果において、前記第１及び第２の出力信号が不一致である場合、前記デジタル信号の信号レベルが低下したとして、将来的に障害が発生すると判断し、前記第２の比較結果において、前記第１及び第３の出力信号が一致する場合、前記デジタル信号の信号レベルが増大したとして、将来的に障害が発生すると判断する処理部と
   を具備することを特徴とする障害予知ユニット。
7. 前記処理部は、
   クロック信号を受信し、
   前記クロック信号に基づいて予め設定される継続期間を計測し、
   前記第１及び第２の出力信号が一致し、かつ、前記デジタル信号の信号レベルがハイレベル及びローレベルのうちローレベルである状態が前記継続期間維持される場合、前記デジタル信号は断であると判断し、
   前記第１及び第３の出力信号が一致し、かつ、前記デジタル信号の信号レベルが前記ローレベルである状態が前記継続期間維持される場合、前記デジタル信号は断であると判断することを特徴とする請求項６記載の障害予知ユニット。

Images