CN116896372A - 用于信号颤振减轻的电路及系统 - Google Patents

Abstract

本申请案涉及用于信号颤振减轻的电路及系统。在一些实例中，电路(500)包含具有第一端子及第二端子的电容器(502)，所述第一端子耦合到所述电路的电压供应端子(118)。所述电路还包含具有晶体管栅极、晶体管漏极及晶体管源极的晶体管(510)，所述晶体管源极耦合到接地且所述晶体管漏极耦合到所述电路的输入端子(110)。所述晶体管经配置以响应于在所述晶体管栅极处接收的栅极信号而导通，所述栅极信号基于在所述电容器的所述第二端子处提供的信号。所述电路还包含施密特触发器(302)，所述施密特触发器具有耦合到所述晶体管漏极的施密特触发器输入。

Description

用于信号颤振减轻的电路及系统

技术领域

本申请案的实施例涉及半导体产品的领域。

背景技术

集成电路封装在封装中以保护集成电路免受损坏并促进耦合到集成电路。集成电路的导电元件(例如焊盘)耦合到导电组件(例如引线引脚)，所述导电组件被暴露在封装之外以促进将其它组件耦合到集成电路。焊盘经由接合线耦合到引线引脚。接合线及/或引线引脚可具有寄生特性(例如电感)，所述寄生特性可影响经由接合线及/或引线引脚传送的信号的实际或感知值。

发明内容

在一些实例中，一种电路包含具有第一端子及第二端子的电容器，所述第一端子耦合到所述电路的电压供应端子。所述电路还包含具有晶体管栅极、晶体管漏极及晶体管源极的晶体管，所述晶体管源极耦合到接地且所述晶体管漏极耦合到所述电路的输入端子。所述晶体管经配置以响应于在所述晶体管栅极处接收的栅极信号而导通，所述栅极信号基于在所述电容器的所述第二端子处提供的信号。所述电路还包含施密特(Schmitt)触发器，所述施密特触发器具有耦合到所述晶体管漏极的施密特触发器输入。

在一些实例中，一种电路经配置以：在提供具有第一逻辑状态的输出信号的同时，检测在所述电路的第一焊盘处提供的电压的改变；及响应于所述电压改变超过阈值改变速率且所述电压具有足以致使所述输出信号具有第二逻辑状态的值，将所述输出信号保持在所述第一逻辑状态。

在一些实例中，一种系统包含栅极驱动器及晶体管。所述栅极驱动器包含施密特触发器、颤振抑制电路、逻辑电路及驱动器。所述施密特触发器具有施密特触发器输入及施密特触发器输出。所述颤振抑制电路耦合到所述施密特触发器输入及所述施密特触发器输出。所述颤振抑制电路经配置以基于所述栅极驱动器的电压供应的值的所检测改变来控制在所述施密特触发器输出处提供的信号的值，而不管由所述栅极驱动器接收的输入信号的值的改变如何。所述逻辑电路具有逻辑电路输入及逻辑电路输出。所述逻辑电路输入耦合到所述施密特触发器输出。所述驱动器具有驱动器输入及驱动器输出。所述驱动器输入耦合到所述逻辑电路输出。所述晶体管具有耦合到所述驱动器的所述输出的晶体管栅极。

附图说明

图1是根据各种实例的电子装置的框图。

图2是根据各种实例的可在电子装置中提供的信号的时序图。

图3是根据各种实例的颤振抑制电路的框图。

图4是根据各种实例的颤振抑制电路的电路图。

图5是根据各种实例的颤振抑制电路的电路图。

图6是根据各种实例的颤振抑制电路的电路图。

图7是根据各种实例的颤振抑制电路的电路图。

图8A是根据各种实例的电子装置中的信号的时序图。

图8B是根据各种实例的电子装置中的信号的时序图。

图9是根据各种实例的颤振抑制电路的操作流程图。

具体实施方式

如上文所描述，接合线及/或引线引脚的寄生特性可影响由集成电路经由接合线及/或引线引脚而传送的信号。例如，这些元件的电感可导致在经由相应接合线及/或引线引脚传送的信号中提供瞬发性波动或颤振。此瞬发性波动可能是由于集成电路的接地平面上的噪声(例如，也可能在耦合到集成电路的接地引线引脚处提供的噪声)导致接地平面上提供的电压值变化而引起的。此变化可为值的增加或值的降低。对于以接地平面为参考的信号(例如，如果信号具有相对于接地的第一值，那么所述信号被确定为表示第一单位，且如果信号具有相对于接地的第二值，那么所述信号被确定为表示第二单位)，接地平面上提供的电压值的变化可导致信号被误解。

本说明的实例减轻了由于接地平面上的噪声而在信号中产生的瞬发性波动及/或颤振。可存在一些方法来减少接地平面上的噪声对系统中信号的影响，但这些方法可能会向包含提供信号的集成电路的封装增加额外引脚，及/或使集成电路的信号的传播延迟增加到超过被认为适合市场竞争力的水平。本说明的电路检测集成电路封装的一焊盘或多个焊盘的电压改变，并且响应于焊盘处提供的电压改变超过编程量，或者多个焊盘在同一方向上改变(例如，值增加或降低)，确定所述变化归因于接地平面上的噪声。响应于此确定，电路可将输出信号的值保持在检测到电压改变之前提供的值，从而减轻由于接地平面上的噪声而提供的集成电路的瞬发性波动或颤振输出。

图1是根据各种实例的电子装置100的框图。在各种实例中，电子装置100表示电力转换器、信号驱动器或另一装置。通常，电子装置100是任何装置，所述装置包含具有逻辑电路104的栅极驱动器102、驱动器106，并且包含或适于耦合到晶体管108。例如，逻辑电路104可包含、耦合到或适于耦合到多个输入焊盘110且在输出处耦合到驱动器106。在一些实施方案中，驱动器106可在输出处通过输出焊盘112耦合到晶体管108的栅极。栅极驱动器102可在接地焊盘114处耦合到接地，使得提供接地电压电位。

如上文所描述，接地焊盘114处提供的值可发生值的变化，从而可能在输出焊盘112处提供的输出中导致瞬发性波动、颤振或其它不利效应。为了减轻这些影响，栅极驱动器102的实例包含颤振抑制电路116。在一些实例中，栅极驱动器102包含用于每个相应输入焊盘110的颤振抑制电路116。颤振抑制电路116可耦合在每一相应输入焊盘112与逻辑电路104之间。尽管栅极驱动器102可包含多个颤振抑制电路116，但为了简单起见，本文中仅描述一个颤振抑制电路116的操作。

在至少一些实例中，颤振抑制电路116监测电压供应(VDD)焊盘118处提供的值，并响应于确定VDD焊盘118处提供的值已降低超过阈值量而确定噪声存在于接地电压电位中。响应于确定噪声存在于接地电压电位中，颤振抑制电路116忽略在输入焊盘112处提供的输入信号的值的降低。当噪声存在于接地电压电位中时，忽略输入信号的值的改变致使颤振抑制电路116基于在输入焊盘110处提供的输入信号而抑制或以其它方式减轻在输出焊盘112处提供的输出中的瞬发性波动、颤振或其它不利效应。

在至少一些实例中，响应于确定VDD焊盘118处提供的值已增加超过阈值量，颤振抑制电路116确定噪声存在于接地电压电位中。响应于确定噪声存在于接地电压电位中，颤振抑制电路116忽略在输入焊盘110处提供的输入信号的值的增加。当噪声存在于接地电压电位中时，忽略输入信号的值的改变致使颤振抑制电路116基于在输入焊盘110处提供的输入信号而抑制或以其它方式减轻在输出焊盘112处提供的输出中的瞬发性波动、颤振或其它不利效应。

图2是根据各种实例的可在电子装置中提供的信号的时序图200。在一些实例中，电子装置是电子装置100，使得时序图200的信号可被提供给电子装置100或由所述电子装置提供。时序图200包含在输出焊盘112处提供的信号202、在接地焊盘114处提供的信号204、在输入焊盘110处提供的信号206，以及是从信号206中减去信号204的结果的信号208。时序图200的每一信号在表示电压(V)的纵轴及表示时间的横轴上展示。

在时间A，信号204从逻辑高值转变为逻辑低值。在指示为tdr的传播延迟之后，在时间B，响应于信号204的值的转变，信号202的值开始降低。响应于信号202的值降低，电流从输出焊盘112流动到接地焊盘114。接地焊盘114的寄生电感或与所述接地焊盘相关联的寄生电感或者与耦合到接地焊盘114的接合导致信号204的电压值增加。从时间C到时间E，信号204的值降低，以谐振振铃方式从时间E继续，直到近似达到时间B之前的信号204的值。在至少一些实例中，如信号208所展示，信号204与信号206之间的电压差在时间D足以导致信号202中的瞬发性波动、颤振或其它不利效应(例如，假接通或高脉冲)。例如，在时间D，信号208的电压可超过逻辑电路104的或与所述逻辑电路相关联的阈值(Vth)。响应于信号208的值在时间D等于或超过Vth1且在tdr的传播延迟之后，栅极驱动器102致使信号202的值从时间G开始增加。在时间F，信号208的值降低到低于第二阈值Vth2，从而致使信号202的值在时间H在指示为tdf的传播延迟之后降低。在时间H，信号202的值的降低致使电流从输出焊盘112流动到接地焊盘114，从而致使信号204的电压的值如上文所描述在时间C增加，因此开始颤振循环，在所述颤振循环中，时序图200的信号基本上重复其瞬态行为，如时间D与I之间所展示。颤振循环或振铃可导致信号202中的多个瞬发性波动、颤振或其它不利效应，从而不利地影响电子装置100的操作。

图3是根据各种实例的颤振抑制电路300的框图。在一些实例中，颤振抑制电路300被实施为颤振抑制电路116，如上文所描述。在一些实例中，颤振抑制电路300包含施密特触发器302、保持低电路304及保持高电路306。指示为电阻器308的输入电阻可存在于输入焊盘110与节点310之间。虽然在图3中被展示为物理组件，但在至少一些实例中，电阻器308是固有地存在于输入焊盘110处及/或输入焊盘110与节点310之间的寄生电阻。保持低电路304耦合到接地焊盘114、VDD焊盘118、节点310及节点312。施密特触发器302具有耦合到节点310的输入及耦合到节点312的输出。保持高电路306耦合到VDD焊盘118、节点310及节点312。

在颤振抑制电路300的操作的实例中，保持低电路304监测VDD焊盘118处提供的电压，并响应于确定VDD焊盘118处提供的值已降低超过阈值量，确定噪声存在于接地焊盘114处提供的接地电压电位中。响应于确定噪声存在于接地电压电位中，保持低电路304防止在输入焊盘110处提供的信号的值的降低导致施密特触发器302的输出信号的值发生值改变。防止在输入焊盘110处提供的信号的值的降低导致施密特触发器302的输出信号的值发生值改变会致使颤振抑制电路300基于在输入焊盘110处提供的输入信号而抑制或以其它方式减轻施密特触发器302的输出信号中的瞬发性波动、颤振或其它不利效应。

在颤振抑制电路300的另一操作实例中，保持高电路306监测VDD焊盘118处提供的电压，并响应于确定VDD焊盘118处提供的值已增加超过阈值量，确定噪声存在于接地焊盘114处提供的接地电压电位中。响应于确定噪声存在于接地电压电位中，保持高电路306防止在输入焊盘110处提供的信号的值的增加导致施密特触发器302的输出信号的值发生值改变。防止在输入焊盘110处提供的信号的值的增加导致施密特触发器302的输出信号的值发生值改变会致使颤振抑制电路300基于在输入焊盘110处提供的输入信号而抑制或以其它方式减轻施密特触发器302的输出信号中的瞬发性波动、颤振或其它不利效应。

图4是根据各种实例的电路400的电路图。在一些实例中，电路400是颤振抑制电路300的部分表示，包含如上文所描述的保持低电路304。在一些实例中，电路400包含电容器402、电阻器404及晶体管406。在电路400的实例架构中，电容器402耦合在VDD焊盘118与节点408之间。电阻器404耦合在节点408与接地焊盘114之间。晶体管406具有耦合到节点408的栅极、耦合到输入焊盘110的漏极及耦合到接地焊盘114的源极。晶体管406的漏极耦合到施密特触发器302的输入。

在电路400的操作实例中，节点408经由电容器402电容耦合到VDD焊盘118。响应于节点408处提供的信号的值超过晶体管406的阈值，晶体管406在输入焊盘110与接地焊盘114之间导通，从而致使输入焊盘110处提供的信号被提供到施密特触发器302。例如，响应于VDD的改变速率(例如，增加)超过经编程速率，晶体管406可接通，从而在其漏极端子与源极端子之间导通且将在输入焊盘110处提供的信号的值下拉以防止在输入焊盘110处提供的信号的值的增加导致施密特触发器302的输出信号的值改变。可根据电容器402的电容值及电阻器404的电阻值来确定经编程速率。在实例中，电容器402具有大约40毫微微法拉的电容且电阻器404具有大约250千欧姆的电阻。

图5是根据各种实例的电路500的电路图。在一些实例中，电路500是颤振抑制电路300的部分表示，包含如上文所描述的保持低电路304。在一些实例中，电路500包含电容器502、电流源504、逻辑电路506、逻辑电路508及晶体管510。在电路500的实例架构中，电容器502耦合在VDD焊盘118与节点512之间。电流源504耦合在节点512与接地焊盘114之间。逻辑电路506具有耦合到节点512的第一输入。在一些实例中，逻辑电路506是“与”逻辑电路或者以其它方式提供“与”逻辑运算的功能性。逻辑电路508耦合在施密特触发器302的输出与逻辑电路506的第二输入之间。在一些实例中，逻辑电路508是反相器或者以其它方式提供反相逻辑运算的功能性。晶体管510具有耦合到逻辑电路506的输出的栅极、耦合到输入焊盘110的漏极及耦合到接地焊盘114的源极。晶体管406的漏极耦合到施密特触发器302的输入。在一些实例中，尽管图5中未展示，但共源共栅装置(例如，晶体管)耦合在晶体管510的漏极与输入焊盘110之间且具有栅极端子，在所述栅极端子处提供超过共源共栅装置的阈值电压的信号。

在电路500的操作实例中，节点512经由电容器502电容耦合到VDD焊盘118。响应于节点512处提供的电压超过逻辑电路506的阈值，并且当施密特触发器302的输出信号具有非断言值(例如，逻辑低，使得逻辑电路508的输出具有断言值或逻辑高值)时，逻辑电路506提供具有断言值的输出信号。响应于晶体管510的栅极处提供的信号的值超过晶体管510的阈值，晶体管510在输入焊盘110与接地焊盘114之间导通，从而致使输入焊盘110处提供的信号被提供到施密特触发器302。例如，响应于VDD的变化速率(例如，增加)超过经编程速率，由逻辑电路506提供的断言信号可致使晶体管510接通，从而在其漏极端子与源极端子之间导通且将在输入焊盘110处提供的信号的值下拉以防止在输入焊盘110处提供的信号的值的增加导致施密特触发器302的输出信号的值改变。可根据电容器502的电容值及由电流源504传导的电流的值来确定经编程速率。在一些实例中，电容器502及电流源504用作高通滤波器。

在一些实例中，电路500在控制晶体管510时考虑多个焊盘处呈现的值，并借此考虑提供给施密特触发器302的值。例如，电路500包含子电路514。子电路514包含电容器516及电流源518。电容器516将输入焊盘110电容耦合到节点520且电流源518耦合在节点520与接地焊盘114之间。子电路514在节点520处耦合到逻辑电路506的另一输入(例如，第三输入，如图5中所展示)。响应于节点520处提供的电压超过逻辑电路506的阈值，并且当施密特触发器302的输出信号具有非断言值且节点512处提供的电压超过逻辑电路506的阈值时，逻辑电路506提供具有断言值的输出信号。以此方式，电路500监测VDD焊盘118及输入焊盘110两者的值的改变，以确定噪声是否影响接地焊盘114处提供的信号的值。在电路500的各种实例中，子电路514可被复制并耦合到多个输入焊盘110的不同相应输入焊盘110以及逻辑电路506的另一输入，使得在控制晶体管510时多个输入焊盘110与VDD焊盘118一起被考虑。例如，电路500的一些实施方案可包含用于栅极驱动器102的每一相应输入焊盘110的子电路514。

图6是根据各种实例的电路600的电路图。在一些实例中，电路600是颤振抑制电路300的部分表示，包含如上文所描述的保持高电路306。在一些实例中，电路600包含电流源602、电容器604、逻辑电路606、逻辑电路608及晶体管610。在电路600的实例架构中，电流源602耦合在节点612与节点614之间。电容器604耦合在节点614与VDD焊盘118之间。逻辑电路606具有耦合到节点614的第一输入。在一些实例中，逻辑电路606是“或”逻辑电路或者以其它方式提供“或”逻辑运算的功能性。逻辑电路608耦合在施密特触发器302的输出(例如，节点312)与逻辑电路606的第二输入之间。在一些实例中，逻辑电路608是反相器或者以其它方式提供反相逻辑运算的功能性。晶体管610具有耦合到逻辑电路606的输出的栅极、耦合到节点612的源极及耦合到施密特触发器302的输入(例如，节点310)的漏极。

在电路600的操作实例中，节点612经由电容器604电容耦合到VDD焊盘118。响应于节点614处提供的电压超过逻辑电路606的阈值，或者施密特触发器302的输出信号具有非断言值(例如，逻辑低，使得逻辑电路608的输出具有断言值或逻辑高值)，逻辑电路606提供具有断言值的输出信号。响应于在晶体管610的栅极处提供的信号的值小于晶体管610的阈值，晶体管610在节点612与施密特触发器302的输入之间导通，从而致使在节点612处提供的信号被提供到施密特触发器302。例如，响应于VDD的变化速率(例如，降低)超过经编程速率且施密特触发器302的输出信号具有断言值，由逻辑电路606提供非断言信号以致使晶体管610接通，从而在其漏极端子与源极端子之间导通且将输入焊盘110处提供的信号的值上拉以防止在输入焊盘110处提供的信号的值的降低导致施密特触发器302的输出信号的值改变。可根据由电流源602传导的电流的值及电容器604的电容值来确定经编程速率。在一些实例中，电流源602及电容器604用作低通滤波器。

在一些实例中，电路600在控制晶体管610时考虑多个焊盘处呈现的值，并借此考虑提供给施密特触发器302的值。例如，电路600包含子电路616。子电路616包含电容器618及电流源620。电容器618将输入焊盘110电容耦合到节点622且电流源620耦合在节点612与节点622之间。子电路616在节点622处耦合到逻辑电路606的另一输入(例如，第三输入，如图5中所展示)。响应于节点622处提供的电压超过逻辑电路606的阈值、施密特触发器302的输出信号具有非断言值或者节点614处提供的电压超过逻辑电路606的阈值，逻辑电路606提供具有断言值的输出信号。以此方式，电路600监测VDD焊盘118及输入焊盘110两者的值的改变，以确定噪声是否影响接地焊盘114处提供的信号的值。在电路600的各种实例中，子电路616可被复制并耦合到多个输入焊盘110的不同相应输入焊盘110以及逻辑电路606的另一输入，使得在控制晶体管610时多个输入焊盘110与VDD焊盘118一起被考虑。例如，电路600的一些实施方案可包含用于栅极驱动器102的每一相应输入焊盘110的子电路616。

图7是根据各种实例的颤振抑制电路700的电路图。在一些实例中，电路700适合于实施为颤振抑制电路300，包含如上文所描述的保持低电路304及保持高电路306。在一些实例中，电路700包含电容器702、电流源704、逻辑电路706、逻辑电路708、逻辑电路710、逻辑电路712、电容器714、电流源716、逻辑电路718及逻辑电路720。

在电路700的实例架构中，电容器702耦合在VDD焊盘118与节点722之间。电流源704耦合在节点722与接地焊盘114之间。逻辑电路706具有耦合到节点722的第一输入。在一些实例中，逻辑电路706是“与非”逻辑电路或者以其它方式提供“与非”(例如，反相“与”)逻辑运算的功能性。逻辑电路708耦合在逻辑电路710的输出与逻辑电路706的第二输入之间。在一些实例中，逻辑电路708是反相器或者以其它方式提供反相逻辑运算的功能性。逻辑电路710具有耦合到逻辑电路712的输出的第一输入、耦合到逻辑电路706的输出的第二输入及耦合到节点726的输出。逻辑电路712具有耦合到施密特触发器302的输出的第一输入。电容器714耦合在VDD焊盘118与节点724之间。电流源716耦合在提供供应电压的节点728与节点724之间。逻辑电路720具有耦合到节点724的第一输入。在一些实例中，逻辑电路720是“或非”逻辑电路或者以其它方式提供“或非”(例如，反相“或”)逻辑运算的功能性。逻辑电路718耦合在节点726与逻辑电路720的第二输入之间。在一些实例中，逻辑电路718是反相器或者以其它方式提供反相逻辑运算的功能性。逻辑电路720的输出耦合到逻辑电路712的第二输入。

在电路700的操作实例中，节点722经由电容器702电容耦合到VDD焊盘118且节点724经由电容器714电容耦合到VDD焊盘118。基于电流源704及电流源716的经编程偏置电流，以及在输入焊盘110处提供的信号的值，电路700经配置以在节点726处提供输出，所述输出减轻由于接地平面上的噪声而在节点726处提供的信号中存在的瞬发性波动或颤振。在至少一些实例中，电路700的逻辑电路经配置以根据的逻辑函数在节点726处提供信号，其中V726是在节点726处提供的信号的值，V722是在节点722处提供的信号的值，V302是由施密特触发器302提供的信号的值，且V724是在节点724处提供的信号的值。

图8A及8B分别是根据各种实例的电子装置中的信号的时序图800及810。在一些实例中，电子装置是电子装置100，使得时序图200的信号可被提供给电子装置100或者由所述电子装置提供。时序图800及时序图810中的每一者包含在输入焊盘110处提供的信号802、在施密特触发器302的输入处提供的信号804、在输出焊盘112处提供的信号806以及在VDD焊盘118处提供的信号808。时序图800及810的每一信号在表示电压(V)的纵轴及表示以微秒(us)为单位的时间的横轴上展示。

时序图800展示不具有颤振抑制(例如由颤振抑制电路300提供)的电子装置100中的信号的实例。信号808可参考接地焊盘114处提供的接地电压电位来展示。例如，如果VDD保持基本上不改变且接地电压电位的值降低，那么信号808的值可增加。类似地，如果VDD保持基本上不改变且接地电压电位的值增加，那么信号808的值可降低。

如时序图800所展示，在不存在颤振抑制电路300的情况下，信号804的值及值的改变可近似跟踪信号802的值及值的改变。响应于接地电压电位的值的改变，参考接地电压电位的信号(例如，信号802、804、808)可在与接地电压电位值的改变的极性相反的极性方向上改变。响应于信号804超过Vth，施密特触发器302可登记错误输入，借此导致信号806中的瞬发性波动并对电子装置的操作造成不利影响。

时序图810展示具有颤振抑制(例如由颤振抑制电路300提供)的电子装置100中的信号的实例。如时序图810所展示，在不存在颤振抑制电路300的情况下，信号804的值及值的改变可近似跟踪信号802的值及值的改变。响应于接地电压电位的值的改变，参考接地电压电位的信号(例如，信号802、808)可在与接地电压电位值的改变的极性相反的极性方向上改变。然而，颤振抑制电路300可防止信号804跟踪信号802，如上文关于时序图800所描述。防止信号804跟踪信号802可防止信号804超过Vth并防止导致施密特触发器302登记错误输入，或者防止在信号806中产生瞬发性波动，从而改进电子装置的操作。

图9是根据各种实例的用于信号颤振减轻的方法900的流程图。在一些实例中，方法900可由例如本文在上文中描述的颤振抑制电路116等电路实施。在其它实例中，方法900可由处理装置、模拟电路、数字电路或其任何适合的组合来实施。方法900提供了对电路的焊盘处的电压改变的监测，且响应于焊盘处的电压改变，防止集成电路的输出信号的值改变，借此减轻信号颤振。例如，一或多个电压输入焊盘作为接地电压的代理被监测，电压输入及输出参考所述接地电压。基于输入焊盘处的电压改变超过阈值量，或者多个相应输入焊盘处的电压在同一方向上改变(例如，增加或降低)(例如超过阈值量)，确定噪声存在于接地平面上且导致集成电路的接地焊盘处提供的信号的值的变化。响应于此确定，防止集成电路在经编程的时间量内改变集成电路的输出信号的值。在一些实例中，经编程的时间量是根据装纳集成电路的封装(例如包含颤振抑制电路116的栅极驱动器102)的噪声的循环时间来确定。封装的噪声的循环时间可基于将集成电路的焊盘耦合到封装的引线引脚的接合线的谐振参数来确定。在颤振抑制电路116的一些实例中，经编程的时间量大约为10纳秒。

在操作902处，监测输入焊盘。所述监测可检测输入焊盘处提供的超过阈值或经编程量的值的改变。在一些实例中，监测单个输入焊盘。如上文所描述，输入焊盘可为电压供应焊盘，例如VDD焊盘118。可监测输入焊盘，使得响应于确定在输入焊盘处提供的值已改变大于经编程量而提供断言信号。在其它实例中，可监测多个输入焊盘。例如，可监测电压供应焊盘及一或多个数据输入焊盘。在一些实例中，监测少于所有的数据输入焊盘，而在其它实例中，监测所有的数据输入焊盘。在实例中，可监测输入焊盘，使得响应于确定在被监测输入焊盘中的每一者处提供的值已改变大于经编程量而提供断言信号。可针对每一被监测输入焊盘单独地对经编程量进行编程，使得不同的经编程量用于不同的被监测输入焊盘。在另一实例中，可监测输入焊盘，使得响应于确定被监测输入焊盘中的每一者在同一极性方向上改变(例如，正/增加或负/降低)而提供断言信号。在另一实例中，可监测输入焊盘，使得响应于确定至少经编程数目个被监测输入焊盘在同一极性方向上改变(例如，正/增加或负/降低)而提供断言信号。断言信号可表示确定噪声存在于接地平面上且导致在至少一些被监测焊盘处接收的信号的值的变化。

在操作904处，基于监测而将集成电路的输出信号保持在当前值。例如，响应于在操作902处提供断言信号，集成电路的输出值保持在其当前值。可保持集成电路的输出值，而不管输出信号至少部分基于的输入信号的值的所感知改变如何，并且所述改变通常将导致输出值改变。例如，响应于操作902处的信号的断言，在输入焊盘处的值的改变的确定及操作902处的信号的断言之前具有逻辑低值的输出信号可被保持为低，尽管输入信号的值的所感知改变将会以其它方式导致输出信号具有逻辑高值。类似地，响应于操作902处的信号的断言，在输入焊盘处的值的改变的确定及操作902处的信号的断言之前具有逻辑高值的输出信号可被保持为高，尽管输入信号的值的所感知改变将会以其它方式导致输出信号具有逻辑低值。

在本说明中，术语“耦合”可涵盖实现与本说明一致的功能关系的连接、通信或信号路径。例如，如果装置A提供信号来控制装置B执行动作，那么：(a)在第一实例中，装置A直接耦合到装置B；或者(b)在第二实例中，如果介入组件C基本上不改变装置A与装置B之间的功能关系，那么装置A通过介入组件C间接耦合到装置B，因此装置B由装置A经由装置A所提供的控制信号来控制。

“经配置以”执行任务或功能的装置可由制造商在制造时间配置(例如，编程及/或硬连线)以执行功能，及/或可由用户在制造之后配置(或重新配置)以执行功能及/或其它额外或替代功能。所述配置可通过装置的固件及/或软件编程、通过装置的硬件组件及互连的构造及/或布局，或者其组合。

本文中被描述为包含某些组件的电路或装置可替代地适于耦合到那些组件以形成所描述的电路或装置。例如，被描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器及/或电感器)及/或一或多个源(例如电压及/或电流源)的结构可替代地仅包含单个物理装置内的半导体元件(例如，半导体裸片及/或集成电路(IC)封装)且可适于在制造时间或在制造时间之后(例如)由终端用户及/或第三方耦合到至少一些无源元件及/或源以形成所描述的结构。

尽管本文中可将某些组件描述为特定工艺技术的组件，但这些组件可与其它工艺技术的组件互换。本文中描述的电路是可重新配置的，以包含被替换的组件，从而提供与组件替换之前可用的功能性至少部分类似的功能性。除非另有说明，否则展示为电阻器的组件通常表示串联及/或并联耦合以提供由所展示电阻器表示的阻抗量的任何一或多个元件。例如，本文中作为单个组件展示及描述的电阻器或电容器可分别替代为并联耦合在相同节点之间的多个电阻器或电容器。例如，本文中作为单个组件展示及描述的电阻器或电容器可分别替代为串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。

前述说明中的短语“接地电压电位”包含底盘接地、大地接地、浮动接地、虚拟接地、数字接地、公共接地及/或适用于或适合本说明教示的任何其它形式的接地连接。在本说明中，除非另有说明，否则参数前面的“大约”、“近似”或“基本上”意指在所述参数的+/-10％内。在所描述的实例中修改是可能的，并且在权利要求书的范围内其它实例是可能的。

Claims (20)

1.一种电路，其包括：

电容器，其具有第一端子及第二端子，所述第一端子耦合到所述电路的电压供应端子；

晶体管，其具有晶体管栅极、晶体管漏极及晶体管源极，所述晶体管源极耦合到接地，所述晶体管漏极耦合到所述电路的输入端子，且所述晶体管经配置以响应于在所述晶体管栅极处接收的栅极信号而导通，所述栅极信号基于在所述电容器的所述第二端子处提供的信号；及

施密特触发器，其具有耦合到所述晶体管漏极的施密特触发器输入。

2.根据权利要求1所述的电路，其进一步包括耦合在所述电容器的所述第二端子与接地之间的电阻器，其中所述晶体管栅极耦合到所述电容器的所述第二端子。

3.根据权利要求1所述的电路，其中所述施密特触发器具有施密特触发器输出，所述电路进一步包括：

电流源，其耦合在所述电容器的所述第二端子与接地之间；

第一逻辑电路，其具有第一逻辑电路第一输入、第一逻辑电路第二输入及第一逻辑电路输出，所述第一逻辑电路第一输入耦合到所述电容器的所述第二端子且所述第一逻辑电路输出耦合到所述晶体管栅极；及

第二逻辑电路，其具有第二逻辑电路输入及第二逻辑电路输出，所述第二逻辑电路输入耦合到所述施密特触发器输出且所述第二逻辑电路输出耦合到所述第一逻辑电路第二输入。

4.根据权利要求3所述的电路，其中所述第一逻辑电路执行“与”逻辑运算且所述第二逻辑电路执行反相逻辑运算。

5.根据权利要求1所述的电路，其进一步包括耦合在所述晶体管漏极与所述电路的所述输入端子之间的电阻器。

6.根据权利要求1所述的电路，其中，响应于在所述电路的所述电压供应端子处提供的信号的值相对于在接地处提供的接地电压电位的增加，所述电路经配置以控制所述晶体管将所述施密特触发器输入耦合到接地。

7.根据权利要求6所述的电路，其中在所述电路的所述电压供应端子处提供的所述信号的值的所述增加是由所述接地电压电位的值的降低引起的。

8.根据权利要求6所述的电路，其中，响应于在所述电路的第二端子处提供的第二信号的值相对于在接地处提供的所述接地电压电位的增加，所述电路经配置以控制所述晶体管将所述施密特触发器输入耦合到接地。

9.一种电路，其经配置以：

在提供具有第一逻辑状态的输出信号的同时，检测在所述电路的第一焊盘处提供的电压的改变；及

响应于所述电压改变超过阈值改变速率且所述电压具有足以致使所述输出信号具有第二逻辑状态的值，将所述输出信号保持在所述第一逻辑状态。

10.根据权利要求9所述的电路，其中所述第一逻辑状态是逻辑高状态且所述第二逻辑状态是逻辑低状态，并且其中所述电路经配置以：

检测在所述电路的所述第一焊盘处提供的所述电压的值的降低；及

响应于所述电压降低超过所述阈值改变速率且所述电压具有足以致使所述输出信号具有逻辑低值的值，将所述输出信号保持在逻辑高值。

11.根据权利要求10所述的电路，其中所述电路经配置以：

在提供具有逻辑高状态的第二输出信号的同时，检测在所述电路的第二焊盘处提供的第二电压的值的降低；及

响应于所述第二电压降低超过第二阈值改变速率、所述电压降低超过所述阈值改变速率且所述第二电压具有足以致使所述第二输出信号具有逻辑低值的值，将所述第二输出信号保持在逻辑高值。

12.根据权利要求10所述的电路，其中所述第一焊盘是电压供应焊盘且所述第二焊盘是数据输入焊盘，并且其中检测到在所述第一焊盘处提供的所述电压及在所述第二焊盘处提供的所述第二电压的值的所述降低指示在所述电路的接地焊盘处提供的值已增加。

13.根据权利要求9所述的电路，其中所述第一逻辑状态是逻辑低状态且所述第二逻辑状态是逻辑高状态，并且其中所述电路经配置以：

检测在所述电路的所述第一焊盘处提供的所述电压的值的增加；及

响应于所述电压增加超过所述阈值改变速率且所述电压具有足以致使所述输出信号具有逻辑高值的值，将所述输出信号保持在逻辑低值。

14.根据权利要求13所述的电路，其中所述电路经配置以：

在提供具有逻辑低状态的第二输出信号的同时，检测在所述电路的第二焊盘处提供的第二电压的值的增加；及

响应于所述第二电压增加超过第二阈值改变速率、所述电压增加超过所述阈值改变速率且所述第二电压具有足以致使所述第二输出信号具有逻辑高值的值，将所述第二输出信号保持在逻辑低值。

15.根据权利要求13所述的电路，其中所述第一焊盘是电压供应焊盘且所述第二焊盘是数据输入焊盘，并且其中检测到在所述第一焊盘处提供的所述电压及在所述第二焊盘处提供的所述第二电压的值的所述增加指示在所述电路的接地焊盘处提供的值已降低。

16.一种系统，其包括：

栅极驱动器，其包含：

施密特触发器，其具有施密特触发器输入及施密特触发器输出；及

颤振抑制电路，其耦合到所述施密特触发器输入及所述施密特触发器输出，所述颤振抑制电路经配置以基于所述栅极驱动器的电压供应的值的所检测改变来控制在所述施密特触发器输出处提供的信号的值，而不管由所述栅极驱动器接收的输入信号的值的改变如何；

逻辑电路，其具有逻辑电路输入及逻辑电路输出，所述逻辑电路输入耦合到所述施密特触发器输出；及

驱动器，其具有驱动器输入及驱动器输出，所述驱动器输入耦合到所述逻辑电路输出；以及

晶体管，其具有耦合到所述驱动器的所述输出的晶体管栅极。

17.根据权利要求16所述的系统，其中所述颤振抑制电路经配置以：

检测所述栅极驱动器的所述电压供应的增加；及

响应于所述电压供应的所述增加超过阈值增加速率且在所述施密特触发器输出处提供的所述信号具有非断言值，将所述施密特触发器输入下拉，其中将所述施密特触发器输入下拉致使所述施密特触发器在确定所述施密特触发器输出处提供的所述信号的所述值时忽略由所述栅极驱动器接收的所述输入信号的值的增加。

18.根据权利要求16所述的系统，其中所述颤振抑制电路经配置以：

检测所述栅极驱动器的所述电压供应的降低；及

响应于所述电压供应的所述降低超过阈值降低速率或者在所述施密特触发器输出处提供的所述信号具有断言值，将所述施密特触发器输入上拉，其中将所述施密特触发器输入上拉致使所述施密特触发器在确定所述施密特触发器输出处提供的所述信号的所述值时忽略由所述栅极驱动器接收的所述输入信号的值的降低。

19.根据权利要求16所述的系统，其中所述栅极驱动器的所述电压供应的所述值基于提供给所述栅极驱动器的接地电压电位的值的改变而改变。

20.根据权利要求16所述的系统，其中所述颤振抑制电路经配置以基于由所述栅极驱动器接收的第二输入信号的值的所检测改变来控制在所述施密特触发器输出处提供的所述信号的所述值，而不管所述第二输入信号的值的改变如何，所述第二输入信号的值以与所述栅极驱动器的所述电压供应的值的所述改变相同的极性来改变。