JP2011114752A - 通信用半導体集積回路およびその動作方法 - Google Patents

Abstract

【課題】２次特性とＩ／Ｑミスマッチとの両校正動作を行うテスト信号発生回路のチップ占有面積の増大を軽減する。
【解決手段】集積回路は、低雑音増幅器１と受信ミキサ３、４と受信ＶＣＯ１９と復調処理回路５…１２と変調処理回路３２…３２と送信ミキサ２８、２８と送信ＶＣＯ２２と２次特性歪校正回路４２と直交受信信号校正回路１３とテスト信号生成器２０を具備する。テスト信号生成器２０はＶＣＯ２２を利用して、第１テスト信号と第２テスト信号とを生成する。２次歪特性校正モードでは、第１テスト信号の受信ミキサへの供給の間に、校正回路４２は受信ミキサの動作パラメータを可変して２次歪特性を最良の状態に校正する。直交受信信号校正モードでは、第２テスト信号の受信ミキサへの供給の間に、校正回路１３は直交受信信号Ｉ、Ｑの不整合を最良の状態に校正する。
【選択図】図１

Description

本発明は、通信用半導体集積回路およびその動作方法に関し、特に受信ミキサの２次歪特性を校正して、また受信器での同相(Ｉ)成分と直交(Ｑ)成分の振幅ミスマッチおよび位相ミスマッチを校正するのに有効な技術に関するものである。

無線通信では、近年、高集積密度、低コスト、回路の単純性の理由によって、ダイレクトコンバージョン受信器(ＤＣＲ)の研究・開発が活発化している。１／ｆ雑音やＤＣオフセットやＩ／Ｑミスマッチ等に加えてダイレクトコンバージョン受信器(ＤＣＲ)において、主要な設計項目は、２次相互変調(ＩＭ２：second-order intermodulation)である。ダイレクトコンバージョン受信器(ＤＣＲ)における２次相互変調(ＩＭ２)の主要な原因は、ダウンコンバージョンミキサである。

下記特許文献１には、ダイレクトコンバージョン受信器において試験信号を発生させてミキサの２次歪を校正する技術が記載されている。特に、図２には２次歪を低減させるパラメータとしてのミキサの差動対のバイアス電圧が示され、図７には試験的に２次歪を発生させるために検査用信号を発生する方法が示され、図１０には非線形歪検出・補償方式を行うシーケンスが示されている。

下記特許文献２には、ダイレクトコンバージョン受信器の形式の受信ユニットにて、Ｉ、Ｑ相受信ベースバンド信号の受信誤差(Ｉ／Ｑミスマッチ)を低減するために受信誤差校正用ＲＦテスト信号を生成させて、受信誤差を校正する技術が記載されている。特に図４には、受信誤差校正用ＲＦテスト信号を生成するＲＦテスト信号生成ユニットが示されている。

下記特許文献３には、直交復調回路から生成されるＩ、Ｑ相受信ベースバンド信号の位相誤差と振幅誤差とを位相誤差補正回路と振幅誤差補正回路とによって補正するようにした復調装置が記載されている。

下記特許文献４には、ミキサを含むＲＦブロックの経路と独立の補償回路の出力の補償電流によって２次相互変調歪(ＩＭ２歪)を補償する技術が記載されている。補償回路は、二乗のスクエアリング回路と低域フィルタと可変ゲイン増幅器とを含む。ＲＦブロックの出力と補償回路の可変ゲイン増幅器の補償電流とは、加算器に供給される。補償のための自動校正回路として、送信用の電力増幅器(ＰＡ)と受信用の低雑音増幅器(ＬＮＡ)とがターンオフされ、ＩＭ２校正のための試験信号が送信回路から生成され、スイッチを介して受信回路に供給される。別の実施の形態では、受信回路内の内部信号源から生成される試験信号がスイッチを介して受信回路に供給される。

特開平８−８７７５号 公報 特開２００８−１２４９６５号 公報 特開２００４−４０６７８号 公報 特開２００８−２６３５９４号 公報

携帯電話のような無線通信端末は、低コスト化のために部品数の削減が望まれており、特に近年、ＷＣＤＭＡ向けの無線通信端末は受信器のＳＡＷ(表面弾性波)フィルタを削減することによって低コスト化が図られている。一方、一般的なＷＣＤＭＡ向けの受信器では、上述したように回路数が少なく低消費電力化が容易なダイレクトコンバージョン方式が採用されている。ダイレクトコンバージョン方式は、ＲＦ周波数帯の受信信号をベースバンド周波数帯に直接ダウンコンバートする方式である。尚、ＷＣＤＭＡは、Wideband Code-Division Multiple-Accessの略である。

ＧＳＭ方式の携帯電話では、送信器と受信器とは略同一の周波数帯域を時分割で使用する時分割デュプレックス(ＴＤＤ：Time-Division Duplex)が使用されている。尚、ＧＳＭはGlobal System for Mobile communicationの略である。それに対して、ＷＣＤＭＡ方式の携帯電話では、送信器と受信器とは低高の別の周波数帯域を同時使用する周波数分割デュプレックス(ＦＤＤ：Frequency-Division Duplex)が使用されている。従って、この周波数分割デュプレックス(ＦＤＤ)を採用したＷＣＤＭＡ方式では、送信器の送信信号が受信器の妨害信号となる。特に受信器側のＳＡＷフィルタが削減されたダイレクトコンバージョン受信器では、ＳＡＷフィルタの削減によって受信器に供給される送信信号電力が増大する。その際、受信ミキサの２次歪特性が悪い場合には、２次相互変調(ＩＭ２)成分がＤＣ付近の受信ベースバンド信号と重畳して受信感度を劣化させる。

従って、ＳＡＷレスのダイレクトコンバージョン受信器では、２トーンテストによって測定される２次の入力インターセプトポイント(ＩＩＰ２：second-order Input Intercept Point)と呼ばれるパラメータの値が高いことが要求される。２次のインターセプトポイント(ＩＰ２：second-order Intercept Point)は、良く知られているように、対数軸のｘ座標と対数軸のｙ座標との入出力特性で１次の成分の直線と２次の相互変調歪み成分(ＩＭ２歪)の直線との交点として定義される。更に、２次の入力インターセプトポイント(ＩＩＰ２)は、２次のインターセプトポイント(ＩＩＰ２)のｘ座標の値である。従って、２次の入力インターセプトポイント(ＩＩＰ２)の値が高いと言うことは、１次の成分よりも２次の相互変調歪み成分(ＩＭ２歪)が相対的に低いことを意味するものである。２次の入力インターセプトポイント(ＩＩＰ２)の２次歪特性は、ミキサの回路の差動対のばらつきが原因で劣化するが、集積回路の製造ばらつきやチップレイアウトだけでの改善は困難である。従って、２次の入力インターセプトポイント(ＩＩＰ２)に対する校正動作が必要となる。

一方、近年の無線通信端末はデータレートの向上に伴い、直交振幅変調(ＱＡＭ：Quadrature Amplitude Modulation)を用いた通信が主流となっており、受信器に対するノイズの低減要求が高くなっている。受信器のノイズは様々な発生要因があって、ローカル発振器から生じる雑音が支配的であるが、受信器の出力の同相(Ｑ)成分と直交(Ｑ)成分との振幅ミスマッチおよび位相ミスマッチも受信器のノイズ特性を劣化させる一要因である。

上記特許文献１に記載の２次歪(２次の入力インターセプトポイント(ＩＩＰ２))の校正方法は、受信ミキサに差動対のバイアスの可変機構を持たせ、ローカル発振器と振幅変調信号発生器とによって２トーン(two tone)テストのための試験信号を発生させ、受信器のＩ、Ｑチャンネルのベースバンド信号処理と復調処理の後の歪出力検出回路によって受信ミキサを可変して２次歪を低減する方法である。

上記特許文献２に記載のＩ／Ｑミスマッチの校正方法は、テスト信号生成ミキサに送信用電圧制御発振器の分周出力とデジタルインターフェース用電圧制御発振器の分周出力とを供給して、テスト信号生成ミキサの出力からＲＦ受信周波数帯域の１トーン信号のＲＦテスト信号を発生させ、受信誤差(Ｉ／Ｑミスマッチ)を低減する方法である。

従って、２次の入力インターセプトポイント(ＩＩＰ２)の校正方法とＩ／Ｑミスマッチの校正方法とは、両者ともにＲＦテスト信号を生成する必要があるという共通点がある。しかし、２次の入力インターセプトポイント(ＩＩＰ２)の校正時には強入力干渉波を模擬した２トーンの試験信号を大振幅で受信器に供給する必要があり、一方収束アルゴリズムを用いたＩ／Ｑミスマッチの校正時には受信信号を模擬した１トーン信号を小振幅で受信器に供給する必要がある。一方、ＲＦ周波数帯のテスト信号は、発振器を使用して生成する必要がある。しかし、要求される周波数帯や振幅レベル等が相違すると、フェーズロックドループ(ＰＬＬ)の電圧制御発振器(ＶＣＯ)の発振周波数を安定化させるためのロック時間が、２次の入力インターセプトポイント(ＩＩＰ２)のキャリブレーションとＩ／Ｑミスマッチのキャリブレーションとにそれぞれに必要となる。その結果、消費電力の増加が問題となり、更に両方のキャリブレーションに異なったテスト信号発生回路を使用すると通信用半導体集積回路のチップ占有面積が増大すると言う問題があることが、本発明者による検討によって明らかとされた。

本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。

従って本発明の目的とするところは、２次の入力インターセプトポイント(ＩＩＰ２)とＩ／Ｑミスマッチとの両キャリブレーションを行うテスト信号発生回路のチップ占有面積の増大を軽減可能な通信用半導体集積回路を提供することにある。

また本発明の他の目的とするところは、２次の入力インターセプトポイント(ＩＩＰ２)とＩ／Ｑミスマッチとの両キャリブレーションの所要時間を短縮することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。

すなわち、本発明の代表的な実施の形態は、低雑音増幅器(１)と受信ミキサ(３、４)と受信電圧制御発振器(１９)と復調信号処理回路(５、６、７、８、９、１０、１１、１２)と変調信号処理回路(３５、３６、３３、３４、３１、３２)と送信ミキサ(２８、２８)と送信電圧制御発振器(２２)とを具備して、無線通信端末に搭載されて、基地局と無線周波数通信を行う機能を有する通信用半導体集積回路(ＲＦＩＣ)である。

前記集積回路は、２次歪特性校正回路(４２)と直交受信信号校正回路(１４)とテスト信号生成器(２０)とを更に具備することによって、受信モードと送信モードとを可能とする送受信モード以外に、２次歪特性校正モードと直交受信信号校正モードとを有するものである。

前記テスト信号生成器(２０)は、前記送信電圧制御発振器(２２)の発振出力信号を利用して前記２次歪特性校正モードで使用される第１テスト信号(f_ＩＩＰ２±f_ＴＸＬＯ)と前記直交受信信号校正モードで使用される第２テスト信号(f_ＩＱ＋f_ＴＸＬＯ)とを生成可能とされたものである。

前記２次歪特性校正モードでは、前記テスト信号生成器の前記第１テスト信号が前記受信ミキサ(３、４)に供給される間に、前記２次歪特性校正回路は前記受信ミキサの動作パラメータを可変することによって２次歪特性を最良の状態に校正可能とされる。

前記直交受信信号校正モードでは、前記テスト信号生成器の前記第２テスト信号が前記受信ミキサ(３、４)に供給される間に、前記直交受信信号校正回路は前記復調信号処理回路から生成される前記直交受信信号の同相成分(Ｉ)と直交成分(Ｑ)との位相と振幅とに関する不整合を最良の状態に校正可能とされた、
ことを特徴とするものである(図１参照)。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、本発明によれば、２次の入力インターセプトポイント(ＩＩＰ２)とＩ／Ｑミスマッチとの両キャリブレーションを行うテスト信号発生回路のチップ占有面積の増大を軽減可能な通信用半導体集積回路を提供することができる。

図１は、本発明の第１の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。 図２は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」での動作を説明する図である。 図３は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」での動作を説明する図である。 図４は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「送受信モード」での動作を説明する図である。 図５は、図１に示す本発明の第１の実施の形態によるＲＦＩＣによって実行されるシングルバンド対応のキャリブレーションシーケンスの動作を示す図である。 図６は、図１に示した本発明の第１の実施の形態によるＲＦＩＣによって実行されるマルチバンド対応のキャリブレーションシーケンスの動作を示す図である。 図７は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」にて使用されるf_ＩＩＰ２の周波数信号の高調波を抑圧するローパスフィルタ(ＬＰＦ)４５の出力信号の周波数スペクトルを示す図である。 図８は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」にて使用される可変利得増幅器(ＰＧＡ)４３の出力信号の周波数スペクトルを示す図である。 図９は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」でのローパスフィルタ(ＬＰＦ)５、６の出力信号の周波数スペクトルを示す図である。 図１０は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」でのデジタルローパスフィルタ(ＬＰＦ)１１、１２の出力信号の周波数スペクトルを示す図である。 図１１は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」で使用されるf_ＩＱの周波数信号の高調波を抑圧するローパスフィルタ(ＬＰＦ)４４の出力信号の周波数スペクトルを示す図である。 図１２は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」で使用されるテスト信号生成ミキサ２０に接続された可変利得増幅器(ＰＧＡ)４３の出力信号の周波数スペクトルを示す図である。 図１３は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」でのローパスフィルタ(ＬＰＦ)５、６の出力信号の周波数スペクトルを示す図である。 図１４の周波数特性４８は、以下に説明する図２５に示すＩ／Ｑミスマッチキャリブレーション回路１３のデジタルバンドパスフィルタ(ＢＰＦ)１３＿７、１３＿８の周波数特性である。 図１５は、Ｉ、Ｑ受信ベースバンド信号の振幅と位相とにミスマッチが付加されていない理想的な場合のコンスタレーションを示す図である。 図１６は、Ｉ、Ｑ受信ベースバンド信号の位相ミスマッチが付加された場合のコンスタレーション劣化を示す図である。 図１７は、Ｉ、Ｑ受信ベースバンド信号の振幅ミスマッチが付加された場合のコンスタレーション劣化を示す図である。 図１８は、受信器の２次のインターセプトポイント(ＩＰ２)と２次の入力インターセプトポイント(ＩＩＰ２)とを説明する図である。 図１９は、受信ミキサの差動対のパラメータの可変によって２倍の傾きの２次の相互変調歪成分(ＩＭ２歪)を示す直線４９が平行移動することによって、２次のインターセプトポイント(ＩＰ２)と２次の入力インターセプトポイント(ＩＩＰ２)が変化することを示す図である。 図２０は、本発明の第２の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。 図２１は、本発明の第３の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。 図２２は、本発明の第４の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。 図２３は、本発明の第５の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。 図２４は、図１に示す本発明の第１の実施の形態によるＲＦＩＣにおいて「ＩＩＰ２校正モード」を実行するためのＩＩＰ２キャリブレーション回路４２の構成を示す図である。 図２５は、図１に示す本発明の第１の実施の形態によるＲＦＩＣのＩ／Ｑミスマッチキャリブレーション回路１３の構成の一例を示す図である。

１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態は、低雑音増幅器(１)と受信ミキサ(３、４)と受信電圧制御発振器(１９)と復調信号処理回路(５、６、７、８、９、１０、１１、１２)と変調信号処理回路(３５、３６、３３、３４、３１、３２)と送信ミキサ(２８、２８)と送信電圧制御発振器(２２)とを具備して、無線通信端末に搭載されて、基地局と無線周波数通信を行う機能を有する通信用半導体集積回路(ＲＦＩＣ)である。

前記低雑音増幅器は、前記無線通信端末のアンテナ(ＡＮＴＴ)により受信されるＲＦ受信信号を増幅する。

前記受信ミキサの一方の入力端子には前記低雑音増幅器のＲＦ増幅信号が供給され、前記受信ミキサの他方の入力端子には前記受信電圧制御発振器の発振出力信号に応答したＲＦ受信ローカル信号が供給される。

前記復調信号処理回路は、前記受信ミキサの出力端子の直交復調受信信号を処理することによって、直交受信信号を生成可能とされている。

前記集積回路の受信モードで、前記受信ミキサと前記復調信号処理回路とよって前記ＲＦ受信信号の処理が可能とされている。

前記変調信号処理回路は、直交送信信号を処理する。

前記送信ミキサの一方の入力端子には前記変調信号処理回路の直交送信出力信号が供給され、前記送信ミキサの他方の入力端子には前記送信電圧制御発振器の発振出力信号に応答したＲＦ送信ローカル信号が供給される。

前記集積回路の送信モードで、前記送信電圧制御発振器の発振出力信号に応答して前記送信ミキサの出力からＲＦ送信信号の生成が可能とされている。

前記集積回路は、２次歪特性校正回路(４２)と直交受信信号校正回路(１４)とテスト信号生成器(２０)とを更に具備することによって、前記受信モードと前記送信モードとを可能とする送受信モード以外に、２次歪特性校正モードと直交受信信号校正モードとを有するものである。

前記テスト信号生成器(２０)は、前記送信電圧制御発振器(２２)の前記発振出力信号を利用して前記２次歪特性校正モードで使用される第１テスト信号(f_ＩＩＰ２±f_ＴＸＬＯ)と前記直交受信信号校正モードで使用される第２テスト信号(f_ＩＱ＋f_ＴＸＬＯ)とを生成可能とされたものである。

前記２次歪特性校正モードでは、前記テスト信号生成器の前記第１テスト信号が前記受信ミキサ(３、４)に供給される間に、前記２次歪特性校正回路は前記受信ミキサの動作パラメータを可変することによって２次歪特性を最良の状態に校正可能とされる。

前記直交受信信号校正モードでは、前記テスト信号生成器の前記第２テスト信号が前記受信ミキサ(３、４)に供給される間に、前記直交受信信号校正回路は前記復調信号処理回路から生成される前記直交受信信号の同相成分(Ｉ)と直交成分(Ｑ)との位相と振幅とに関する不整合を最良の状態に校正可能とされた、
ことを特徴とするものである(図１参照)。

前記実施の形態によれば、２次歪特性校正モードと直交受信信号校正モードとに使用される第１と第２のテスト信号を送信電圧制御発振器(２２)の発振出力信号を利用する共通のテスト信号生成器(２０)から生成することができる。従って、２次の入力インターセプトポイント(ＩＩＰ２)とＩ／Ｑミスマッチとの両キャリブレーションを行うテスト信号発生回路のチップ占有面積の増大を軽減可能な通信用半導体集積回路を提供することができる。

好適な実施の形態では、前記低雑音増幅器と前記受信ミキサと前記受信電圧制御発振器と前記復調信号処理回路とは、ダイレクトダウンコンバージョン受信器と低ＩＦ受信器とのいずれか一方の受信器を構成するものである。

前記一方の受信器の前記低雑音増幅器の入力端子と出力端子のいずれかへの表面弾性波フィルタの接続が省略されたことを特徴とするものである(図１参照)。

他の好適な実施の形態による通信用半導体集積回路は、前記復調信号処理回路(５……１２)に接続されたＤＣオフセット校正回路(７１)を更に具備する。

前記ＤＣオフセット校正回路は、前記復調信号処理回路から生成される前記直交受信信号の前記同相成分と前記直交成分とのＤＣオフセットを校正するＤＣオフセット校正動作を実行可能とされる。

前記２次歪特性校正モードで前記２次歪特性校正回路が前記受信ミキサの前記動作パラメータを可変する各タイミングで、前記ＤＣオフセット校正回路は前記ＤＣオフセット校正動作を実行することを特徴とするものである(図１参照)。

更に他の好適な実施の形態では、前記通信用半導体集積回路の電源投入時に、前記２次歪特性校正モードと前記直交受信信号校正モードと前記送受信モードの順序で前記通信用半導体集積回路の動作モードが順次に遷移される。

前記直交受信信号校正モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後に実行可能とされる。

前記送受信モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後と前記直交受信信号校正モードによる前記直交受信信号の前記最良の状態への校正の後とに実行可能とされることを特徴とするものである(図５参照)。

より好適な実施の形態による通信用半導体集積回路は、基地局とマルチバンドの無線周波数通信を行う機能を有する。

前記マルチバンドの各バンドでは、前記２次歪特性校正モードと前記直交受信信号校正モードの順序で、前記通信用半導体集積回路の前記動作モードが順次に遷移されることを特徴とするものである(図６参照)。

他のより好適な実施の形態の通信用半導体集積回路は、他の発振器(２３、５１、５３)を更に具備する。

前記テスト信号生成器(２０)は、前記他の発振器の他の発振出力信号と前記送信電圧制御発振器(２２)の前記発振出力信号とを利用して前記２次歪特性校正モードで使用される第１テスト信号と前記直交受信信号校正モードで使用される第２テスト信号とを生成可能とされたことを特徴とするものである(図１、図２０、図２１、図２２、図２３参照)。

具体的な実施の形態では、前記他の発振出力信号を生成する前記他の発振器は、デジタルインターフェース(１４、３７)に使用される電圧制御発振器(２３)と、参照信号源(５１)と、デジタル正弦波信号源(５３)とのいずれかであることを特徴とするものである。

より具体的な実施の形態では、前記他の発振出力信号を生成する前記他の発振器は、前記デジタル正弦波信号源(５３)である。

前記通信用半導体集積回路は、拡散回路(５４)と逆拡散回路(５５)とを更に具備する。

前記拡散回路(５４)は、前記テスト信号生成器(２０)の入力端子と前記デジタル正弦波信号源(５３)の出力端子との間に接続されている。

前記逆拡散回路(５５)は、前記復調信号処理回路(５……１２)の出力端子と前記２次歪特性校正回路(４２)の入力端子との間に接続されていることを特徴とするものである(図２２参照)。

他のより具体的な実施の形態による前記通信用半導体集積回路は、テスト信号スイッチ(２)とテスト信号可変利得増幅器(４３)とを更に具備する。

前記テスト信号可変利得増幅器(４３)の入力端子には、前記テスト信号生成器(２０)の出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされる。

前記テスト信号可変利得増幅器(４３)の出力端子から生成される第１テスト増幅信号と第２テスト増幅信号とは、前記テスト信号スイッチ(２)を介して前記受信ミキサ(３、４)に供給可能とされたことを特徴とするものである(図１、図２０、図２１、図２２参照)。

最も具体的な実施の形態による前記通信用半導体集積回路は、前記テスト信号生成器(２０)の出力端子と前記低雑音増幅器(１)の入力端子との間に接続されたテスト信号スイッチ(２)を更に具備する。

前記低雑音増幅器(１)の前記入力端子には、前記テスト信号スイッチを介して前記テスト信号生成器(２０)の前記出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされたことを特徴とするものである(図２３参照)。

〔２〕本発明の別の観点の代表的な実施の形態は、低雑音増幅器(１)と受信ミキサ(３、４)と受信電圧制御発振器(１９)と復調信号処理回路(５、６、７、８、９、１０、１１、１２)と変調信号処理回路(３５、３６、３３、３４、３１、３２)と送信ミキサ(２８、２８)と送信電圧制御発振器(２２)とを具備して、無線通信端末に搭載されて、基地局と無線周波数通信を行う機能を有する通信用半導体集積回路(ＲＦＩＣ)の動作方法である。

前記低雑音増幅器は、前記無線通信端末のアンテナ(ＡＮＴＴ)により受信されるＲＦ受信信号を増幅する。

前記受信ミキサの一方の入力端子には前記低雑音増幅器のＲＦ増幅信号が供給され、前記受信ミキサの他方の入力端子には前記受信電圧制御発振器の発振出力信号に応答したＲＦ受信ローカル信号が供給される。

前記復調信号処理回路は、前記受信ミキサの出力端子の直交復調受信信号を処理することによって、直交受信信号を生成可能とされている。

前記集積回路の受信モードで、前記受信ミキサと前記復調信号処理回路とよって前記ＲＦ受信信号の処理が可能とされている。

前記変調信号処理回路は、直交送信信号を処理する。

前記送信ミキサの一方の入力端子には前記変調信号処理回路の直交送信出力信号が供給され、前記送信ミキサの他方の入力端子には前記送信電圧制御発振器の発振出力信号に応答したＲＦ送信ローカル信号が供給される。

前記集積回路の送信モードで、前記送信電圧制御発振器の発振出力信号に応答して前記送信ミキサの出力からＲＦ送信信号の生成が可能とされている。

前記集積回路は、２次歪特性校正回路(４２)と直交受信信号校正回路(１４)とテスト信号生成器(２０)とを更に具備することによって、前記受信モードと前記送信モードとを可能とする送受信モード以外に、２次歪特性校正モードと直交受信信号校正モードとを有するものである。

前記テスト信号生成器(２０)は、前記送信電圧制御発振器(２２)の前記発振出力信号を利用して前記２次歪特性校正モードで使用される第１テスト信号(f_ＩＩＰ２±f_ＴＸＬＯ)と前記直交受信信号校正モードで使用される第２テスト信号(f_ＩＱ＋f_ＴＸＬＯ)とを生成可能とされたものである。

前記動作方法は、前記２次歪特性校正モードで、前記テスト信号生成器の前記第１テスト信号が前記受信ミキサ(３、４)に供給される間に、前記２次歪特性校正回路は前記受信ミキサの動作パラメータを可変することによって２次歪特性を最良の状態に校正するステップと、前記直交受信信号校正モードで、前記テスト信号生成器の前記第２テスト信号が前記受信ミキサ(３、４)に供給される間に、前記直交受信信号校正回路は前記復調信号処理回路から生成される前記直交受信信号の同相成分(Ｉ)と直交成分(Ｑ)との位相と振幅とに関する不整合を最良の状態に校正するステップとを含む、ことを特徴とするものである(図１参照)。

前記実施の形態によれば、２次の入力インターセプトポイント(ＩＩＰ２)とＩ／Ｑミスマッチとの両キャリブレーションを行うテスト信号発生回路のチップ占有面積の増大を軽減可能な通信用半導体集積回路を提供することができる。

２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

［実施の形態１］
《ＲＦＩＣの構成》
図１は、本発明の第１の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。

本実施の形態によるＲＦＩＣは、ＵＭＴＳ規格に対応する受信ＳＡＷフィルタレスのダイレクトコンバージョン送受信器を採用したものである。尚、ＵＭＴＳは、Universal Mobile Telecommunications Systemの略である。

図１に示すＲＦＩＣの受信器は、２次の入力インターセプトポイント(ＩＩＰ２)の校正機能とＩ／Ｑミスマッチとの校正機能を搭載したダイレクトコンバージョン受信器(ＤＣＲ)である。

図１に示すＲＦＩＣを搭載した携帯電話端末は、アンテナＡＮＴＴと、低雑音増幅器(ＬＮＡ)１と、スイッチ２、３９と、受信ミキサ３、４と、テスト信号生成ミキサ２０と、送信ミキサ２８、２９と、ローパスフィルタ(ＬＰＦ)５、６、１１、１２、３５、３６、４４、４５と、可変利得増幅器(ＰＧＡ)７、８、２６、３１、３２、４３と、Ａ／Ｄ変換器(ＡＤＣ)９、１０と、Ｉ／Ｑミスマッチ校正回路１３と、ＩＩＰ２校正回路４２と、デジタルインターフェース１４、３７と、デュプレクサ１５と、ゲインコントロール回路１６、３８と、９０度位相器１７、３０と、分周器１８、２１、２４、４０、４１と、受信電圧制御発振器(ＲＸＶＣＯ)１９と、送信電圧制御発振器(ＴＸＶＣＯ)２２と、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３と、加算器２７と、ＲＦ電力増幅器(ＰＡ)２５と、Ｄ／Ａ変換器(ＤＡＣ)３３、３４と、ＤＣオフセット校正回路７１とを含む。図１に示す携帯電話端末において、破線の内部の部品は、ＲＦＩＣの半導体チップに集積化されている。

《３つの動作モード》
図１に示す本発明の第１の実施の形態によるＲＦＩＣは、「送受信モード」と「ＩＩＰ２校正モード」と「Ｉ／Ｑミスマッチ校正モード」との３つの動作モードによって動作するものである。

「送受信モード」では、図１に示すＲＦＩＣを搭載した携帯電話端末は基地局との間で送受信動作を実行して、無線通信を行うものである。

「ＩＩＰ２校正モード」では、図１に示すＲＦＩＣは、受信ミキサ３、４の差動対ばらつきにより生じる２次の相互変調歪み成分(ＩＭ２歪)の特性を校正するものである。

「Ｉ／Ｑミスマッチ校正モード」では、図１に示すＲＦＩＣは、受信器のＩ、Ｑチャンネルの受信ベースバンド処理信号の間の相対的なばらつきにより生じるＩ／Ｑミスマッチを校正するものである。

図１に示すＲＦＩＣは、電源投入時には、「ＩＩＰ２校正モード」、「Ｉ／Ｑミスマッチ校正モード」、「送受信モード」の順序で動作モードが順次に遷移するように構成されている。以下に、「送受信モード」時での図１に示すＲＦＩＣの動作を説明する。

《送受信モード》
図４は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「送受信モード」での動作を説明する図である。尚、図４では、図１に示すＲＦＩＣの内部の部品のなかで、送受信モード時に動作する回路だけが示されている。

＜送信動作＞
まず図４を参照して、「送受信モード」における送信動作について、説明する。ベースバンドプロセッサと呼ばれるベースバンド信号処理回路からＩ、Ｑデジタルベースバンド送信信号がＬＶＤＳ(Low Voltage Signaling)等の回路によって構成されたデジタルインターフェース回路３７を介してＲＦＩＣに供給された後に、ローパスフィルタ(ＬＰＦ)３５、３６に供給されて、高周波雑音が除去される。デジタルインターフェース回路３７は、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３と分周器２４とによって生成されるクロック信号によって動作する。

Ｉ、Ｑデジタルベースバンド送信信号はその後、Ｄ／Ａ変換器(ＤＡＣ)３３、３４によってアナログ信号に変換された後、可変利得増幅器(ＰＧＡ)３１、３２に入力され、信号レベルの調整が行われる。可変利得増幅器(ＰＧＡ)３１、３２の出力から生成されるＩ、Ｑアナログベースバンド送信信号は送信ミキサ２８、２９に供給され、送信ＲＦローカル信号と乗算されて、ＲＦ周波数帯のＩ、ＱのＲＦ送信信号に周波数アップ変換される。送信ＲＦローカル信号は、送信電圧制御発振器(ＴＸＶＣＯ)２２、分周器２１、９０度位相器３０によって生成される。Ｉ、ＱのＲＦ送信信号は加算器２７によって加算され、可変利得増幅器(ＰＧＡ)２６によって再び信号レベルの調整が行われた後、ＲＦ電力増幅器(ＰＡ)２５によって電力増幅された後にアンテナＡＮＴＴから出力される。可変利得増幅器(ＰＧＡ)３１、３２、２６およびＲＦ電力増幅器(ＰＡ)２５のゲイン設定は、ベースバンドプロセッサと呼ばれるベースバンド信号処理回路によって適切なゲイン設定が通知され、ゲインコントロール回路３８を介して行われる。

＜受信動作＞
次に図４を参照して、「送受信モード」時における受信動作について、説明する。

携帯電話の基地局からのＲＦ受信信号がアンテナＡＮＴＴから受信されると、ＲＦ受信信号は低雑音増幅器(ＬＮＡ)１によって信号増幅される。ＲＦ受信信号はその後に、スイッチ２を介して受信ミキサ３、４に供給され、受信ＲＦローカル信号と乗算され、位相の９０度異なったＩ、Ｑ受信ベースバンド信号に周波数ダウン変換される。受信ＲＦローカル信号は、受信電圧制御発振器(ＲＸＶＣＯ)１９、分周器１８、９０度位相器１７によって生成される。Ｉ、Ｑ受信ベースバンド信号はローパスフィルタ(ＬＰＦ)５、６と可変利得増幅器(ＰＧＡ)７、８とに供給され、それぞれ妨害波の除去と信号レベルの調整が行われる。可変利得増幅器(ＰＧＡ)７、８のゲインおよび低雑音増幅器(ＬＮＡ)１のゲイン設定は、ベースバンドプロセッサと呼ばれるベースバンド信号処理回路によって適切なゲイン設定が通知されて、ゲインコントロール１６を介して行われる。またＤＣオフセット校正回路７１は可変利得増幅器(ＰＧＡ)７、８の入力ＤＣオフセット電圧を検出して、低減する機能を有するものである。受信開始前にＤＣオフセット校正回路７１が動作して受信器のＤＣオフセット電圧を低減することで、Ｉ、Ｑ受信ベースバンド信号の最大振幅時にＡ／Ｄ変換器(ＡＤＣ)９、１０の入力ダイナミックレンジの範囲外に入力信号レベルが変化することを防止するものである。

Ｉ、Ｑ受信ベースバンド信号はその後、Ａ／Ｄ変換器(ＡＤＣ)９、１０によってデジタル信号に変換され、デジタルローパスフィルタ(ＬＰＦ)１１、１２により妨害波の除去およびＡ／Ｄ変換の量子化雑音の除去が行われる。デジタルローパスフィルタ(ＬＰＦ)１１、１２から出力されるＩ、Ｑ受信デジタルベースバンド信号は、Ｉ／Ｑミスマッチ校正回路１３に供給される。従って、後述する「Ｉ／Ｑミスマッチ校正モード」にて受信器のＩ／Ｑミスマッチに対する補正値がＩ／Ｑミスマッチ校正回路１３で設定されるため、Ｉ、Ｑ受信デジタルベースバンド信号に付加された振幅および位相のミスマッチが校正されることが可能となる。Ｉ／Ｑミスマッチ校正回路１３から出力されたＩ、Ｑ受信デジタルベースバンド信号は、ＬＶＤＳ(Low Voltage Signaling)等の回路によって構成されたデジタルインターフェース回路１４を介してベースバンドプロセッサと呼ばれるベースバンド信号処理回路に伝送されて、復調処理が実行される。デジタルインターフェース回路１４は、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３および分周器２４により生成されるクロック信号によって動作する。

ここで、受信ＳＡＷフィルタレスのダイレクトコンバージョン受信器においては、低雑音増幅器(ＬＮＡ)１の出力に接続されていたＳＡＷフィルタが削除されたため、前記したように、妨害波抑圧特性がＳＡＷ内蔵のダイレクトコンバージョン受信器と比較して約２０ｄＢ以上低い。前述したように、ＷＣＤＭＡ方式では送信器が出力する送信信号が受信器にとって妨害波となるが、特に携帯電話端末が最小受信電力の時に最大送信電力で通信する場合があり、この時の受信Ｓ／Ｎ比の確保が困難となる。第３世代の携帯電話システムの仕様の検討・作成を行うプロジェクトである３ＧＰＰ(3^rd Generation Partnership Project)の規格によると、最小受信感度は−１１７ｄＢｍであり、最大送信電力はクラス４の時＋２１ｄＢｍである。受信器の入力と送信器と出力との間にはデュプレクサ１５によって略５０ｄＢ程度のアイソレーションがあるが、最大送信電力時には約−３０ｄＢｍの送信信号が受信器の入力に供給されることになる。このような理由により、受信器でのＳＡＷフィルタの削減によって２次の相互変調歪み成分(ＩＭ２歪)を低減するために２次歪の校正が必要となる。

＜２次の入力インターセプトポイント(ＩＩＰ２)＞
２次歪特性の指標として、上述した２次の入力インターセプトポイント(ＩＩＰ２)が使用される。図１８は、受信器の２次のインターセプトポイント(ＩＰ２)と２次の入力インターセプトポイント(ＩＩＰ２)とを説明する図である。冒頭で説明したように２次のインターセプトポイント(ＩＰ２)は、対数軸のｘ座標と対数軸のｙ座標との入出力特性で１次の成分の直線と２次の相互変調歪み成分(ＩＭ２歪)の直線との交点として定義される。また更に、２次の入力インターセプトポイント(ＩＩＰ２)は、２次のインターセプトポイント(ＩＩＰ２)のｘ座標の値である。図１８の対数軸ｘと対数軸ｙの入出力特性で、直線５０は1倍の傾きを有する基本波の１次の成分を示し、直線４９は２倍の傾きを有する２次の相互変調歪成分(ＩＭ２歪)を示している。直線５０と直線４９との交点は２次のインターセプトポイント(ＩＰ２)となり、交点のｘ座標の値は２次の入力インターセプトポイント(ＩＩＰ２)となる。

一般的に受信器の２次の入力インターセプトポイント(ＩＩＰ２)特性は、低雑音増幅器(ＬＮＡ)で電力増幅されたＲＦ受信信号が供給される受信ミキサで決定される。受信ミキサのＩＩＰ２特性は受信ミキサの差動対のアンバランスによって劣化するため、上記特許文献１に記載のようにローカル平衡入力部の位相、負荷抵抗の値、受動ミキサの差動対のバイアス電圧等のパラメータに可変機構を持たせることで、差動対のアンバランスを補正して２次の入力インターセプトポイント(ＩＩＰ２)を可変とすることが可能となる。

図１９は、受信ミキサの差動対のパラメータの可変によって２倍の傾きの２次の相互変調歪成分(ＩＭ２歪)を示す直線４９が平行移動することによって、２次のインターセプトポイント(ＩＰ２)と２次の入力インターセプトポイント(ＩＩＰ２)が変化することを示す図である。

図１９に示すように、２次の相互変調歪成分(ＩＭ２歪)を示す直線４９の最小レベル(太い破線)に可変すると、２次の入力インターセプトポイント(ＩＩＰ２)は最大の値(Ｃａｌｉｂｒａｔｅｄ ＩＩＰ２)に改善されることができる。本発明の種々の実施の形態において、２次の相互変調歪成分(ＩＭ２歪)を最小のレベルに設定して２次の入力インターセプトポイント(ＩＩＰ２)を最大の値(Ｃａｌｉｂｒａｔｅｄ ＩＩＰ２)に設定する校正動作を「ＩＩＰ２キャリブレーション」と言い、この校正動作は後に詳述する「ＩＩＰ２校正モード」で実行される。

図４に示すＲＦＩＣでは、受信ミキサ３、４にはＩＩＰ２キャリブレーション回路４２が接続されている。ＩＩＰ２キャリブレーション回路４２の制御レジスタには、後述する「ＩＩＰ２校正モード」の動作モードの期間に２次の相互変調歪成分(ＩＭ２歪)が最小レベル(２次歪特性が最良)となるパラメータ設定情報が格納されるものである。図４に示すＲＦＩＣの動作モードがその後「送受信モード」に遷移した時点で、２次歪特性が最良となる設定情報が受信ミキサ３、４に反映されるものである。

＜ＤＣオフセット校正＞
更に図４に示したＲＦＩＣでは、可変利得増幅器(ＰＧＡ)７、８にはＤＣオフセット校正回路７１が接続されている。上述した「ＩＩＰ２校正モード」の間に受信ミキサ３、４の設定情報が更新される全てのタイミングで、ＤＣオフセット校正回路７１が可変利得増幅器(ＰＧＡ)７、８のＤＣオフセット電圧を打ち消すようにＤＣオフセット校正を実行する。ＤＣオフセット校正の詳細は、後で詳述する。

＜Ｉ／Ｑミスマッチ＞
一方、図４に示したＲＦＩＣでは、Ａ／Ｄ変換器(ＡＤＣ)９、１０の出力から生成されるＩ、Ｑ受信デジタルベースバンド信号は、理想的には振幅が等しく、位相が９０度異なる。しかし、実際には、ＲＦＩＣの半導体製造プロセスによる素子ばらつきによって、受信ミキサ３、４、ローパスフィルタ(ＬＰＦ)５、６、可変利得増幅器(ＰＧＡ)７、８、Ａ／Ｄ変換器(ＡＤＣ)９、１０に回路ばらつきが生じる。そのため、Ａ／Ｄ変換器(ＡＤＣ)９、１０の出力から生成されるＩ、Ｑ受信デジタルベースバンド信号には、振幅と位相とにミスマッチ(不整合)が付加される。

図１５は、Ｉ、Ｑ受信ベースバンド信号の振幅と位相とにミスマッチが付加されていない理想的な場合のコンスタレーションを示す図である。このコンスタレーションは、下記に示す測定を行うことによって得られるものである。例えば、受信器に周波数１ＧＨｚの正弦波を供給して、ＲＦ受信ローカル信号の周波数を９９９ＭＨｚに設定すると、周波数１ＭＨｚの正弦波と周波数１ＭＨｚの余弦波がＩ、Ｑ受信ベースバンド信号として生成される。尚、イメージ波成分である１９９９MHzの正弦波と余弦波とは、ローパスフィルタ(ＬＰＦ)５、６によって完全に除去されるものとする。１ＭＨｚの正弦波と１ＭＨｚの余弦波の振幅をそれぞれＩ、ＱとしてI＋ｊQを複素平面にプロットすると、図１５のコンスタレーションが得られる。

図４に示すＲＦＩＣに回路ばらつきがない場合には、理想的な正弦波と余弦波がＩ、Ｑ受信ベースバンド信号として得られるため、コンスタレーションは図１５に示すように完全な円形となる。しかし、位相ミスマッチが付加された場合や振幅ミスマッチが付加された場合には、完全な円形とならない。

図１６は、Ｉ、Ｑ受信ベースバンド信号の位相ミスマッチが付加された場合のコンスタレーション劣化を示す図である。また図１７は、Ｉ、Ｑ受信ベースバンド信号の振幅ミスマッチが付加された場合のコンスタレーション劣化を示す図である。いずれの場合も、コンスタレーションは完全な円形にならないので、振幅と位相情報が劣化してしまう。

通信データレートの向上が可能な直交振幅変調(ＱＡＭ)等の振幅・位相変調による通信を行う場合では、Ｉ／Ｑミスマッチは通信品質を劣化させ、更にデータレートの向上が可能な多値変調ではＩ／Ｑミスマッチによる通信品質の劣化が顕著となる。

一方図４に示すＲＦＩＣでは、Ａ／Ｄ変換器(ＡＤＣ)９、１０から生成されるＩ、Ｑ受信デジタルベースバンド信号は、デジタルローパスフィルタ(ＬＰＦ)１１、１２を介して、Ｉ／Ｑミスマッチ校正回路１３に供給される。Ｉ／Ｑミスマッチ校正回路１３は、後述する「Ｉ／Ｑミスマッチ校正モード」の動作モードの期間にＩ／Ｑミスマッチを低減する設定情報を獲得する。図４に示すＲＦＩＣの動作モードがその後「送受信モード」に遷移した時点で、位相と振幅とに関してＩ／Ｑミスマッチが低減されたＩ、Ｑ受信デジタルベースバンド信号をデジタルインターフェース１４に供給するものである。すなわち、図４のＲＦＩＣ内部で１トーン信号を生成して受信ミキサ３、４に供給した後、収束アルゴリズムによりＩ／Ｑミスマッチを検出して補正値を算出する。算出した補正結果を制御レジスタに格納されるものである。図４に示すＲＦＩＣの動作モードがその後「送受信モード」に遷移した時点で、Ｉ／Ｑミスマッチが校正される設定情報がＩ／Ｑミスマッチ校正回路１３に反映されるものである。Ｉ／Ｑミスマッチ校正の詳細は、後で詳述する。

《ＩＩＰ２校正モード》
図２は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」での動作を説明する図である。尚、図２では、図１に示すＲＦＩＣの内部の部品のなかで、ＩＩＰ２校正モード時に動作する回路だけが示されている。

デジタルインターフェース電圧制御発振器(ＶＣＯ)２３から生成される発振出力信号を分周器４１により分周し、f_ＩＩＰ２の周波数を有するクロック信号を生成する。その後、ローパスフィルタ(ＬＰＦ)４５によってf_ＩＩＰ２の高調波を抑圧して、理想的な正弦波に近づける。

図７は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」にて使用されるf_ＩＩＰ２の周波数信号の高調波を抑圧するローパスフィルタ(ＬＰＦ)４５の出力信号の周波数スペクトルを示す図である。

図７に示した周波数特性７０は、ローパスフィルタ(ＬＰＦ)４５の周波数特性である。また、f_ＩＩＰ２×３、f_ＩＩＰ２×５の奇数次高調波も図示しているが、ローパスフィルタ(ＬＰＦ)４５の周波数特性が非常に急峻で減衰量が理想に近い場合は、これらの高調波を完全に抑圧することが可能となる。

ローパスフィルタ(ＬＰＦ)４５の出力から生成されるf_ＩＩＰ２の周波数正弦波信号は、スイッチ３９を介してテスト信号生成ミキサ２０に供給される。一方、テスト信号生成ミキサ２０には、送信電圧制御発振器(ＴＸＶＣＯ)２２の発振出力信号の分周器２１による分周により生成されたＲＦ送信周波数帯域の周波数f_ＴＸＬＯのローカル信号が入力されているので、テスト信号生成ミキサ２０ミキサから(f_ＩＩＰ２±f_ＴＸＬＯ)の周波数を有する２トーン信号が形成される。このＩＩＰ２校正用の２トーン信号は上述の略−３０ｄＢｍ送信妨害波を模擬するための信号であり、そのため低雑音増幅器(ＬＮＡ)１のゲインを２５ｄＢとすると−５ｄＢｍの信号レベルを持つ２トーンテスト信号を生成する必要がある。しかし、テスト信号生成ミキサ２０の構成によっては、−５ｄＢｍの比較的大きな信号電力レベルの２トーン信号を低歪で生成することが困難な場合がある。そのため、可変利得増幅器(ＰＧＡ)４３をテスト信号生成ミキサ２０の出力に接続することによって、可変利得増幅器(ＰＧＡ)４３によってテスト信号生成ミキサ２０の出力から生成された２トーン信号を線形増幅するものである。

図８は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」にて使用される可変利得増幅器(ＰＧＡ)４３の出力信号の周波数スペクトルを示す図である。

図８には、(f_ＴＸＬＯ−f_ＩＩＰ２)の周波数信号と(f_ＴＸＬＯ＋f_ＩＩＰ２)の周波数信号との２トーン信号が図示されているが、それ以外にも、f_ＩＩＰ２×３、f_ＩＩＰ２×５の奇数次高調波とＲＦ送信周波数f_ＴＸＬＯとの乗算によって生じる周波数スペクトルも図示されている。しかし、ローパスフィルタ(ＬＰＦ)４５の周波数特性(図７の周波数特性７０)が非常に急峻で減衰量が理想に近い場合には、この高調波の影響を略完全に抑圧することが可能となる。

可変利得増幅器(ＰＧＡ)４３によって信号電力増幅された２トーン信号は、可変利得増幅器(ＰＧＡ)４３の出力からスイッチ２を介して受信ミキサ３、４に入力される。この時に受信ミキサ３、４は受信動作を模擬しており、受信ミキサ３、４には受信電圧制御発振器(ＲＸＶＣＯ)１９、分周器１８、９０度位相器１７によって生成されるＲＦ受信周波数帯域の周波数f_ＲＸＬＯのＲＦ受信ローカル信号が供給されている。

一方、受信ミキサ３、４に差動対のアンバランスがある場合には、受信ミキサ３、４での２次の相互変調歪み成分(ＩＭ２成分)の影響は直流成分(ＤＣ)とf_ＩＩＰ２×２、f_ＩＩＰ２×４等の高調波成分に出力される。しかし、f_ＩＩＰ２×２、f_ＴＸＬＯ×２等の高調波はローパスフィルタ(ＬＰＦ)５、６によって除去することが可能である。更に受信ミキサ３、４では、周波数f_ＲＸＬＯの受信ローカル信号と(f_ＴＸＬＯ±f_ＩＩＰ２)の周波数の２トーン信号との乗算によって、例えばf_ＲＸＬＯ＋(f_ＴＸＬＯ＋f_ＩＩＰ２)等の周波数成分を有する信号も出力される。しかし、f_ＲＸＬＯとf_ＴＸＬＯの周波数とはそれぞれＲＦ受信帯域とＲＦ送信帯域の周波数であり、これらの高周波数信号はローパスフィルタ(ＬＰＦ)５、６によって除去することが可能である。

図９は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」でのローパスフィルタ(ＬＰＦ)５、６の出力信号の周波数スペクトルを示す図である。

図９では、周波数特性４６は、ローパスフィルタ(ＬＰＦ)５、６の周波数特性を示している。図９では、２次の相互変調歪み成分(ＩＭ２成分)の影響は直流成分(ＤＣ)とf_ＩＩＰ２×２、f_ＩＩＰ２×４の高調波成分も示されている。ここで、f_ＩＩＰ２×４の高調波成分は、図７に示すようにローパスフィルタ(ＬＰＦ)４５の抑圧が不足している時に生じる成分である。

２次の入力インターセプトポイント(ＩＩＰ２)の校正動作である「ＩＩＰ２校正モード」では２次の相互変調歪み成分(ＩＭ２成分)であるf_ＩＩＰ２×２の周波数を有する信号のピーク値もしくは電力を検出して、それらが最小となる受信ミキサ３、４の設定条件を探索するものである。従って、f_ＩＩＰ２×４の高調波成分は検出精度を劣化させるので、ローパスフィルタ(ＬＰＦ)４５の抑圧特性は高いほど検出精度を向上させることが可能となる。

ローパスフィルタ(ＬＰＦ)５、６の出力から生成される２次の相互変調歪み成分(ＩＭ２成分)は、可変利得増幅器(ＰＧＡ)７、８によって増幅される。この時には、可変利得増幅器(ＰＧＡ)７、８のゲインを制御するゲインコントロール回路１６による設定ゲインは、例えば最大ゲインとされる。受信ミキサ３、４から出力される２次の相互変調歪み成分(ＩＭ２成分)のレベルが非常に小さい場合には、ＩＭ２成分がＡ／Ｄ変換器(ＡＤＣ)９、１０の量子化ノイズに埋没しないようにする必要がある。従って、可変利得増幅器(ＰＧＡ)７、８のゲインを、高く設定することが推奨される。しかし、２次の入力インターセプトポイント(ＩＩＰ２)の校正動作(「ＩＩＰ２校正モード」)で、受信ミキサ３、４のパラメータ可変機構を受信ミキサ３、４の負荷抵抗値の可変制御によって実現した場合には、各可変制御のタイミングで受信ミキサ３、４の出力ＤＣオフセットが変動する可能性がある。その結果、受信ミキサ３、４の出力ＤＣオフセットの変動によって、可変利得増幅器(ＰＧＡ)７、８の出力レベルがＡ／Ｄ変換器(ＡＤＣ)９、１０の入力ダイナミックレンジの範囲外となる可能性がある。また、受信ミキサ３、４のパラメータ可変機構を受信ミキサ３、４のバイアス電圧の可変制御によって実現した場合にも、同様の可能性がある。従って、この理由から「ＩＩＰ２校正モード」の間に受信ミキサ３、４の設定情報が更新される全てのタイミングで、ＤＣオフセット校正回路７１が可変利得増幅器(ＰＧＡ)７、８のＤＣオフセット電圧を打ち消すためにＤＣオフセット校正動作を実行するものである。

可変利得増幅器(ＰＧＡ)７、８によって増幅された２次の相互変調歪み成分(ＩＭ２成分)は、Ａ／Ｄ変換器(ＡＤＣ)９、１０によってデジタル信号に変換されて、更にデジタルローパスフィルタ(ＬＰＦ)１１、１２によって雑音を除去された後に、ＩＩＰ２キャリブレーション回路４２に供給される。

《ＩＩＰ２キャリブレーション回路》
図２４は、図１に示す本発明の第１の実施の形態によるＲＦＩＣにおいて「ＩＩＰ２校正モード」を実行するためのＩＩＰ２キャリブレーション回路４２の構成を示す図である。

図２４に示すようにＩＩＰ２キャリブレーション回路４２は、デジタルバンドパスフィルタ(ＢＰＦ)５６、５７、インターポーレーション回路５８、５９、デジタルローパスフィルタ(ＬＰＦ)６０、６１、ピーク検出回路６２、６３、制御レジスタ６４、６５、スイッチ６６、６７、カウンタ６８、ＩＩＰ２コントロール回路６９から構成される。

デジタルローパスフィルタ(ＬＰＦ)１１、１２の出力から生成された２次の相互変調歪み成分(ＩＭ２成分)は、デジタルバンドパスフィルタ(ＢＰＦ)５６、５７によって雑音成分を除去された後、インターポーレーション回路５８、５９によりアップサンプリングされ補間信号処理されて、更にデジタルローパスフィルタ(ＬＰＦ)６０、６１によって雑音成分と高調波成分とが除去される。

図１０は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「ＩＩＰ２校正モード」でのデジタルローパスフィルタ(ＬＰＦ)１１、１２の出力信号の周波数スペクトルを示す図である。

図１０の周波数特性４７は、図２４に示したＩＩＰ２キャリブレーション回路４２のデジタルバンドパスフィルタ(ＢＰＦ)５６、５７の周波数特性である。

図１０に示すように、図９に示した直流成分(ＤＣ)とf_ＩＩＰ２×４の高調波成分と雑音成分と量子化雑音等はデジタルバンドパスフィルタ(ＢＰＦ)５６、５７によって抑圧される一方、図９に示した検出したい２次の相互変調歪み成分(ＩＭ２成分)であるf_ＩＩＰ２×２の周波数成分がデジタルバンドパスフィルタ(ＢＰＦ)５６、５７の周波数特性４７によって選択される。

図２４に示したＩＩＰ２キャリブレーション回路４２のデジタルローパスフィルタ(ＬＰＦ)６０、６１の出力から生成された２次の相互変調歪み成分(ＩＭ２成分)はピーク検出回路６２、６３の入力に供給され、ピーク値もしくは平均電力が検出される。この検出の際に、インターポーレーション回路５８、５９によるアップサンプリングと信号補間処理とによってサイン波の時間分解能が向上するので、ピークや平均電力を高精度に検出することが可能となる。ピーク検出回路６２、６３にて検出されたピーク値もしくは平均電力は、カウンタ６８でカウントされる一定時間毎に制御レジスタ６４、６５に一次保存される。制御レジスタ６４、６５に保存する際、以前に保存したピーク値と新たに検出したピーク値とが比較される。以前に保存したピーク値よりも新たに検出したピーク値の方が小さい場合には、新たに検出したピーク値もしくは平均電力とその時点での受信ミキサ３、４の設定条件(ＩＩＰ２の設定値)とが保存される。受信ミキサ３、４の設定条件(ＩＩＰ２の設定値)はカウンタ６８でカウントされる一定時間毎にＩＩＰ２コントロール回路６９によって更新され、制御レジスタ６４、６５に供給されるとともにスイッチ６６、６７を介して受信ミキサ３、４に供給される。

以上のように、カウンタ６８がカウントする一定時間毎にＩＩＰ２コントロール回路６９が受信ミキサ３、４の設定値を更新する間に２次の相互変調歪み成分(ＩＭ２成分)のピーク値もしくは平均電力を検出して、最小となる設定値のみを制御レジスタ６４、６５に保存することで、最終的に２次歪特性が最良となる設定値が制御レジスタ６４、６５に保存されるものである。所定の範囲の設定値での検出が全て終了した後に、スイッチ６６、６７は制御レジスタ６４、６５からの最良設定値をミキサ３、４に供給するようにＩＩＰ２コントロール回路６９によって制御される。従って「ＩＱキャリブレーションモード」の開始時と「送受信モード」の開始時に、２次の相互変調歪み成分(ＩＭ２成分)が最良となる設定値が制御レジスタ６４、６５から受信ミキサ３、４に供給され、「ＩＩＰ２校正モード」の校正結果が反映されるものである。

また「ＩＩＰ２校正モード」は受信動作中の送信妨害波入力を模擬するために、ＲＦ送信ローカル周波数f_ＴＸＬＯ、ＲＦ受信ローカル周波数f_ＲＸＬＯはＲＦ送信周波数帯域とＲＦ受信周波数帯域の周波数とにそれぞれ設定される。また「ＩＩＰ２校正モード」中においてもベースバンドプロセッサとの通信を維持するために、デジタルインターフェース１４、３７は動作しているものである。

《Ｉ／Ｑミスマッチ校正モード》
図３は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」での動作を説明する図である。尚、図３では、図１に示したＲＦＩＣの内部の部品のなかで、Ｉ／Ｑミスマッチ校正モード時に動作する回路だけが示されている。

デジタルインターフェース電圧制御発振器(ＶＣＯ)２３から生成される発振信号は分周器４０により分周され、周波数f_ＩＱのクロック信号が生成される。その後に、ローパスフィルタ(ＬＰＦ)４４でf_ＩＱの高調波が抑圧され、理想的な正弦波に近づける。

図１１は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」で使用されるf_ＩＱの周波数信号の高調波を抑圧するローパスフィルタ(ＬＰＦ)４４の出力信号の周波数スペクトルを示す図である。

図３のローパスフィルタ(ＬＰＦ)４４の出力からの周波数f_ＩＱの正弦波はその後に、スイッチ３９を介してテスト信号生成ミキサ２０に供給される。一方、テスト信号生成ミキサ２０には、送信電圧制御発振器(ＴＸＶＣＯ)２２の発振出力信号の分周器２１による分周により生成されたＲＦ送信周波数帯域の周波数f_ＴＸＬＯのローカル信号が入力されているので、テスト信号生成ミキサ２０ミキサから(f_ＩＱ±f_ＴＸＬＯ)の周波数を有する２トーン信号が形成される。

一方、Ｉ／Ｑミスマッチ校正用のテスト信号はＲＦ受信信号を模擬するものであるので、ＩＩＰ２校正用のテスト信号のような大電力である必要がない。従って、可変利得増幅器(ＰＧＡ)４３は、テスト信号生成ミキサ２０から生成されたテスト信号をＩＩＰ２校正モードよりも低いゲインで増幅するかまたは減衰するものである。

図１２は、図１に示した本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」で使用されるテスト信号生成ミキサ２０に接続された可変利得増幅器(ＰＧＡ)４３の出力信号の周波数スペクトルを示す図である。

ＲＦ受信信号として模擬されているのは(f_ＩＱ＋f_ＴＸＬＯ)の周波数を有する信号だけであり、(f_ＩＱ−f_ＴＸＬＯ)の周波数を有する信号は後述するように受信ミキサ３、４で周波数変換される際にローパスフィルタ(ＬＰＦ)５、６にて抑圧される。従って、この理由から、図１２には(f_ＩＱ−f_ＴＸＬＯ)の周波数を有する信号が図示されていない。つまり、実際にはテスト信号生成ミキサ２０からは(f_ＩＱ±f_ＴＸＬＯ)の周波数を有する２トーン信号が出力されているが、実際にＩ／Ｑミスマッチの校正に使用されるテスト信号は(f_ＩＱ＋f_ＴＸＬＯ)の周波数を有する信号だけである。従って、周波数(f_ＩＱ−f_ＴＸＬＯ)の信号によるＩ／Ｑミスマッチ校正動作に対する影響は略ゼロとなるので、１トーン信号を使用していることと等価となる。Ｉ／Ｑミスマッチ校正動作時には収束アルゴリズムが使用されているためにＲＦ受信信号を模擬した１トーン信号を小電力にて受信器に供給する必要があるが、上述のように形成されるテスト信号はこの条件を満足するものである。

可変利得増幅器(ＰＧＡ)４３から出力された(f_ＩＱ＋f_ＴＸＬＯ)の周波数を有するテスト信号は、スイッチ２を介して受信ミキサ３、４に供給される。この時には受信ミキサ３、４は受信動作を模擬しているので、受信ミキサ３、４には受信電圧制御発振器(ＲＸＶＣＯ)１９、分周器１８、９０度位相器１７により生成されるＲＦ受信周波数帯域の周波数f_ＲＸＬＯのＲＦ受信ローカル信号が供給されている。

従って、周波数(f_ＩＱ＋f_ＴＸＬＯ)のテスト信号は周波数f_ＲＸＬＯのＲＦ受信ローカル信号と乗算されて、周波数(f_ＩＱ＋f_ＴＸＬＯ−f_ＲＸＬＯ)の信号に周波数ダウンコンバートされる。この時に、受信ミキサ３、４は、上述したＩＩＰ２校正モードによって得られた最良設定値に設定されている。その後、ローパスフィルタ(ＬＰＦ)５、６によって、周波数(f_ＩＱ＋f_ＴＸＬＯ−f_{ＲＸＬＯ)}のダウンコンバート信号が選択され出力される。その際に、高い周波数(f_ＩＱ＋f_ＴＸＬＯ＋f_ＲＸＬＯ)の信号も受信ミキサ３、４の出力に存在しているが、ローパスフィルタ(ＬＰＦ)５、６によって抑圧される。

ローパスフィルタ(ＬＰＦ)５、６の出力からの周波数(f_ＩＱ＋f_ＴＸＬＯ−f_ＲＸＬＯ)のダウンコンバート信号は可変利得増幅器(ＰＧＡ)７、８を介してＡ／Ｄ変換器(ＡＤＣ)９、１０に供給されることよりデジタル信号に変換され、デジタルローパスフィルタ(ＬＰＦ)１１、１２により雑音を除去された後にＩＱキャリブレーション回路１３に入力される。この時に、ゲインコントロール回路１６は、周波数(f_ＩＱ＋f_ＴＸＬＯ−f_ＲＸＬＯ)のテスト信号がＡ／Ｄ変換器(ＡＤＣ)９、１０の入力ダイナミックレンジを超過しないように可変利得増幅器(ＰＧＡ)７、８のゲインを固定ゲインに設定するものである。

図１３は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」でのローパスフィルタ(ＬＰＦ)５、６の出力信号の周波数スペクトルを示す図である。図１３で、周波数特性４６は、ローパスフィルタ(ＬＰＦ)５、６の周波数特性を示している。

図１４は、図１に示す本発明の第１の実施の形態によるＲＦＩＣの「Ｉ／Ｑミスマッチ校正モード」でのデジタルローパスフィルタ(ＬＰＦ)１１、１２の出力信号の周波数スペクトルを示す図である。

図１４の周波数特性４８は、以下に説明する図２５に示すＩ／Ｑミスマッチキャリブレーション回路１３のデジタルバンドパスフィルタ(ＢＰＦ)１３＿７、１３＿８の周波数特性である。

《Ｉ／Ｑミスマッチキャリブレーション回路１３》
図２５は、図１に示す本発明の第１の実施の形態によるＲＦＩＣのＩ／Ｑミスマッチキャリブレーション回路１３の構成の一例を示す図である。

図２５に示すようにＩ／Ｑミスマッチキャリブレーション回路１３は、制御ユニット１３＿０、振幅補正ユニット１３＿１、加算器１３＿２、１３＿３、１３＿５、１３＿６、位相補正ユニット１３＿４、デジタルバンドパスフィルタ(ＢＰＦ)１３＿７、１３＿８によって構成されている。

デジタルバンドパスフィルタ(ＢＰＦ)１３＿７、１３＿８は、Ｉ／Ｑミスマッチ校正精度を向上するためのものである。振幅補正ユニット１３＿１と位相補正ユニット１３＿４とは、一定時間収束アルゴリズムに従って振幅誤差と位相誤差とを校正するための補正値を算出する制御ユニット１３＿０によって制御される。
振幅補正ユニット１３＿１は、制御ユニット１３＿０からの振幅補正値に従って、主としてＩ相信号が伝達される信号線の振幅を補正する。位相補正ユニット１３＿４は、制御ユニット１３＿０からの位相補正値に従って、主としてＩ相信号が伝達される信号線の位相を補正する。主としてＩ相信号が伝達される信号線と主としてＱ相信号が伝達される信号線の信号経路には、加算器１３＿２、１３＿３、１３＿５、１３＿６が配置されている。

図２５に示したＩ／Ｑミスマッチキャリブレーション回路１３によるＩ／Ｑミスマッチの校正動作では、一定時間収束アルゴリズムを動作させることによってＩ／Ｑミスマッチの最終的な補正値が得られるものである。従って、Ｉ／Ｑミスマッチキャリブレーション回路１３は最終的な補正値を制御ユニット１３＿０の制御レジスタ値に格納した後、「Ｉ／Ｑミスマッチ校正モード」の校正動作を終了する。

尚、「ＩＩＰ２校正モード」と「Ｉ／Ｑミスマッチ校正モード」との両方の校正動作期間では、送信ＲＦローカル信号周波数f_ＴＸＬＯと受信ＲＦローカル信号周波数f_ＲＸＬＯとはそれぞれ変更されずそれぞれ同一の値であるので、受信電圧制御発振器(ＲＸＶＣＯ)１９と送信電圧制御発振器(ＴＸＶＣＯ)２２の各発振周波数は両方の校正動作期間でそれぞれ同一の値となる。また「Ｉ／Ｑミスマッチ校正モード」中においてもベースバンドプロセッサとの通信を維持するために、デジタルインターフェース１４、３７は動作しているものである。

《シングルバンド対応のキャリブレーション》
図５は、図１に示す本発明の第１の実施の形態によるＲＦＩＣによって実行されるシングルバンド対応のキャリブレーションシーケンスの動作を示す図である。

図５に示すキャリブレーションシーケンスの動作によって、上述した「ＩＩＰ２校正モード」の校正動作と「Ｉ／Ｑミスマッチ校正モード」の校正動作とが、電源投入直後もしくは受信アイドル直後に実行される。

図１に示す本発明の第１の実施の形態によるＲＦＩＣは、時刻Ｔ１にてキャリブレーション開始のトリガを受けると送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とをそれぞれ周波数f_ＴＸＬＯと周波数f_ＲＸＬＯとが出力されるように周波数ロック動作を開始する。それと同時にデジタルインターフェース電圧制御発振器(ＶＣＯ)２３も、所定の周波数を出力するように、周波数ロック動作を開始する。これらの電圧制御発振器の周波数ロック動作が終了すると、時刻Ｔ２で「ＩＩＰ２校正モード」の校正動作に遷移する。従って、ＩＩＰ２キャリブレーション回路４２は、受信ミキサ３、４で２次歪特性が最良となる設定情報をその内部の制御レジスタ６４、６５に格納する。従って、２次歪特性が最良となる設定情報が受信ミキサ３、４に反映された状態で、「ＩＩＰ２校正モード」の校正動作が終了する。

その後、「ＩＩＰ２校正モード」のための分周器４０をオフする一方、「Ｉ／Ｑミスマッチ校正モード」のための分周器４１がオンとする。この分周器の切り換えの過渡応答時間をウェイト時間として、「ＩＩＰ２校正モード」から「Ｉ／Ｑミスマッチ校正モード」に遷移する。

ところで、「ＩＩＰ２校正モード」での校正は受信ミキサ３、４の差動対のアンバランスを補正する方式であるので、受信ミキサ３、４の差動対のアンバランスを変更すると受信ミキサ３、４のＲＦ受信ローカル入力端子の平衡が変化してＩ／Ｑミスマッチが変化する場合がある。このような理由から、「ＩＩＰ２校正モード」は「Ｉ／Ｑミスマッチ校正モード」の直前に実施され、「ＩＩＰ２校正モード」の校正結果を反映した状態で「Ｉ／Ｑミスマッチ校正モード」を実施する必要がある。

「Ｉ／Ｑミスマッチ校正モード」の校正動作が開始されると、Ｉ／Ｑミスマッチキャリブレーション回路１３でのＩ／Ｑミスマッチの校正動作による一定時間収束アルゴリズムによってＩ／Ｑミスマッチの最終的な補正値が得られ、最終的な補正値を制御レジスタに格納した後、「Ｉ／Ｑミスマッチ校正モード」の校正動作を時刻Ｔ３で終了する。

「Ｉ／Ｑミスマッチ校正モード」の終了後、送受信モードにならない場合は再びアイドル状態に遷移して送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とその他の送受信回路もオフとされるが、ＩＩＰ２校正結果とＩ／Ｑミスマッチ校正結果とは制御レジスタに保存されている。その後、時刻Ｔ４で「送受信モード」に遷移する場合には、ベースバンドプロセッサから指定される送受信の周波数チャネルに送信電圧制御発振器(ＴＸＶＣＯ)２２の発振周波数と受信電圧制御発振器(ＲＸＶＣＯ)１９の発振周波数が設定されるように、送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とがロック動作を開始する。この時にＩＩＰ２校正結果とＩ／Ｑミスマッチ校正結果しそれぞれ受信ミキサ、Ｉ／Ｑミスマッチ校正回路に反映されている。その結果、送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とのロック動作終了後、直ちに時刻Ｔ５でＲＦＩＣと携帯電話基地局との通信が開始可能となる。

《マルチバンド対応のキャリブレーション》
図６は、図１に示した本発明の第１の実施の形態によるＲＦＩＣによって実行されるマルチバンド対応のキャリブレーションシーケンスの動作を示す図である。

シングルバンド対応の場合と同様に図６に示すマルチバンド対応のキャリブレーションシーケンスの動作によって、上述した「ＩＩＰ２校正モード」の校正動作と「Ｉ／Ｑミスマッチ校正モード」の校正動作とが、電源投入直後もしくは受信アイドル直後に実行される。

図１に示す本発明の第１の実施の形態によるＲＦＩＣは、時刻Ｔ１にてキャリブレーション開始のトリガを受けると送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とをそれぞれ周波数f_ＴＸＬＯと周波数f_ＲＸＬＯとが出力されるように周波数ロック動作を開始する。それと同時にデジタルインターフェース電圧制御発振器(ＶＣＯ)２３も、所定の周波数を出力するように、周波数ロック動作を開始する。これらの電圧制御発振器の周波数ロック動作が終了すると、時刻Ｔ２で「ＩＩＰ２校正モード」の校正動作に遷移する。従って、ＩＩＰ２キャリブレーション回路４２は、受信ミキサ３、４で２次歪特性が最良となる設定情報をその内部の制御レジスタ６４、６５に格納する。従って、２次歪特性が最良となる設定情報が受信ミキサ３、４に反映された状態で、「ＩＩＰ２校正モード」の校正動作が終了する。

その後、「ＩＩＰ２校正モード」のための分周器４０をオフする一方、「Ｉ／Ｑミスマッチ校正モード」のための分周器４１がオンとする。この分周器の切り換えの過渡応答時間をウェイト時間として、「ＩＩＰ２校正モード」から「Ｉ／Ｑミスマッチ校正モード」に遷移する。

「Ｉ／Ｑミスマッチ校正モード」の校正動作が開始されると、Ｉ／Ｑミスマッチキャリブレーション回路１３でのＩ／Ｑミスマッチの校正動作による一定時間収束アルゴリズムによってＩ／Ｑミスマッチの最終的な補正値が得られ、最終的な補正値を制御レジスタに格納した後、「Ｉ／Ｑミスマッチ校正モード」の校正動作を時刻Ｔ３で終了する。

時刻Ｔ３での「Ｉ／Ｑミスマッチ校正モード」終了の直後に他のバンドのキャリブレーションを行うために、再び送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とをそれぞれ他バンドの周波数f_ＴＸＬＯと他バンドの周波数f_ＲＸＬＯとが出力されるように周波数ロック動作を開始する。この時に、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３はロック状態を維持しているので、再ロックのための周波数ロック動作は不必要である。

その後、時刻Ｔ４で、「ＩＩＰ２校正モード」の校正動作に遷移する。その結果、ＩＩＰ２キャリブレーション回路４２は、受信ミキサ３、４で２次歪特性が最良となる設定情報をその内部の制御レジスタ６４、６５に格納する。従って、２次歪特性が最良となる設定情報が受信ミキサ３、４に反映された状態で、「ＩＩＰ２校正モード」の校正動作が終了する。

その後、分周器４０から分周器４１への切り換えの過渡応答時間をウェイト時間として、「ＩＩＰ２校正モード」から「Ｉ／Ｑミスマッチ校正モード」に遷移する。

「Ｉ／Ｑミスマッチ校正モード」の校正動作が開始されると、Ｉ／Ｑミスマッチキャリブレーション回路１３でのＩ／Ｑミスマッチの校正動作による一定時間収束アルゴリズムによってＩ／Ｑミスマッチの最終的な補正値が得られ、最終的な補正値を制御レジスタに格納した後、「Ｉ／Ｑミスマッチ校正モード」の校正動作を時刻Ｔ５で終了する。

シングルバンド対応のシーケンスと同様に、「Ｉ／Ｑミスマッチ校正モード」の終了後、送受信モードにならない場合は再びアイドル状態に遷移して送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とその他の送受信回路もオフとされるが、バンド毎のＩＩＰ２校正結果とＩ／Ｑミスマッチ校正結果とは制御レジスタに保存されている。その後、時刻Ｔ５で「送受信モード」に遷移する場合には、ベースバンドプロセッサから指定される送受信の周波数チャネルに送信電圧制御発振器(ＴＸＶＣＯ)２２の発振周波数と受信電圧制御発振器(ＲＸＶＣＯ)１９の発振周波数が設定されるように、送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９がロック動作を開始する。この時にベースバンドプロセッサから指定されるバンドのＩＩＰ２校正結果とＩ／Ｑミスマッチ校正結果がそれぞれ受信ミキサ、Ｉ／Ｑミスマッチ校正回路に反映される。その結果、送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とのロック動作終了後、直ちに時刻Ｔ５でＲＦＩＣと携帯電話基地局との通信が開始可能となる。

このように図１に示す本発明の実施の形態１によるＲＦＩＣは、ＷＣＤＭＡ方式のマルチバンドでの送受信のための「ＩＩＰ２校正モード」と「Ｉ／Ｑミスマッチ校正モード」をサポートするものである。従って、周波数分割デュプレックス(ＦＤＤ)に従って、マルチバンドの各バンドでは、ＲＦ送信周波数はＲＦ受信周波数よりも低い周波数に設定されている。更に、マルチバンドの各バンドで、「ＩＩＰ２校正モード」が先に実行され、「ＩＩＰ２校正モード」の校正結果が反映された状態で「Ｉ／Ｑミスマッチ校正モード」が実施されるものである。また更に、マルチバンドの１つのバンドでの「ＩＩＰ２校正モード」と「Ｉ／Ｑミスマッチ校正モード」とが終了した後に、再び送信電圧制御発振器(ＴＸＶＣＯ)２２と受信電圧制御発振器(ＲＸＶＣＯ)１９とをそれぞれ他のバンドの周波数f_ＴＸＬＯと他のバンドの周波数f_ＲＸＬＯとが出力されるように周波数ロック動作を開始する。周波数がロックした後は、他のバンドの「ＩＩＰ２校正モード」と「Ｉ／Ｑミスマッチ校正モード」との両方の校正動作期間では、送信ＲＦローカル信号周波数f_ＴＸＬＯと受信ＲＦローカル信号周波数f_ＲＸＬＯとはそれぞれ変更されずそれぞれ同一の値であるので、受信電圧制御発振器(ＲＸＶＣＯ)１９と送信電圧制御発振器(ＴＸＶＣＯ)２２の各発振周波数は両方の校正動作期間でそれぞれ同一の値となる。

［実施の形態２］
図２０は、本発明の第２の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。

図２０に示す本発明の第２の実施の形態によるＲＦＩＣが、図１に示す本発明の第１の実施の形態によるＲＦＩＣと相違するのは下記の点である。

図１に示したＲＦＩＣでは、ＩＩＰ２校正モードで使用される分周器４１の入力端子には、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３から生成される発振出力信号が供給されていた。それに対して、図２０に示すＲＦＩＣでは、ＩＩＰ２校正モードで使用される分周器４１の入力端子には、参照信号源５１の出力端子から生成される発振出力信号が供給されている。

参照信号源５１の発振出力信号を分周器４１によって分周し、周波数f_ＩＩＰ２を有するクロック信号が生成される。周波数f_ＩＩＰ２を有するクロック信号はローパスフィルタ(ＬＰＦ)４５に供給され、ローパスフィルタ(ＬＰＦ)４５はf_ＩＩＰ２の高調波を抑圧して、理想的な正弦波に近づける動作を実行する。この参照信号５１の発振周波数は、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３の発振周波数に比較して低い周波数である。従って、図２０に示すＲＦＩＣの分周器４１の分周数は図１に示したＲＦＩＣの分周器４１の分周数よりも小さく、図２０に示すＲＦＩＣによれば分周器４１の回路規模の低減が可能となる。

その他の点では、図２０に示す本発明の第２の実施の形態によるＲＦＩＣは、図１に示した本発明の第１の実施の形態によるＲＦＩＣと同一であるので、その繰り返しの説明は省略する。

［実施の形態３］
図２１は、本発明の第３の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。

図２１に示す本発明の第３の実施の形態によるＲＦＩＣが、図１に示す本発明の第１の実施の形態によるＲＦＩＣと相違するのは下記の点である。

図１に示したＲＦＩＣでは、ＩＩＰ２校正モードで使用される分周器４１の入力端子には、デジタルインターフェース電圧制御発振器(ＶＣＯ)２３から生成される発振出力信号が供給されていた。それに対して、図２１に示すＲＦＩＣでは、ＩＩＰ２校正モードで使用される分周器４１の入力端子には、Ｄ／Ａ変換器(ＤＡＣ)５２とデジタル正弦波信号源５３とが接続されている。

「ＩＩＰ２校正モード」の校正動作では、デジタル正弦波信号源５３によって生成されるデジタル正弦波データがＤ／Ａ変換器５２に供給されて、Ｄ／Ａ変換器５２は周波数f_ＩＩＰ２を有するアナログ正弦波信号を出力する。周波数f_ＩＩＰ２を有するアナログ正弦波信号はローパスフィルタ(ＬＰＦ)４５に供給され、ローパスフィルタ(ＬＰＦ)４５はf_ＩＩＰ２の高調波を抑圧して、理想的な正弦波に近づける動作を実行する。正弦波をクロック信号から生成するためには、ローパスフィルタ(ＬＰＦ)４５に急峻な周波数特性が必要とされるが、図２１に示すＲＦＩＣのＤ／Ａ変換器(ＤＡＣ)５２とデジタル正弦波信号源５３とを使用して正弦波を生成することによって、ローパスフィルタ(ＬＰＦ)４５の周波数特性を緩和できるので、ＲＦＩＣのチップ占有面積の削減が可能となる。尚、Ｄ／Ａ変換器５２は、ＲＦＩＣの送信回路部分のＤ／Ａ変換器(ＤＡＣ)３３、３４や、ＲＦ電力増幅器(ＰＡ)２５の電力コントロール用のＤ／Ａ変換器等と共用することも可能である。また更にデジタル正弦波信号源５３のデジタル正弦波データは、デジタル正弦波信号源５３の半導体メモリ(例えば、ＲＯＭ等の不揮発性メモリ)のテーブルに正弦波データを格納して、ＩＩＰ２校正モード時に半導体メモリから読み出すことで容易に実現することも可能である。

その他の点では、図２１に示す本発明の第３の実施の形態によるＲＦＩＣは、図１に示した本発明の第１の実施の形態によるＲＦＩＣと同一であるので、その繰り返しの説明は省略する。

［実施の形態４］
図２２は、本発明の第４の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。

図２２に示す本発明の第４の実施の形態によるＲＦＩＣが、図２１に示した本発明の第３の実施の形態によるＲＦＩＣと相違するのは下記の点である。

図２２に示したＲＦＩＣでは、Ｄ／Ａ変換器(ＤＡＣ)５２の入力端子とデジタル正弦波信号源５３の出力端子との間に拡散回路５４が追加され、デジタルローパスフィルタ(ＬＰＦ)１１、１２の出力端子とＩＩＰ２キャリブレーション回路４２の入力端子と間に逆拡散回路５５が追加されていることである。

従って、図２２に示したＲＦＩＣでは、デジタル正弦波信号源５３から生成されるデジタル正弦波データが拡散回路５４によって符号変調された後、Ｄ／Ａ変換器５２に供給される。拡散回路５４では、例えば、ウォルシュ(Walsh)符号とデジタル正弦波データが乗算され、直接拡散方式(ＤＳ−ＣＤＭＡ：Direct Sequence Code-Division Multiple Access)の符号変調が実行されるので、Ｄ／Ａ変換器５２はＣＤＭＡ変調波信号を生成する。Ｄ／Ａ変換器５２の出力のＣＤＭＡ変調波信号は、ローパスフィルタ(ＬＰＦ)４５によって帯域制限が行われる。その後、ＣＤＭＡ変調波はスイッチ３９を介してテスト信号生成ミキサ２０に供給される。一方、テスト信号生成ミキサ２０には送信電圧制御発振器(ＴＸＶＣＯ)２２から分周器２１によって分周された周波数f_ＴＸＬＯのローカル信号が供給されており、テスト信号生成ミキサ２０からは周波数f_ＴＸＬＯのＣＤＭＡ変調信号が生成される。可変利得増幅器(ＰＧＡ)４３によって電力増幅されたＣＤＭＡ変調信号は、スイッチ２を介して受信ミキサ３、４に入力される。この時に、受信ミキサ３、４はＲＦ受信動作を模擬しており、受信ミキサ３、４には受信電圧制御発振器(ＲＸＶＣＯ)１９、分周器１８、９０度位相器１７によって生成される周波数f_ＲＸＬＯを有する受信ＲＦローカル信号が供給されている。

受信ミキサ３、４に差動対のアンバランスがあった場合に、２次の相互変調歪み成分(ＩＭ２成分)が直流成分(ＤＣ)と２×f_ＲＸＬＯの周波数成分とに出力される。ローパスフィルタ(ＬＰＦ)５、６によって２×f_ＲＸＬＯの周波数成分が抑圧されて、直流成分(ＤＣ)が可変利得増幅器(ＰＧＡ)７、８によって増幅される。この時には、可変利得増幅器(ＰＧＡ)７、８のゲインを制御するゲインコントロール回路１６による設定ゲインは、最大ゲインとされる。可変利得増幅器(ＰＧＡ)７、８によって増幅された２次の相互変調歪み成分(ＩＭ２成分)は、Ａ／Ｄ変換器(ＡＤＣ)９、１０によってデジタル信号に変換され、デジタルローパスフィルタ(ＬＰＦ)１１、１２にて雑音を除去された後、逆拡散回路５５によって復調される。拡散回路５４で使用した同一のウォルシュ符号とデジタル信号とを乗算することによって、逆拡散回路５５での復調が可能となる。逆拡散回路５５で逆拡散された２次の相互変調歪み成分(ＩＭ２成分)は、ＩＩＰ２キャリブレーション回路４２に供給される。拡散回路５４と逆拡散回路５５の拡散ゲインによって、２次の相互変調歪み成分(ＩＭ２成分)は熱雑音や量子化雑音に対して高いＳ／Ｎ比を確保できるため、ＩＩＰ２キャリブレーション回路４２でのける２次の相互変調歪み成分(ＩＭ２成分)の検出精度の向上が可能となる。その後の「ＩＩＰ２校正モード」での校正動作と「Ｉ／Ｑミスマッチ校正モード」での校正動作と「送受信モード」での送受信動作は、図１に示す本発明の第１の実施の形態と同一であるので、その繰り返しの説明は省略する。

［実施の形態５］
図２３は、本発明の第５の実施の形態による無線周波数半導体集積回路(ＲＦＩＣ)の構成を示す図である。

図２３に示す本発明の第５の実施の形態によるＲＦＩＣが、図１に示す本発明の第１の実施の形態によるＲＦＩＣと相違するのは下記の点である。

図１に示したＲＦＩＣでは、テスト信号生成ミキサ２０の出力から生成された２トーン信号は可変利得増幅器(ＰＧＡ)４３によって線形増幅された後、低雑音増幅器(ＬＮＡ)１の出力端子と受信ミキサ３、４の入力端子の間に接続されたスイッチ２に供給されていた。それに対して図２３のＲＦＩＣでは、可変利得増幅器(ＰＧＡ)４３が省略される一方、スイッチ２はデュプレクサ１５の出力端子と低雑音増幅器(ＬＮＡ)１の入力端子との間に接続されている。また、図２３のＲＦＩＣでは、テスト信号生成ミキサ２０の出力の２トーン信号は、低雑音増幅器(ＬＮＡ)１の入力端子に接続されたスイッチ２に供給されている。

従って、低雑音増幅器(ＬＮＡ)１で電力増幅された２トーン信号は、スイッチ２を介して受信ミキサ３、４に供給される。これ以降の動作は、本発明の第１の実施の形態と同一であるので、その繰り返しの説明は省略する。尚、低雑音増幅器(ＬＮＡ)１の入力にスイッチを接続するとノイズ特性が劣化する場合がある。その場合には、受信と校正で同一回路定数を有する２個の低雑音増幅器(ＬＮＡ)をＲＦＩＣの半導体チップに集積化して、校正動作時には校正用の低雑音増幅器(ＬＮＡ)を使用することが可能である。

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、また図１に示したＲＦＩＣで、分周器４０、４１は１個のデジタルカウンタによって構成されることが可能である。その場合には、スイッチ３９を削除してローパスフィルタ(ＬＰＦ)４４、４５の可変容量等によってカットオフ周波数を可変とすることが推奨される。

また、図１に示したＲＦＩＣで受信ミキサ３、４は、低雑音増幅器１のＲＦ増幅信号を同相成分(Ｉ)と直交成分(Ｑ)のベースバンド信号に変換するダイレクトダウンコンバージョン方式に限定されるものではない。すなわち、図１に示すＦＩＣで受信ミキサ３、４がＲＦ受信信号を低ＩＦ(低い中間周波数信号)に変換する低ＩＦ方式とすることもできる。

ＲＦＩＣ…無線周波数半導体集積回路
ＡＮＴＴ…アンテナ
１…低雑音増幅器
２…スイッチ
３、４…受信ミキサ
５、６…ローパスフィルタ
７、８…可変利得増幅器
９、１０…Ａ／Ｄ変換器
１１、１２…ローパスフィルタ
１３…Ｉ／Ｑミスマッチ校正回路
１３＿０…制御ユニット
１３＿１…振幅補正ユニット
１３＿２、１３＿３…加算器
１３＿４…位相補正ユニット
１３＿５、１３＿６…加算器
１３＿７、１３＿８…デジタルバンドパスフィルタ
１４…デジタルインターフェース
１５…デュプレクサ
１６…ゲインコントロール回路
１７…９０度位相シフタ
１８…分周器
１９…受信電圧制御発振器
２０…テスト信号生成ミキサテスト信号生成ミキサ２０
２１…分周器
２２ 送信電圧制御発振器
２３…デジタルインターフェース電圧制御発振器
２４…分周器
２５…ＲＦ電力増幅器
２６…可変利得増幅器
２７…加算器
２８、２９…送信ミキサ
３０…９０度位相シフタ
３１、３２…可変利得増幅器
３３、３４…Ｄ／Ａ変換器
３５、３６…ローパスフィルタ
３７…デジタルインターフェース
３８…ゲインコントロール回路
３９…スイッチ２、
４０…分周器
４１…分周器
４２…ＩＩＰ２キャリブレーション回路
４３…可変利得増幅器
４４…ローパスフィルタ
４５…ローパスフィルタ
５１…参照信号源
５２…Ｄ／Ａ変換器
５３…デジタル正弦波信号源
５４…拡散回路
５５…逆拡散回路
５６、５７…デジタルバンドパスフィルタ
５８、５９…インターポーレーション回路
６０、６１…デジタルローパスフィルタ
６２、６３…ピーク検出回路
６４、６５…制御レジスタ
６６、６７…スイッチ
６８…カウンタ
６９…ＩＩＰ２コントロール回路６９
７１…ＤＣオフセット校正回路

Claims (20)

1. 低雑音増幅器と受信ミキサと受信電圧制御発振器と復調信号処理回路と変調信号処理回路と送信ミキサと送信電圧制御発振器とを具備して、無線通信端末に搭載されて、基地局と無線周波数通信を行う機能を有する通信用半導体集積回路であって、
   前記低雑音増幅器は、前記無線通信端末のアンテナにより受信されるＲＦ受信信号を増幅して、
   前記受信ミキサの一方の入力端子には前記低雑音増幅器のＲＦ増幅信号が供給され、前記受信ミキサの他方の入力端子には前記受信電圧制御発振器の発振出力信号に応答したＲＦ受信ローカル信号が供給され、
   前記復調信号処理回路は、前記受信ミキサの出力端子の直交復調受信信号を処理することによって、直交受信信号を生成可能とされ、
   前記集積回路の受信モードで、前記受信ミキサと前記復調信号処理回路とよって前記ＲＦ受信信号の処理が可能とされ、
   前記変調信号処理回路は、直交送信信号を処理して、
   前記送信ミキサの一方の入力端子には前記変調信号処理回路の直交送信出力信号が供給され、前記送信ミキサの他方の入力端子には前記送信電圧制御発振器の発振出力信号に応答したＲＦ送信ローカル信号が供給され、
   前記集積回路の送信モードで、前記送信電圧制御発振器の発振出力信号に応答して前記送信ミキサの出力からＲＦ送信信号の生成が可能とされ、
   前記集積回路は、２次歪特性校正回路と直交受信信号校正回路とテスト信号生成器とを更に具備することによって、前記受信モードと前記送信モードとを可能とする送受信モード以外に、２次歪特性校正モードと直交受信信号校正モードとを有するものであり、
   前記テスト信号生成器は、前記送信電圧制御発振器の前記発振出力信号を利用して前記２次歪特性校正モードで使用される第１テスト信号と前記直交受信信号校正モードで使用される第２テスト信号とを生成可能とされたものであり、
   前記２次歪特性校正モードでは、前記テスト信号生成器の前記第１テスト信号が前記受信ミキサに供給される間に、前記２次歪特性校正回路は前記受信ミキサの動作パラメータを可変することによって２次歪特性を最良の状態に校正可能とされ、
   前記直交受信信号校正モードでは、前記テスト信号生成器の前記第２テスト信号が前記受信ミキサに供給される間に、前記直交受信信号校正回路は前記復調信号処理回路から生成される前記直交受信信号の同相成分と直交成分との位相と振幅とに関する不整合を最良の状態に校正可能とされた、
   ことを特徴とする通信用半導体集積回路。
2. 請求項１において、
   前記低雑音増幅器と前記受信ミキサと前記受信電圧制御発振器と前記復調信号処理回路とは、ダイレクトダウンコンバージョン受信器と低ＩＦ受信器とのいずれか一方の受信器を構成するものであり、
   前記一方の受信器の前記低雑音増幅器の入力端子と出力端子のいずれかへの表面弾性波フィルタの接続が省略された、
   ことを特徴とする通信用半導体集積回路。
3. 請求項２において、
   前記復調信号処理回路に接続されたＤＣオフセット校正回路を更に具備して、
   前記ＤＣオフセット校正回路は、前記復調信号処理回路から生成される前記直交受信信号の前記同相成分と前記直交成分とのＤＣオフセットを校正するＤＣオフセット校正動作を実行可能とされ、
   前記２次歪特性校正モードで前記２次歪特性校正回路が前記受信ミキサの前記動作パラメータを可変する各タイミングで、前記ＤＣオフセット校正回路は前記ＤＣオフセット校正動作を実行する、
   ことを特徴とする通信用半導体集積回路。
4. 請求項３において、
   前記通信用半導体集積回路の電源投入時に、前記２次歪特性校正モードと前記直交受信信号校正モードと前記送受信モードの順序で前記通信用半導体集積回路の動作モードが順次に遷移され、
   前記直交受信信号校正モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後に実行可能とされ、
   前記送受信モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後と前記直交受信信号校正モードによる前記直交受信信号の前記最良の状態への校正の後とに実行可能とされる、
   ことを特徴とする通信用半導体集積回路。
5. 請求項４において、
   基地局とマルチバンドの無線周波数通信を行う機能を有して、
   前記マルチバンドの各バンドでは、前記２次歪特性校正モードと前記直交受信信号校正モードの順序で、前記通信用半導体集積回路の前記動作モードが順次に遷移される、
   ことを特徴とする通信用半導体集積回路。
6. 請求項５において、
   他の発振器を更に具備して、
   前記テスト信号生成器は、前記他の発振器の他の発振出力信号と前記送信電圧制御発振器の前記発振出力信号とを利用して前記２次歪特性校正モードで使用される第１テスト信号と前記直交受信信号校正モードで使用される第２テスト信号とを生成可能とされた、
   ことを特徴とする通信用半導体集積回路。
7. 請求項６において、
   前記他の発振出力信号を生成する前記他の発振器は、デジタルインターフェースに使用される電圧制御発振器と、参照信号源と、デジタル正弦波信号源とのいずれかである、
   ことを特徴とする通信用半導体集積回路。
8. 請求項７において、
   前記他の発振出力信号を生成する前記他の発振器は、前記デジタル正弦波信号源であり、
   拡散回路と逆拡散回路とを、更に具備して、
   前記拡散回路は、前記テスト信号生成器の入力端子と前記デジタル正弦波信号源の出力端子との間に接続され、
   前記逆拡散回路は、前記復調信号処理回路の出力端子と前記２次歪特性校正回路の入力端子との間に接続されている、
   ことを特徴とする通信用半導体集積回路。
9. 請求項７において、
   テスト信号スイッチとテスト信号可変利得増幅器とを、更に具備して、
   前記テスト信号可変利得増幅器の入力端子には、前記テスト信号生成器の出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされ、
   前記テスト信号可変利得増幅器の出力端子から生成される第１テスト増幅信号と第２テスト増幅信号とは、前記テスト信号スイッチを介して前記受信ミキサに供給可能とされた、
   ことを特徴と通信用半導体集積回路。
10. 請求項７において、
    前記テスト信号生成器の出力端子と前記低雑音増幅器の入力端子との間に接続されたテスト信号スイッチを更に、具備して、
    前記低雑音増幅器の前記入力端子には、前記テスト信号スイッチを介して前記テスト信号生成器の前記出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされた、
    ことを特徴とする通信用半導体集積回路。
11. 低雑音増幅器と受信ミキサと受信電圧制御発振器と復調信号処理回路と変調信号処理回路と送信ミキサと送信電圧制御発振器とを具備して、無線通信端末に搭載されて、基地局と無線周波数通信を行う機能を有する通信用半導体集積回路の動作方法であって、
    前記低雑音増幅器は、前記無線通信端末のアンテナにより受信されるＲＦ受信信号を増幅して、
    前記受信ミキサの一方の入力端子には前記低雑音増幅器のＲＦ増幅信号が供給され、前記受信ミキサの他方の入力端子には前記受信電圧制御発振器の発振出力信号に応答したＲＦ受信ローカル信号が供給され、
    前記復調信号処理回路は、前記受信ミキサの出力端子の直交復調受信信号を処理することによって、直交受信信号を生成可能とされ、
    前記集積回路の受信モードで、前記受信ミキサと前記復調信号処理回路とよって前記ＲＦ受信信号の処理が可能とされ、
    前記変調信号処理回路は、直交送信信号を処理して、
    前記送信ミキサの一方の入力端子には前記変調信号処理回路の直交送信出力信号が供給され、前記送信ミキサの他方の入力端子には前記送信電圧制御発振器の発振出力信号に応答したＲＦ送信ローカル信号が供給され、
    前記集積回路の送信モードで、前記送信電圧制御発振器の発振出力信号に応答して前記送信ミキサの出力からＲＦ送信信号の生成が可能とされ、
    前記集積回路は、２次歪特性校正回路と直交受信信号校正回路とテスト信号生成器とを更に具備することによって、前記受信モードと前記送信モードとを可能とする送受信モード以外に、２次歪特性校正モードと直交受信信号校正モードとを有するものであり、
    前記テスト信号生成器は、前記送信電圧制御発振器の前記発振出力信号を利用して前記２次歪特性校正モードで使用される第１テスト信号と前記直交受信信号校正モードで使用される第２テスト信号とを生成可能とされたものであり、
    前記動作方法は、
    前記２次歪特性校正モードで、前記テスト信号生成器の前記第１テスト信号が前記受信ミキサに供給される間に、前記２次歪特性校正回路は前記受信ミキサの動作パラメータを可変することによって２次歪特性を最良の状態に校正するステップと、
    前記直交受信信号校正モードで、前記テスト信号生成器の前記第２テスト信号が前記受信ミキサに供給される間に、前記直交受信信号校正回路は前記復調信号処理回路から生成される前記直交受信信号の同相成分と直交成分との位相と振幅とに関する不整合を最良の状態に校正するステップとを含む、
    ことを特徴とする通信用半導体集積回路の動作方法。
12. 請求項１１において、
    前記低雑音増幅器と前記受信ミキサと前記受信電圧制御発振器と前記復調信号処理回路とは、ダイレクトダウンコンバージョン受信器と低ＩＦ受信器とのいずれか一方の受信器を構成するものであり、
    前記一方の受信器の前記低雑音増幅器の入力端子と出力端子のいずれかへの表面弾性波フィルタの接続が省略された、
    ことを特徴とする通信用半導体集積回路の動作方法。
13. 請求項１２において、
    前記通信用半導体集積回路は、前記復調信号処理回路に接続されたＤＣオフセット校正回路を更に具備して、
    前記ＤＣオフセット校正回路は、前記復調信号処理回路から生成される前記直交受信信号の前記同相成分と前記直交成分とのＤＣオフセットを校正するＤＣオフセット校正動作を実行可能とされ、
    前記２次歪特性校正モードで前記２次歪特性校正回路が前記受信ミキサの前記動作パラメータを可変する各タイミングで、前記ＤＣオフセット校正回路は前記ＤＣオフセット校正動作を実行する、
    ことを特徴とする通信用半導体集積回路の動作方法。
14. 請求項１３において、
    前記通信用半導体集積回路の電源投入時に、前記２次歪特性校正モードと前記直交受信信号校正モードと前記送受信モードの順序で前記通信用半導体集積回路の動作モードが順次に遷移され、
    前記直交受信信号校正モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後に実行可能とされ、
    前記送受信モードは、前記２次歪特性校正モードによる前記受信ミキサでの前記２次歪特性の前記最良の状態への校正の後と前記直交受信信号校正モードによる前記直交受信信号の前記最良の状態への校正の後とに実行可能とされる、
    ことを特徴とする通信用半導体集積回路の動作方法。
15. 請求項１４において、
    前記通信用半導体集積回路は、基地局とマルチバンドの無線周波数通信を行う機能を有して、
    前記マルチバンドの各バンドでは、前記２次歪特性校正モードと前記直交受信信号校正モードの順序で、前記通信用半導体集積回路の前記動作モードが順次に遷移される、
    ことを特徴とする通信用半導体集積回路の動作方法。
16. 請求項１５において、
    前記通信用半導体集積回路は、他の発振器を更に具備して、
    前記テスト信号生成器は、前記他の発振器の他の発振出力信号と前記送信電圧制御発振器の前記発振出力信号とを利用して前記２次歪特性校正モードで使用される第１テスト信号と前記直交受信信号校正モードで使用される第２テスト信号とを生成可能とされた、
    ことを特徴とする通信用半導体集積回路の動作方法。
17. 請求項１６において、
    前記他の発振出力信号を生成する前記他の発振器は、デジタルインターフェースに使用される電圧制御発振器と、参照信号源と、デジタル正弦波信号源とのいずれかである、
    ことを特徴とする通信用半導体集積回路の動作方法。
18. 請求項１７において、
    前記他の発振出力信号を生成する前記他の発振器は、前記デジタル正弦波信号源であり、
    前記通信用半導体集積回路は、拡散回路と逆拡散回路とを、更に具備して、
    前記拡散回路は、前記テスト信号生成器の入力端子と前記デジタル正弦波信号源の出力端子との間に接続され、
    前記逆拡散回路は、前記復調信号処理回路の出力端子と前記２次歪特性校正回路の入力端子との間に接続されている、
    ことを特徴とする通信用半導体集積回路の動作方法。
19. 請求項１７において、
    前記通信用半導体集積回路は、テスト信号スイッチとテスト信号可変利得増幅器とを、更に具備して、
    前記テスト信号可変利得増幅器の入力端子には、前記テスト信号生成器の出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされ、
    前記テスト信号可変利得増幅器の出力端子から生成される第１テスト増幅信号と第２テスト増幅信号とは、前記テスト信号スイッチを介して前記受信ミキサに供給可能とされた、
    ことを特徴と通信用半導体集積回路の動作方法。
20. 請求項１７において、
    前記通信用半導体集積回路は、前記テスト信号生成器の出力端子と前記低雑音増幅器の入力端子との間に接続されたテスト信号スイッチを更に、具備して、
    前記低雑音増幅器の前記入力端子には、前記テスト信号スイッチを介して前記テスト信号生成器の前記出力端子から生成される前記第１テスト信号と前記第２テスト信号とが供給可能とされたことを特徴とする通信用半導体集積回路の動作方法。

Images