JP2011114577A - 逐次比較型a/d変換器 - Google Patents
逐次比較型a/d変換器 Download PDFInfo
- Publication number
- JP2011114577A JP2011114577A JP2009269080A JP2009269080A JP2011114577A JP 2011114577 A JP2011114577 A JP 2011114577A JP 2009269080 A JP2009269080 A JP 2009269080A JP 2009269080 A JP2009269080 A JP 2009269080A JP 2011114577 A JP2011114577 A JP 2011114577A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- time
- control
- delay amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】逐次比較型A/D変換器1を、第1〜第nのキャパシタ106_1〜106_nと、スイッチ群105_1〜105_(n−1)と、制御部101と、コンパレータ104とを含む構成とし、制御部101を、カウンタ301aと、制御回路301bとを含む遅延量制御回路301と、任意遅延回路302と、制御信号生成回路303とを含む構成とし、遅延量制御回路301は、カウンタ値に基づき任意遅延回路302の遅延量を制御し、任意遅延回路302は、発振器からのクロック信号MCLKを制御された遅延量で遅延して遅延クロック信号DCLKを出力し、制御信号生成回路303は、DCLKに基づき必要最低限の制御期間Tkの制御信号CTRL105_1〜105_(n−1)を生成する。
【選択図】 図1
Description
図10は、この非特許文献1に記載された原理に基づく従来の逐次比較型A/D変換器の構成図である。
この逐次比較型A/D変換器は、アナログ入力信号Ainをnビット(n:3以上の自然数)のデジタル出力Voutに変換する。そのため、静電容量が基準容量Cに設定された1個のキャパシタ506_1を有している。更に、静電容量がそれぞれ、基準容量Cを2の累乗の逆数で段階的に重み付けした容量「C/2,・・・,C/2(n−2)」に設定された(n−2)個のキャパシタ506_2,・・・,506_(n−1)を有している。更に、静電容量が基準容量Cを「1/2(n−2)」で重み付けした容量「C/2(n−2)」に設定された1個のキャパシタ506_nを有している。
キャパシタ506_1〜506_(n−1)の左端は、それぞれスイッチ群505_1,505_2,・・・,505_(n−1)の端子Oに接続されている。
スイッチ群505_1,505_2,・・・,505_(n−1)は端子Oの他に端子C、P、Nを有し、制御部501からの切替信号CTRLによってスイッチ503d_k(kは1〜(n−1)の自然数)がオンした場合は端子Cと端子Oが短絡される。
また、スイッチ503d_kと、スイッチ503e_kと、スイッチ503f_kは2つ以上が同時にオンすることはない。
スイッチ群505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、スイッチ503bとスイッチ503cに接続されている。
また、スイッチ503cがオンした場合は、スイッチ505_1〜505_(n−1)の端子Cと、キャパシタ506_nの左端とは、アナログコモン電圧VC(便宜上VC=0V)に接続される。
キャパシタ506_1〜506_(n−1)の右端と、キャパシタ506_nの右端とは、SNを介してスイッチ503a、及びコンパレータ504の反転入力端子に接続される。スイッチ503aがオンした場合、SNはVCに短絡される。また、コンパレータ504の出力をDOで表し、DOは制御部501、及び出力レジスタ502に入力される。
また、制御部501からはトリガクロックCLKが出力レジスタ502に出力されており、コンパレータ504からは判定信号DOが出力レジスタ502に出力されている。
ここで、図11(a)は、被判定電圧である、ストレージノードSNの電圧の反転極性の電圧をプロットした一例を示す図である。図11(a)において、縦軸が電圧、横軸が時間を表し、コンパレータ504のMSB判定時刻を「t=0」としている。また、図11(b)は、制御部501から出力されるCLKの、時刻「t=0」以降の変化の一例を示す図であり、コンパレータ504の一定間隔の判定タイミングを表している。また、図11(c)は、コンパレータ504の出力判定信号DOの値の一例を示す図である。
初期状態としてキャパシタ506_1〜506_nの電圧がアナログ入力電圧Ainに追従している場合、スイッチ503a〜503c及びスイッチ群505_1〜505_(n−1)の状態は、スイッチ503a及びスイッチ503cがオンした状態となり、スイッチ503bがオフした状態となる。また、スイッチ群505_1〜505_(n−1)において、スイッチ503d_1〜503d_(n−1)がオンした状態となり、スイッチ503e_1〜503e_(n−1)及び503f_1〜503f_(n−1)がオフした状態となる。
また、第1判定結果が「DO=0」である場合、制御部501によってスイッチ群505_1が制御され、スイッチ503d_1がオフし、スイッチ503f_1がオンする。その結果、ストレージノードSNの電圧は電荷再分配により「−(Ain+VR/2)[V]」になる。
そして、第(n−1)判定立ち上がりクロックが入力された時刻においてストレージノードSNの電圧と参照電圧VCとを比較し、その結果に応じてスイッチ群505_(n−1)を制御した後に、第n判定立ち上がりクロックが入力された時刻においてストレージノードSNの電圧と参照電圧VCとが比較される。これにより、1〜nビットの逐次比較動作が完了し、出力レジスタ502からはnビットの出力データVoutが出力される。
引き続き、同様の処理が(n−1)回まで繰り返され、第n判定立ち上がりクロックによってDnが決定されnビットの逐次比較動作が完了すると、出力レジスタ502は、格納されたD1〜Dnに基づき、nビットの出力データVoutを出力する。
上記従来の逐次比較型A/D変換器において各ビット判定時間を必要最低限とすることにより高速化を実現する方法は、例えば以下の特許文献1に示すようなものが提案されている。
図13にこの非特許文献1に記載された発明の一実施例を示す。ここで、図13は、逐次比較型A/D変換器の各ビット判定時間を必要最低限とするための制御部501の内部構造を示す図である。
論理回路702_1〜702_5は、アンドゲートで実現され、論理回路702_1の出力がスイッチ群505_1の切替、及び該当ビットの判定時間の幅を決定する。
また、論理回路702_4の出力がスイッチ群505_4の切替、及び該当ビットの判定時間の幅を決定し、論理回路702_5の出力がスイッチ群505_5の切替、及び該当ビットの判定時間の幅を決定する。
ここで、図14は、十分に高速な発振器(高速発振器)の出力波形、図13の制御部501によって生成される論理回路702_1〜702_5の出力波形、並びに図10のコンパレータ504、及び出力レジスタ502を動作させるトリガクロックCLKの一例を示す図である。
このように従来の逐次比較型A/D変換器において各ビットの判定時間を必要最低限とすることにより高速化を実現する方法においては、判定クロックに対して十分に早い高速発振器、又は可変周波数発振器を必要とする。
一方、高速な発振器に代えて可変周波数発振器を採用する場合は、可変周波数発振器を実現するために、複雑な回路が必要となり、設計の困難化、半導体集積化した際のエリアの増大、駆動電力の増大が避けて通れない。
そこで、本発明は、これらの課題を解決するために案出されたものであり、簡易な回路構成で必要最低限の時間Tによるスイッチ群の駆動制御を実現するのに好適な逐次比較型A/D変換器を提供することを目的とする。
アナログ入力信号をnビット(nは3以上の自然数)のデジタル出力信号に変換する電荷比較方式の逐次比較型A/D変換器であって、
出力側の一端がそれぞれ共通接続され、静電容量がそれぞれ、基準容量Cに設定された第1のキャパシタと、合成容量が「C−C/2n-2」となるように前記基準容量Cを2の累乗値の逆数で段階的に重み付けした容量(C/2m(mは、1〜(n−2)の自然数))に設定された第2〜第(n−1)のキャパシタと、前記基準容量Cを「1/2n-2」で重み付けした容量に設定された第nのキャパシタとのn個のキャパシタと、
前記第1〜第(n−1)のキャパシタの他端にそれぞれ接続され、前記第1〜第(n−1)のキャパシタと、前記アナログ信号の入力部及び所定電位のノードとの接続を切り替える第1〜第(n−1)のスイッチ群と、
前記n個のキャパシタの保持電位に基づく入力電位と参照電位とを比較し、比較結果に応じた判定信号を出力する比較器と、
所定ビットから順に前記比較判定動作が逐次実行されるように、前記第1〜第(n−1)のスイッチ群のスイッチング動作及び前記比較器の比較判定動作を制御する制御部とを備え、
前記制御部は、
クロック信号をカウントするカウンタ回路と、
前記クロック信号を、前記カウンタ回路のカウント値に対応するスイッチ群の駆動時間に必要な遅延量だけ遅延させる遅延回路と、
前記遅延回路で遅延したクロック信号に基づき、前記第1〜第(n−1)のスイッチ群のスイッチング動作を制御する制御信号を生成する制御信号生成回路とを備え、
前記遅延したクロック信号を前記比較器に供給して該比較器の動作を制御し、前記生成した制御信号を前記(n−1)個のスイッチ群に供給して該スイッチ群のスイッチング動作を制御する。
また、この場合は、遅延クロックの次の立ち上がり又は立ち下がりに応じて、比較器が次の判定対象のビットに対する比較判定動作をすぐに行えるタイミングとなるようにスイッチ群のスイッチング動作が制御される。
これにより、従来と比較して、エリアの増大、駆動電力の増大、設計の複雑化等の発生を抑制しつつ、上記課題の「必要最低限の時間T」を実現することができるという効果が得られる。
静電容量がC/2k(kは、k≦(n−2)の自然数)に重み付けされたキャパシタに対応する制御信号で規定される前記スイッチ群を駆動する時間と、静電容量がC/2k-1に重み付けされたキャパシタに対応する制御信号で規定される前記スイッチ群を駆動する時間との差の時間dが、自然対数「ln2」に比例する時間となるように前記遅延回路の遅延量を設定する。
具体的に、第1〜第nのキャパシタの共通接続部に接続された比較器の信号入力部の電圧変化量の時間変化は、例えば、信号入力部が電荷を保持可能な場合に、信号入力部の電圧の変化量をAで表すと、「A×(1−exp(−t/τ))」となる。ここで、τは、キャパシタの静電容量とスイッチ群を構成するスイッチのオン抵抗とに依存する値である。
本発明では、第2〜第(n−1)のキャパシタの静電容量が、基準容量Cを2の累乗の逆数で重み付けした値に設定されているため、τを一定値とすると、「C/2k-1」のキャパシタから「C/2k」のキャパシタへの接続切替後の信号入力部の電圧変化量は「A/2」となる。従って、駆動時間T1に対する時間の変化量dは、自然対数で「τ×ln2」と表せる。
前記nビットが2(m+1)ビット(mは自然数)の場合に、最上位ビットの比較判定時の前記クロック信号の立ち上がりエッジを第1立ち上がりエッジとして、第z(zは、2≦z≦2(m+1)の自然数)立ち上がりエッジに対して、下式(1)で算出される遅延量で前記クロック信号を遅延させる。
遅延量={(z−1)×m−(z−2)×(z−1)/2}×d ・・・(1)
このような構成であれば、nビットの逐次比較型A/D変換器において、各ビットの判定動作に必要な遅延量として、適切な遅延量を簡易に設定することができるという効果が得られる。
前記比較器は、前記n個のキャパシタの保持電位と当該比較器の信号入力部に形成された電荷を保持可能なストレージノードの保持電位との差の電位である入力電位と、参照電位とを比較するようになっている。
このような構成であれば、スイッチ群を切替後において、n個のキャパシタが電荷再分配後に、ストレージノードに、電荷再分配後のn個のキャパシタの保持電位と切替前のストレージノードの保持電位との差の電位を比較器の入力電位として保持することができる。
まず、本発明に係る逐次比較型A/D変換器の構成を図1に基づき説明する。図1は、本発明の逐次比較型A/D変換器1の構成を示す図である。
逐次比較型A/D変換器1は、アナログ入力信号Ainを、nビット(nは3以上の自然数)のデジタル出力信号VoutへとA/D変換するものであって、図1に示すように、制御部101と、出力レジスタ102と、コンパレータ104とを含んで構成される。
キャパシタ106_1は、静電容量が基準容量Cに設定されたキャパシタである。また、キャパシタ106_2〜106_(n−1)は、静電容量がそれぞれ、基準容量Cを2の累乗の逆数で重み付けした容量(C/2,C/4,・・・,C/2n-2)に設定されたキャパシタである。また、キャパシタ106_nは、静電容量が、キャパシタ106_(n−1)と同じ、基準容量Cを「1/2n-2」で重み付けした容量「C/2n-2」に設定されたキャパシタである。
スイッチ群105_1〜105_(n−1)は、各々が、スイッチ103d_k(kは、1〜(n−1)の自然数)と、スイッチ103e_kと、スイッチ103f_kとの3つのスイッチを含んで構成される。
例えば、スイッチ群105_1であれば、スイッチ103d_1、スイッチ103e_1及びスイッチ103f_1の3つを含んで構成される。また、スイッチ群105_(n−1)であれば、スイッチ103d_(n−1)、スイッチ103e_(n−1)及びスイッチ103f_(n−1)の3つを含んで構成される。
スイッチ103d_1〜103d_(n−1)の左端には端子Cが形成され、スイッチ103e_1〜103e_(n−1)の左端には端子Pが形成され、スイッチ103f_1〜103f_(n−1)の左端には端子Nが形成されている。
スイッチ103d_k〜103f_kの共通端子Oは、それぞれ第kのキャパシタの左端と接続されている。
スイッチ103d_1〜103d_(n−1)の端子Cは、スイッチ103b及び103cの右端に接続されている。
また、スイッチ103f_1〜103f_(n−1)の端子Nは、VCを基準とした負側のフルスケール基準電位VRNの電源ノード(以下、電源ノードVRNと称す)に接続されている。
つまり、本実施形態において、電位VC(本実施形態では0[V])を基準(中心)として、負側の電位VRN〜正側の電位VRPの範囲がフルスケール基準電位の範囲となる。
また、スイッチ103e_1〜103e_(n−1)は、制御部101からの制御信号CTRLに応じてオン・オフの状態を切り替え、オン状態のときに、端子Pと端子Oとを短絡する。これにより、キャパシタ106_1〜106_(n−1)の左端を、電源ノードVRPに接続する。
ストレージノードSNは、キャパシタ106_1〜106_nの右端と、コンパレータ104の反転入力端子と、スイッチ103aの上端との接続点に形成された、電荷を保存可能なノードである。
制御部101は、スイッチ103a〜103c、及びスイッチ群105_1〜105_(n−1)を構成する各スイッチのスイッチング動作を制御する制御信号CTRL105_1〜105_(n−1)を生成する機能を有している。更に、制御部101は、コンパレータ104及び出力レジスタ102の動作を制御する遅延クロック信号DCLKを生成する機能を有している。
コンパレータ104は、制御部101からの遅延クロック信号DCLKの立ち上がりエッジに応じて、非反転入力端子の入力電位VSNと参照電位VCとを比較する。そして、「VSN<VC」のときは、判定出力DON(Nは1〜nの自然数)として、ハイレベルの信号(「DON=1」)を出力する。また、「VSN≧VC」のときは、判定出力DONとして、ローレベルの信号(「DON=0」)を出力する。
なお、制御部101の内部構成を除く、基本的な構成は、上記図10の逐次比較型A/D変換器と同様となる。
ここで、図2(a)は、各ビット判定時間に必要な最小時間を説明するための図であり、(b)は、各ビット判定毎の制御期間の差を説明するための図である。
図2(a)に示す波形は、制御信号CTRL105_1〜105_(n−1)のハイレベルの区間を含む一部分を示す波形である。このハイレベルの区間(H区間)は、スイッチ群105_1〜105_(n−1)の制御期間を表す。
図2(a)に示すように、制御期間(H区間)の時間をTkとすると、時間Tkの区間は、時間Tcと、時間Tlと、時間Ts_kとの3つの時間区間に分類することができる。
なお、時間Tcは、上位ビットから順に、第1ビットから第nビットまでのコンパレータ104の各比較判定動作である第1判定から第n判定までの各判定時において全て同じ時間となる。
また、時間Tlは、コンパレータ104の判定結果を受けて制御部101が、切替対象のスイッチ群105_kを制御する制御信号CTRL105_kを出力し、制御信号CTRL105_kがスイッチ群105_kに反映されそのスイッチ切替が行われるまでの有限の時間である。なお、時間Tlは、第1判定から第n判定までの各判定時において全て同じ時間となる。
なお、時間Ts_kは、第1ビットから第nビットまでの各ビット判定毎に再分配される電荷量が変化するため、各ビット判定毎に差が生じる。
この場合に、スイッチ103d_1〜103f_1の前記切替によって生じる電荷再分配により、ストレージノードSNの電圧が「+VR/2」又は「−VR/2」だけ変化する。つまり、電荷再分配によって、電位の変位分「+VR/2」又は「−VR/2」に応じた電荷量の電荷の移動が発生する。
このように、スイッチの切替によって移動する電荷の量が変化するため、ストレージノードSNの電位がセトリングするまでにかかる時間も変化する。
Vsn=A×{1−exp(−t/τ)} ・・・(2)
ここで、上式(2)において、VsnはストレージノードSNの電圧変化量、τはキャパシタ106_1〜106_(n−1)とスイッチ群105_1〜105_(n−1)を構成するスイッチのオン抵抗に依存し、ここでは便宜上常に一定値とする。
ΔV≧A−A×{1−exp(−Ts_1/τ)}
A−ΔV≦A×{1−exp(−Ts_1/τ)}
Ts_1≧τ×ln(A/ΔV) ・・・(3)
上式(3)において、「τ×ln(A/ΔV)=Tx」とおくと、下式(4)が得られる。
Ts_1≧Tx ・・・(4)
Ts_2≧τ×{ln(A/ΔV)−ln2} ・・・(5)
上式(5)において、「τ×ln2=d」とおくと、下式(6)が得られる。
Ts_2≧Tx−d ・・・(6)
Ts_(n−1)>Tx−(n−2)×d ・・・(7)
以上より、時間Tkは、その判定ビットが1ビット下がると、時間Ts_kが一定の時間dだけ短くなる。すなわち、時間Tkが一定の時間dだけ短くなる。
ここで、図3は、制御部101の内部構成を示すブロック図である。また、図4は、遅延量制御回路301の内部構成を示すブロック図である。また、図5は、カウンタ値と付加遅延量との関係の一例を示す図である。また、図6は、任意遅延回路302の回路構成の一例を示す図である。また、図7は、カウンタ値と遅延量制御信号φ1〜φ4との関係の一例を示す図である。また、図8は、制御信号生成回路303の内部構成を示すブロック図である。
遅延量制御回路301は、図4に示すように、カウンタ301aと、制御回路301bとを含んで構成される。
カウンタ301aは、発振器から供給されるクロック信号MCLKの立ち上がりエッジをカウントし、初期値「0」から「1」ずつアップカウントし、カウント値(n−1)で初期値「0」にリセットするカウントアップ動作を繰り返し行うものである。
具体的に、図5に示すように、カウンタ値「0」のときは付加遅延量「0」、カウンタ値「1」のときは付加遅延量「m×d」、カウント値「2」のときは付加遅延量「(m+(M−1))×d」、・・・、カウンタ値「2×(m+1)」のときは付加遅延量「0」といったように設定される。
なお、図5の関係は、下式(8)で表すことができる。
付加遅延量={(Z−1)×m−(Z−2)×(Z−1)/2}×d ・・・(8)
上式(8)において、Zはカウンタ301aのカウンタ値であって、「0〜2×(m+1)」の自然数である。
任意遅延回路302は、図6に示すように、遅延回路として各々が入力信号に対して遅延量dを付加して正転出力するバッファ回路304_1〜304_3と、MOSトランジスタ等から構成されるスイッチ305_1〜305_5とを含んで構成される。なお、遅延回路として、入力信号を遅延して正転出力するバッファ回路に限らず、入力信号を遅延して反転出力するインバータ回路など他の回路を用いてもよい。
バッファ回路304_2の出力端は、スイッチ305_3及び305_5の左端に接続され、スイッチ305_3の右端は、バッファ回路304_3の入力端に接続されている。
バッファ回路304_3の出力端は、スイッチ305_4の左端に接続され、スイッチ305_4の右端は、スイッチ305_1及び305_5の右端に接続され、スイッチ305_1の左端は、クロック信号MCLKの入力ノードと、スイッチ305_2の左端とに接続されている。
従って、任意遅延回路302が図6に示す構成である場合に、遅延量制御回路301は、遅延量制御信号φ1〜φ4(L=4)を生成する。
また、ビット数nを6とした場合に、カウンタ値と、スイッチ305_1〜305_5のオン・オフと、付加遅延量との関係は図7に示すようになる。
そして、図7に示すように、カウンタ値が「0」及び「5」のときに、付加遅延量が「0」となるように、スイッチ305_1をオン状態にする遅延量制御信号φ1と、スイッチ305_2〜305_5をオフ状態にする遅延量制御信号φ2〜φ4とを生成する。
また、カウンタ値が「2」及び「3」のときに、付加遅延量が「3d」となるように、スイッチ305_1をオフ状態にする遅延量制御信号φ1と、スイッチ305_5をオフ状態にする遅延量制御信号φ3と、スイッチ305_2、305_3及び305_4をオン状態にする遅延量制御信号φ2及びφ4とを生成する。
図8に示すように、制御信号生成回路303は、制御回路303aと、遅延クロック信号DCLKの伝送経路303bとを含んで構成される。
制御回路303aは、コンパレータ104からの比較判定結果Dkと、遅延クロック信号DCLKとに基づき、スイッチ群105_1〜105_(n−1)のスイッチング動作を制御する制御信号CTRL105_1〜105_(n−1)を生成する。
伝送経路303bは、任意遅延回路302から供給される遅延クロック信号DCLKを、そのまま出力レジスタ102及びコンパレータ104に供給するための経路である。
また、カウンタ値「1」〜「n−1」はそれぞれ、末尾の番号が同じスイッチ群105_1〜105_(n−1)に対応している。
そして、制御回路303aは、任意遅延回路302から供給される遅延クロック信号DCLKの第1立ち上がりエッジで立ち上がり、第2立ち上がりエッジで立ち下がる制御信号CTRL105_1を生成する。つまり、制御信号CTRL105_1は、遅延クロック信号DCLKの第1立ち上がりエッジから第2立ち上がりエッジまでの期間(時間Tk)においてハイレベルとなる信号波形を有する。
具体的に、ビット数nが6の場合に、制御信号CTRL105_1〜CTRL105_5(カウンタ値1〜5)に対する遅延クロック信号DCLKの遅延量は、図7に示すように、「2×d」、「3×d」、「3×d」、「2×d」、「0」となる。
ここで、図9は、制御部101の各種入出力信号のタイミングチャートの一例である。
以下、ビット数nを6(m=2)として、6ビットの逐次比較型A/D変換器1について動作を説明する。なお、アナログ入力信号Ainをキャパシタ106_1〜106_6においてサンプリングした後であって、スイッチ103a及び103cがオフ状態、スイッチ103bがオン状態になった後の動作から説明する。
一方、遅延量制御回路301は、発振器からのクロック信号MCLKの立ち上がりエッジに応じて、カウント値を1カウントアップし、カウンタ値「1」の状態に遷移する。これにより、カウンタ値「1」に対応するスイッチ群105_1に対して予め設定された遅延量「2d」でMCLKを遅延させる遅延量制御信号φ1〜φ4を生成する。
ここでは、遅延量制御信号φ1〜φ4がハイレベルのときに対応するスイッチをオン状態にし、ローレベルのときに対応するスイッチをオフ状態にすることとする。
そして、カウンタ値「1」において、遅延量制御回路301から図9に示す遅延量制御信号φ1〜φ4が供給されると、スイッチ305_1をオフ状態に切り替え、スイッチ305_2及び305_5をオン状態に切り替える。
つまり、図9に示すように、遅延クロック信号DCLKの第2立ち上がりエッジは、クロック信号MCLKに対して、遅延量「2d」だけ遅延して立ち上がる。
一方、制御信号生成回路303は、任意遅延回路302から遅延クロック信号DCLK信号を受けると、制御回路303aにおいて、図9に示すように、遅延クロック信号の第1立ち上がりエッジに応じて立ち上がり、第2立ち上がりエッジで立ち下がる制御信号CTRL105_1を生成する。
この比較判定動作は、制御信号CTRL105_1のハイレベル期間T1におけるTcの時間区間内において行われる。
また、図示しないが、制御回路303aは、コンパレータ104から比較判定結果D1を受けると、「D1=0」の場合は、スイッチ群105_1のスイッチ103d_1をオンからオフに切り替え、スイッチ103eをオフからオンに切り替える制御信号CTRLを生成する。
具体的に、図9に示すように、カウンタ値「2」において、ローレベルとなる遅延量制御信号φ1及びφ3と、ハイレベルとなる遅延量制御信号φ2及びφ4とを生成し、生成した遅延量制御信号φ1〜φ4を任意遅延回路302に供給する。
そして、カウンタ値「2」において、遅延量制御回路301から図9に示す遅延量制御信号φ1〜φ4が供給されると、スイッチ305_5をオフ状態に切り替え、スイッチ305_3及び305_4をオン状態に切り替える。
つまり、図9に示すように、遅延クロック信号DCLKの第3立ち上がりエッジは、クロック信号MCLKに対して、遅延量「3d」だけ遅延して立ち上がる。
一方、制御信号生成回路303は、任意遅延回路302から遅延クロック信号DCLK信号を受けると、制御回路303aにおいて、図9に示すように、遅延クロック信号の第2立ち上がりエッジに応じて立ち上がり、第3立ち上がりエッジに応じて立ち下がる制御信号CTRL105_2を生成する。
また、制御信号CTRLによって、スイッチ群105_2が切り替えられると、キャパシタ106_2の左端の接続先が変更される。この切替は、制御信号CTRL105_2のハイレベル期間T2におけるTlの期間に行われる。そして、スイッチの切替後において、電荷再分配によって、ストレージノードSNの電位が変化し、一定電位に安定するまでの時間(セトリング時間)が、制御信号CTRL105_2のハイレベル期間T2におけるTs_2の期間となる。
カウンタ値「3」においては、カウンタ値「2」のときと同様に付加遅延量が「3d」となるので、図9に示すように、カウンタ値「2」のときと同様の遅延量制御信号φ1〜φ4を任意遅延回路302に供給する。
そして、この遅延クロック信号DCLKの第4立ち上がりエッジに応じて、コンパレータ104において、ストレージノードSNの電位(略)と参照電位「VC」とが比較判定される。そして、この比較判定結果D4が、制御部101及び出力レジスタ102にそれぞれ出力される。
具体的に、制御信号CTRL105_3は、図9に示すように、クロック信号MCLKの1周期の時間に対して、遅延量「3d」が付加された時間においてハイレベルとなる信号となる。
具体的に、図9に示すように、カウンタ値「4」において、ローレベルとなる遅延量制御信号φ1及びφ4と、ハイレベルとなる遅延量制御信号φ2及びφ3とを生成し、生成した遅延量制御信号φ1〜φ4を任意遅延回路302に供給する。
つまり、図9に示すように、遅延クロック信号DCLKの第3立ち上がりエッジは、クロック信号MCLKに対して、遅延量「2d」だけ遅延して立ち上がる。
一方、制御信号生成回路303は、任意遅延回路302から遅延クロック信号DCLK信号を受けると、制御回路303aにおいて、図9に示すように、遅延クロック信号の第4立ち上がりエッジに応じて立ち上がり、第5立ち上がりエッジに応じて立ち下がる制御信号CTRL105_4を生成する。
また、制御信号CTRLによって、スイッチ群105_4が切り替えられると、キャパシタ106_4の左端の接続先が変更される。この切替は、制御信号CTRL105_4のハイレベル期間T4におけるTlの期間に行われる。そして、スイッチの切替後において、電荷再分配によって、ストレージノードSNの電位が変化し、一定電位に安定するまでの時間(セトリング時間)が、制御信号CTRL105_4のハイレベル期間T4におけるTs_4の期間となる。
具体的に、図9に示すように、カウンタ値「5」において、ハイレベルとなる遅延量制御信号φ1と、ローレベルとなる遅延量制御信号φ2〜φ4とを生成し、生成した遅延量制御信号φ1〜φ4を任意遅延回路302に供給する。
つまり、図9に示すように、遅延クロック信号DCLKの第6立ち上がりエッジは、クロック信号MCLKに対して、遅延量「0」で立ち上がる。
一方、制御信号生成回路303は、任意遅延回路302から遅延クロック信号DCLK信号を受けると、制御回路303aにおいて、図9に示すように、遅延クロック信号の第5立ち上がりエッジに応じて立ち上がり、第6立ち上がりエッジに応じて立ち下がる制御信号CTRL105_5を生成する。
また、制御信号CTRLによって、スイッチ群105_5が切り替えられると、キャパシタ106_5の左端の接続先が変更される。この切替は、制御信号CTRL105_5のハイレベル期間T5におけるTlの期間に行われる。そして、スイッチの切替後において、電荷再分配によって、ストレージノードSNの電位が変化し、一定電位に安定するまでの時間(セトリング時間)が、制御信号CTRL105_5のハイレベル期間T5におけるTs_5の期間となる。
また、上記T2に必要な時間は、上式(6)より、「T2≧Tc+Tl+Tx−d」である。
また、上記T3、T4、T5に必要な時間は、上式(7)より、「T3≧Tc+Tl+Tx−2d」、「T4≧Tc+Tl+Tx−3d」、「T5≧Tc+Tl+Tx−4d」である。
引き続き、遅延量制御回路301は、クロック信号MCLKの次の立ち上がりエッジに応じて、カウンタ値「5」をリセットして、カウンタ値「0」の状態に遷移する。
そして、アナログ入力信号Vinの新たなポイントをサンプリング後は、上記一連の動作を実行する。
以上、本実施形態の逐次比較型A/D変換器1は、回路構成の簡易なカウンタ301aと、カウンタ値に基づき任意遅延回路302のスイッチを制御する制御回路301bとを含む遅延量制御回路301によって、上位ビットから順に各ビット判定における任意遅延回路302の遅延量を制御することができる。
これにより、従来と比較して、発振器の発信周波数を低く抑えることができるため、半導体集積化した場合のエリアや消費電力の増大を抑制することができる。また、簡易な構成の回路で実現できるため、半導体集積化におけるデザイン設計を容易に行うことができる。
また、上記実施形態において、コンパレータ104は、発明1又は4に記載の比較器に対応し、制御部101は、発明1に記載の制御部に対応する。
なお、上記実施形態において、任意遅延回路302の構成として、図6に示す構成を例に挙げて説明したが、任意遅延回路の構成はこれに限らず、付加遅延量の種類等に応じて他の構成としてもよい。
また、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
Claims (4)
- アナログ入力信号をnビット(nは3以上の自然数)のデジタル出力信号に変換する電荷比較方式の逐次比較型A/D変換器であって、
出力側の一端がそれぞれ共通接続され、静電容量がそれぞれ、基準容量Cに設定された第1のキャパシタと、合成容量が「C−C/2n-2」となるように前記基準容量Cを2の累乗値の逆数で段階的に重み付けした容量(C/2m(mは、1〜(n−2)の自然数))に設定された第2〜第(n−1)のキャパシタと、前記基準容量Cを「1/2n-2」で重み付けした容量に設定された第nのキャパシタとのn個のキャパシタと、
前記第1〜第(n−1)のキャパシタの他端にそれぞれ接続され、前記第1〜第(n−1)のキャパシタと、前記アナログ信号の入力部及び所定電位のノードとの接続を切り替える第1〜第(n−1)のスイッチ群と、
前記n個のキャパシタの保持電位に基づく入力電位と参照電位とを比較し、比較結果に応じた判定信号を出力する比較器と、
所定ビットから順に前記比較判定動作が逐次実行されるように、前記第1〜第(n−1)のスイッチ群のスイッチング動作及び前記比較器の比較判定動作を制御する制御部とを備え、
前記制御部は、
クロック信号をカウントするカウンタ回路と、
前記クロック信号を、前記カウンタ回路のカウント値に対応するスイッチ群の駆動時間に必要な遅延量だけ遅延させる遅延回路と、
前記遅延回路で遅延したクロック信号に基づき、前記第1〜第(n−1)のスイッチ群のスイッチング動作を制御する制御信号を生成する制御信号生成回路とを備え、
前記遅延したクロック信号を前記比較器に供給して該比較器の動作を制御し、前記生成した制御信号を前記(n−1)個のスイッチ群に供給して該スイッチ群のスイッチング動作を制御することを特徴とする逐次比較型A/D変換器。 - 静電容量がC/2k(kは、k≦(n−2)の自然数)に重み付けされたキャパシタに対応する制御信号で規定される前記スイッチ群を駆動する時間と、静電容量がC/2k-1に重み付けされたキャパシタに対応する制御信号で規定される前記スイッチ群を駆動する時間との差の時間dが、自然対数「ln2」に比例する時間となるように前記遅延回路の遅延量を設定することを特徴とする請求項1に記載の逐次比較型A/D変換器。
- 前記nビットが2(m+1)ビット(mは自然数)の場合に、最上位ビットの比較判定時の前記クロック信号の立ち上がりエッジを第1立ち上がりエッジとして、第z(zは、2≦z≦2(m+1)の自然数)立ち上がりエッジに対して、下式(1)で算出される遅延量で前記クロック信号を遅延させることを特徴とする請求項2に記載の逐次比較型A/D変換器。
遅延量={(z−1)×m−(z−2)×(z−1)/2}×d ・・・(1) - 前記比較器は、前記n個のキャパシタの保持電位と当該比較器の信号入力部に形成された電荷を保持可能なストレージノードの保持電位との差の電位である入力電位と、参照電位とを比較するようになっていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の逐次比較型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009269080A JP5210289B2 (ja) | 2009-11-26 | 2009-11-26 | 逐次比較型a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009269080A JP5210289B2 (ja) | 2009-11-26 | 2009-11-26 | 逐次比較型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114577A true JP2011114577A (ja) | 2011-06-09 |
JP5210289B2 JP5210289B2 (ja) | 2013-06-12 |
Family
ID=44236595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009269080A Active JP5210289B2 (ja) | 2009-11-26 | 2009-11-26 | 逐次比較型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5210289B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 |
US8957804B2 (en) | 2012-10-30 | 2015-02-17 | Asahi Kasei Microdevices Corporation | Successive approximation A/D converter |
JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 組み込みt2vadcを有する混合信号tdc |
CN107658292A (zh) * | 2016-07-25 | 2018-02-02 | 精工爱普生株式会社 | 比较器、电路装置、物理量传感器、电子设备以及移动体 |
US10833696B1 (en) | 2019-05-07 | 2020-11-10 | Asahi Kasei Microdevices Corporation | Successive-approximation type AD converter and pipeline type AD converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129332A (ja) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | 逐次比較型a/d変換装置 |
JP2001267925A (ja) * | 2000-03-17 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 逐次比較型ad変換器 |
JP2004032089A (ja) * | 2002-06-21 | 2004-01-29 | Fujitsu Ltd | Ad変換器 |
-
2009
- 2009-11-26 JP JP2009269080A patent/JP5210289B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129332A (ja) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | 逐次比較型a/d変換装置 |
JP2001267925A (ja) * | 2000-03-17 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 逐次比較型ad変換器 |
JP2004032089A (ja) * | 2002-06-21 | 2004-01-29 | Fujitsu Ltd | Ad変換器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 |
US8957804B2 (en) | 2012-10-30 | 2015-02-17 | Asahi Kasei Microdevices Corporation | Successive approximation A/D converter |
JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 組み込みt2vadcを有する混合信号tdc |
CN107658292A (zh) * | 2016-07-25 | 2018-02-02 | 精工爱普生株式会社 | 比较器、电路装置、物理量传感器、电子设备以及移动体 |
CN107658292B (zh) * | 2016-07-25 | 2023-08-08 | 精工爱普生株式会社 | 比较器、电路装置、物理量传感器、电子设备以及移动体 |
US10833696B1 (en) | 2019-05-07 | 2020-11-10 | Asahi Kasei Microdevices Corporation | Successive-approximation type AD converter and pipeline type AD converter |
Also Published As
Publication number | Publication date |
---|---|
JP5210289B2 (ja) | 2013-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5407685B2 (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
US8358231B2 (en) | Tracking analog-to-digital converter (ADC) with a self-controlled variable clock | |
US9154151B1 (en) | Analog-to-digital converter circuits and methods | |
WO2011121683A1 (ja) | 逐次比較型ad変換器用クロック生成回路 | |
US20110102217A1 (en) | Analog-to-digital Converter and Related Calibrating Comparator | |
JP2010109937A (ja) | 比較器及びアナログデジタル変換器 | |
JP5210289B2 (ja) | 逐次比較型a/d変換器 | |
US9870014B1 (en) | Digital low drop-out regulator | |
US10707888B2 (en) | Method and apparatus for analog/digital conversion | |
US20190131997A1 (en) | Bootstrapped high-speed successive approximation analog to digital converter | |
CN105406868B (zh) | 用于模/数转换的自适应计时 | |
EP1460763A1 (en) | Analog-digital conversion apparatus | |
US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
JP6970597B2 (ja) | ラッチドコンパレータ | |
JP2010124405A (ja) | アナログ/デジタル変換回路 | |
JP5262865B2 (ja) | 2重積分型アナログデジタルコンバータおよびそれを用いたデジタル温度センサーならびにデジタルマルチメータ | |
JP2014090308A (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
GB2495177A (en) | A capacitor array ADC using alternate comparators in successive conversion steps | |
US20040257257A1 (en) | A/D converter and A/D conversion method | |
JP2005142932A (ja) | Adコンバータ | |
KR101408810B1 (ko) | 시간-인터폴레이션 기법을 이용한 디지털-아날로그 변환기 | |
JP2014112818A (ja) | 逐次比較型a/d変換器 | |
JP4415748B2 (ja) | サンプルホールド回路 | |
CN112600556B (zh) | 基于时钟控制的采样电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5210289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |