JP2011108903A - フリップ実装体の製造方法 - Google Patents
フリップ実装体の製造方法 Download PDFInfo
- Publication number
- JP2011108903A JP2011108903A JP2009263536A JP2009263536A JP2011108903A JP 2011108903 A JP2011108903 A JP 2011108903A JP 2009263536 A JP2009263536 A JP 2009263536A JP 2009263536 A JP2009263536 A JP 2009263536A JP 2011108903 A JP2011108903 A JP 2011108903A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- wiring board
- bare chip
- underfill material
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【課題】ベアチップがフリップ実装された回路基板であるフリップ実装体の製造方法において、その生産性を向上すること。
【解決手段】ベアチップがフリップ実装されるべき実装領域が複数用意された配線基板の実装領域のそれぞれにペースト状のアンダーフィル材を塗布する工程と、アンダーフィル材を介して配線基板上にベアチップを位置合わせして圧接するとともに加熱してアンダーフィル材を半硬化させるベアチップ仮固定を実装領域のそれぞれについて行う工程と、配線基板上の複数のベアチップを一括して該配線基板の側に押し付けるように、配線基板を上下からプレス手段で押圧するとともに、加熱してアンダーフィル材を半硬化の状態から硬化の状態に移行させる工程とを具備する。
【選択図】図8
【解決手段】ベアチップがフリップ実装されるべき実装領域が複数用意された配線基板の実装領域のそれぞれにペースト状のアンダーフィル材を塗布する工程と、アンダーフィル材を介して配線基板上にベアチップを位置合わせして圧接するとともに加熱してアンダーフィル材を半硬化させるベアチップ仮固定を実装領域のそれぞれについて行う工程と、配線基板上の複数のベアチップを一括して該配線基板の側に押し付けるように、配線基板を上下からプレス手段で押圧するとともに、加熱してアンダーフィル材を半硬化の状態から硬化の状態に移行させる工程とを具備する。
【選択図】図8
Description
本発明は、ベアチップがフリップ実装された回路基板であるフリップ実装体の製造方法に係り、特に、生産性向上に鑑みた、フリップ実装体の製造方法に関する。
配線板にベアチップをフリップ実装する場合、電気的、機械的な接続の信頼性を向上するため、ICチップと配線板との間に樹脂(いわゆるアンダーフィル樹脂)を充填するように設けるのが一般的である。この樹脂は、製造途上でペースト状、液状、あるいは半硬化の状態であったものが硬化されたものである。したがって、加熱などにより硬化させる工程が必須であり、単なるはんだ実装の場合より工程所要時間(タクトタイム)を要する。
配線板の分野では、生産効率向上のため、近年、ひとつの基板に、同じ製品を多面付けして製造する方法が採られている。このような多面付け基板の場合、個片化する前に、それぞれの製品に対応してICチップを上記のようにフリップ実装しようにすると、その実装数に応じて、実装工程は非常に時間のかかるものとなる。実装数によっては、実用的とは言えない時間を要してしまう。
下記、特許文献1には、マイクロウェーブにより、複数のICチップについて一度にアンダーフィル樹脂を硬化し得る方法が開示されている。これを応用すれば、多面付け基板の場合であっても、実用的な時間で多数のフリップ実装の工程を行い得ると考えられる。しかしながら、マイクロウェーブ加熱を行う装置を多数のICチップ対応とすれば専用の装置として構成する必要が生じ、ICチップの基板上へのアライメントについては従来のボンダにより対応することになる。よって、マイクロウェーブ加熱までの間にアンダーフィル材が変形することも考えられ、ICチップの実装位置ずれによる信頼性低下の心配がある。
また、下記、特許文献2には、フィルム状のアンダーフィル材を用いた、複数のICチップについて一度に適用し得る、アンダーフィル樹脂の硬化方法が開示されている。しかしながら、フィルム状のアンダーフィル材は、ペースト状のアンダーフィル材に比較して、高価、取り扱いが難で貼付工程に時間を要する、などの難点がある。
本発明は、上記した事情を考慮してなされたもので、ベアチップがフリップ実装された回路基板であるフリップ実装体の製造方法において、その生産性を向上することを目的とする。
上記の課題を解決するため、本発明の一態様であるフリップ実装体の製造方法は、ベアチップがフリップ実装されるべき実装領域が複数用意された配線基板の前記実装領域のそれぞれにペースト状のアンダーフィル材を塗布する工程と、前記アンダーフィル材を介して前記配線基板上にベアチップを位置合わせして圧接するとともに加熱して前記アンダーフィル材を半硬化させるベアチップ仮固定を前記実装領域のそれぞれについて行う工程と、前記配線基板上の複数のベアチップを一括して該配線基板の側に押し付けるように、前記配線基板を上下からプレス手段で押圧するとともに、加熱して前記アンダーフィル材を半硬化の状態から硬化の状態に移行させる工程とを具備することを特徴とする。
すなわち、この製造方法では、ペースト状のアンダーフィル材を用い、これを半硬化させるベアチップ仮固定を、配線基板上のベアチップ実装領域のそれぞれについて行う。このように半硬化の段階に留めることで、ベアチップごとにシリーズに行われる工程時間の大幅な短縮を得る。その後、配線基板上の複数のベアチップを一括してプレス手段で加圧、加熱する。これにより、アンダーフィル材を一括して半硬化の状態から硬化の状態に移行させ、フリップ実装を完了させる。実装すべきベアチップが多数あるほど、実装時間短縮の効果が高い。
本発明によれば、ベアチップがフリップ実装された回路基板であるフリップ実装体の製造方法において、その生産性を向上することができる。
本発明の実施態様として、前記プレス手段が、前記ベアチップの存在する側を押圧する押圧部に第1の加熱手段を有し、前記ベアチップの存在しない側を押圧する押圧部に第2の加熱手段を有し、前記第1の加熱手段の方が前記第2の加熱手段より発熱容量が大である、とすることができる。プレス手段の押圧部に設ける加熱手段については、このように、ベアチップの存在する側を押圧する押圧部の方に大きな発熱容量を持たせるほうが、アンダーフィル樹脂への加熱がより効果的になる。ベアチップの方が配線基板より熱伝導率が高いためである。また、配線基板はベアチップより耐熱性が劣るので、この点からもこの構成が好ましい。
また、実施態様として、前記プレス手段が、前記ベアチップの存在する側を押圧する押圧部に加熱手段を有し、前記ベアチップの存在しない側を押圧する押圧部に加熱手段を有していない、とすることができる。これは、上記の考えを進めて、プレス手段の押圧部に設ける加熱手段をベアチップの存在する側を押圧する押圧部にのみ設けた態様である。
また、実施態様として、ベアチップ仮固定を前記実装領域のそれぞれについて行う前記工程が、前記アンダーフィル材が1.0×103Pa・sないし1.0×105Pa・sの粘度になるように加熱して行われる、とすることができる。この粘度は、完全に硬化する前の粘度であって、しかも、ベアチップの(仮固定の)位置合わせ状態が確実に保たれる粘度として設定したものである。
また、アンダーフィル材を塗布する前記工程が、ディスペンサを用いてなされる、とすることができる。ディスペンサを用いるのは一般的である。より効率向上を目指してディスペンサに代えスクリーン印刷のような印刷技術を用いることも可能である。
ここで、アンダーフィル材を塗布する前記工程が、前記ディスペンサにより前記アンダーフィル材を加温してなされる、とすることができる。これは、加温によりアンダーフィル材の初期粘度を常温の場合より下げ、より塗布しやすくして塗布効率の向上を得るものである。
また、実施態様として、前記プレス手段が、前記配線基板を押圧するための耐熱樹脂製の板材を有する、とすることができる。配線基板を押圧するための板材としては、熱による変形が小さいものが好ましい。例えば、金属製、セラミック製なども考えられる。耐熱樹脂製の場合はわずかな可撓性があり硬質であるものの押圧する対象物の形状に倣いやすく、より好ましいと考えられる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係るフリップ実装体の製造方法を適用し得る配線基板の構成の例を示す斜視図である。この配線基板10は、同じ製品を多面付けして製造されたものであって、個片化する前の状態のものである。したがい、個片化ごとの領域10aが縦横に並んでとられている。
個片化ごとの領域10a内には、少なくともベアチップがフリップ実装されるべき実装領域がひとつ用意されている。その実装領域には、フリップ実装するための、配線パターンによるランドが形成されている。なお、図示していないが、領域10a内には、他の部品を実装するためのランドや、配線基板として通常用意される層間接続導体などを備えていてももちろんよい。このような個片化前の配線基板10を対象としてベアチップをフリップ実装することで、以下説明するように、フリップ実装体を製造する効率の向上を図る。
次に、図2は、本発明の一実施形態に係るフリップ実装体の製造方法の適用下における、アンダーフィル材塗布後の状態を部分断面で示す構成図である。図2において、図1中に示した構成要素と同一のものには同一符号を付してある。図2に示すように、まず、各領域10a中において、ベアチップがフリップ実装されるべき実装領域(配線パターン11による実装用のランドが設けられた領域)にアンダーフィル材21を塗布する。アンダーフィル材21は、ペースト状のものであり、例えば、エポキシ樹脂、フェノール樹脂、アミン樹脂などの樹脂である。樹脂中に導電微粒子を分散させて異方導電性を発揮するようにしたものを使用することもできる。
図3は、本発明の一実施形態に係るフリップ実装体の製造方法の一過程であるアンダーフィル材塗布の態様を斜視で示す工程図である。図3において、すでに説明した図中に示した構成要素と同一のものには同一符号を付してある。図3に示すように、アンダーフィル材21の配線基板10上への塗布には、ディスペンサを使用することができる。すなわち、個片化ごとの領域10aが縦横に並んでいる配線基板10を対象として、ディスペンサノズル31を移動させつつ、所定位置に所定量のアンダーフィル材21を塗布していく。
アンダーフィル材21は、その粘度が通常、常温で10〜100Pa・sである。ディスペンサノズル31からの塗布の効率を向上するため、ディスペンサノズル31が数十℃に加温されるようにしてアンダーフィル材21の初期粘度を例えば10Pa・s未満にし、塗布しやすくすることも有用である(後述の図7も参照できる)。また、ディスペンサによる塗布に代えて、スクリーン印刷を用いてアンダーフィル材21を配線基板10上に塗布することもできる。効率性を考慮して選択できる。
次に、図4は、本発明の一実施形態に係るフリップ実装体の製造方法の適用下における、ベアチップ仮固定後の状態を部分断面で示す構成図である。図4において、すでに説明した図中に示した構成要素と同一のものには同一符号を付してある。図3に示したアンダーフィル材21の塗布工程により図2に示した構成が得られたあと、図4に示した構成を得るべく工程を進める。
図4に示すように、この状態は、ベアチップ41がスタッド状バンプ42を介して配線パターン11によるランド上に仮固定された状態である。この時点のアンダーフィル材21Aは、アンダーフィル材21が半硬化されたもの(例えば1.0×103Pa・s〜1.0×105Pa・sの粘度)であり、完全には硬化されていない。
図5は、本発明の一実施形態に係るフリップ実装体の製造方法の一過程であるベアチップ仮固定の態様を斜視で示す工程図である。図6は、図5に示したベアチップ仮固定の工程における、フリップチップボンダのヘッドとベアチップとの関係図である。図5、図6において、すでに説明した図中に示した構成要素と同一のものには同一符号を付してある。
図5に示すように、ベアチップ41の配線基板10上へのベアチップ仮固定には、フリップチップボンダを使用することができる。すなわち、アンダーフィル材21が各実装領域に塗布された配線基板10を対象として、スタッド状バンプ42を伴うベアチップ41を吸着したフリップチップボンダヘッド51によりベアチップ仮固定する。ベアチップ仮固定が終了するたびに、新たなベアチップ41をフリップチップボンダヘッド51に吸着し、これを新たな実装領域に位置合わせし、さらにベアチップ41の配線基板10側への押し付け、加熱を行う。
フリップチップボンダヘッド51による配線基板10側へのベアチップ41の押し付けは、スタッド状バンプ42ひとつ当たりに換算して例えば0.1〜1Nの押圧力とすることができる。押し付けと同時に行う加熱は、図6に示すようなフリップチップボンダヘッド51内に設けられたヒータ51a(例えばセラミックヒータ)を用いて行うことができる。このヒータ51aは、ベアチップ41を仮固定すべくアンダーフィル材21を半硬化するだけの能力を有すればよい。
図7は、図2、図3中に示したアンダーフィル材における、その粘度の温度特性の例を示すグラフであり(ただし昇温速度:5℃/分)、熱硬化性樹脂一般が有する、常温での低粘度状態、高温度での硬化状態、および低粘度状態から硬化状態へ至る温度で呈する半硬化状態が、それぞれどの程度の粘度であるかを示すためのグラフである。図7に示すように、本願での半硬化状態とは、粘度が例えば1.0×103Pa・s〜1.0×105Pa・s程度の場合をいう。この粘度は、完全に硬化する前の粘度であって、しかも、ベアチップ41の仮固定の位置合わせ状態が次工程までの間、確実に保たれる粘度として設定されたものである。
図7に示す特性グラフ形状は、一般に、昇温速度を上げるとグラフの立ち上がりが右側に移動するように変化する。これは、熱硬化性樹脂一般は、温度と時間との積を積算した熱量により、硬化が進むためである。図7は昇温速度が5℃/分の場合の特性であるが、実際には、時間的に、ヒータ51aの発熱温度を高めに設定し昇温速度を上げた場合、例えば数十秒程度のうちにアンダーフィル材21を半硬化のアンダーフィル材21Aに変性させることができる。
アンダーフィル材21Aのように半硬化の状態で留めるようにしてベアチップ41を仮固定することで、それぞれを完全に硬化してフリップ実装する場合より、要する時間は大幅に軽減できる。しかも、仮固定された状態は次工程まで確実に維持され、アンダーフィル材21Aが変形してベアチップ41の実装位置ずれを起こし信頼性を低下させる心配もない。
次に、図8は、本発明の一実施形態に係るフリップ実装体の製造方法の一過程であるアンダーフィル材硬化移行の態様を斜視で示す工程図である。図9は、図8に示したアンダーフィル材硬化移行の工程を部分断面で示す説明図である。図8、図9において、すでに説明した図中に示した構成要素と同一のものには同一符号を付してある。
図8に示すように、ベアチップ仮固定がすべての実装領域について終了した配線基板10は、プレス手段たる、板状の押圧部61、62により上下方向から一括的に押圧され、同時に加熱される。この加熱は、図9に示すように、押圧部61、62の内部に設けられたヒータ61a、62a(例えばセラミックヒータ)を用いて行うことができる。板状の押圧部61、62は、フリップチップボンダヘッド51に比べて面積、体積ともに大であり、必要な熱を十分に発生することができる。
この加熱により半硬化のアンダーフィル材21Aは、硬化状態のアンダーフィル材21Bに変化する。押圧時には、例えば押圧部61a、62aの温度をあらかじめ昇温させておき(例えば180〜250℃)、スタッド状バンプ42ひとつ当たりに換算して例えば0.1〜1Nの押圧力でこれを行う。例えば、60バンプ/チップで、配線基板10に16のベアチップを実装の場合、1バンプ当たり1Nであれば、960Nの押圧力である。
押圧時間は、用いるアンダーフィル材21の性質により異なるが、一般的には5〜90秒程度とすることができる。押圧部61、62による加熱は、ベアチップ41の側の押圧部62での発熱容量の方を、配線基板10側の押圧部61での発熱容量より大きくするのが伝熱効率上はより好ましい。押圧された状態でのアンダーフィル材21Aへの伝熱は、配線基板10(樹脂)を介するよりベアチップ41(シリコン)を介する方が、熱伝導率の違いから、大きくなるためである。配線基板10側の押圧部61からの加熱においては、配線基板10(樹脂)の温度がガラス転移点に達しないようにする。これらの点から、下側の押圧部61についてはヒータ61aを設けない構成とすることも考えられる。
板状の押圧部61、62には、例えば、耐熱樹脂製の板材を用いることができる。基本的に、配線基板10を押圧するための板材は、熱による変形が小さいものが好ましい。この点で、例えば、金属製、セラミック製なども考えられる。耐熱樹脂製の場合はわずかな可撓性があり硬質であるものの押圧する対象物(ベアチップ41が仮固定された配線基板10)の形状に倣いやすく、より好ましいと考えられる。
図10は、本発明の一実施形態に係るフリップ実装体の製造方法を適用した場合のフリップ実装時間を比較例の場合のそれと対照して示す表である。図10に示すように、フリップチップボンダによりベアチップをひとつひとつフリップ実装する場合(表左欄)には、ベアチップの数に比例して合計実装時間が増加し、ベアチップ数が例えば8個であれば、合計616秒を要する(77秒/1個として)。これに対して、上記で説明してきた方法による場合(表右欄)では、ベアチップ仮固定に20秒/1個を要し、最後の一括硬化に60秒を要するとして、合計220秒で済む。したがって、大幅な生産効率向上が達せられる。この効果は、ベアチップ数が多くなるほどさらに大きくなる。
次に、上記説明のようにして得られたフリップ実装体の応用について例(部品内蔵配線板の例)を図11、図12を参照して説明する。図11は、上記説明したフリップ実装体の製造方法の適用によって得られたフリップ実装体を部材に用いた部品内蔵配線板の構成を示す断面図である。図12は、図11に示した部品内蔵配線板を製造するための最終積層工程を示す工程図である。図11、図12において、すでに説明した図中に示した構成要素と同一相当のものには同一符号を付してある。
図11に示す部品内蔵配線板は、絶縁層101、102、103、104、105、配線層(配線パターン)201、11、203、204、205、206、層間接続体(導電性組成物印刷による導電性バンプ)301、302、304、305、スルーホール導電体303、ベアチップ41、スタッド状バンプ42、アンダーフィル材21B、はんだレジスト601、602を有する。
図11に示す部品内蔵配線板を得るための最終積層工程である図12において、金属箔201A、206Aは、それぞれ、配線層201、206に加工されるべき金属箔(銅箔)である。また、プリプレグ102A、104Aは、それぞれ、絶縁層102、104に硬化させるべき前駆体(半硬化部材)である。図12に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ102A、104Aが完全に硬化し全体が積層、一体化する。このとき、加熱により生じるプリプレグ102A、104Aの流動性により、ベアチップ41の周りの空間およびスルーホール導電体303内部の空間にはプリプレグ102A、104Aが変形進入する。
すなわち、図11に示す部品内蔵配線板は、図12に示すように、製造途上の部材としてフリップ実装体(配線板素材1)を用いる。そして、このフリップ実装体は、ベアチップ41に対応して部品用開口部701が設けられた中間の配線板素材2を介して上側の配線板素材3と積層、一体化される。この積層、一体化では、ベアチップ41の高さが一定に揃っていないとその高さ方向につかえたり、空隙ができやすくなったりして歩留まり低下をきたす恐れがある。この点で、上記説明した製造方法によるフリップ実装体を用いれば、図8に示したような一括的な押圧がされているので、ベアチップ41の高さがより一定に揃えられている。よって、歩留まり向上の効果が得られる。
1,2,3…配線板素材、10…配線基板、10a…個片化ごとの領域、11…配線パターン、21…アンダーフィル材(ペースト状)、21A…アンダーフィル材(半硬化)、21B…アンダーフィル材(硬化後)、31…ディスペンサノズル、41…ベアチップ、42…スタッド状バンプ、51…フリップチップボンダヘッド、51a…ヒータ、61,62…押圧部(プレス手段)、61a,62a…ヒータ(加熱手段)、101,102,103,104,105…絶縁層、102A,104A…プリプレグ、201,203,204,205,206…配線層(配線パターン)、201A,206A…金属箔(銅箔)、301,302,304,305…層間接続体(導電性組成物印刷による導電性バンプ)、303…スルーホール導電体、601,602…はんだレジスト、701…部品用開口部。
Claims (8)
- ベアチップがフリップ実装されるべき実装領域が複数用意された配線基板の前記実装領域のそれぞれにペースト状のアンダーフィル材を塗布する工程と、
前記アンダーフィル材を介して前記配線基板上にベアチップを位置合わせして圧接するとともに加熱して前記アンダーフィル材を半硬化させるベアチップ仮固定を前記実装領域のそれぞれについて行う工程と、
前記配線基板上の複数のベアチップを一括して該配線基板の側に押し付けるように、前記配線基板を上下からプレス手段で押圧するとともに、加熱して前記アンダーフィル材を半硬化の状態から硬化の状態に移行させる工程と
を具備することを特徴とするフリップ実装体の製造方法。 - 前記プレス手段が、前記ベアチップの存在する側を押圧する押圧部に第1の加熱手段を有し、前記ベアチップの存在しない側を押圧する押圧部に第2の加熱手段を有し、前記第1の加熱手段の方が前記第2の加熱手段より発熱容量が大であることを特徴とする請求項1記載のフリップ実装体の製造方法。
- 前記プレス手段が、前記ベアチップの存在する側を押圧する押圧部に加熱手段を有し、前記ベアチップの存在しない側を押圧する押圧部に加熱手段を有していないことを特徴とする請求項1記載のフリップ実装体の製造方法。
- ベアチップ仮固定を前記実装領域のそれぞれについて行う前記工程が、前記アンダーフィル材が1.0×103Pa・sないし1.0×105Pa・sの粘度になるように加熱して行われることを特徴とする請求項1または2記載のフリップ実装体の製造方法。
- アンダーフィル材を塗布する前記工程が、ディスペンサを用いてなされることを特徴とする請求項1記載のフリップ実装体の製造方法。
- アンダーフィル材を塗布する前記工程が、前記ディスペンサにより前記アンダーフィル材を加温してなされることを特徴とする請求項5記載のフリップ実装体の製造方法。
- 前記プレス手段が、前記配線基板を押圧するための耐熱樹脂製の板材を有することを特徴とする請求項1記載のフリップ実装体の製造方法。
- ペースト状の前記アンダーフィル材が、エポキシ樹脂を有することを特徴とする請求項1記載のフリップ実装体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009263536A JP5273017B2 (ja) | 2009-11-19 | 2009-11-19 | フリップ実装体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009263536A JP5273017B2 (ja) | 2009-11-19 | 2009-11-19 | フリップ実装体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108903A true JP2011108903A (ja) | 2011-06-02 |
JP5273017B2 JP5273017B2 (ja) | 2013-08-28 |
Family
ID=44232061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009263536A Expired - Fee Related JP5273017B2 (ja) | 2009-11-19 | 2009-11-19 | フリップ実装体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5273017B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302444A (ja) * | 1991-03-29 | 1992-10-26 | Toshiba Corp | 半導体素子の実装方法 |
JPH07297227A (ja) * | 1994-04-26 | 1995-11-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009004462A (ja) * | 2007-06-20 | 2009-01-08 | Panasonic Corp | 半導体装置の実装方法 |
-
2009
- 2009-11-19 JP JP2009263536A patent/JP5273017B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302444A (ja) * | 1991-03-29 | 1992-10-26 | Toshiba Corp | 半導体素子の実装方法 |
JPH07297227A (ja) * | 1994-04-26 | 1995-11-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2009004462A (ja) * | 2007-06-20 | 2009-01-08 | Panasonic Corp | 半導体装置の実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5273017B2 (ja) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535616B2 (en) | Warpage control in package-on-package structures | |
JP7092031B2 (ja) | 配線基板の製造方法 | |
US8895359B2 (en) | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus | |
JP2022009941A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
TWI461118B (zh) | 具有電子零件之配線基板及其製造方法 | |
CN103839897B (zh) | 集成电路封装及制造方法 | |
WO2011136363A1 (ja) | 回路装置の製造方法 | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP5176676B2 (ja) | 部品内蔵基板の製造方法 | |
JP2018186121A (ja) | 半導体パッケージ基板、半導体パッケージ、および半導体装置 | |
JP4288912B2 (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
JP5273017B2 (ja) | フリップ実装体の製造方法 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2007266129A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
TW202105537A (zh) | 電子零件裝置的製造方法及用於其的積層膜 | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
TWI420996B (zh) | 印刷電路板及其製造方法 | |
JP2007201035A (ja) | 積層基板の製造方法 | |
JP4543899B2 (ja) | フリップチップ実装方法およびフリップチップ実装装置 | |
JP6520101B2 (ja) | 電子装置及び電子装置の製造方法 | |
TWI535350B (zh) | 印刷電路板及其製造方法 | |
JP5576053B2 (ja) | 半導体装置の製造方法、及び回路基板シート | |
JP5699344B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |