JP2011108786A - インダクタ - Google Patents

Abstract

【課題】漏れ磁束の発生を抑制して周辺回路等への影響を無くすことができ、よって薄型化および大電流化に対応することが可能になるインダクタを提供する。
【解決手段】実装面と交差する方向に軸線を有する筒状の巻線部にコイル１２が巻回されたボビン１０と、このボビン１０の上記実装面側に配置されて中脚１５ｂが巻線部内に挿入されたＥ型コア１５と、このＥ型コア１５に対向配置されて閉磁路を形成するＩ型コア１４とを備え、Ｉ型コア１４の平板部１４ａの幅寸法Ｗ_Iを、下方のＥ型コア１５の平板部１５ａの幅寸法Ｗ_Eよりも大きくした。
【選択図】図１

Description

本発明は、各種の電子機器における電源回路等の基板に、チョークコイルやトランス等として実装されるインダクタに関するものである。

周知のように、各種電子機器の電源回路等の基板には、チョークコイルやトランス等として多数のインダクタが実装されている。

ところで、上記電子機器類に対する小型化および薄型化の要求に伴って、当該電子機器の回路基板に実装される上記インダクタについても、小型化や薄肉化が進められている。
さらに、薄型テレビジョンの液晶ディスプレイにおける冷陰極管の放電・点灯用の電源回路基板に対しては、上述した薄型化に加えて画面の大型化に伴い、大電流化に対応する必要もある。

そこで、近年、コイルの軸線を回路基板の実装面と平行（横置き）にしたインダクタによって上記要請への対応を図っている。
図１５〜図１７は、従来のこの種のインダクタを示すもので、図中符号１がこのインダクタのボビンである。このボビン１には、下面に端子１ａが突設されるとともに、上記端子１ａが接続される回路基板の実装面と平行な軸線を有する筒状の巻線部２が一体に形成され、当該巻線部２にコイル３が巻回されるとともに、閉磁路を形成する一対のＥ型コア４の中脚４ａが巻線部２内に両側から挿入されたものである。

このような、コイル３を横置きしたインダクタによれば、巻線部２の軸線方向の長さ寸法を大きく取ることにより、所望とするコイル３の巻回数を確保することができるために、上述した薄型化および大電流化に対応することができるという利点がある。

しかしながら、上記構成からなるインダクタにあっては、特に大電流化へ対応するためには、両Ｅ型コア４の中脚４ａ間のインダクタンス調整用のギャップＧを大きく取る必要がある。このため、当該ギャップＧに起因して、それぞれ図１６に点線で、図１７に淡色で示すような、中脚４ａ間を透る磁束がコイル３の外方に向けて環状に大きく膨らんだ漏れ磁束が発生し、周辺回路に悪影響を及ぼす事例がしばしば問題になっている。

これに対して、図１８に示すように、下面に端子５ａが突設されたボビン５の上面中央に、回路基板の実装面と直交する方向に軸線を有する筒状の巻線部（図示を略す）を一体に形成し、この巻線部にコイル６を巻回するとともに、ボビン５の下面側にＥ型コア７を配設し、上面側にＩ型コア８が配設して、Ｅ型コア７の中脚７ｂを巻線部内に挿入し、かつＥ型コア７の外脚７ａをＩ型コア８の両端下面に当接させることにより閉磁路を形成した、縦置きのインダクタを用いて、上記Ｅ型コア７の中脚を短くすることにより、上記薄型化および大電流化に対応する試みがなされている。

ところが、上記縦置きのインダクタにあっても、同様にＥ型コア７の中脚７ｂとＩ型コア８との間のギャップを大きく取る必要があるために、それぞれ図１９に点線で、図２０に淡色で示すような漏れ磁束が発生し、周辺回路に影響を及ぼすおそれがあった。

本発明は、かかる事情に鑑みてなされたもので、漏れ磁束の発生を抑制して周辺回路等への影響を無くすことができ、よって薄型化および大電流化に対応することが可能になるインダクタを提供することを課題とするものである。

上記課題を解決するため、請求項１に記載の本発明に係るインダクタは、実装面と交差する方向に軸線を有する筒状の巻線部にコイルが巻回されたボビンと、このボビンの上記実装面側に配置された第１のコアと、この第１のコアに対向配置されて閉磁路を形成する第２のコアとを備えてなり、上記第１および第２のコアの少なくとも一方は、上記ボビンの一端面側に配置された平板部と、この平板部の両端部に立設されて上記コイルを間に挟んで対向する一対の外脚と、上記外脚間に立設されて上記巻線部内に挿入される中脚を有するＥ型コアであり、上記第１および第２のコアの他方は、上記ボビンの他端面側に配設されて上記Ｅ型コアの上記平板部と対向するとともに上記外脚と磁気的に連続する平板部を有し、この平板部と上記中脚との間にギャップが形成されるとともに、上記第２のコアの上記平板部の幅寸法を、上記第１のコアの上記平板部の幅寸法よりも大きくしたことを特徴とするものである。

なお、第１および第２のコアにおける平板部の幅寸法とは、各々の平板部における上記外脚の対向方向と直交する方向の寸法である。
また、請求項２に記載の発明は、請求項１に記載の発明において、上記第１および第２のコアが、ぞれぞれの上記平板部に、上記巻線部内に挿入されるとともに、互いの間にギャップを形成する上記中脚を有していることを特徴とするものである。

さらに、請求項３に記載の発明は、請求項１または２に記載の発明において、上記第２のコアの上記平板部の厚さ寸法を、上記第１のコアの上記平板部の厚さ寸法よりも小さくしたことを特徴とするものである。

請求項１〜３のいずれかに記載の発明によれば、上方に位置する第２のコアの平板部の幅寸法を、下方に位置する第１のコアの平板部の幅寸法よりも大きくしているために、第１のコアの中脚と第２のコアとの間のギャップから漏れて外方へと広がろうとする磁束を、上方の幅広の第２のコアによって抑制して漏れ磁束を低減化して、外部回路への影響を無くすことができ、よって薄型化および大電流化にも対応することができる。

ここで、上記第１および第２のコアは、いずれか一方を中脚および一対の外脚を備えたＥ型コアとし、他方を少なくとも平板部を有するＩ型コアとして構成することができる。また、請求項２に記載の発明のように、第１および第２のコアを、ともにＥ型コアによって構成してもよい。

さらに、請求項３に記載の発明のように、実装面に対して上方に位置する第２のコアの平板部の厚さ寸法を、第１のコアの平板部の厚さ寸法よりも小さくすれば、インダクタ全体として、より一層薄型にすることができて好適である。

本発明の第１の実施形態を示す側面図である。 図１の正面図である。 図２の平面図である。 図１のＥ型コアを示す平面図である。 図１の漏れ磁束を模式的に示す断面図である。 図１の漏れ磁束のＣＡＥ解析による解析結果を示す図である。 本発明の第２の実施形態を示す側面図である。 図７のＥ型コアおよびＩ型コアの形状を示す正面図である。 本発明の第３の実施形態を示す側面図である。 図９の上下Ｅ型コアの形状を示すもので、（ａ）は上部Ｅ型コアを示す底面図、（ｂ）は下部Ｅ型コアを示す平面図である。 本発明の第４の実施形態を示す側面図である。 図１１の上下Ｅ型コアを示す正面図である。 本発明に係る第１のコアの他の形状を示す平面図である。 本発明に係る第１のコアの他の形状を示す平面図である。 従来の横置き型のインダクタを示す正面図である。 図１５の漏れ磁束の模式的に示す断面図である。 図１５の漏れ磁束のＣＡＥ解析による解析結果を示す図である。 従来の縦置き型のインダクタを示す側面図である。 図１８の漏れ磁束の模式的に示す断面図である。 図１８の漏れ磁束のＣＡＥ解析による解析結果を示す図である。

（第１の実施形態）
図１〜図６は、本発明に係るインダクタの第１の実施形態を示すものである。
図１〜図５において、図中符号１０は、このインダクタのボビンを示すもので、このボビン１０は、長方形板状の基部１０ａと、この基部１０ａの両長辺側からそれぞれ側方に突出した５本の端子台１０ｂと、上面中央に形成された円筒状の巻線部とが電気絶縁性を有する合成樹脂によって一体成形されたものである。

ここで、円筒状の巻線部は、その軸線が基部１０ａの板面と直交する方向に形成されており、この結果基板１０ａの中央部には貫通孔１１が形成されている。そして、この巻線部にコイル１２が巻回されるとともに、当該コイル１２の端部が、端子台１０ｂの下面から図示されない回路基板の実装面側に向けて突出する端子１３に巻回されている。

また、巻線部の上端面には、長方形状の平坦面１０ｃが形成され、当該平坦面１０ｃの長辺側の縁部には、案内用の壁部１０ｄが一体に形成されている。そして、これら壁部１０ｄ間の平坦面１０ｃ上に、フェライトからなるＩ型コア（第２のコア）１４が載置されている。このＩ型コア１４は、長方形板状の平板部１４ａによって形成されたものである。

他方、端子１２が設けられた基部１０ａの下面側（すなわち、このインダクタが取り付けられる回路基板の実装面側）には、フェライトからなるＥ型コア１５（第１のコア）が配置されている。

このＥ型コア１５は、図４に示すように、長方形板状の平板部１５ａと、この平板部１５ａの長手方向両端部に立設された略板状の外脚１５ｂと、これら外脚１５ｂ間の中央部に立設された円柱状の中脚１５ｄとが一体に成形されたもので、中脚１５ｄの高さ位置が、外脚１５ｂの高さよりも低くなるように形成されている。なお、外脚１５ｂの対向面は、コイル１２の外周面に沿うように円弧面状に形成されている。

また、このＥ型コア１５の平板部１５ａの長手方向の寸法は、Ｉ型コア１４の平板部１４ａの長手方向の寸法と等しくなるように形成されている。
これに対して、図１に示すように、Ｉ型コア１４は、その平板部１４ａの短手方向の幅寸法Ｗ_Iが、Ｅ型コア１５の平板部１５ａにおける短手方向の幅寸法Ｗ_Eよりも、大きく形成されている。

そして、Ｅ型コア１５は、平板部１５ａがボビン１０の下面側に配置され、外脚１５ｂがコイル１２を間に挟んで対向し、かつ中脚１５ｂが巻線部内に挿入された状態で、外脚１５ｂの端面がＩ型コア１４の平板部１４ａの両端下面に接合されることにより、一体化されている。

これにより、Ｉ型コア１４およびＥ型コア１５によって、閉磁路が形成されるとともに、Ｅ型コア１５の中脚１５ｂとＩ型コア１４の平板部１４ａとの間には、インダクタンス調整用のギャップＧが形成されている。

以上の構成からなるインダクタによれば、実装面に対して上方に位置するＩ型コア１５の平板部１５ｂの幅寸法Ｗ_Iを、下方に位置するＥ型コア１４の平板部１４ａの幅寸法Ｗ_Eよりも大きくしているために、それぞれ図５に点線で、図６に淡色で示すように、Ｅ型コア１５の中脚１５ｂとＩ型コア１４との間のギャップから漏れて外方へと広がろうとする磁束を、上方の幅広のＩ型コア１５によって抑制して漏れ磁束を低減化して、外部回路への影響を無くすことができる。このため、薄型化および大電流化にも対応することが可能になる。

（第２の実施形態）
図７および図８は、本発明の第２の実施形態を示すもので、第１の実施形態と同一構成部分については、同一符号を付してその説明を簡略化する。
これらの図に示すように、本実施形態のインダクタが、第１の実施形態に示したものと相違する点は、Ｉ型コア（第２のコア）１４およびＥ型コア（第１のコア）１５の平板部１４ａ、１５ａにおける相対的な厚さ寸法Ｄ_I、Ｄ_Eの関係にある。

すなわち、本実施形態のインダクタにおいては、Ｉ型コア１４の平板部１４ａの厚さ寸法Ｄ_Iが、Ｅ型コア１５の平板部１５ａの厚さ寸法Ｄ_Eよりも小さくなるように形成されている。

したがって、上記構成からなるインダクタによれば、第１の実施形態に示したものと同様の作用効果が得られることに加えて、さらに実装面に対して上方に位置するＩ型コア１４の平板部１４ａの厚さ寸法Ｄ_Iを、Ｅ型コア１５の平板部１５ａの厚さ寸法Ｄ_Wよりも小さくしているために、インダクタ全体として、より一層薄型にすることができるという効果が得られる。

（第３の実施形態）
図９および図１０は、本発明の第３の実施形態を示すものである。
これらの図において、本実施形態のインダクタが、第１の実施形態に示したものと相違する点は、第１の実施形態におけるＥ型コア１５の中脚部１５ｂの長さ寸法が、より短く形成されるとともに、Ｉ型コア（第２のコア）１４に代えて、Ｅ型コア（第２のコア）２０を用いたことにある。

このＥ型コア２０は、図１０に示すように、下方のＥ型コア１５と同様に、長方形板状の平板部２０ａと、この平板部２０ａの長手方向両端部に立設された略板状の外脚２０ｂと、これら外脚２０ｂ間の中央部に立設された円柱状の中脚２０ｃとが一体に成形されたものである。ここで、Ｅ型コア２０は、その平板部２０ａの長手方向の長さ寸法や外脚２０ｂの形状が、下方のＥ型コア１５における平板部１５ａの長手方向の長さ寸法や外脚１５ｂの形状とほぼ等しくなるように形成されている。

また、Ｅ型コア２０の中脚２０ｃの外径も、下方のＥ型コア１５の中脚１５ｃの外径と同一になっている。さらに、中脚２０ｃの高さ寸法は、双方のＥ型コア１５、２０の外脚１５ｂ、２０ｂを当接させた際に、下方のＥ型コア１５の中脚１５ｃとの間に所望とするギャップＧが形成される寸法（図１２参照）に設定されている。

ただし、Ｅ型コア２０においては、その平板部２０ａの短手方向の幅寸法Ｗ_E(upper)が、下方のＥ型コア１５の平板部１５ａにおける短手方向の幅寸法Ｗ_E(lower)よりも、大きくなるように形成されている。
そして、ボビン１０の巻線部内には、下方からＥ型コア１５の中脚１５ｃが挿入されるとともに、上方からＥ型コア２０の中脚２０ｃが挿入され、両者間に上述したギャップＧが形成されている。

（第４の実施形態）
さらに、図１１および図１２は、本発明の第４の実施形態を示すもので、本実施形態のインダクタは、第３の実施形態に示したＥ型コア２０の平板部１４ａの厚さ寸法Ｄ_E(upper)を、下方のＥ型コア１５の平板部１５ａの厚さ寸法Ｄ_E(lower)よりも小さくしたものである。

したがって、上記第３および第４の実施形態に示したインダクタにあっても、各々上記第１および第２の実施形態に示したものと、同様の作用効果を得ることが可能である。

なお、上記第１〜第４の実施形態においては、Ｅ型コア１５、２０として、円柱状の中脚１５ａ、２０ａが一体形成されたものについてのみ説明したが、これに限定されるものではなく、例えば図１３に示すように、四角柱の中脚２１ｃを有するＥ型コア２１や、中脚２２ｃの幅寸法と外脚２２ｂの幅寸法が異なるＰＭコア２２等も同様にして用いることが可能である。

各種の電子機器における電源回路等の基板に、チョークコイルやトランス等として実装されるインダクタとして利用可能である。

１０ ボビン
１２ コイル
１４ Ｉ型コア（第２のコア）
１５ Ｅ型コア（第１のコア）
１４ａ、１５ａ、２０ａ 平板部
１５ｂ、２０ｂ、２２ｂ 外脚
１５ｃ、２０ｃ、２１ｃ、２２ｃ 中脚
２０ Ｅ型コア（第２のコア）
２１ Ｅ型コア
２２ ＰＭコア
Ｗ_I Ｉ型コアの平板部の幅寸法
Ｗ_E Ｅ型コアの平板部の幅寸法
Ｄ_I Ｉ型コアの平板部の厚さ寸法
Ｄ_E Ｅ型コアの平板部の厚さ寸法

Claims (3)

1. 実装面と交差する方向に軸線を有する筒状の巻線部にコイルが巻回されたボビンと、このボビンの上記実装面側に配置された第１のコアと、この第１のコアに対向配置されて閉磁路を形成する第２のコアとを備えてなり、
   上記第１および第２のコアの少なくとも一方は、上記ボビンの一端面側に配置された平板部と、この平板部の両端部に立設されて上記コイルを間に挟んで対向する一対の外脚と、上記外脚間に立設されて上記巻線部内に挿入される中脚を有するＥ型コアであり、上記第１および第２のコアの他方は、上記ボビンの他端面側に配設されて上記Ｅ型コアの上記平板部と対向するとともに上記外脚と磁気的に連続する平板部を有し、この平板部と上記中脚との間にギャップが形成されるとともに、上記第２のコアの上記平板部の幅寸法を、上記第１のコアの上記平板部の幅寸法よりも大きくしたことを特徴とするインダクタ。
2. 上記第１および第２のコアは、ぞれぞれの上記平板部に、上記巻線部内に挿入されるとともに、互いの間にギャップを形成する上記中脚を有していることを特徴とする請求項１に記載のインダクタ。
3. 上記第２のコアの上記平板部の厚さ寸法を、上記第１のコアの上記平板部の厚さ寸法よりも小さくしたことを特徴とする請求項１または２に記載のインダクタ。