JP2011100778A - Circuit board, and semiconductor device mounted with component - Google Patents

Circuit board, and semiconductor device mounted with component Download PDF

Info

Publication number
JP2011100778A
JP2011100778A JP2009253130A JP2009253130A JP2011100778A JP 2011100778 A JP2011100778 A JP 2011100778A JP 2009253130 A JP2009253130 A JP 2009253130A JP 2009253130 A JP2009253130 A JP 2009253130A JP 2011100778 A JP2011100778 A JP 2011100778A
Authority
JP
Japan
Prior art keywords
circuit
conductor
recess
pad portion
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009253130A
Other languages
Japanese (ja)
Inventor
Shingo Yoshioka
愼悟 吉岡
Hiroaki Fujiwara
弘明 藤原
Hiromitsu Takashita
博光 高下
Takeshi Takeda
剛 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009253130A priority Critical patent/JP2011100778A/en
Priority to PCT/JP2010/006378 priority patent/WO2011052211A1/en
Priority to CN2010800494868A priority patent/CN102598883A/en
Priority to EP10826347.6A priority patent/EP2496061A4/en
Priority to US13/504,281 priority patent/US8929092B2/en
Priority to TW099137217A priority patent/TWI463930B/en
Publication of JP2011100778A publication Critical patent/JP2011100778A/en
Priority to US14/481,188 priority patent/US9332642B2/en
Priority to US14/554,334 priority patent/US9351402B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the adhesion of the solder of an electric circuit provided on a surface of a circuit board to a pad area, and to improve the assembling performance of components to the circuit board. <P>SOLUTION: The circuit board 10 has an electric circuit 6 including wiring 6a and a pad 6b on a surface of an insulative base material 1. The electric circuit 6 has a structure in which a conductor 5 is embedded in a circuit recess 3 formed at the surface of the insulative base material 1 where the surface roughness of the conductor 5 differs between the wiring 6a and the pad 6b on the electric circuit 6. In this case, the surface roughness of the conductor 5 of the pad area 6b is preferably larger than that of the conductor 5 of the wiring 6a. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、回路基板及び半導体装置の技術分野に属する。   The present invention belongs to the technical field of circuit boards and semiconductor devices.

従来より、例えば特許文献1に開示されるように、半導体集積回路装置の製造方法において、CMP(化学的機械研磨:Chemical Mechanical Polishing)処理を用いた埋め込み回路の形成技術が知られている。   2. Description of the Related Art Conventionally, as disclosed in, for example, Patent Document 1, a technique for forming an embedded circuit using a CMP (Chemical Mechanical Polishing) process is known in a method for manufacturing a semiconductor integrated circuit device.

すなわち、CMP処理による回路形成技術は、図5に例示するように、絶縁基材aの表面に配線溝bを形成する工程(図5(A))、配線溝bを埋めるように配線溝bの内部および絶縁基材aの表面上に金属部材層cを形成する工程(図5(B))、配線溝bの外の金属部材層cをCMP処理で除去することにより埋め込み回路dを形成する工程(図5(C))を含むものである。   That is, in the circuit forming technique by the CMP process, as illustrated in FIG. 5, a step of forming the wiring groove b on the surface of the insulating base material a (FIG. 5A), and the wiring groove b to fill the wiring groove b Forming a metal member layer c inside and on the surface of the insulating base material a (FIG. 5B), forming the embedded circuit d by removing the metal member layer c outside the wiring groove b by CMP treatment The process (FIG.5 (C)) to perform is included.

特開2009−238896号公報(段落0015)JP2009-238896 (paragraph 0015)

ところで、図5(D)に示すように、回路dが配線部eとパッド部fとを有し、半導体チップ等の部品xがパッド部fに半田バンプを介して実装されることがある。しかし、回路dの表面がCMP処理で研磨されているため、配線部eの表面もパッド部fの表面もすべて極めて平滑な状態に平坦化されており、その結果、半田のパッド部fへの密着性が低下して接続不良が起き、半導体装置の信頼性が低下する可能性がある。   By the way, as shown in FIG. 5D, the circuit d has a wiring part e and a pad part f, and a component x such as a semiconductor chip may be mounted on the pad part f via a solder bump. However, since the surface of the circuit d is polished by the CMP process, both the surface of the wiring part e and the surface of the pad part f are flattened in an extremely smooth state. There is a possibility that a poor connection will occur due to a decrease in adhesion and the reliability of the semiconductor device will be reduced.

そこで、本発明は、回路基板の表面に設けられた電気回路のパッド部への半田の密着性を向上し、もって回路基板への部品の実装性を向上することを主たる目的とする。本発明の他の目的は、本発明の構成及び作用と共に後に明らかになる。   Therefore, the main object of the present invention is to improve the adhesion of solder to the pad portion of an electric circuit provided on the surface of the circuit board, thereby improving the mountability of components on the circuit board. Other objects of the present invention will become apparent later with the configuration and operation of the present invention.

すなわち、本発明の一局面は、絶縁基材の表面に、配線部とパッド部とを有する電気回路が設けられた回路基板であって、前記電気回路が、絶縁基材の表面に設けられた回路用凹部に導体が埋め込まれた構成であり、前記電気回路における配線部とパッド部とで導体の表面粗さが相互に異なっていることを特徴とする回路基板である。   That is, one aspect of the present invention is a circuit board provided with an electric circuit having a wiring portion and a pad portion on the surface of an insulating base material, and the electric circuit is provided on the surface of the insulating base material. The circuit board has a configuration in which a conductor is embedded in a circuit recess, and the surface roughness of the conductor is different between the wiring portion and the pad portion in the electric circuit.

この構成によれば、パッド部の導体の表面粗さと配線部の導体の表面粗さとが同じでなくなる。これに対し、CMP処理による埋め込み回路形成では、絶縁基材表面及び回路表面が全面研磨されるので、パッド部の導体の表面粗さと配線部の導体の表面粗さとが常に同じとなる。そして、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいときは、パッド部に半導体チップ等の部品を実装するときの半田の密着性が向上して、回路基板への部品の実装性が向上する。また、配線部においては、導体の表面粗さが相対的に小さいから、配線の断面積がほぼ一定となり、信号の伝送速度が安定する。一方、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも小さいときは、次のような利点がある。すなわち、パッド部の面積は相対的に大きいから、パッド部の導体の表面粗さが相対的に大きいと、パッケージ化するときの樹脂封止材の流動性が低下する。そこで、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも小さいと、樹脂封止材の流動性の低下を抑制することができ、ボイド等のない良好なパッケージが得られる。   According to this configuration, the surface roughness of the conductor in the pad portion is not the same as the surface roughness of the conductor in the wiring portion. On the other hand, in the formation of the embedded circuit by the CMP process, the surface of the insulating substrate and the circuit surface are entirely polished, so that the surface roughness of the conductor in the pad portion and the surface roughness of the conductor in the wiring portion are always the same. And when the surface roughness of the conductor of the pad portion is larger than the surface roughness of the conductor of the wiring portion, the adhesion of the solder when mounting a component such as a semiconductor chip on the pad portion is improved, and The mountability of parts is improved. In the wiring portion, since the surface roughness of the conductor is relatively small, the cross-sectional area of the wiring becomes substantially constant, and the signal transmission speed is stabilized. On the other hand, when the surface roughness of the conductor of the pad portion is smaller than the surface roughness of the conductor of the wiring portion, there are the following advantages. That is, since the area of the pad portion is relatively large, if the surface roughness of the conductor of the pad portion is relatively large, the fluidity of the resin sealing material when packaging is reduced. Therefore, when the surface roughness of the conductor in the pad portion is smaller than the surface roughness of the conductor in the wiring portion, it is possible to suppress a decrease in the fluidity of the resin sealing material and to obtain a good package free from voids.

前記構成において、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいことが好ましい。回路基板への部品実装性の向上と信号伝送速度の安定との両立が図られるからである。   The said structure WHEREIN: It is preferable that the surface roughness of the conductor of a pad part is larger than the surface roughness of the conductor of a wiring part. This is because it is possible to achieve both improvement of component mounting on the circuit board and stabilization of the signal transmission speed.

また、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいときは、パッド部の導体の表面の十点平均粗さ(RzPT)と配線部の導体の表面の十点平均粗さ(RzLT)との比(RzPT/RzLT)が2以上((RzPT/RzLT)≧2)であることが好ましい。パッド部に部品を実装するときの半田の密着性が向上する作用、及び、配線部において信号の伝送速度が安定する作用が確実に奏されるからである。そのような観点から、前記比(RzPT/RzLT)は5以上((RzPT/RzLT)≧5)であることがより好ましく、10以上((RzPT/RzLT)≧10)であることがさらに好ましい。   When the surface roughness of the conductor of the pad portion is larger than the surface roughness of the conductor of the wiring portion, the ten-point average roughness (RzPT) of the surface of the conductor of the pad portion and the ten-point average of the surface of the conductor of the wiring portion The ratio (RzPT / RzLT) to roughness (RzLT) is preferably 2 or more ((RzPT / RzLT) ≧ 2). This is because the effect of improving the adhesiveness of the solder when mounting the component on the pad portion and the effect of stabilizing the signal transmission speed in the wiring portion are surely exhibited. From such a viewpoint, the ratio (RzPT / RzLT) is more preferably 5 or more ((RzPT / RzLT) ≧ 5), and further preferably 10 or more ((RzPT / RzLT) ≧ 10).

また、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいときは、パッド部の導体の表面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることが好ましい。パッド部の導体の表面に簡単な形状が形成されているだけで、パッド部における半田密着性の向上作用が奏されるからである。   Also, when the surface roughness of the conductor of the pad portion is larger than the surface roughness of the conductor of the wiring portion, the surface of the conductor of the pad portion is linear, curved, latticed, annular, spiral, staggered in plan view And / or it is preferable that the dot-shaped fine recessed part is formed. This is because an effect of improving the solder adhesion in the pad portion can be obtained only by forming a simple shape on the surface of the conductor of the pad portion.

その場合、パッド部の回路用凹部の底面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されており、このパッド部の回路用凹部の底面の形状を導体が追従したことにより、パッド部の導体の表面に前記微細凹部が形成されていることが好ましい。わざわざパッド部の導体の表面に前記微細凹部を形成する必要がなくなり、工程の短縮化が図られるからである。なお、例えば、無電解メッキで回路用凹部に導体を析出させることによって、導体がパッド部の回路用凹部の底面の形状を追従することができる。   In that case, a linear, curved, grid, annular, spiral, staggered, and / or dot-shaped fine recess is formed on the bottom surface of the circuit recess of the pad portion in plan view. It is preferable that the fine recess is formed on the surface of the conductor of the pad portion by the conductor following the shape of the bottom surface of the recess. This is because it is no longer necessary to form the fine concave portion on the surface of the conductor of the pad portion, and the process can be shortened. In addition, for example, the conductor can follow the shape of the bottom surface of the circuit recess of the pad portion by depositing the conductor in the circuit recess by electroless plating.

また、導体がパッド部の回路用凹部の底面の形状を追従するときは、導体の表面の十点平均粗さ(RzT)と回路用凹部の底面の十点平均粗さ(RzB)との比(RzT/RzB)が0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)であることが好ましい。パッド部の回路用凹部の底面の形状がパッド部の導体の表面の形状に確実に反映されて、パッド部の導体の表面に前記微細凹部が確実に形成されるからである。そのような観点から、前記比(RzT/RzB)は0.5以上かつ1.2以下(0.5≦(RzT/RzB)≦1.2)であることがより好ましい。   When the conductor follows the shape of the bottom surface of the circuit recess of the pad portion, the ratio between the ten-point average roughness (RzT) of the surface of the conductor and the ten-point average roughness (RzB) of the bottom surface of the circuit recess. (RzT / RzB) is preferably 0.1 or more and 2.0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0). This is because the shape of the bottom surface of the circuit recess of the pad portion is reliably reflected in the shape of the surface of the conductor of the pad portion, and the fine recess is reliably formed on the surface of the conductor of the pad portion. From such a viewpoint, the ratio (RzT / RzB) is more preferably 0.5 or more and 1.2 or less (0.5 ≦ (RzT / RzB) ≦ 1.2).

一方、本発明の他の局面は、絶縁基材の表面に、配線部とパッド部とを有する電気回路が設けられた回路基板であって、前記電気回路が、絶縁基材の表面に設けられた回路用凹部に導体が埋め込まれた構成であり、前記電気回路における配線部とパッド部とで回路用凹部の底面の表面粗さが相互に異なっていることを特徴とする回路基板である。   On the other hand, another aspect of the present invention is a circuit board provided with an electric circuit having a wiring part and a pad part on the surface of an insulating base material, and the electric circuit is provided on the surface of the insulating base material. The circuit board is characterized in that a conductor is embedded in the circuit recess, and the surface roughness of the bottom surface of the circuit recess is different between the wiring part and the pad part in the electric circuit.

この構成によれば、パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいときは、パッド部において、導体の絶縁基材への接合強度に優れ、パッド部の導体の絶縁基材からの脱落が抑制され、一方、配線部の回路用凹部の底面の表面粗さがパッド部の回路用凹部の底面の表面粗さよりも大きいときは、配線部において、導体の絶縁基材への接合強度に優れ、配線部の導体の絶縁基材からの脱落が抑制される。   According to this configuration, when the surface roughness of the bottom surface of the circuit recess in the pad portion is larger than the surface roughness of the bottom surface of the circuit recess in the wiring portion, the bonding strength of the conductor to the insulating base material is increased in the pad portion. If the surface roughness of the bottom surface of the circuit recess in the wiring portion is greater than the surface roughness of the bottom surface of the circuit recess in the pad portion, the wiring is excellent. In the portion, the bonding strength of the conductor to the insulating base material is excellent, and the dropout of the conductor in the wiring portion from the insulating base material is suppressed.

前記構成において、パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいことが好ましい。パッド部に実装された部品の絶縁基材からの脱落も抑制されるからである。   The said structure WHEREIN: It is preferable that the surface roughness of the bottom face of the circuit recessed part of a pad part is larger than the surface roughness of the bottom face of the circuit recessed part of a wiring part. This is because the component mounted on the pad portion is also prevented from falling off from the insulating base material.

また、パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいときは、パッド部の回路用凹部の底面の十点平均粗さ(RzPB)と配線部の回路用凹部の底面の十点平均粗さ(RzLB)との比(RzPB/RzLB)が2以上((RzPB/RzLB)≧2)であることが好ましい。パッド部の導体の絶縁基材からの脱落が抑制される作用、及び、パッド部に実装された部品の絶縁基材からの脱落が抑制される作用が確実に奏されるからである。そのような観点から、前記比(RzPB/RzLB)は5以上((RzPB/RzLB)≧5)であることがより好ましく、10以上((RzPB/RzLB)≧10)であることがさらに好ましい。   In addition, when the surface roughness of the bottom surface of the circuit recess in the pad portion is larger than the surface roughness of the bottom surface of the circuit recess in the wiring portion, the ten-point average roughness (RzPB) of the bottom surface of the circuit recess in the pad portion is The ratio (RzPB / RzLB) to the ten-point average roughness (RzLB) of the bottom surface of the circuit recess of the wiring portion is preferably 2 or more ((RzPB / RzLB) ≧ 2). This is because the action of suppressing the dropout of the conductor of the pad part from the insulating base material and the action of suppressing the dropout of the component mounted on the pad part from the insulating base material are surely exhibited. From such a viewpoint, the ratio (RzPB / RzLB) is more preferably 5 or more ((RzPB / RzLB) ≧ 5), and further preferably 10 or more ((RzPB / RzLB) ≧ 10).

また、パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいときは、パッド部の回路用凹部の底面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることが好ましい。パッド部の回路用凹部の底面に簡単な形状が形成されているだけで、パッド部の導体の絶縁基材からの脱落が抑制される作用、及び、パッド部に実装された部品の絶縁基材からの脱落が抑制される作用が奏されるからである。   Also, when the surface roughness of the bottom surface of the circuit recess in the pad portion is larger than the surface roughness of the bottom surface of the circuit recess in the wiring portion, the bottom surface of the circuit recess in the pad portion is linear, curved, It is preferable that fine recesses in a lattice shape, an annular shape, a spiral shape, a staggered shape, and / or a dot shape are formed. The action of suppressing the dropout of the conductor of the pad portion from the insulating base material by simply forming the bottom surface of the circuit recess of the pad portion, and the insulating base material of the component mounted on the pad portion It is because the effect | action which the drop-off from is suppressed is show | played.

その場合、パッド部の回路用凹部の底面の前記形状を導体が追従したことにより、パッド部の導体の表面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることが好ましい。パッド部に半導体チップ等の部品を実装するときの半田の密着性が向上して、回路基板への部品の実装性が向上するからである。また、わざわざパッド部の導体の表面に前記微細凹部を形成する必要がなくなり、工程の短縮化が図られるからである。なお、例えば、無電解メッキで回路用凹部に導体を析出させることによって、導体がパッド部の回路用凹部の底面の形状を追従することができる。   In that case, since the conductor followed the shape of the bottom surface of the circuit recess of the pad portion, the surface of the conductor of the pad portion is linear, curved, latticed, annular, spiral, staggered and / or in plan view. Or it is preferable that the dot-shaped fine recessed part is formed. This is because the adhesiveness of the solder when mounting a component such as a semiconductor chip on the pad portion is improved, and the mountability of the component on the circuit board is improved. Further, it is unnecessary to form the fine recesses on the surface of the conductor of the pad portion, and the process can be shortened. In addition, for example, the conductor can follow the shape of the bottom surface of the circuit recess of the pad portion by depositing the conductor in the circuit recess by electroless plating.

また、導体がパッド部の回路用凹部の底面の形状を追従するときは、導体の表面の十点平均粗さ(RzT)と回路用凹部の底面の十点平均粗さ(RzB)との比(RzT/RzB)が0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)であることが好ましい。パッド部の回路用凹部の底面の形状がパッド部の導体の表面の形状に確実に反映されて、パッド部の導体の表面に前記微細凹部が確実に形成されるからである。そのような観点から、前記比(RzT/RzB)は0.5以上かつ1.2以下(0.5≦(RzT/RzB)≦1.2)であることがより好ましい。   When the conductor follows the shape of the bottom surface of the circuit recess of the pad portion, the ratio between the ten-point average roughness (RzT) of the surface of the conductor and the ten-point average roughness (RzB) of the bottom surface of the circuit recess. (RzT / RzB) is preferably 0.1 or more and 2.0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0). This is because the shape of the bottom surface of the circuit recess of the pad portion is reliably reflected in the shape of the surface of the conductor of the pad portion, and the fine recess is reliably formed on the surface of the conductor of the pad portion. From such a viewpoint, the ratio (RzT / RzB) is more preferably 0.5 or more and 1.2 or less (0.5 ≦ (RzT / RzB) ≦ 1.2).

そして、本発明のさらに他の局面は、前記構成の回路基板の前記パッド部に部品が実装された半導体装置である。   Still another aspect of the present invention is a semiconductor device in which a component is mounted on the pad portion of the circuit board having the above configuration.

本発明の回路基板及び半導体装置によれば、回路基板の表面に設けられた電気回路のパッド部への半田の密着性を向上し、もって回路基板への部品の実装性を向上することができる。また、配線部における信号伝送速度の安定化を図ることができる。さらに、パッケージ化するときの樹脂封止材の流動性低下を抑制してボイド等のない良好なパッケージを得ることができる。また、配線部の導体の絶縁基材からの脱落、パッド部の導体の絶縁基材からの脱落、及びパッド部に実装された部品の絶縁基材からの脱落を抑制することができる。   According to the circuit board and the semiconductor device of the present invention, it is possible to improve the adhesion of the solder to the pad portion of the electric circuit provided on the surface of the circuit board, thereby improving the mountability of the components on the circuit board. . Further, it is possible to stabilize the signal transmission speed in the wiring portion. Furthermore, the fluidity | liquidity fall of the resin sealing material at the time of packaging can be suppressed, and the favorable package without a void etc. can be obtained. In addition, it is possible to prevent the conductor of the wiring portion from dropping from the insulating base material, the conductor of the pad portion from dropping from the insulating base material, and the component mounted on the pad portion from dropping from the insulating base material.

(a)本発明の実施形態に係る回路基板の部分拡大平面図、(b)I−I線に沿う断面図である。(A) The elements on larger scale of the circuit board which concerns on embodiment of this invention, (b) It is sectional drawing which follows the II line. 本発明の実施形態に係る回路基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the circuit board which concerns on embodiment of this invention. 本発明の実施形態に係る回路基板のパッド部に半田バンプを介して部品が実装された半導体装置の部分拡大断面図である。It is a partial expanded sectional view of the semiconductor device by which components were mounted in the pad part of the circuit board based on embodiment of this invention via the solder bump. (a)、(b)、(c)それぞれ回路基板のパッド部の変形例を示す部分拡大平面図である。(A), (b), (c) is the elements on larger scale which show the modification of the pad part of a circuit board, respectively. 従来のCMP処理を用いた埋め込み回路の形成方法を示す工程図である。It is process drawing which shows the formation method of the embedded circuit using the conventional CMP process.

図1に示すように、本実施形態に係る回路基板10は、絶縁基材1の表面に、配線部6aとパッド部6bとを有する電気回路6が設けられた回路基板10である。そして、前記電気回路6は、絶縁基材1の表面に設けられた回路用凹部3に導体5が埋め込まれた構成(埋め込み回路)である。そして、前記電気回路6における配線部6aとパッド部6bとで導体5の表面粗さが相互に異なっている。   As shown in FIG. 1, the circuit board 10 according to the present embodiment is a circuit board 10 in which an electric circuit 6 having a wiring part 6 a and a pad part 6 b is provided on the surface of an insulating base 1. The electric circuit 6 has a configuration (embedded circuit) in which the conductor 5 is embedded in the circuit recess 3 provided on the surface of the insulating substrate 1. And the surface roughness of the conductor 5 differs between the wiring part 6a and the pad part 6b in the electric circuit 6.

特に、本実施形態では、パッド部6bの導体5の表面粗さが配線部6aの導体5の表面粗さよりも大きくなっている。これにより、パッド部6bにおいては、導体5の表面粗さが相対的に大きいから、パッド部6bに半導体チップ等の部品20(図3参照)を実装するときの半田の密着性が向上して、回路基板10への部品20の実装性が向上する。また、配線部6aにおいては、導体5の表面粗さが相対的に小さいから、配線の断面積がほぼ一定となり、信号の伝送速度が安定する。つまり、回路基板10への部品実装性の向上と信号伝送速度の安定との両立が図られる。   In particular, in this embodiment, the surface roughness of the conductor 5 of the pad part 6b is larger than the surface roughness of the conductor 5 of the wiring part 6a. Thereby, in the pad part 6b, since the surface roughness of the conductor 5 is relatively large, the adhesiveness of the solder when the component 20 (see FIG. 3) such as a semiconductor chip is mounted on the pad part 6b is improved. The mountability of the component 20 on the circuit board 10 is improved. In the wiring portion 6a, since the surface roughness of the conductor 5 is relatively small, the cross-sectional area of the wiring becomes almost constant, and the signal transmission speed is stabilized. That is, it is possible to achieve both the improvement of the component mounting property on the circuit board 10 and the stabilization of the signal transmission speed.

本実施形態では、パッド部6bの導体5の表面の十点平均粗さ(RzPT)と配線部6aの導体5の表面の十点平均粗さ(RzLT)との比(RzPT/RzLT)を2以上((RzPT/RzLT)≧2)としている。これにより、パッド部6bに部品20を実装するときの半田の密着性が向上する作用、及び、配線部6aにおいて信号の伝送速度が安定する作用が確実に奏される。そのような観点から、前記比(RzPT/RzLT)は5以上((RzPT/RzLT)≧5)であることがより好ましく、10以上((RzPT/RzLT)≧10)であることがさらに好ましい。   In this embodiment, the ratio (RzPT / RzLT) of the ten-point average roughness (RzPT) of the surface of the conductor 5 of the pad portion 6b to the ten-point average roughness (RzLT) of the surface of the conductor 5 of the wiring portion 6a is 2. This is the above ((RzPT / RzLT) ≧ 2). Thereby, the effect | action which improves the adhesiveness of the solder when mounting the component 20 in the pad part 6b, and the effect | action which the signal transmission speed stabilizes in the wiring part 6a are show | played reliably. From such a viewpoint, the ratio (RzPT / RzLT) is more preferably 5 or more ((RzPT / RzLT) ≧ 5), and further preferably 10 or more ((RzPT / RzLT) ≧ 10).

前記比(RzPT/RzLT)が小さすぎると、パッド部6bに部品20を実装するときの半田の密着性が向上する作用、及び、配線部6aにおいて信号の伝送速度が安定する作用が不足する。前記比(RzPT/RzLT)が大きすぎると、パッド部6bに部品20を実装するときに半田が多量に必要となり微細加工が困難となる。   If the ratio (RzPT / RzLT) is too small, the effect of improving the adhesiveness of the solder when mounting the component 20 on the pad portion 6b and the effect of stabilizing the signal transmission speed in the wiring portion 6a are insufficient. If the ratio (RzPT / RzLT) is too large, a large amount of solder is required when the component 20 is mounted on the pad portion 6b, which makes fine processing difficult.

本実施形態では、パッド部6bの導体5の表面に、平面視で直線状の微細凹部を形成している。そして、この直線状の微細凹部により、パッド部6bの導体5の表面粗さを配線部6aの導体5の表面粗さよりも大きくしている。これにより、パッド部6bの導体5の表面に簡単な形状を形成するだけで、パッド部6bにおける半田密着性の向上作用が奏される。   In the present embodiment, linear fine concave portions are formed on the surface of the conductor 5 of the pad portion 6b in a plan view. Then, the surface roughness of the conductor 5 of the pad portion 6b is made larger than the surface roughness of the conductor 5 of the wiring portion 6a by this linear fine recess. Thereby, only by forming a simple shape on the surface of the conductor 5 of the pad portion 6b, an effect of improving the solder adhesion in the pad portion 6b is exhibited.

本実施形態では、回路用凹部3のうち、パッド部6bの回路用凹部3b(図2(B)参照)の底面に、平面視で直線状の微細凹部が形成されている。そして、この底面の直線状の微細凹部の形状を導体5が追従したことにより、パッド部6bの導体5の表面に前記微細凹部が形成されている。これにより、わざわざパッド部6bの導体5の表面に前記微細凹部を形成する必要がなくなり、工程の短縮化が図られる。   In the present embodiment, among the circuit recesses 3, linear fine recesses in a plan view are formed on the bottom surface of the circuit recess 3b (see FIG. 2B) of the pad portion 6b. And since the conductor 5 followed the shape of the linear fine recessed part of this bottom face, the said fine recessed part is formed in the surface of the conductor 5 of the pad part 6b. Thereby, it is not necessary to bother to form the fine recesses on the surface of the conductor 5 of the pad portion 6b, and the process can be shortened.

本実施形態では、導体5の表面の十点平均粗さ(RzT)と回路用凹部3の底面の十点平均粗さ(RzB)との比(RzT/RzB)を0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)としている。これにより、パッド部6bの回路用凹部3bの底面の形状がパッド部6bの導体5の表面の形状に確実に反映されて、パッド部6bの導体5の表面に前記微細凹部が確実に形成される。そのような観点から、前記比(RzT/RzB)は0.5以上かつ1.2以下(0.5≦(RzT/RzB)≦1.2)であることがより好ましい。   In this embodiment, the ratio (RzT / RzB) of the ten-point average roughness (RzT) of the surface of the conductor 5 to the ten-point average roughness (RzB) of the bottom surface of the circuit recess 3 is 0.1 or more and 2. 0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0). Thereby, the shape of the bottom surface of the circuit recess 3b of the pad portion 6b is reliably reflected in the shape of the surface of the conductor 5 of the pad portion 6b, and the fine recess is reliably formed on the surface of the conductor 5 of the pad portion 6b. The From such a viewpoint, the ratio (RzT / RzB) is more preferably 0.5 or more and 1.2 or less (0.5 ≦ (RzT / RzB) ≦ 1.2).

前記比(RzT/RzB)が小さすぎると、パッド部6bの回路用凹部3bの底面の形状がパッド部6bの導体5の表面の形状に反映されてパッド部6bの導体5の表面に前記微細凹部が形成されるという作用が不足する。前記比(RzT/RzB)が大きすぎると、配線部6aにおいては、信号の伝送速度が安定するという作用が不足し、パッド部6bにおいては、パッド部6bに部品20を実装するときに半田が多量に必要となり微細加工が困難となる。   If the ratio (RzT / RzB) is too small, the shape of the bottom surface of the circuit recess 3b of the pad portion 6b is reflected in the shape of the surface of the conductor 5 of the pad portion 6b, and the surface of the conductor 5 of the pad portion 6b becomes fine. The effect of forming the recess is insufficient. If the ratio (RzT / RzB) is too large, the wiring portion 6a has an insufficient effect of stabilizing the signal transmission speed. In the pad portion 6b, the solder is not formed when the component 20 is mounted on the pad portion 6b. A large amount is required, and fine processing becomes difficult.

また、同じく図1に示すように、本実施形態に係る回路基板10は、絶縁基材1の表面に、配線部6aとパッド部6bとを有する電気回路6が設けられた回路基板10である。そして、前記電気回路6は、絶縁基材1の表面に設けられた回路用凹部3に導体5が埋め込まれた構成(埋め込み回路)である。そして、前記電気回路6における配線部6aとパッド部6bとで回路用凹部3の底面の表面粗さが相互に異なっている。   Similarly, as shown in FIG. 1, the circuit board 10 according to the present embodiment is a circuit board 10 in which an electric circuit 6 having a wiring part 6 a and a pad part 6 b is provided on the surface of the insulating base 1. . The electric circuit 6 has a configuration (embedded circuit) in which the conductor 5 is embedded in the circuit recess 3 provided on the surface of the insulating substrate 1. And the surface roughness of the bottom face of the circuit recess 3 is different between the wiring part 6 a and the pad part 6 b in the electric circuit 6.

特に、本実施形態では、パッド部6bの回路用凹部3b(図2(B)参照)の底面の表面粗さが配線部6aの回路用凹部3a(図2(B)参照)の底面の表面粗さよりも大きくなっている。これにより、パッド部6bにおいて、導体5の絶縁基材1への接合強度に優れ、パッド部6bの導体5の絶縁基材1からの脱落が抑制される。また、パッド部6bに実装された半導体チップ等の部品20(図3参照)の絶縁基材1からの脱落も抑制される。   In particular, in this embodiment, the surface roughness of the bottom surface of the circuit recess 3b (see FIG. 2B) of the pad portion 6b is the surface of the bottom surface of the circuit recess 3a (see FIG. 2B) of the wiring portion 6a. It is larger than the roughness. Thereby, in the pad part 6b, it is excellent in the joining strength of the conductor 5 to the insulating base material 1, and the drop-off | omission from the insulating base material 1 of the conductor 5 of the pad part 6b is suppressed. Moreover, dropping off of the component 20 (see FIG. 3) such as a semiconductor chip mounted on the pad portion 6b from the insulating base 1 is also suppressed.

本実施形態では、パッド部6bの回路用凹部3bの底面の十点平均粗さ(RzPB)と配線部6aの回路用凹部3aの底面の十点平均粗さ(RzLB)との比(RzPB/RzLB)を2以上((RzPB/RzLB)≧2)としている。これにより、パッド部6bの導体5の絶縁基材1からの脱落が抑制される作用、及び、パッド部6bに実装された部品20の絶縁基材1からの脱落が抑制される作用が確実に奏されるからである。そのような観点から、前記比(RzPB/RzLB)は5以上((RzPB/RzLB)≧5)であることがより好ましく、10以上((RzPB/RzLB)≧10)であることがさらに好ましい。   In the present embodiment, the ratio (RzPB / R) of the ten-point average roughness (RzPB) of the bottom surface of the circuit recess 3b of the pad portion 6b and the ten-point average roughness (RzLB) of the bottom surface of the circuit recess 3a of the wiring portion 6a. RzLB) is set to 2 or more ((RzPB / RzLB) ≧ 2). Thereby, the effect | action which the drop-off from the insulating base material 1 of the conductor 5 of the pad part 6b is suppressed, and the effect | action which the drop-off | omission from the insulation base material 1 of the components 20 mounted in the pad part 6b are suppressed reliably. Because it is played. From such a viewpoint, the ratio (RzPB / RzLB) is more preferably 5 or more ((RzPB / RzLB) ≧ 5), and further preferably 10 or more ((RzPB / RzLB) ≧ 10).

前記比(RzPB/RzLB)が小さすぎると、パッド部6bの導体5の絶縁基材1からの脱落が抑制される作用、及び、パッド部6bに実装された部品20の絶縁基材1からの脱落が抑制される作用が不足する。前記比(RzPB/RzLB)が大きすぎると、パッド部6bの回路用凹部3bを必要以上に深く掘り下げなければならず無駄な加工となる。   If the ratio (RzPB / RzLB) is too small, the action of suppressing the drop-off of the conductor 5 of the pad portion 6b from the insulating base material 1 and the component 20 mounted on the pad portion 6b from the insulating base material 1 are suppressed. Insufficient drop-off action. If the ratio (RzPB / RzLB) is too large, the circuit recess 3b of the pad portion 6b must be dug deeper than necessary, resulting in useless processing.

本実施形態では、パッド部6bの回路用凹部3bの底面に、平面視で直線状の微細凹部を形成している。そして、この直線状の微細凹部により、パッド部6bの回路用凹部3bの底面の表面粗さを配線部6aの回路用凹部3aの底面の表面粗さよりも大きくしている。これにより、パッド部6bの回路用凹部3bの底面に簡単な形状を形成するだけで、パッド部6bの導体5の絶縁基材1からの脱落が抑制される作用、及び、パッド部6bに実装された部品20の絶縁基材1からの脱落が抑制される作用が奏される。   In the present embodiment, linear fine recesses in a plan view are formed on the bottom surface of the circuit recess 3b of the pad portion 6b. Then, the surface roughness of the bottom surface of the circuit recess 3b of the pad portion 6b is made larger than the surface roughness of the bottom surface of the circuit recess 3a of the wiring portion 6a. Thus, by simply forming a simple shape on the bottom surface of the circuit recess 3b of the pad portion 6b, the pad portion 6b can be prevented from falling off the conductor 5 from the insulating base 1, and mounted on the pad portion 6b. The effect | action which the drop-off | omission from the insulating base material 1 of the performed component 20 is suppressed is show | played.

本実施形態では、パッド部6bの回路用凹部3bの底面の前記形状を導体5が追従したことにより、パッド部6bの導体5の表面に平面視で直線状の微細凹部が形成されている。これにより、パッド部6bに部品20を実装するときの半田の密着性が向上して、回路基板1への部品20の実装性が向上する。また、わざわざパッド部6bの導体5の表面に前記微細凹部を形成する必要がなくなり、工程の短縮化が図られる。   In the present embodiment, the conductor 5 follows the shape of the bottom surface of the circuit recess 3b of the pad portion 6b, so that a linear fine recess is formed on the surface of the conductor 5 of the pad portion 6b in a plan view. Thereby, the adhesiveness of the solder when the component 20 is mounted on the pad portion 6b is improved, and the mountability of the component 20 on the circuit board 1 is improved. Further, it is not necessary to form the fine recesses on the surface of the conductor 5 of the pad portion 6b, and the process can be shortened.

本実施形態では、導体5の表面の十点平均粗さ(RzT)と回路用凹部3の底面の十点平均粗さ(RzB)との比(RzT/RzB)を0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)としている。これにより、パッド部6bの回路用凹部3bの底面の形状がパッド部6bの導体5の表面の形状に確実に反映されて、パッド部6bの導体5の表面に前記微細凹部が確実に形成される。そのような観点から、前記比(RzT/RzB)は0.5以上かつ1.2以下(0.5≦(RzT/RzB)≦1.2)であることがより好ましい。   In this embodiment, the ratio (RzT / RzB) of the ten-point average roughness (RzT) of the surface of the conductor 5 to the ten-point average roughness (RzB) of the bottom surface of the circuit recess 3 is 0.1 or more and 2. 0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0). Thereby, the shape of the bottom surface of the circuit recess 3b of the pad portion 6b is reliably reflected in the shape of the surface of the conductor 5 of the pad portion 6b, and the fine recess is reliably formed on the surface of the conductor 5 of the pad portion 6b. The From such a viewpoint, the ratio (RzT / RzB) is more preferably 0.5 or more and 1.2 or less (0.5 ≦ (RzT / RzB) ≦ 1.2).

前記比(RzT/RzB)が小さすぎると、パッド部6bの回路用凹部3bの底面の形状がパッド部6bの導体5の表面の形状に反映されてパッド部6bの導体5の表面に前記微細凹部が形成されるという作用が不足する。前記比(RzT/RzB)が大きすぎると、配線部6aにおいては、信号の伝送速度が安定するという作用が不足し、パッド部6bにおいては、パッド部6bに部品20を実装するときに半田が多量に必要となり微細加工が困難となる。   If the ratio (RzT / RzB) is too small, the shape of the bottom surface of the circuit recess 3b of the pad portion 6b is reflected in the shape of the surface of the conductor 5 of the pad portion 6b, and the surface of the conductor 5 of the pad portion 6b becomes fine. The effect of forming the recess is insufficient. If the ratio (RzT / RzB) is too large, the wiring portion 6a has an insufficient effect of stabilizing the signal transmission speed. In the pad portion 6b, the solder is not formed when the component 20 is mounted on the pad portion 6b. A large amount is required, and fine processing becomes difficult.

以下、本実施形態に係る回路基板10の製造方法を説明することにより、本発明をさらに詳しく説明する。   Hereinafter, the present invention will be described in more detail by describing a method for manufacturing the circuit board 10 according to the present embodiment.

図2は、本実施形態に係る回路基板10の製造方法を示す工程図である。図2中、符号1は絶縁基材、符号2は樹脂皮膜、符号3は回路パターンとしての回路用凹部、符号3aは配線部の回路用凹部、符号3bはパッド部の回路用凹部、符号4はメッキ触媒、符号5は導体としての無電解メッキ、符号6は電気回路、符号6aは配線部、符号6bはパッド部である。   FIG. 2 is a process diagram showing a method for manufacturing the circuit board 10 according to the present embodiment. In FIG. 2, reference numeral 1 is an insulating substrate, reference numeral 2 is a resin film, reference numeral 3 is a circuit recess as a circuit pattern, reference numeral 3a is a circuit recess in the wiring part, reference numeral 3b is a circuit recess in the pad part, reference numeral 4 Is a plating catalyst, 5 is electroless plating as a conductor, 6 is an electric circuit, 6a is a wiring portion, and 6b is a pad portion.

<樹脂皮膜形成工程>
まず、図2Aに示すように、絶縁基材1の表面に樹脂皮膜2を形成する。
<Resin film formation process>
First, as shown in FIG. 2A, a resin film 2 is formed on the surface of the insulating substrate 1.

絶縁基材1としては、従来から回路基板の製造に用いられる各種有機基板が特に限定なく使用可能である。有機基板の具体例としては、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、ビスマレイミド樹脂等からなる基板が挙げられる。   As the insulating substrate 1, various organic substrates conventionally used for manufacturing circuit boards can be used without any particular limitation. Specific examples of the organic substrate include substrates made of epoxy resin, acrylic resin, polycarbonate resin, polyimide resin, polyphenylene sulfide resin, polyphenylene ether resin, cyanate resin, benzoxazine resin, bismaleimide resin, and the like.

前記エポキシ樹脂としては、回路基板の製造に用いられ得る各種有機基板を構成するエポキシ樹脂であれば、特に限定されない。具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、アラルキルエポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。さらに、難燃性を付与するために、臭素化又はリン変性した、前記エポキシ樹脂、窒素含有樹脂、シリコーン含有樹脂等も挙げられる。また、前記エポキシ樹脂及び樹脂としては、前記各エポキシ樹脂及び樹脂を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The epoxy resin is not particularly limited as long as it is an epoxy resin constituting various organic substrates that can be used for manufacturing a circuit board. Specifically, for example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, aralkyl epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol type epoxy resin, naphthalene type epoxy resin , Dicyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, alicyclic epoxy resins, and the like. Furthermore, the epoxy resin, nitrogen-containing resin, silicone-containing resin, and the like that are brominated or phosphorus-modified to impart flame retardancy are also included. Moreover, as said epoxy resin and resin, each said epoxy resin and resin may be used independently, and may be used in combination of 2 or more type.

前記各樹脂で基材を構成する場合、一般的に、硬化させるために、硬化剤を含有させる。前記硬化剤としては、硬化剤として用いることができるものであれば、特に限定されない。具体的には、例えば、ジシアンジアミド、フェノール系硬化剤、酸無水物系硬化剤、アミノトリアジンノボラック系硬化剤、シアネート樹脂等が挙げられる。   When the substrate is composed of each resin, generally, a curing agent is contained for curing. The curing agent is not particularly limited as long as it can be used as a curing agent. Specific examples include dicyandiamide, phenolic curing agents, acid anhydride curing agents, aminotriazine novolac curing agents, and cyanate resins.

前記フェノール系硬化剤としては、例えば、ノボラック型、アラルキル型、テルペン型等が挙げられる。さらに難燃性を付与するためリン変性したフェノール樹脂、又はリン変性したシアネート樹脂等も挙げられる。また、前記硬化剤としては、前記各硬化剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   As said phenol type hardening | curing agent, a novolak type, an aralkyl type, a terpene type etc. are mentioned, for example. Furthermore, phosphorus-modified phenolic resins or phosphorus-modified cyanate resins for imparting flame retardancy are also included. Moreover, as said hardening | curing agent, each said hardening | curing agent may be used independently, and may be used in combination of 2 or more type.

後述するように、絶縁基材1の表面には、回路パターン形成工程において、レーザー加工により、回路パターンとしての回路用凹部3が形成されることから、100nm〜400nmの波長領域でのレーザー光の吸収率(UV吸収率)が良い樹脂等を用いることが好ましい。例えば、具体的には、ポリイミド樹脂等が挙げられる。   As will be described later, since a circuit recess 3 as a circuit pattern is formed on the surface of the insulating substrate 1 by laser processing in the circuit pattern forming step, laser light in a wavelength region of 100 nm to 400 nm is formed. It is preferable to use a resin having a good absorption rate (UV absorption rate). For example, specifically, a polyimide resin or the like can be given.

絶縁基材1にフィラーを含有させてもよい。フィラーとしては、無機微粒子であっても、有機微粒子であってもよく、特に限定されない。フィラーを含有させることで、レーザー加工部にフィラーが露出し、フィラーの凹凸によるメッキ(導体5)と樹脂(絶縁基材1)との密着性を向上することができる。   You may make the insulating base material 1 contain a filler. The filler may be inorganic fine particles or organic fine particles, and is not particularly limited. By containing a filler, a filler is exposed to a laser processing part and the adhesiveness of plating (conductor 5) and resin (insulating base material 1) by the unevenness | corrugation of a filler can be improved.

無機微粒子を構成する材料としては、具体的には、例えば、酸化アルミニウム(Al)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、窒化アルミニウム(AlN)、シリカ(SiO)、チタン酸バリウム(BaTiO)、酸化チタン(TiO)等の高誘電率充填材;ハードフェライト等の磁性充填材;水酸化マグネシウム(Mg(OH))、水酸化アルミニウム(Al(OH))、三酸化アンチモン(Sb)、五酸化アンチモン(Sb)、グアニジン塩、ホウ酸亜鉛、モリブテン化合物、スズ酸亜鉛等の無機系難燃剤;タルク(Mg(Si10)(OH))、硫酸バリウム(BaSO)、炭酸カルシウム(CaCO)、雲母等が挙げられる。無機微粒子としては、前記無機微粒子を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。これらの無機微粒子は、熱伝導性、比誘電率、難燃性、粒度分布、色調の自由度等が高いことから、所望の機能を選択的に発揮させる場合には、適宜配合及び粒度設計を行って、容易に高充填化を行うことができる。また、特に限定はされないが、絶縁層の厚み以下の平均粒径のフィラーを用いるのが好ましく、さらには0.01μm〜10μm、更に好ましくは、0.05μm〜5μmの平均粒径のフィラーを用いるのがよい。 Specific examples of the material constituting the inorganic fine particles include aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), boron nitride (BN), aluminum nitride (AlN), silica (SiO 2 ), and titanium. High dielectric constant filler such as barium oxide (BaTiO 3 ) and titanium oxide (TiO 2 ); magnetic filler such as hard ferrite; magnesium hydroxide (Mg (OH) 2 ), aluminum hydroxide (Al (OH) 2 ) Inorganic flame retardants such as antimony trioxide (Sb 2 O 3 ), antimony pentoxide (Sb 2 O 5 ), guanidine salt, zinc borate, molybdate compound, zinc stannate; talc (Mg 3 (Si 4 O 10 ) (OH) 2 ), barium sulfate (BaSO 4 ), calcium carbonate (CaCO 3 ), mica and the like. As the inorganic fine particles, the inorganic fine particles may be used alone or in combination of two or more. These inorganic fine particles have high thermal conductivity, relative dielectric constant, flame retardancy, particle size distribution, color tone flexibility, etc. And high filling can be easily performed. Although not particularly limited, it is preferable to use a filler having an average particle diameter equal to or less than the thickness of the insulating layer, more preferably 0.01 μm to 10 μm, and still more preferably a filler having an average particle diameter of 0.05 μm to 5 μm. It is good.

また、前記無機微粒子は、前記絶縁基材1中での分散性を高めるために、シランカップリング剤で表面処理してもよい。また、前記絶縁基材1は、前記無機微粒子の、前記絶縁基材1中での分散性を高めるために、シランカップリング剤を含有してもよい。前記シランカップリング剤としては、特に限定されない。具体的には、例えば、エポキシシラン系、メルカプトシラン系、アミノシラン系、ビニルシラン系、スチリルシラン系、メタクリロキシシラン系、アクリロキシシラン系、チタネート系等のシランカップリング剤等が挙げられる。前記シランカップリング剤としては、上記シランカップリング剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The inorganic fine particles may be surface-treated with a silane coupling agent in order to improve dispersibility in the insulating base material 1. In addition, the insulating substrate 1 may contain a silane coupling agent in order to increase the dispersibility of the inorganic fine particles in the insulating substrate 1. The silane coupling agent is not particularly limited. Specific examples include silane coupling agents such as epoxy silane, mercapto silane, amino silane, vinyl silane, styryl silane, methacryloxy silane, acryloxy silane, and titanate. As said silane coupling agent, the said silane coupling agent may be used independently, and may be used in combination of 2 or more type.

また、前記絶縁基材1は、前記無機微粒子の、前記絶縁基材1中での分散性を高めるために、分散剤を含有してもよい。前記分散剤としては、特に限定されない。具体的には、例えば、アルキルエーテル系、ソルビタンエステル系、アルキルポリエーテルアミン系、高分子系等の分散剤等が挙げられる。前記分散剤としては、前記分散剤を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。   The insulating substrate 1 may contain a dispersant in order to improve the dispersibility of the inorganic fine particles in the insulating substrate 1. The dispersant is not particularly limited. Specific examples include dispersants such as alkyl ether, sorbitan ester, alkyl polyether amine, and polymer. As said dispersing agent, the said dispersing agent may be used independently and may be used in combination of 2 or more type.

また、フィラーとして用い得る有機微粒子の具体例としては、例えば、ゴム微粒子等が挙げられる。   Specific examples of the organic fine particles that can be used as the filler include rubber fine particles.

絶縁基材1の形態としては、特に限定されない。具体的には、シート、フィルム、プリプレグ、三次元形状の成形体等が挙げられる。絶縁基材1の厚みも特に限定されず、例えば、シート、フィルム、プリプレグ等の場合は、例えば、10〜500μm、好ましくは10〜200μm、より好ましくは20〜200μm、さらに好ましくは20〜100μm程度の厚みである。   The form of the insulating substrate 1 is not particularly limited. Specific examples include a sheet, a film, a prepreg, and a three-dimensional shaped molded body. The thickness of the insulating substrate 1 is not particularly limited. For example, in the case of a sheet, a film, a prepreg, etc., for example, 10 to 500 μm, preferably 10 to 200 μm, more preferably 20 to 200 μm, and still more preferably about 20 to 100 μm. Of the thickness.

また、絶縁基材1は、例えば、金型及び枠型等を用いて絶縁基材となる材料を入れて、加圧し、硬化させることにより、三次元形状の成形体等に形成してもよいし、シート、フィルム、あるいはプリプレグを打ち抜き、くりぬいたものを硬化させること、もしくは、加熱加圧により硬化させることにより、三次元形状の成形体等に形成してもよい。   Moreover, the insulating base material 1 may be formed into a three-dimensional shaped molded body or the like by, for example, putting a material to be an insulating base material using a mold and a frame mold, pressurizing and curing the material. Then, the sheet, film, or prepreg may be punched out and cured, or cured by heat and pressure, to form a three-dimensional shaped molded body or the like.

次に、樹脂皮膜(レジスト)2としては、後述する皮膜除去工程で除去可能なものであれば、特に限定されない。樹脂皮膜2は、所定の液体で溶解又は膨潤することにより絶縁基材1の表面から容易に溶解除去又は剥離除去が可能な樹脂皮膜が好ましい。具体的には、例えば、有機溶剤やアルカリ溶液により容易に溶解し得る可溶型樹脂からなる皮膜や、所定の液体(膨潤液)で膨潤し得る膨潤性樹脂からなる皮膜等が挙げられる。なお、膨潤性樹脂皮膜には、所定の液体に対して実質的に溶解せず、膨潤により絶縁基材1の表面から容易に剥離するような樹脂皮膜だけではなく、所定の液体に対して膨潤し、さらに少なくとも一部が溶解し、その膨潤や溶解により絶縁基材1の表面から容易に剥離するような樹脂皮膜や、所定の液体に対して溶解し、その溶解により絶縁基材1の表面から容易に剥離するような樹脂皮膜も含まれる。このような樹脂皮膜を用いることにより、絶縁基材1の表面から樹脂皮膜2を容易かつ良好に除去できる。樹脂皮膜2を除去するときに樹脂皮膜を崩壊させると、その樹脂皮膜2に被着したメッキ触媒4が飛散し、飛散したメッキ触媒が絶縁基材1に再被着してその部分に不要なメッキが形成される問題がある。本実施形態では、絶縁基材1の表面から樹脂皮膜2を容易かつ良好に除去できるから、そのような問題が未然に防止できる。   Next, the resin film (resist) 2 is not particularly limited as long as it can be removed by a film removal step described later. The resin film 2 is preferably a resin film that can be easily dissolved or removed from the surface of the insulating substrate 1 by dissolving or swelling with a predetermined liquid. Specifically, for example, a film made of a soluble resin that can be easily dissolved by an organic solvent or an alkaline solution, a film made of a swellable resin that can swell with a predetermined liquid (swelling liquid), and the like can be given. Note that the swellable resin film does not substantially dissolve in a predetermined liquid, and is not only a resin film that easily peels off from the surface of the insulating substrate 1 by swelling, but also swells in a predetermined liquid. Furthermore, at least a part of the resin film is dissolved and easily dissolved from the surface of the insulating base material 1 by swelling or dissolution, or dissolved in a predetermined liquid, and the surface of the insulating base material 1 is dissolved by the dissolution. Also included is a resin film that easily peels off. By using such a resin film, the resin film 2 can be easily and satisfactorily removed from the surface of the insulating substrate 1. When the resin film 2 is disintegrated when the resin film 2 is removed, the plating catalyst 4 deposited on the resin film 2 scatters, and the scattered plating catalyst is re-deposited on the insulating substrate 1 and is unnecessary in that portion. There is a problem that plating is formed. In this embodiment, since the resin film 2 can be easily and satisfactorily removed from the surface of the insulating substrate 1, such a problem can be prevented.

樹脂皮膜2の形成方法は、特に限定されない。具体的には、例えば、絶縁基材1の表面に、樹脂皮膜2を形成し得る液状材料を塗布した後、乾燥させる方法や、支持基板に前記液状材料を塗布した後、乾燥することにより形成される樹脂皮膜を絶縁基材1の表面に転写する方法等が挙げられる。また、別の方法としては、絶縁基材1の表面に、予め形成された樹脂皮膜2からなる樹脂フィルムを貼り合せる方法等も挙げられる。なお、液状材料を塗布する方法としては、特に限定されない。具体的には、例えば、従来から知られたスピンコート法やバーコータ法等が挙げられる。   The method for forming the resin film 2 is not particularly limited. Specifically, for example, it is formed by applying a liquid material capable of forming the resin film 2 on the surface of the insulating substrate 1 and then drying, or by applying the liquid material to a support substrate and then drying it. And a method of transferring the resin film to be transferred onto the surface of the insulating substrate 1. Moreover, as another method, the method of bonding the resin film which consists of the resin film 2 formed in advance on the surface of the insulating base material 1 etc. are mentioned. The method for applying the liquid material is not particularly limited. Specifically, for example, conventionally known spin coating method, bar coater method and the like can be mentioned.

樹脂皮膜2を形成するための材料としては、所定の液体で溶解又は膨潤することにより絶縁基材1の表面から容易に溶解除去又は剥離除去が可能な樹脂であれば特に限定なく用いられ得る。好ましくは、所定の液体に対する膨潤度が50%以上、より好ましくは、100%以上、さらに好ましくは、500%以上であるような膨潤度の樹脂が用いられる。なお、膨潤度が低すぎる場合には、樹脂皮膜が剥離し難くなる傾向がある。   As a material for forming the resin film 2, any resin can be used without particular limitation as long as it can be easily dissolved or removed from the surface of the insulating substrate 1 by dissolving or swelling with a predetermined liquid. Preferably, a resin having a degree of swelling with respect to a predetermined liquid is 50% or more, more preferably 100% or more, and still more preferably 500% or more. In addition, when the degree of swelling is too low, the resin film tends to be difficult to peel.

なお、樹脂皮膜の膨潤度(SW)は、膨潤前重量m(b)及び膨潤後重量m(a)から、「膨潤度SW={(m(a)−m(b))/m(b)}×100(%)」の式により求められる。   In addition, the swelling degree (SW) of the resin film can be calculated from the weight m (b) before swelling and the weight m (a) after swelling by “swelling degree SW = {(m (a) −m (b)) / m (b )} × 100 (%) ”.

このような樹脂皮膜2は、絶縁基材1の表面にエラストマーのサスペンジョン又はエマルジョンを塗布した後、乾燥する方法や、支持基材にエラストマーのサスペンジョン又はエマルジョンを塗布した後、乾燥することにより形成される皮膜を絶縁基材1の表面に転写する方法等により容易に形成され得る。   Such a resin film 2 is formed by applying an elastomer suspension or emulsion to the surface of the insulating substrate 1 and then drying, or by applying an elastomer suspension or emulsion to the support substrate and then drying. The film can be easily formed by a method of transferring the film to be transferred onto the surface of the insulating substrate 1.

エラストマーの具体例としては、スチレン−ブタジエン系共重合体等のジエン系エラストマー、アクリル酸エステル系共重合体等のアクリル系エラストマー、及びポリエステル系エラストマー等が挙げられる。このようなエラストマーによれば、サスペンジョン又はエマルジョンとして分散されたエラストマー樹脂粒子の架橋度またはゲル化度等を調整することにより所望の膨潤度の樹脂皮膜を容易に形成することができる。   Specific examples of the elastomer include diene elastomers such as a styrene-butadiene copolymer, acrylic elastomers such as an acrylate ester copolymer, and polyester elastomers. According to such an elastomer, a resin film having a desired swelling degree can be easily formed by adjusting the degree of crosslinking or gelation of the elastomer resin particles dispersed as a suspension or emulsion.

なお、このような樹脂皮膜2としては、特に、膨潤度が膨潤液のpHに依存して変化するような皮膜であることが好ましい。このような、皮膜を用いた場合には、後述する触媒被着工程における液性条件と、後述する皮膜除去工程における液性条件とを相異させることにより、触媒被着工程におけるpHにおいては樹脂皮膜2は絶縁基材1に対する高い密着力を維持しつつ、皮膜除去工程におけるpHにおいては容易に樹脂皮膜2を絶縁基材1から剥離除去することができる。   The resin film 2 is particularly preferably a film whose degree of swelling changes depending on the pH of the swelling liquid. In the case of using such a film, the liquid condition in the catalyst deposition process described later is different from the liquid condition in the film removal process described later, so that the resin is used at the pH in the catalyst deposition process. The film 2 can easily peel and remove the resin film 2 from the insulating substrate 1 at the pH in the film removing step while maintaining high adhesion to the insulating substrate 1.

さらに具体的には、例えば、後述する触媒被着工程が、例えば、pH1〜3の範囲の酸性触媒金属コロイド溶液中で処理する工程を備え、後述する皮膜除去工程が、例えば、pH12〜14の範囲のアルカリ性溶液中で樹脂皮膜を膨潤させる工程を備える場合には、前記樹脂皮膜2は、前記酸性触媒金属コロイド溶液に対する膨潤度が60%以下、より好ましくは、40%以下であり、前記アルカリ性溶液に対する膨潤度が50%以上、より好ましくは、100%以上、さらに好ましくは、500%以上であるような樹脂皮膜であることが好ましい。   More specifically, for example, the catalyst deposition step described later includes a step of treating in an acidic catalyst metal colloid solution having a pH in the range of 1 to 3, for example, and the film removal step described below has a pH of 12 to 14, for example. When the resin film 2 is provided with a step of swelling the resin film in an alkaline solution in the range, the resin film 2 has a swelling degree with respect to the acidic catalyst metal colloid solution of 60% or less, more preferably 40% or less. It is preferable that the resin film has a swelling degree with respect to the solution of 50% or more, more preferably 100% or more, and still more preferably 500% or more.

このような樹脂皮膜2の例としては、所定量のカルボキシル基を有するエラストマーから形成されるシートや、プリント配線板のパターニング用のドライフィルムレジスト(以下「DFR」と記す場合がある)等に用いられる光硬化性のアルカリ現像型のレジストを全面硬化して得られるシートや、熱硬化性やアルカリ現像型のシート等が挙げられる。   Examples of such a resin film 2 are used for a sheet formed from an elastomer having a predetermined amount of carboxyl groups, a dry film resist for patterning a printed wiring board (hereinafter sometimes referred to as “DFR”), and the like. Examples thereof include a sheet obtained by completely curing a photocurable alkali-developable resist, a thermosetting or alkali-developable sheet, and the like.

カルボキシル基を有するエラストマーの具体例としては、カルボキシル基を有するモノマー単位を共重合成分として含有することにより、分子中にカルボキシル基を有する、スチレン−ブタジエン系共重合体等のジエン系エラストマーや、アクリル酸エステル系共重合体等のアクリル系エラストマー、あるいはポリエステル系エラストマー等が挙げられる。このようなエラストマーによれば、サスペンジョン又はエマルジョンとして分散されたエラストマーの、酸当量、架橋度又はゲル化度等を調整することにより、所望のアルカリ膨潤度を有する樹脂皮膜を形成することができる。また、皮膜除去工程において用いる所定の液体に対する膨潤度をより大きくでき、前記液体に対して溶解する樹脂皮膜も容易に形成することができる。エラストマー中のカルボキシル基はアルカリ水溶液に対して樹脂皮膜を膨潤させて、絶縁基材1の表面から樹脂皮膜2を剥離する作用をする。また、酸当量とは、カルボキシル基1個当たりのポリマー分子量である。   Specific examples of the elastomer having a carboxyl group include diene elastomers such as a styrene-butadiene copolymer having a carboxyl group in the molecule by containing a monomer unit having a carboxyl group as a copolymerization component, and acrylic. Examples include acrylic elastomers such as acid ester copolymers, and polyester elastomers. According to such an elastomer, a resin film having a desired degree of alkali swelling can be formed by adjusting the acid equivalent, the degree of crosslinking or the degree of gelation of the elastomer dispersed as a suspension or emulsion. Moreover, the swelling degree with respect to the predetermined liquid used in a film removal process can be increased, and a resin film that dissolves in the liquid can be easily formed. The carboxyl group in the elastomer swells the resin film with respect to the alkaline aqueous solution, and acts to peel the resin film 2 from the surface of the insulating substrate 1. The acid equivalent is the polymer molecular weight per carboxyl group.

カルボキシル基を有するモノマー単位の具体例としては、(メタ)アクリル酸、フマル酸、ケイ皮酸、クロトン酸、イタコン酸、及びマレイン酸無水物等が挙げられる。   Specific examples of the monomer unit having a carboxyl group include (meth) acrylic acid, fumaric acid, cinnamic acid, crotonic acid, itaconic acid, maleic anhydride, and the like.

このようなカルボキシル基を有するエラストマー中のカルボキシル基の含有割合としては、酸当量で100〜2000、好ましくは100〜800であることが好ましい。酸当量が小さ過ぎる場合(カルボキシル基の数が相対的に多過ぎる場合)には、溶媒または他の組成物との相溶性が低下することにより、無電解メッキの前処理液に対する耐性が低下する傾向がある。また、酸当量が大き過ぎる場合(カルボキシル基の数が相対的に少な過ぎる場合)には、アルカリ水溶液に対する剥離性が低下する傾向がある。   As a content rate of the carboxyl group in the elastomer which has such a carboxyl group, it is preferable that it is 100-2000 by an acid equivalent, Preferably it is 100-800. When the acid equivalent is too small (when the number of carboxyl groups is relatively large), the compatibility with a pretreatment solution for electroless plating is reduced due to a decrease in compatibility with a solvent or other composition. Tend. In addition, when the acid equivalent is too large (when the number of carboxyl groups is relatively small), the peelability with respect to the alkaline aqueous solution tends to decrease.

また、エラストマーの分子量としては、1万〜100万、好ましくは2万〜50万、より好ましくは2万〜6万であることが好ましい。エラストマーの分子量が大き過ぎる場合には剥離性が低下する傾向があり、小さ過ぎる場合には粘度が低下するために樹脂皮膜の厚みを均一に維持することが困難になると共に、無電解メッキの前処理液に対する耐性も低下する傾向がある。   The molecular weight of the elastomer is 10,000 to 1,000,000, preferably 20,000 to 500,000, and more preferably 20,000 to 60,000. When the molecular weight of the elastomer is too large, the peelability tends to decrease. When the molecular weight is too small, the viscosity decreases and it becomes difficult to maintain a uniform thickness of the resin film. There is also a tendency that the resistance to the treatment liquid also decreases.

また、DFRとしては、例えば、所定量のカルボキシル基を含有する、アクリル系樹脂、エポキシ系樹脂、スチレン系樹脂、フェノール系樹脂、ウレタン系樹脂等を樹脂成分とし、光重合開始剤を含有する光硬化性樹脂組成物のシートが用いられ得る。このようなDFRの具体例としては、特開2000−231190号公報、特開2001−201851号公報、特開平11−212262号公報に開示されるような光重合性樹脂組成物のドライフィルムを全面硬化させて得られるシートや、アルカリ現像型のDFRとして市販されている、例えば、旭化成工業社製のUFGシリーズ等が挙げられる。   In addition, as DFR, for example, an acrylic resin, an epoxy resin, a styrene resin, a phenol resin, a urethane resin, or the like containing a predetermined amount of a carboxyl group is used as a resin component, and a photopolymerization initiator is included. A sheet of curable resin composition may be used. Specific examples of such DFR include a dry film of a photopolymerizable resin composition as disclosed in JP-A-2000-231190, JP-A-2001-201851, and JP-A-11-212262. Sheets obtained by curing, and commercially available as an alkali development type DFR, for example, UFG series manufactured by Asahi Kasei Kogyo Co., Ltd. may be mentioned.

さらに、その他の樹脂皮膜2の例としては、カルボキシル基を含有する、ロジンを主成分とする樹脂(例えば、吉川化工社製の「NAZDAR229」)や、フェノールを主成分とする樹脂(例えば、LEKTRACHEM社製の「104F」)等が挙げられる。   Further, other examples of the resin film 2 include a rosin-based resin (for example, “NAZDAR229” manufactured by Yoshikawa Chemical Co., Ltd.) containing a carboxyl group, and a phenol-based resin (for example, LEKTRACHEM). "104F" manufactured by the company).

樹脂皮膜2は、絶縁基材1の表面に樹脂のサスペンジョン又はエマルジョンを従来から知られたスピンコート法やバーコーター法等の塗布手段を用いて塗布した後、乾燥する方法や、支持基材に形成されたDFRを真空ラミネーター等を用いて絶縁基材1の表面に貼り合わせた後、全面硬化することにより容易に形成することができる。   The resin film 2 is formed by applying a resin suspension or emulsion on the surface of the insulating substrate 1 using a conventionally known application method such as a spin coat method or a bar coater method, and then drying or After the formed DFR is bonded to the surface of the insulating substrate 1 using a vacuum laminator or the like, it can be easily formed by curing the entire surface.

樹脂皮膜2の厚みとしては、例えば、10μm以下が好ましく、5μm以下がさらに好ましい。また、0.1μm以上が好ましく、1μm以上がさらに好ましい。厚みが厚過ぎる場合は、微細な回路パターン(回路用凹部3)をレーザー加工や機械加工等により形成する際に精度が低下する傾向がある。また、厚みが薄過ぎる場合は、均一な膜厚の樹脂皮膜2を形成し難くなる傾向がある。   For example, the thickness of the resin film 2 is preferably 10 μm or less, and more preferably 5 μm or less. Moreover, 0.1 micrometer or more is preferable and 1 micrometer or more is further more preferable. If the thickness is too thick, the accuracy tends to decrease when a fine circuit pattern (circuit recess 3) is formed by laser processing, machining, or the like. Moreover, when thickness is too thin, there exists a tendency for it to become difficult to form the resin film 2 of uniform film thickness.

また、前記樹脂皮膜2として、例えば、酸等量が100〜800程度のカルボキシル基を有するアクリル系樹脂からなる樹脂(カルボキシル基含有アクリル系樹脂)を主成分とする樹脂皮膜もまた好ましく用いられ得る。   Moreover, as the resin film 2, for example, a resin film mainly composed of a resin (carboxyl group-containing acrylic resin) made of an acrylic resin having a carboxyl group with an acid equivalent of about 100 to 800 can also be used. .

さらに、上記のものの他に、前記樹脂皮膜2として、次のようなものもまた好適である。すなわち、前記樹脂皮膜2を構成するレジスト材料に必要な特性としては、例えば、(1)後述の触媒被着工程で、樹脂皮膜2が形成された絶縁基材1を浸漬させる液体(めっき核付け薬液)に対する耐性が高いこと、(2)後述の皮膜除去工程、例えば、樹脂皮膜2が形成された絶縁基材1をアルカリに浸漬させる工程によって、樹脂皮膜(レジスト)2が容易に除去できること、(3)成膜性が高いこと、(4)ドライフィルム(DFR)化が容易なこと、(5)保存性が高いこと等が挙げられる。めっき核付け薬液としては、後述するが、例えば、酸性Pd−Snコロイドキャタリストシステムの場合、全て酸性(例えばpH1〜3)水溶液である。また、アルカリ性Pdイオンキャタリストシステムの場合は、触媒付与アクチベーターが弱アルカリ(pH8〜12)であり、それ以外は酸性である。以上のことから、めっき核付け薬液に対する耐性としては、pH1〜11、好ましくはpH1〜12に耐え得ることが必要である。なお、耐え得るとは、レジストを成膜したサンプルを薬液に浸漬した際、レジストの膨潤や溶解が充分に抑制され、レジストとしての役割を果たすことである。また、浸漬温度は、室温〜60℃、浸漬時間は、1〜10分間、レジスト膜厚は、1〜10μm程度が一般的であるが、これらに限定されない。皮膜除去工程に用いるアルカリ剥離の薬液としては、後述するが、例えば、NaOH水溶液や炭酸ナトリウム水溶液が一般的である。そのpHは、11〜14であり、好ましくはpH12から14でレジスト膜が簡単に除去できることが望ましい。NaOH水溶液濃度は、1〜10%程度、処理温度は、室温〜50℃、処理時間は、1〜10分間で、浸漬やスプレイ処理をすることが一般的であるが、これらに限定されない。絶縁材料上にレジストを形成するため、成膜性も重要となる。はじき等がない均一性な膜形成が必要である。また、製造工程の簡素化や材料ロスの低減等のためにドライフィルム化されるが、ハンドリング性を確保するためにフィルムの屈曲性が必要である。また絶縁材料上にドライフィルム化されたレジストをラミネーター(ロール、真空)で貼り付ける。貼り付けの温度は、室温〜160℃、圧力や時間は任意である。このように、貼り付け時に粘着性が求められる。そのために、ドライフィルム化されたレジストはゴミの付着防止も兼ねて、キャリアフィルム、カバーフィルムでサンドイッチされた3層構造にされることが一般的であるが、これらに限定されない。保存性は、室温で保存できることが好ましいが、冷蔵、冷凍での保存ができることも必要である。このように低温時にドライフィルムの組成が分離したり、屈曲性が低下して割れたりしないようにすることが必要である。   In addition to the above, the following is also suitable as the resin film 2. That is, the necessary characteristics of the resist material constituting the resin film 2 include, for example, (1) a liquid (plating nucleation) in which the insulating base material 1 on which the resin film 2 is formed is immersed in a catalyst deposition step described later. (2) The resin film (resist) 2 can be easily removed by the film removal step described later, for example, the step of immersing the insulating base material 1 on which the resin film 2 is formed in alkali, (3) High film formability, (4) Easy dry film (DFR) formation, (5) High storage stability, and the like. As the plating nucleation chemical solution, as will be described later, for example, in the case of an acidic Pd—Sn colloid catalyst system, all are acidic (for example, pH 1 to 3) aqueous solutions. Moreover, in the case of an alkaline Pd ion catalyst system, the catalyst imparting activator is a weak alkali (pH 8 to 12), and the others are acidic. From the above, it is necessary to withstand pH 1 to 11, and preferably pH 1 to 12, as the resistance to the plating nucleating solution. In addition, being able to withstand is that when a sample on which a resist is formed is immersed in a chemical solution, swelling and dissolution of the resist are sufficiently suppressed, and the resist plays a role as a resist. The immersion temperature is generally room temperature to 60 ° C., the immersion time is 1 to 10 minutes, and the resist film thickness is generally about 1 to 10 μm, but is not limited thereto. As described later, the alkali stripping chemical used in the film removal step is generally an aqueous NaOH solution or an aqueous sodium carbonate solution. Its pH is 11 to 14, and it is desirable that the resist film can be easily removed preferably at pH 12 to 14. The NaOH aqueous solution concentration is generally about 1 to 10%, the processing temperature is room temperature to 50 ° C., the processing time is 1 to 10 minutes, and the immersion or spray treatment is generally performed, but is not limited thereto. Since a resist is formed on an insulating material, film formability is also important. A uniform film formation without repelling or the like is necessary. Moreover, although it is made into a dry film for the simplification of a manufacturing process, reduction of material loss, etc., the flexibility of a film is required in order to ensure handling property. Also, a dry film resist is pasted on the insulating material with a laminator (roll, vacuum). The pasting temperature is room temperature to 160 ° C., and the pressure and time are arbitrary. Thus, adhesiveness is required at the time of pasting. For this reason, the resist formed into a dry film is generally used as a three-layer structure sandwiched by a carrier film and a cover film to prevent dust from adhering, but is not limited thereto. The storability is preferably storable at room temperature, but it is also necessary to be able to be refrigerated or frozen. As described above, it is necessary to prevent the composition of the dry film from being separated at low temperatures or to be cracked due to a decrease in flexibility.

以上のような観点から、前記樹脂皮膜2として、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物であってもよい。公知技術として、特開平7−281437号公報、特開2000−231190号公報、特開2001−201851号公報等が挙げられる。(a)単量体の一例としては、(メタ)アクリル酸、フマル酸、ケイ皮酸、クロトン酸、イタコン酸、マレイン酸無水物、マレイン酸半エステル、アクリル酸ブチル等が挙げられ、単独、もしくは2種類以上を組み合わせても良い。(b)単量体の例としては、非酸性で分子中に重合性不飽和基を(1個)有するものが一般的であり、その限りではない。後述する触媒被着工程での耐性、硬化膜の可とう性等の種々の特性を保持するように選ばれる。具体的には、メチル(メタ)アクリレート、エチル(メタ)アクリレート、iso−プロピル(メタ)アクリレート、n−ブチル(メタ)アクリレート、sec−ブチル(メタ)アクリレート、tert−ブチル(メタ)アクリレート、2−ヒドロキシルエチル(メタ)アクリレート、2−ヒドロキシルプロピル(メタ)アクリレート類がある。また酢酸ビニル等のビニルアルコールのエステル類や(メタ)アクリロニトリル、スチレンまたは重合可能なスチレン誘導体等がある。また上記の重合性不飽和基を分子中に1個有するカルボン酸または酸無水物のみの重合によっても得ることが出来る。さらには、3次元架橋できるように、重合体に用いる単量体に複数の不飽和基を持つ単量体を選定することができる。また、分子骨格にエポキシ基、水酸基、アミノ基、アミド基、ビニル基等の反応性官能基を導入することができる。   From the above viewpoint, as the resin film 2, (a) at least one monomer of carboxylic acid or acid anhydride having at least one polymerizable unsaturated group in the molecule, and (b) ( It may be a polymer resin obtained by polymerizing a) at least one monomer that can be polymerized with a monomer, or a resin composition containing this polymer resin. Known techniques include JP-A-7-281437, JP-A-2000-231190, JP-A-2001-201851, and the like. Examples of (a) monomers include (meth) acrylic acid, fumaric acid, cinnamic acid, crotonic acid, itaconic acid, maleic anhydride, maleic acid half ester, butyl acrylate, and the like. Or you may combine two or more types. Examples of the monomer (b) are generally non-acidic and have (1) a polymerizable unsaturated group in the molecule, but are not limited thereto. It is selected so as to maintain various characteristics such as resistance in a catalyst deposition step described later and flexibility of the cured film. Specifically, methyl (meth) acrylate, ethyl (meth) acrylate, iso-propyl (meth) acrylate, n-butyl (meth) acrylate, sec-butyl (meth) acrylate, tert-butyl (meth) acrylate, 2 -There are hydroxylethyl (meth) acrylates and 2-hydroxylpropyl (meth) acrylates. Further, there are esters of vinyl alcohol such as vinyl acetate, (meth) acrylonitrile, styrene or polymerizable styrene derivatives. It can also be obtained by polymerization of only a carboxylic acid or acid anhydride having one polymerizable unsaturated group in the molecule. Furthermore, a monomer having a plurality of unsaturated groups can be selected as the monomer used for the polymer so that three-dimensional crosslinking can be performed. In addition, reactive functional groups such as epoxy groups, hydroxyl groups, amino groups, amide groups, and vinyl groups can be introduced into the molecular skeleton.

樹脂中にカルボキシル基が含まれる場合、樹脂中に含まれるカルボキシル基の量は酸当量で100〜2000が良く、100〜800が好ましい。酸当量が低すぎると、溶媒または他の組成物との相溶性の低下やめっき前処理液耐性が低下する。酸当量が高すぎると剥離性が低下する。また、(a)単量体の組成比率は5〜70質量%が好ましい。   When a carboxyl group is contained in the resin, the amount of the carboxyl group contained in the resin is preferably 100 to 2000, preferably 100 to 800, as an acid equivalent. If the acid equivalent is too low, the compatibility with the solvent or other composition is lowered and the resistance to the plating pretreatment solution is lowered. If the acid equivalent is too high, the peelability is lowered. Further, the composition ratio of the monomer (a) is preferably 5 to 70% by mass.

樹脂組成物は、メイン樹脂(バインダー樹脂)として前記重合体樹脂を必須成分とし、オリゴマー、モノマー、フィラーや、その他の添加剤の少なくとも1種類を添加してもよい。メイン樹脂は、熱可塑的性質を持ったリニア型のポリマーが良い。流動性、結晶性などをコントロールするためにグラフトさせて枝分かれさせることもある。分子量としては、重量平均分子量で1,000〜500,000程度であり、5,000〜50,000が好ましい。重量平均分子量が小さいと膜の屈曲性やめっき核付け薬液耐性(耐酸性)が低下する。また分子量が大きいとアルカリ剥離性やドライフィルムにした場合の貼り付け性が悪くなる。さらに、めっき核付け薬液耐性向上やレーザー加工時の熱変形抑制、流動制御のために架橋点を導入してもよい。   The resin composition may contain the polymer resin as an essential component as a main resin (binder resin), and may contain at least one of oligomers, monomers, fillers, and other additives. The main resin is preferably a linear polymer having thermoplastic properties. In order to control fluidity and crystallinity, it may be branched by grafting. The molecular weight is about 1,000 to 500,000 in terms of weight average molecular weight, and preferably 5,000 to 50,000. When the weight average molecular weight is small, the flexibility of the film and the resistance to the plating nucleation solution (acid resistance) are lowered. On the other hand, when the molecular weight is large, the alkali peelability and the sticking property when a dry film is formed deteriorate. Furthermore, a crosslinking point may be introduced to improve resistance to plating nucleus chemicals, suppress thermal deformation during laser processing, and control flow.

モノマーやオリゴマーとしては、めっき核付け薬液への耐性やアルカリで容易に除去できるようなものであれば何でも良い。またドライフィルム(DFR)の貼り付け性を向上させるために粘着性付与材として可塑剤的に用いることが考えられる。さらに各種耐性をあげるために架橋剤を添加することが考えられる。具体的には、メチル(メタ)アクリレート、エチル(メタ)アクリレート、iso−プロピル(メタ)アクリレート、n−ブチル(メタ)アクリレート、sec−ブチル(メタ)アクリレート、tert−ブチル(メタ)アクリレート、2−ヒドロキシルエチル(メタ)アクリレート、2−ヒドロキシルプロピル(メタ)アクリレート類がある。また酢酸ビニル等のビニルアルコールのエステル類や(メタ)アクリロニトリル、スチレンまたは重合可能なスチレン誘導体等がある。また上記の重合性不飽和基を分子中に1個有するカルボン酸または酸無水物のみの重合によっても得ることが出来る。さらに、多官能性不飽和化合物を含んでも良い。上記のモノマーもしくはモノマーを反応させたオリゴマーのいずれでも良い。上記のモノマー以外に他の光重合性モノマーを2種類以上含むことも可能である。モノマーの例としては、1,6−ヘキサンジオールジ(メタ)アクリレート、1,4−シクロヘキサンジオールジ(メタ)アクリレート、またポリプロピレングリコールジ(メタ)アクリレート、ポリエチレングリコールジ(メタ)アクリレート、ポリオキシエチレンポリオキシプロピレングリコールジ(メタ)アクリレート等のポリオキシアルキレングリコールジ(メタ)アクリレート、2−ジ(p−ヒドロキシフェニル)プロパンジ(メタ)アクリレート、グリセロールトリ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート、トリメチロールプロパントリグリシジルエーテルトリ(メタ)アクリレート、ビスフェノールAジグリシジルエーテルトリ(メタ)アクリレート、2,2−ビス(4−メタクリロキシペンタエトキシフェニル)プロパン、ウレタン基を含有する多官能(メタ)アクリレート等がある。上記のモノマーもしくはモノマーを反応させたオリゴマーのいずれでも良い。   Any monomer or oligomer may be used as long as it is resistant to plating nucleation chemicals and can be easily removed with alkali. Further, in order to improve the sticking property of the dry film (DFR), it can be considered that it is used as a tackifier as a plasticizer. Further, it is conceivable to add a crosslinking agent in order to increase various resistances. Specifically, methyl (meth) acrylate, ethyl (meth) acrylate, iso-propyl (meth) acrylate, n-butyl (meth) acrylate, sec-butyl (meth) acrylate, tert-butyl (meth) acrylate, 2 -There are hydroxylethyl (meth) acrylates and 2-hydroxylpropyl (meth) acrylates. Further, there are esters of vinyl alcohol such as vinyl acetate, (meth) acrylonitrile, styrene or polymerizable styrene derivatives. It can also be obtained by polymerization of only a carboxylic acid or acid anhydride having one polymerizable unsaturated group in the molecule. Furthermore, a polyfunctional unsaturated compound may be included. Any of the above monomers or oligomers obtained by reacting the monomers may be used. In addition to the above monomers, it is possible to include two or more other photopolymerizable monomers. Examples of monomers include 1,6-hexanediol di (meth) acrylate, 1,4-cyclohexanediol di (meth) acrylate, polypropylene glycol di (meth) acrylate, polyethylene glycol di (meth) acrylate, polyoxyethylene Polyoxyalkylene glycol di (meth) acrylate such as polyoxypropylene glycol di (meth) acrylate, 2-di (p-hydroxyphenyl) propane di (meth) acrylate, glycerol tri (meth) acrylate, dipentaerythritol penta (meth) Acrylate, trimethylolpropane triglycidyl ether tri (meth) acrylate, bisphenol A diglycidyl ether tri (meth) acrylate, 2,2-bis (4-methacryloxy) Pointer ethoxyphenyl) propane, there is a polyfunctional (meth) acrylate containing urethane groups. Any of the above monomers or oligomers obtained by reacting the monomers may be used.

フィラーは特に限定されないが、シリカ、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、クレー、カオリン、酸化チタン、硫酸バリウム、アルミナ、酸化亜鉛、タルク、マイカ、ガラス、チタン酸カリウム、ワラストナイト、硫酸マグネシウム、ホウ酸アルミニウム、有機フィラー等が挙げられる。また、レジストの好ましい厚みは、0.1〜10μmと薄いため、フィラーサイズも小さいものが好ましい。平均粒径が小さく、粗粒をカットしたものを用いることが良いが、分散時に砕いたり、ろ過で粗粒を除去することもできる。   The filler is not particularly limited, but silica, aluminum hydroxide, magnesium hydroxide, calcium carbonate, clay, kaolin, titanium oxide, barium sulfate, alumina, zinc oxide, talc, mica, glass, potassium titanate, wollastonite, sulfuric acid Magnesium, aluminum borate, an organic filler, etc. are mentioned. Moreover, since the preferable thickness of a resist is as thin as 0.1-10 micrometers, the thing with a small filler size is preferable. Although it is preferable to use a material having a small average particle size and cut coarse particles, the coarse particles can be crushed during dispersion or removed by filtration.

その他の添加剤として、光重合性樹脂(光重合開始剤)、重合禁止剤、着色剤(染料、顔料、発色系顔料)、熱重合開始剤、エポキシやウレタンなどの架橋剤等が挙げられる。   Examples of other additives include a photopolymerizable resin (photopolymerization initiator), a polymerization inhibitor, a colorant (dye, pigment, coloring pigment), a thermal polymerization initiator, and a crosslinking agent such as epoxy and urethane.

次に説明する回路パターン形成工程では、樹脂皮膜2は、レーザー加工等されるため、レジスト材料にレーザーによるアブレーション性を付与することが必要である。レーザー加工機は、例えば、炭酸ガスレーザーやエキシマレーザー、UV−YAGレーザーなどが選定される。これらのレーザー加工機は種々の固有の波長を持っており、この波長に対してUV吸収率の高い材料を選定することで、生産性を向上させることができる。そのなかでもUV−YAGレーザーは微細加工に適しており、レーザー波長は3倍高調波355nm、4倍高調波266nmであるため、レジスト材料(樹脂皮膜2の材料)としては、これらの波長に対して、UV吸収率が相対的に高いことが望ましい。UV吸収率が高くなるほど、レジスト(樹脂皮膜2)の加工がきれいに仕上がり、生産性の向上が図れる。もっとも、これに限らず、UV吸収率の相対的に低いレジスト材料を選定するほうがよい場合もあり得る。UV吸収率が低くなるほど、UV光がレジスト(樹脂皮膜2)を通過するので、その下の絶縁基材1の加工にUVエネルギーを集中させることができ、例えば絶縁基材1が加工し難い材料である場合等に特に好ましい結果が得られる。このように、レジスト(樹脂皮膜2)のレーザー加工のし易さ、絶縁基材1のレーザー加工のし易さ、及びこれらの関係等に応じて、レジスト材料を設計することが好ましい。   In the circuit pattern forming process to be described next, the resin film 2 is subjected to laser processing or the like, and therefore it is necessary to impart a laser ablation property to the resist material. As the laser processing machine, for example, a carbon dioxide laser, an excimer laser, a UV-YAG laser, or the like is selected. These laser processing machines have various intrinsic wavelengths, and productivity can be improved by selecting a material having a high UV absorption rate for these wavelengths. Among them, the UV-YAG laser is suitable for fine processing, and the laser wavelength is 3rd harmonic 355 nm and 4th harmonic 266 nm. Therefore, it is desirable that the UV absorption rate is relatively high. The higher the UV absorption, the better the processing of the resist (resin film 2), and the productivity can be improved. However, the present invention is not limited to this, and it may be better to select a resist material having a relatively low UV absorption rate. The lower the UV absorption rate, the more UV light passes through the resist (resin film 2), so that the UV energy can be concentrated in the processing of the underlying insulating substrate 1, for example, the insulating substrate 1 is difficult to process. Particularly favorable results are obtained when Thus, it is preferable to design a resist material according to the ease of laser processing of the resist (resin film 2), the ease of laser processing of the insulating substrate 1, and their relationship.

<回路パターン形成工程>
次に、図2Bに示すように、樹脂皮膜2の外表面側から該樹脂皮膜2の厚み以上の所定の深さ及び所定の形状を有する溝3a及び孔3bを形成することにより回路パターンとしての回路用凹部3を絶縁基材1の表面に形成する。回路用凹部3は、切削加工や型押加工等の機械加工によって形成可能であるが、レーザー加工により形成されると好ましい結果が得られる。また、回路用凹部3の溝3aは、配線部6aの回路用凹部であり、回路用凹部3の孔3bは、パッド部6bの回路用凹部である。また、状況に応じて、回路用凹部3は、層間接続用のビアを含んでもよい。
<Circuit pattern formation process>
Next, as shown in FIG. 2B, a groove 3a and a hole 3b having a predetermined depth and a predetermined shape that are equal to or greater than the thickness of the resin film 2 are formed from the outer surface side of the resin film 2 as a circuit pattern. A circuit recess 3 is formed on the surface of the insulating substrate 1. The circuit recess 3 can be formed by machining such as cutting or embossing, but a preferable result can be obtained when formed by laser processing. Further, the groove 3a of the circuit recess 3 is a circuit recess of the wiring portion 6a, and the hole 3b of the circuit recess 3 is a circuit recess of the pad portion 6b. Further, depending on the situation, the circuit recess 3 may include an interlayer connection via.

回路用凹部3における配線部6aの回路用凹部3aの幅は特に限定されない。ただし、レーザー加工を用いた場合には、線幅20μm以下のような微細な溝も容易に形成できる。また、回路用凹部3におけるパッド部6bの回路用凹部3bの縦横の長さも特に限定されない。なお、図1には、パッド部6bの平面視での形状が四角形の場合を示しているが、これに限られず、他の形状でも構わない。   The width of the circuit recess 3a of the wiring portion 6a in the circuit recess 3 is not particularly limited. However, when laser processing is used, a fine groove having a line width of 20 μm or less can be easily formed. The vertical and horizontal lengths of the circuit recess 3b of the pad 6b in the circuit recess 3 are not particularly limited. Although FIG. 1 shows a case where the pad portion 6b has a quadrangular shape in plan view, the shape is not limited to this, and other shapes may be used.

回路用凹部3を形成する方法は特に限定されない。具体的には、レーザー加工、ダイシング加工等による切削加工、型押加工等が用いられる。高精度の微細な回路用凹部3を形成するためには、レーザー加工が好ましい。レーザー加工によれば、レーザーの出力(エネルギー又はパワー)を制御することにより、樹脂皮膜2を貫通して絶縁基材1の掘り込み深さ等を容易に調整することができる。また、型押加工としては、例えば、ナノインプリントの分野において用いられるような微細樹脂型による型押加工が好ましく用いられ得る。   The method for forming the circuit recess 3 is not particularly limited. Specifically, cutting by laser processing, dicing processing, etc., embossing, etc. are used. Laser processing is preferable for forming the fine circuit recesses 3 with high accuracy. According to laser processing, by controlling the output (energy or power) of the laser, it is possible to easily adjust the digging depth of the insulating base material 1 through the resin film 2. As the embossing, for example, embossing with a fine resin mold used in the field of nanoimprinting can be preferably used.

このように所定の回路用凹部3を形成することにより、後に無電解メッキ膜が付与されて電気回路6が形成される部分が規定される。   By forming the predetermined circuit recess 3 in this manner, a portion where an electroless plating film is provided later to form the electric circuit 6 is defined.

レーザー加工により回路用凹部3を形成する場合、配線部6aの回路用凹部3aは、レーザー光を回路パターンに沿って1回だけ走らせれば1本の溝が形成できる。しかし、図1(a)から明らかなように、パッド部6bは配線部6aよりも幅が広く面積が大きいので、レーザー光を複数回走らせることでパッド部6bの回路用凹部3bを形成することができる。本実施形態では、図1及び図2から明らかなように、レーザー光を平行に複数回直線状に走らせたことで平面視で四角形状のパッド部6bを形成している。その結果、パッド部6bの回路用凹部3bの底面に、レーザー光を走らせた痕跡として、平面視で直線状の微細凹部が複数本形成されている。その結果、パッド部6bの回路用凹部3bの底面には複数の凹凸ができている。そして、このパッド部6bの回路用凹部3bの底面の微細凹部(複数の凹凸)により、パッド部6bの回路用凹部3bの底面の表面粗さが配線部6aの回路用凹部3aの底面の表面粗さよりも大きくなっている。つまり、配線部6aにおいては、レーザー光を回路パターンに沿って1回走らせるだけなので、配線部6aの回路用凹部3aの底面には凹凸ができていない。その場合に、パッド部6bの回路用凹部3bの底面の十点平均粗さ(RzPB)と配線部6aの回路用凹部3aの底面の十点平均粗さ(RzLB)との比(RzPB/RzLB)は、2以上((RzPB/RzLB)≧2)が好ましく、5以上((RzPB/RzLB)≧5)がより好ましく、10以上((RzPB/RzLB)≧10)がさらに好ましいことは前述した通りである。   When the circuit recess 3 is formed by laser processing, the circuit recess 3a of the wiring portion 6a can form a single groove if the laser light is run only once along the circuit pattern. However, as apparent from FIG. 1 (a), the pad portion 6b is wider and larger in area than the wiring portion 6a, so that the circuit recess 3b of the pad portion 6b is formed by running the laser light multiple times. be able to. In the present embodiment, as is apparent from FIGS. 1 and 2, the quadrangular pad portion 6b is formed in plan view by causing the laser light to run in a straight line a plurality of times in parallel. As a result, a plurality of linear fine recesses in a plan view are formed on the bottom surface of the circuit recess 3b of the pad portion 6b as traces of running laser light. As a result, a plurality of irregularities are formed on the bottom surface of the circuit recess 3b of the pad portion 6b. Then, the surface roughness of the bottom surface of the circuit recess 3a of the wiring portion 6a is such that the surface roughness of the bottom of the circuit recess 3b of the pad portion 6b is reduced by the fine recesses (a plurality of recesses and projections) on the bottom of the circuit recess 3b of the pad portion 6b. It is larger than the roughness. That is, in the wiring part 6a, since the laser beam is only run once along the circuit pattern, the bottom surface of the circuit recess 3a of the wiring part 6a is not uneven. In that case, the ratio (RzPB / RzLB) of the ten-point average roughness (RzPB) of the bottom surface of the circuit recess 3b of the pad portion 6b and the ten-point average roughness (RzLB) of the bottom surface of the circuit recess 3a of the wiring portion 6a. ) Is preferably 2 or more ((RzPB / RzLB) ≧ 2), preferably 5 or more ((RzPB / RzLB) ≧ 5), more preferably 10 or more ((RzPB / RzLB) ≧ 10). Street.

そして、後に行うメッキ工程で、回路用凹部3を無電解メッキでなる導体5で充填することにより回路6を形成するので、この無電解メッキのメッキ膜が回路用凹部3の底面から成長していくことで、導体5の表面形状は回路用凹部3の底面の形状を追従することになる。したがって、パッド部6bの導体5の表面形状は、パッド部6bの回路用凹部3bの底面の形状を追従してそれを反映したものとなる。その結果、パッド部6bの導体5の表面には、平面視で直線状の微細凹部が複数本形成される。その結果、パッド部6bの導体5の表面には複数の凹凸ができる。そして、このパッド部6bの導体5の表面の微細凹部(複数の凹凸)により、パッド部6bの導体5の表面粗さが配線部6aの導体5の表面粗さよりも大きくなっている。つまり、配線部6aにおいては、回路用凹部3aの底面に凹凸ができていないので、配線部6aの導体5の表面にも凹凸ができない。その場合に、パッド部6bの導体5の表面の十点平均粗さ(RzPT)と配線部6aの導体5の表面の十点平均粗さ(RzLT)との比(RzPT/RzLT)は、2以上((RzPT/RzLT)≧2)が好ましく、5以上((RzPT/RzLT)≧5)がより好ましく、10以上((RzPT/RzLT)≧10)がさらに好ましいことは前述した通りである。さらに、導体5が回路用凹部3の底面の形状を追従するときは、導体5の表面の十点平均粗さ(RzT)と回路用凹部3の底面の十点平均粗さ(RzB)との比(RzT/RzB)は、0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)が好ましく、0.5以上かつ1.2以下(0.5≦(RzT/RzB)≦1.2)がより好ましいことも前述した通りである。   In a subsequent plating step, the circuit recess 6 is filled with the electroless plating conductor 5 to form the circuit 6, so that the electroless plating plating film grows from the bottom surface of the circuit recess 3. As a result, the surface shape of the conductor 5 follows the shape of the bottom surface of the circuit recess 3. Therefore, the surface shape of the conductor 5 of the pad portion 6b reflects and follows the shape of the bottom surface of the circuit recess 3b of the pad portion 6b. As a result, a plurality of linear concave portions that are linear in a plan view are formed on the surface of the conductor 5 of the pad portion 6b. As a result, a plurality of irregularities are formed on the surface of the conductor 5 of the pad portion 6b. And the surface roughness of the conductor 5 of the pad part 6b is larger than the surface roughness of the conductor 5 of the wiring part 6a by the fine recessed part (several unevenness | corrugations) of the surface of the conductor 5 of this pad part 6b. That is, in the wiring portion 6a, since the bottom surface of the circuit recess 3a is not uneven, the surface of the conductor 5 of the wiring portion 6a cannot be uneven. In this case, the ratio (RzPT / RzLT) of the ten-point average roughness (RzPT) of the surface of the conductor 5 of the pad portion 6b to the ten-point average roughness (RzLT) of the surface of the conductor 5 of the wiring portion 6a is 2 As described above, ((RzPT / RzLT) ≧ 2) is preferable, 5 or more ((RzPT / RzLT) ≧ 5) is more preferable, and 10 or more ((RzPT / RzLT) ≧ 10) is further preferable. Furthermore, when the conductor 5 follows the shape of the bottom surface of the circuit recess 3, the ten-point average roughness (RzT) of the surface of the conductor 5 and the ten-point average roughness (RzB) of the bottom surface of the circuit recess 3 The ratio (RzT / RzB) is preferably 0.1 or more and 2.0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0), and is 0.5 or more and 1.2 or less (0.5 ≦ ( As described above, RzT / RzB) ≦ 1.2) is more preferable.

一方、ダイシング加工等による切削加工や、ナノインプリントを用いた型押加工等では、パッド部6bの回路用凹部3bの底面の表面粗さが配線部6aの回路用凹部3aの底面の表面粗さよりも大きくなるするように、それぞれ機械的に切削加工をし、あるいは型を予め製作しておいてその型を用いればよい。そして、前記無電解メッキ条件で無電解メッキを行えばよい。   On the other hand, in cutting by dicing or the like, embossing using nanoimprint, etc., the surface roughness of the bottom surface of the circuit recess 3b of the pad portion 6b is greater than the surface roughness of the bottom surface of the circuit recess 3a of the wiring portion 6a. In order to increase the size, each of them may be mechanically cut, or a mold may be manufactured in advance and used. Then, electroless plating may be performed under the electroless plating conditions.

<触媒被着工程>
次に、図2Cに示すように、絶縁基材1に形成された回路用凹部3の表面及び絶縁基材1を被覆する樹脂皮膜2の表面全体にメッキ触媒4を被着させる。つまり、回路用凹部3が形成された表面及び回路用凹部3が形成されなかった表面の全体にメッキ触媒4を被着させるのである。ここで、メッキ触媒4は、その前駆体を含む概念である。
<Catalyst deposition process>
Next, as shown in FIG. 2C, the plating catalyst 4 is deposited on the entire surface of the circuit recess 3 formed on the insulating base 1 and the entire surface of the resin film 2 covering the insulating base 1. That is, the plating catalyst 4 is deposited on the entire surface where the circuit recess 3 is formed and the surface where the circuit recess 3 is not formed. Here, the plating catalyst 4 is a concept including its precursor.

メッキ触媒4は、後述するメッキ工程において無電解メッキ膜を形成したい部分のみに無電解メッキ膜を形成させるために予め付与される触媒である。メッキ触媒4としては、無電解メッキ用の触媒として知られたものであれば特に限定なく用いられ得る。また、予めメッキ触媒4の前駆体を被着させ、樹脂皮膜2の除去後にメッキ触媒4を生成させてもよい。メッキ触媒4の具体例としては、例えば、金属パラジウム(Pd)、白金(Pt)、銀(Ag)等の他、これらを生成させるような前駆体等が挙げられる。   The plating catalyst 4 is a catalyst that is applied in advance in order to form an electroless plating film only on a portion where an electroless plating film is desired to be formed in a plating process described later. The plating catalyst 4 can be used without particular limitation as long as it is known as a catalyst for electroless plating. Alternatively, the precursor of the plating catalyst 4 may be deposited in advance, and the plating catalyst 4 may be generated after the resin film 2 is removed. Specific examples of the plating catalyst 4 include, for example, metal palladium (Pd), platinum (Pt), silver (Ag), and the like, and precursors that generate these.

メッキ触媒4を被着させる方法としては、例えば、pH1〜3の酸性条件下で処理される酸性Pd−Snコロイド溶液で処理した後、酸溶液で処理するような方法が挙げられる。より具体的には次のような方法が挙げられる。   Examples of the method for depositing the plating catalyst 4 include a method of treating with an acidic Pd—Sn colloid solution treated under acidic conditions of pH 1 to 3 and then treating with an acid solution. More specifically, the following methods can be mentioned.

はじめに、回路用凹部3が形成された絶縁基材1の表面に付着している油分等を界面活性剤の溶液(クリーナー・コンディショナー)中で所定の時間湯洗する。次に、必要に応じて、過硫酸ナトリウム−硫酸系のソフトエッチング剤でソフトエッチング処理する。そして、pH1〜2の硫酸水溶液や塩酸水溶液等の酸性溶液中でさらに酸洗する。次に、濃度0.1%程度の塩化第一錫水溶液等を主成分とするプリディップ液に浸漬して絶縁基材1の表面に塩化物イオンを吸着させるプリディップ処理を行う。その後、塩化第一錫と塩化パラジウムを含む、pH1〜3の酸性Pd−Snコロイド等の酸性触媒金属コロイド溶液にさらに浸漬することによりPd及びSnを凝集させて吸着させる。そして、吸着した塩化第一錫と塩化パラジウムとの間で、酸化還元反応(SnCl+PdCl→SnCl+Pd↓)を起こさせる。これによりメッキ触媒4である金属パラジウムが析出する。 First, oil or the like adhering to the surface of the insulating base material 1 on which the circuit recesses 3 are formed is washed with hot water in a surfactant solution (cleaner / conditioner) for a predetermined time. Next, if necessary, a soft etching treatment is performed with a sodium persulfate-sulfuric acid based soft etching agent. And it pickles further in acidic solutions, such as sulfuric acid aqueous solution of pH 1-2, and aqueous hydrochloric acid. Next, a pre-dip treatment is performed in which chloride ions are adsorbed on the surface of the insulating substrate 1 by immersing in a pre-dip solution mainly composed of a stannous chloride aqueous solution having a concentration of about 0.1%. Thereafter, Pd and Sn are aggregated and adsorbed by further dipping in an acidic catalytic metal colloid solution such as acidic Pd—Sn colloid having pH 1 to 3 containing stannous chloride and palladium chloride. Then, an oxidation-reduction reaction (SnCl 2 + PdCl 2 → SnCl 4 + Pd ↓) is caused between the adsorbed stannous chloride and palladium chloride. Thereby, the metal palladium which is the plating catalyst 4 is deposited.

なお、酸性触媒金属コロイド溶液としては、公知の酸性Pd−Snコロイドキャタリスト溶液等が使用でき、酸性触媒金属コロイド溶液を用いた市販のメッキプロセスを用いてもよい。このようなプロセスは、例えば、ローム&ハース電子材料社からシステム化されて販売されている。   In addition, as an acidic catalyst metal colloid solution, a well-known acidic Pd-Sn colloid catalyst solution etc. can be used, and the commercially available plating process using an acidic catalyst metal colloid solution may be used. Such a process is systematized and sold by, for example, Rohm & Haas Electronic Materials.

このような触媒被着処理により、図2Cに示したように、樹脂皮膜2の表面及び回路用凹部3の表面にメッキ触媒4を被着させることができる。   By such a catalyst deposition process, the plating catalyst 4 can be deposited on the surface of the resin film 2 and the surface of the circuit recess 3 as shown in FIG. 2C.

<皮膜除去工程>
次に、図2Dに示すように、樹脂皮膜2を所定の液体で膨潤または溶解させて除去する。つまり、樹脂皮膜2が可溶型の樹脂でなる場合は、有機溶剤やアルカリ溶液を用いて樹脂皮膜2を溶解し、絶縁基材1の表面から除去する。また、樹脂皮膜2が膨潤性の樹脂でなる場合は、所定の液体を用いて樹脂皮膜2を膨潤させ、絶縁基材1の表面から剥離して除去する。この工程によれば、樹脂皮膜2を除去することにより、図2Dに示したように、回路用凹部3の表面(配線部6aの回路用凹部3aの底面及びパッド部6bの回路用凹部3bの底面を含む)のみにメッキ触媒4を残すことができる。
<Film removal process>
Next, as shown in FIG. 2D, the resin film 2 is removed by swelling or dissolving with a predetermined liquid. That is, when the resin film 2 is made of a soluble resin, the resin film 2 is dissolved using an organic solvent or an alkaline solution and removed from the surface of the insulating substrate 1. Further, when the resin film 2 is made of a swellable resin, the resin film 2 is swollen using a predetermined liquid, and peeled off from the surface of the insulating substrate 1 and removed. According to this step, by removing the resin film 2, as shown in FIG. 2D, the surface of the circuit recess 3 (the bottom surface of the circuit recess 3a of the wiring portion 6a and the circuit recess 3b of the pad portion 6b). The plating catalyst 4 can be left only on the bottom surface (including the bottom surface).

この皮膜除去工程によれば、絶縁基材1において回路用凹部3が形成された部分の表面のみにメッキ触媒4を残留させることができる。一方、樹脂皮膜2の表面に被着されたメッキ触媒4は、樹脂皮膜2と共に絶縁基材1から除去される。ここで、絶縁基材1から除去されたメッキ触媒4が飛散して絶縁基材1の表面に再被着することを防ぐ観点から、樹脂皮膜2は、絶縁基材1から除去されるときにバラバラに崩壊することなく全体が連続したまま除去され得るものが好ましい。   According to this film removal process, the plating catalyst 4 can remain only on the surface of the insulating base material 1 where the circuit recesses 3 are formed. On the other hand, the plating catalyst 4 deposited on the surface of the resin film 2 is removed from the insulating substrate 1 together with the resin film 2. Here, from the viewpoint of preventing the plating catalyst 4 removed from the insulating base material 1 from being scattered and redepositing on the surface of the insulating base material 1, the resin film 2 is removed from the insulating base material 1. The thing which can be removed with the whole continuing, without collapsing apart is preferable.

樹脂皮膜2を溶解又は膨潤させる液体としては、絶縁基材1及びメッキ触媒4を実質的に分解や溶解させることなく、樹脂皮膜2が容易に絶縁基材1から溶解除去又は剥離除去され得る程度に溶解又は膨潤させ得る液体であれば特に限定なく用いられ得る。このような樹脂皮膜除去用液体は、樹脂皮膜2の種類や厚み等により適宜選択され得る。具体的には、例えば、レジスト樹脂として、光硬化性エポキシ樹脂を用いた場合には、有機溶剤、又はアルカリ水溶液のレジスト除去剤等が用いられる。また、例えば、樹脂皮膜2がジエン系エラストマー、アクリル系エラストマー、及びポリエステル系エラストマーのようなエラストマーから形成されている場合、あるいは、樹脂皮膜2として、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物である場合、あるいは、前述のカルボキシル基含有アクリル系樹脂から形成されている場合には、例えば、1〜10%程度の濃度の水酸化ナトリウム水溶液等のアルカリ水溶液が好ましく用いられ得る。   The liquid that dissolves or swells the resin film 2 is such that the resin film 2 can be easily dissolved or removed from the insulating substrate 1 without substantially decomposing or dissolving the insulating substrate 1 and the plating catalyst 4. Any liquid can be used without particular limitation as long as it can be dissolved or swelled. Such a liquid for removing the resin film can be appropriately selected depending on the type and thickness of the resin film 2. Specifically, for example, when a photocurable epoxy resin is used as the resist resin, an organic solvent, a resist remover in an alkaline aqueous solution, or the like is used. For example, when the resin film 2 is formed of an elastomer such as a diene elastomer, an acrylic elastomer, and a polyester elastomer, or as the resin film 2, (a) a polymerizable unsaturated group is included in the molecule. It is obtained by polymerizing at least one monomer of carboxylic acid or acid anhydride having at least one and at least one monomer that can be polymerized with (b) (a) monomer. In the case of a polymer resin to be produced, or a resin composition containing this polymer resin, or formed from the aforementioned carboxyl group-containing acrylic resin, for example, hydroxylation at a concentration of about 1 to 10% An aqueous alkali solution such as an aqueous sodium solution can be preferably used.

なお、触媒被着工程において上述したような酸性条件で処理するメッキプロセスを用いた場合には、樹脂皮膜2が、酸性条件下においては膨潤度が60%以下、好ましくは40%以下であり、アルカリ性条件下では膨潤度が50%以上であるような、例えば、ジエン系エラストマー、アクリル系エラストマー、及びポリエステル系エラストマーのようなエラストマーから形成されていること、あるいは、(a)分子中に重合性不飽和基を少なくとも1個有するカルボン酸又は酸無水物の少なくとも1種類以上の単量体と、(b)(a)単量体と重合しうる少なくとも1種類以上の単量体と、を重合させることで得られる重合体樹脂、又はこの重合体樹脂を含む樹脂組成物から形成されていること、あるいは、前述のカルボキシル基含有アクリル系樹脂から形成されていることが好ましい。このような樹脂皮膜は、pH11〜14、好ましくはpH12〜14であるようなアルカリ水溶液、例えば、1〜10%程度の濃度の水酸化ナトリウム水溶液等に浸漬等することにより、容易に溶解又は膨潤し、溶解除去又は剥離除去される。なお、溶解性又は剥離性を高めるために、浸漬中に超音波照射してもよい。また、必要に応じて軽い力で引き剥がすことにより除去してもよい。   In the case of using a plating process that is treated under acidic conditions as described above in the catalyst deposition step, the resin film 2 has a swelling degree of 60% or less, preferably 40% or less under acidic conditions, It is formed of an elastomer such as a diene elastomer, an acrylic elastomer, and a polyester elastomer that has a degree of swelling of 50% or more under alkaline conditions, or (a) polymerizable in the molecule. Polymerizing at least one monomer of carboxylic acid or acid anhydride having at least one unsaturated group and at least one monomer capable of polymerizing with (b) (a) monomer Or a resin composition containing this polymer resin, or the above-mentioned carboxyl group-containing acrylic resin. It is preferably formed from the system resin. Such a resin film is easily dissolved or swelled by being immersed in an alkaline aqueous solution having a pH of 11 to 14, preferably a pH of 12 to 14, such as a sodium hydroxide aqueous solution having a concentration of about 1 to 10%. Then, it is removed by dissolution or peeling. In addition, in order to improve solubility or peelability, you may irradiate with an ultrasonic wave during immersion. Moreover, you may remove by peeling with a light force as needed.

樹脂皮膜2を除去させる方法としては、例えば、樹脂皮膜除去用液体に、樹脂皮膜2で被覆された絶縁基材1を所定の時間浸漬する方法等が挙げられる。また、溶解除去性又は剥離除去性を高めるために、浸漬中に超音波照射すること等が特に好ましい。なお、剥離除去又は溶解除去し難い場合等には、例えば、必要に応じて軽い力で引き剥がしてもよい。   Examples of the method for removing the resin film 2 include a method of immersing the insulating base material 1 coated with the resin film 2 in a resin film removal liquid for a predetermined time. Moreover, in order to improve dissolution removal property or peeling removal property, it is particularly preferable to irradiate ultrasonic waves during immersion. In addition, when it is difficult to remove or remove, for example, it may be peeled off with a light force as necessary.

<メッキ工程>
次に、図2Eに示すように、皮膜除去された絶縁基材1に無電解メッキを施す。絶縁基材1に無電解メッキを施すことにより、メッキ触媒4が残留する回路用凹部3に無電解メッキ膜が形成し、回路用凹部3が無電解メッキでなる導体5で充填されて、絶縁基材1の表面に電気回路6が形成される。このような無電解メッキ処理により、回路用凹部3が形成された部分のみに精度よく無電解メッキ膜が析出し、回路パターンに従って電気回路6が形成される。
<Plating process>
Next, as shown in FIG. 2E, electroless plating is performed on the insulating substrate 1 from which the film has been removed. By subjecting the insulating base 1 to electroless plating, an electroless plating film is formed in the circuit recess 3 where the plating catalyst 4 remains, and the circuit recess 3 is filled with a conductor 5 made of electroless plating for insulation. An electric circuit 6 is formed on the surface of the substrate 1. By such an electroless plating process, the electroless plating film is accurately deposited only on the portion where the circuit recess 3 is formed, and the electric circuit 6 is formed according to the circuit pattern.

そして、このとき、メッキ触媒4は、配線部6aの回路用凹部3aの底面及びパッド部6bの回路用凹部3bの底面にも残留しているので、無電解メッキのメッキ膜は、これらの配線部6aの回路用凹部3aの底面及びパッド部6bの回路用凹部3bの底面からも成長する。したがって、無電解メッキでなる導体5の表面形状が回路用凹部3の底面の形状を追従してそれを反映したものとなる。その結果、パッド部6bの導体5の表面には、平面視で直線状の微細凹部が複数本形成されて、複数の凹凸ができる。一方、配線部6aの導体5の表面には、そのような微細凹部が形成されず、凹凸ができない。   At this time, the plating catalyst 4 also remains on the bottom surface of the circuit recess 3a of the wiring portion 6a and the bottom surface of the circuit recess 3b of the pad portion 6b. It also grows from the bottom surface of the circuit recess 3a of the portion 6a and the bottom surface of the circuit recess 3b of the pad portion 6b. Therefore, the surface shape of the conductor 5 made of electroless plating follows the shape of the bottom surface of the circuit recess 3 and reflects it. As a result, a plurality of linear fine recesses are formed on the surface of the conductor 5 of the pad portion 6b in plan view, thereby forming a plurality of recesses and projections. On the other hand, such fine concave portions are not formed on the surface of the conductor 5 of the wiring portion 6a, and the concave and convex portions cannot be formed.

無電解メッキ処理の方法としては、部分的にメッキ触媒4が被着された絶縁基材1を無電解メッキ液に浸漬して、メッキ触媒4が被着された部分のみに無電解メッキ膜を析出させるような方法が用いられ得る。   As an electroless plating treatment method, the insulating base material 1 partially coated with the plating catalyst 4 is immersed in an electroless plating solution, and an electroless plating film is applied only to the portion where the plating catalyst 4 is applied. A method such as precipitation may be used.

無電解メッキに用いられる金属としては、例えば、銅(Cu)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)等が挙げられる。これらのうちでは、Cuを主成分とするメッキが導電性に優れている点から好ましい。また、Niを含む場合には、耐食性や、はんだとの密着性に優れる点から好ましい。   Examples of the metal used for electroless plating include copper (Cu), nickel (Ni), cobalt (Co), and aluminum (Al). Of these, plating mainly composed of Cu is preferable because of its excellent conductivity. Moreover, when Ni is included, it is preferable from the point which is excellent in corrosion resistance and adhesiveness with a solder.

無電解メッキ膜の膜厚は、特に限定されない。具体的には、例えば、0.1〜10μm、さらには1〜5μm程度であることが好ましい。   The film thickness of the electroless plating film is not particularly limited. Specifically, for example, it is preferably about 0.1 to 10 μm, more preferably about 1 to 5 μm.

メッキ工程により、絶縁基材1の表面のメッキ触媒4が残留する部分のみに無電解メッキ膜が析出する。そのために、電気回路6を形成したい部分のみに精度よく無電解メッキでなる導体5を形成することができる。一方、回路用凹部3を形成していない部分に対する無電解メッキ膜の析出を抑制することができる。したがって、狭いピッチ間隔で線幅が狭いような微細な配線部6aを複数本形成するような場合でも、隣接する配線部6a間に不要なメッキ膜が残らない。そのために、短絡の発生やマイグレーションの発生を抑制することができる。   By the plating process, an electroless plating film is deposited only on the portion of the surface of the insulating substrate 1 where the plating catalyst 4 remains. Therefore, the conductor 5 made of electroless plating can be accurately formed only on the portion where the electric circuit 6 is to be formed. On the other hand, the deposition of the electroless plating film on the portion where the circuit recess 3 is not formed can be suppressed. Therefore, even when a plurality of fine wiring portions 6a having a narrow line width and a narrow line width are formed, an unnecessary plating film does not remain between the adjacent wiring portions 6a. Therefore, the occurrence of a short circuit and the occurrence of migration can be suppressed.

このようなメッキ工程により、絶縁基材1の表面のレーザー加工された部分のみに無電解メッキ膜を析出させることができる。これにより、絶縁基材1の表面に埋め込み回路6が形成される。そして、このメッキ工程において、回路用凹部3を無電解メッキでなる導体5で充填することにより電気回路6を形成するので、この無電解メッキのメッキ膜が回路用凹部3の底面から成長していくことで、導体5の表面形状は回路用凹部3の底面の形状を追従することになり、したがって、パッド部6bの導体5の表面形状は、パッド部6bの回路用凹部3bの底面の形状を追従してそれを反映したものとなり、配線部6aの導体5の表面形状は、配線部6aの回路用凹部3aの底面の形状を追従してそれを反映したものとなって、結果として、パッド部6bの回路用凹部3bの底面の表面粗さが配線部6aの回路用凹部3aの底面の表面粗さよりも大きくなっていることに連動して、パッド部6bの導体5の表面粗さが配線部6aの導体5の表面粗さよりも大きくなるのである。   By such a plating process, an electroless plating film can be deposited only on the laser-processed portion of the surface of the insulating substrate 1. Thereby, the embedded circuit 6 is formed on the surface of the insulating substrate 1. In this plating process, the electric circuit 6 is formed by filling the circuit recess 3 with the conductor 5 made of electroless plating. Therefore, the electroless plating plating film grows from the bottom surface of the circuit recess 3. Thus, the surface shape of the conductor 5 follows the shape of the bottom surface of the circuit recess 3, and therefore the surface shape of the conductor 5 of the pad portion 6 b is the shape of the bottom surface of the circuit recess 3 b of the pad portion 6 b. And the surface shape of the conductor 5 of the wiring portion 6a reflects and follows the shape of the bottom surface of the circuit recess 3a of the wiring portion 6a. The surface roughness of the conductor 5 of the pad portion 6b is linked to the fact that the surface roughness of the bottom surface of the circuit recess 3b of the pad portion 6b is larger than the surface roughness of the bottom surface of the circuit recess 3a of the wiring portion 6a. Is the conductor of the wiring portion 6a It become larger than the surface roughness of the.

このような工程を経て、図1に示したような、絶縁基材1の表面に、配線部6aとパッド部6bとを有する埋め込み型の電気回路6が設けられた回路基板10が製造される。そして、この回路基板10においては、配線部6aとパッド部6bとで導体5の表面粗さが相互に異なり、特にパッド部6bの導体5の表面粗さが配線部6aの導体5の表面粗さよりも大きくされている。その結果、図3に示すように、パッド部6bにおいては、導体5の表面粗さが相対的に大きいから、パッド部6bに半導体チップ等の部品20を実装するときの半田の密着性が向上して、回路基板10への部品20の実装性が向上する。また、配線部6aにおいては、導体5の表面粗さが相対的に小さいから、配線の断面積がほぼ一定となり、信号の伝送速度が安定する。つまり、回路基板10への部品実装性の向上と信号伝送速度の安定との両立が図られる。図3において、符号30は、回路基板10に部品20が実装された半導体装置である。   Through these steps, a circuit board 10 is manufactured in which an embedded electric circuit 6 having a wiring portion 6a and a pad portion 6b is provided on the surface of the insulating base 1 as shown in FIG. . In this circuit board 10, the surface roughness of the conductor 5 is different between the wiring portion 6a and the pad portion 6b. In particular, the surface roughness of the conductor 5 of the pad portion 6b is the surface roughness of the conductor 5 of the wiring portion 6a. It is bigger than that. As a result, as shown in FIG. 3, since the surface roughness of the conductor 5 is relatively large in the pad portion 6b, the adhesiveness of the solder when the component 20 such as a semiconductor chip is mounted on the pad portion 6b is improved. Thus, the mountability of the component 20 on the circuit board 10 is improved. In the wiring portion 6a, since the surface roughness of the conductor 5 is relatively small, the cross-sectional area of the wiring becomes almost constant, and the signal transmission speed is stabilized. That is, it is possible to achieve both the improvement of the component mounting property on the circuit board 10 and the stabilization of the signal transmission speed. In FIG. 3, reference numeral 30 denotes a semiconductor device in which the component 20 is mounted on the circuit board 10.

次に、図4を参照して、回路基板10のパッド部6bの変形例をいくつか説明する。図4(a)は、パッド部6bの導体5の表面に、平面視で直線状の微細凹部を形成する代わりに、平面視で格子状の微細凹部を形成した場合を示している。この場合、回路パターン形成工程において、レーザー加工、ダイシング加工等による切削加工、あるいはナノインプリントを用いた型押加工等により、パッド部6bの回路用凹部3bを形成するときに、該回路用凹部3bの底面に平面視で格子状の微細凹部が形成される。そして、無電解メッキ膜の成長により、その底面形状を追従し反映した導体5の表面形状(格子状の微細凹部)が得られたものである。   Next, some modified examples of the pad portion 6b of the circuit board 10 will be described with reference to FIG. FIG. 4A shows a case where a lattice-shaped fine concave portion is formed on the surface of the conductor 5 of the pad portion 6b instead of forming a linear fine concave portion in a plan view. In this case, in the circuit pattern forming step, when the circuit recess 3b of the pad portion 6b is formed by cutting by laser processing, dicing, or the like, or by embossing using nanoimprinting, the circuit recess 3b A lattice-shaped fine recess is formed on the bottom surface in plan view. The surface shape of the conductor 5 (lattice-shaped fine recesses) reflecting the shape of the bottom surface is obtained by the growth of the electroless plating film.

同様に、図4(b)は、パッド部6bの導体5の表面に、平面視で相互に径の異なる複数の環状微細凹部を同心円状に形成した場合を示している。この場合、パッド部6bの平面視での形状は円形となる。図4(c)は、パッド部6bの導体5の表面に、平面視でドット状の微細凹部を多数並べて形成した場合を示している。この他に、平面視で、曲線状、渦巻き状、千鳥状等の微細凹部を形成してもよく、あるいは、これらの形状を組み合わせることにより、回路パターン形成工程において、レーザー加工、ダイシング加工等による切削加工、あるいはナノインプリントを用いた型押加工等により、パッド部6bの回路用凹部3bを形成してもよい。   Similarly, FIG. 4B shows a case where a plurality of annular fine recesses having different diameters in a plan view are formed concentrically on the surface of the conductor 5 of the pad portion 6b. In this case, the pad portion 6b has a circular shape in plan view. FIG. 4C shows a case where a large number of dot-like fine recesses are formed side by side on the surface of the conductor 5 of the pad portion 6b in a plan view. In addition, in a plan view, fine concave portions such as a curved shape, a spiral shape, and a staggered shape may be formed, or by combining these shapes, in a circuit pattern forming process, laser processing, dicing processing, etc. The circuit recess 3b of the pad portion 6b may be formed by cutting or stamping using nanoimprint.

以上の実施形態では、電気回路6における配線部6aとパッド部6bとで導体5の表面粗さを相互に異ならせたもののうち、パッド部6bの導体5の表面粗さを配線部6aの導体5の表面粗さよりも大きくした場合について説明したが、この他に、パッド部6bの導体5の表面粗さを配線部6aの導体5の表面粗さよりも小さくした場合も本発明の範囲に含まれる。その場合は、パッケージ化するときの樹脂封止材の流動性低下を抑制することができ、ボイド等のない良好なパッケージが得られるという利点がある。   In the embodiment described above, the surface roughness of the conductor 5 of the pad portion 6b is different from the surface roughness of the conductor 5 of the wiring portion 6a among the conductor portions 5a and 6b of the electric circuit 6 that are different from each other. The case where the surface roughness of the conductor 5 of the pad portion 6b is made smaller than the surface roughness of the conductor 5 of the wiring portion 6a is also included in the scope of the present invention. It is. In that case, there is an advantage that a decrease in fluidity of the resin sealing material during packaging can be suppressed, and a good package without voids can be obtained.

また、以上の実施形態では、電気回路6における配線部6aとパッド部6bとで回路用凹部3の底面の表面粗さを相互に異ならせたもののうち、パッド部6bの回路用凹部3bの底面の表面粗さを配線部6aの回路用凹部3aの底面の表面粗さよりも大きくした場合について説明したが、この他に、配線部6aの回路用凹部3aの底面の表面粗さをパッド部6bの回路用凹部3bの底面の表面粗さよりも大きくした場合も本発明の範囲に含まれる。その場合は、配線部6aにおいて、導体5の絶縁基材1への接合強度に優れ、配線部6aの導体5の絶縁基材1からの脱落が抑制されるという利点がある。   Moreover, in the above embodiment, the bottom surface of the circuit recess 3b of the pad portion 6b out of the wiring portions 6a and the pad portions 6b in the electric circuit 6 in which the surface roughness of the bottom surface of the circuit recess 3 is different from each other. The surface roughness of the wiring portion 6a is made larger than the surface roughness of the bottom surface of the circuit recess 3a. In addition to this, the surface roughness of the bottom surface of the circuit recess 3a of the wiring portion 6a is set to the pad portion 6b. The case where the surface roughness of the bottom surface of the circuit recess 3b is larger than the surface roughness is also included in the scope of the present invention. In that case, in the wiring part 6a, there exists an advantage that the joining strength of the conductor 5 to the insulating base material 1 is excellent, and the dropping of the conductor 5 of the wiring part 6a from the insulating base material 1 is suppressed.

一般に、図2に例示した本実施形態に係る回路基板10の製造方法と、図5に例示したCMP処理による回路形成技術とを比較すると、本実施形態に係る回路基板10の製造方法では、CMP処理による回路形成技術で行うような研磨処理をしないので(換言すれば、導体5が回路用凹部3の底面から成長し、回路用凹部3の底面の形状を追従し、反映したまま残しているので)、電気回路6において全体的に導体5の厚みにバラツキができず、信頼性が保たれる。これに対し、CMP処理による回路形成技術では研磨処理を行うので、電気回路6において導体5の厚みにバラツキができ、回路用凹部3の底面の位置の低い部分では導体5の厚みの厚い部分となり、回路用凹部3の底面の位置の高い部分では導体5の厚みの薄い部分となって、信頼性が低下する。さらに、研磨処理を行う結果、導体5が削除されてしまって、回路用凹部3の底面の位置の高い部分が露出し、パッド部6bであれば部品20が実装できなくなる可能性、配線部6aであれば信号の伝送ができなくなる可能性もある。   In general, when the method for manufacturing the circuit board 10 according to the present embodiment illustrated in FIG. 2 is compared with the circuit formation technique by the CMP process illustrated in FIG. Since the polishing process is not performed as in the circuit forming technique by the process (in other words, the conductor 5 grows from the bottom surface of the circuit recess 3 and follows the shape of the bottom surface of the circuit recess 3 to leave it reflected. Therefore, the thickness of the conductor 5 cannot be varied as a whole in the electric circuit 6, and the reliability is maintained. On the other hand, since the polishing process is performed in the circuit forming technique based on the CMP process, the thickness of the conductor 5 can vary in the electric circuit 6, and the conductor 5 has a thick part in the lower part of the bottom surface of the circuit recess 3. In the portion where the bottom surface of the circuit recess 3 is high, the conductor 5 becomes a thin portion, and the reliability is lowered. Further, as a result of the polishing process, the conductor 5 is deleted, and the high portion of the bottom surface of the circuit recess 3 is exposed. If the pad portion 6b, the component 20 may not be mounted, and the wiring portion 6a. If so, there is a possibility that the signal cannot be transmitted.

以下、本発明を実施例を通してさらに具体的に説明する。なお、本発明の範囲は、以下の実施例により何ら限定されて解釈されるものではない。   Hereinafter, the present invention will be described more specifically through examples. The scope of the present invention is not construed as being limited in any way by the following examples.

<樹脂皮膜形成工程>
厚み100μmのエポキシ樹脂基材(パナソニック電工(株)製の「R1766」)の表面に2μm厚のスチレン−ブタジエン共重合体(SBR)の被膜を形成した。なお、被膜の形成は、前記エポキシ樹脂基材の主面に、スチレン−ブタジエン共重合体(SBR)のメチルエチルケトン(MEK)サスペンジョン(日本ゼオン社製、酸当量800、粒子径200nm、固形分15%)を塗布し、80℃で30分間乾燥することにより行った。
<Resin film formation process>
A 2 μm thick styrene-butadiene copolymer (SBR) film was formed on the surface of a 100 μm thick epoxy resin substrate (“R1766” manufactured by Panasonic Electric Works Co., Ltd.). The coating is formed on the main surface of the epoxy resin base material with methyl ethyl ketone (MEK) suspension of styrene-butadiene copolymer (SBR) (manufactured by Nippon Zeon Co., Ltd., acid equivalent 800, particle diameter 200 nm, solid content 15%. ) Was applied and dried at 80 ° C. for 30 minutes.

<回路パターン形成工程>
次に、被膜が形成されたエポキシ樹脂基材に対して、レーザー加工により、幅20μm、深さ30μmの配線部と、所定の幅及び深さのパッド部とを有する回路用凹部を形成した。なお、レーザー加工にはUV−YAGレーザーを備えたESI社製のMODEL5330を用いた。そして、得られたパッド部の回路用凹部の底面の十点平均粗さ(RzPB)及び得られた配線部の回路用凹部の底面の十点平均粗さ(RzLB)を求めたところ、いずれ(RzPB,RzLB)も、0.01〜100μmの範囲内にあった。また、(RzPB)と(RzLB)との比(RzPB/RzLB)を求めたところ、2以上((RzPB/RzLB)≧2)あった。
<Circuit pattern formation process>
Next, a circuit recess having a wiring portion having a width of 20 μm and a depth of 30 μm and a pad portion having a predetermined width and depth was formed by laser processing on the epoxy resin base material on which the film was formed. For laser processing, MODEL 5330 manufactured by ESI equipped with a UV-YAG laser was used. Then, when the 10-point average roughness (RzPB) of the bottom surface of the circuit recess of the obtained pad portion and the 10-point average roughness (RzLB) of the bottom surface of the circuit recess of the obtained wiring portion were determined, RzPB, RzLB) was also in the range of 0.01-100 μm. Moreover, when the ratio (RzPB / RzLB) of (RzPB) to (RzLB) was determined, it was 2 or more ((RzPB / RzLB) ≧ 2).

<触媒被着工程>
次に、回路用凹部が形成されたエポキシ樹脂基材をクリーナー・コンディショナー(界面活性剤溶液、pH<1:ローム&ハース電子材料社製「C/N3320」)中に浸漬し、その後、水洗した。そして、過硫酸ナトリウム−硫酸系のpH<1のソフトエッチング剤でソフトエッチング処理した。そして、PD404(シプレイ・ファーイースト社製、pH<1)を用いてプリディップ工程を行った。そして、塩化第一錫と塩化パラジウムを含むpH1の酸性Pd−Snコロイド溶液「CAT44」(シプレイ・ファーイースト社製)に浸漬することにより、無電解銅メッキの核となるパラジウムをスズ−パラジウムコロイドの状態でエポキシ樹脂基材に吸着させた。そして、pH<1のアクセラレータ薬液「ACC19E」(シプレイ・ファーイースト社製)に浸漬することにより、パラジウム核を発生させた。
<Catalyst deposition process>
Next, the epoxy resin base material in which the circuit recesses were formed was immersed in a cleaner / conditioner (surfactant solution, pH <1: “C / N 3320” manufactured by Rohm & Haas Electronic Materials Co., Ltd.), and then washed with water. . Then, soft etching treatment was performed with a sodium persulfate-sulfuric acid-based soft etchant having a pH <1. Then, a pre-dip process was performed using PD404 (manufactured by Shipley Far East, pH <1). Then, by immersing in an acidic Pd—Sn colloidal solution “CAT44” (manufactured by Shipley Far East Co., Ltd.) having a pH of 1 containing stannous chloride and palladium chloride, palladium serving as the core of electroless copper plating is tin-palladium colloid. It was made to adsorb | suck to an epoxy resin base material in the state of. And the palladium nucleus was generated by immersing in accelerator chemical solution "ACC19E" (made by Shipley Far East) of pH <1.

<皮膜除去工程>
次に、エポキシ樹脂基材を、pH14の5%水酸化ナトリウム水溶液中に超音波処理しながら10分間浸漬した。これにより、表面のSBR被膜は膨潤し、きれいに剥離された。このとき、エポキシ樹脂基材表面にSBR被膜の断片等が残っていなかった。
<Film removal process>
Next, the epoxy resin substrate was immersed in a 5% aqueous sodium hydroxide solution having a pH of 14 for 10 minutes while being subjected to ultrasonic treatment. As a result, the SBR coating on the surface swelled and peeled cleanly. At this time, no SBR coating fragments remained on the epoxy resin substrate surface.

<メッキ工程>
次に、エポキシ樹脂基材を無電解メッキ液(CM328A,CM328L、CM328C、シプレイ・ファーイースト社製)に浸漬させて無電解銅メッキ処理を行った。無電解銅メッキ処理により、厚み3〜5μmの無電解銅メッキ膜が析出した。無電解銅メッキ処理されたエポキシ基材表面をSEM(走査型顕微鏡)により観察したところ、回路用凹部が形成された部分のみに、正確に無電解銅メッキ膜が埋め込み形成されていた。そして、得られたパッド部の無電解銅メッキ膜の表面の十点平均粗さ(RzPT)及び得られた配線部の無電解銅メッキ膜の表面の十点平均粗さ(RzLT)を求めたところ、いずれ(RzPT,RzLT)も、0.01〜100μmの範囲内にあった。また、(RzPT)と(RzLT)との比(RzPT/RzLT)を求めたところ、2以上((RzPT/RzLT)≧2)あった。さらに、得られた無電解銅メッキ膜の表面の十点平均粗さ(RzT)と回路用凹部の底面の十点平均粗さ(RzB)との比(RzT/RzB)を求めたところ、0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)の範囲内にあった。
<Plating process>
Next, the epoxy resin base material was immersed in an electroless plating solution (CM328A, CM328L, CM328C, manufactured by Shipley Far East) to perform an electroless copper plating process. An electroless copper plating film having a thickness of 3 to 5 μm was deposited by the electroless copper plating treatment. When the surface of the epoxy base material subjected to the electroless copper plating treatment was observed with an SEM (scanning microscope), the electroless copper plating film was accurately embedded only in the portion where the circuit recess was formed. And the 10-point average roughness (RzPT) of the surface of the electroless copper plating film of the obtained pad part and the 10-point average roughness (RzLT) of the surface of the electroless copper plating film of the obtained wiring part were calculated | required. However, both (RzPT, RzLT) were in the range of 0.01 to 100 μm. Further, when the ratio (RzPT / RzLT) of (RzPT) to (RzLT) was determined, it was 2 or more ((RzPT / RzLT) ≧ 2). Furthermore, when the ratio (RzT / RzB) between the ten-point average roughness (RzT) of the surface of the obtained electroless copper plating film and the ten-point average roughness (RzB) of the bottom surface of the recess for the circuit was determined, 0 0.1 or more and 2.0 or less (0.1 ≦ (RzT / RzB) ≦ 2.0).

1 絶縁基材
2 樹脂皮膜
3 回路用凹部
3a 配線部の回路用凹部
3b パッド部の回路用凹部
4 メッキ触媒
5 導体
6 電気回路
6a 配線部
6b パッド部
10 回路基板
20 部品
30 半導体装置
DESCRIPTION OF SYMBOLS 1 Insulation base material 2 Resin film 3 Circuit recessed part 3a Circuit recessed part 3b of a wiring part Circuit recessed part 4 of a pad part 4 Plating catalyst 5 Conductor 6 Electrical circuit 6a Wiring part 6b Pad part 10 Circuit board 20 Component 30 Semiconductor device

Claims (13)

絶縁基材の表面に、配線部とパッド部とを有する電気回路が設けられた回路基板であって、
前記電気回路が、絶縁基材の表面に設けられた回路用凹部に導体が埋め込まれた構成であり、
前記電気回路における配線部とパッド部とで導体の表面粗さが相互に異なっていることを特徴とする回路基板。
A circuit board provided with an electric circuit having a wiring part and a pad part on the surface of an insulating base material,
The electric circuit has a configuration in which a conductor is embedded in a circuit recess provided on the surface of an insulating substrate,
The circuit board characterized in that the surface roughness of the conductor is different between the wiring part and the pad part in the electric circuit.
パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいことを特徴とする請求項1に記載の回路基板。   2. The circuit board according to claim 1, wherein the surface roughness of the conductor of the pad portion is larger than the surface roughness of the conductor of the wiring portion. パッド部の導体の表面の十点平均粗さ(RzPT)と配線部の導体の表面の十点平均粗さ(RzLT)との比(RzPT/RzLT)が2以上((RzPT/RzLT)≧2)であることを特徴とする請求項2に記載の回路基板。   The ratio (RzPT / RzLT) of the ten-point average roughness (RzPT) of the surface of the conductor of the pad portion to the ten-point average roughness (RzLT) of the surface of the conductor of the wiring portion is 2 or more ((RzPT / RzLT) ≧ 2 The circuit board according to claim 2, wherein: パッド部の導体の表面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることにより、パッド部の導体の表面粗さが配線部の導体の表面粗さよりも大きいことを特徴とする請求項2に記載の回路基板。   The surface roughness of the conductor of the pad portion is formed on the surface of the conductor of the pad portion by forming fine concave portions in a linear shape, a curved shape, a lattice shape, an annular shape, a spiral shape, a staggered shape and / or a dot shape in plan view. The circuit board according to claim 2, wherein is larger than the surface roughness of the conductor of the wiring portion. パッド部の回路用凹部の底面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されており、このパッド部の回路用凹部の底面の形状を導体が追従したことにより、パッド部の導体の表面に前記微細凹部が形成されていることを特徴とする請求項4に記載の回路基板。   A linear, curved, latticed, annular, spiral, staggered, and / or dot-shaped fine recess is formed on the bottom surface of the circuit recess in the pad portion. 5. The circuit board according to claim 4, wherein the fine recesses are formed on the surface of the conductor of the pad portion by the conductor following the shape of the bottom surface. 導体の表面の十点平均粗さ(RzT)と回路用凹部の底面の十点平均粗さ(RzB)との比(RzT/RzB)が0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)であることを特徴とする請求項5に記載の回路基板。   The ratio (RzT / RzB) of the ten-point average roughness (RzT) of the surface of the conductor to the ten-point average roughness (RzB) of the bottom surface of the circuit recess is 0.1 to 2.0 (0.1 ≦ The circuit board according to claim 5, wherein (RzT / RzB) ≦ 2.0). 絶縁基材の表面に、配線部とパッド部とを有する電気回路が設けられた回路基板であって、
前記電気回路が、絶縁基材の表面に設けられた回路用凹部に導体が埋め込まれた構成であり、
前記電気回路における配線部とパッド部とで回路用凹部の底面の表面粗さが相互に異なっていることを特徴とする回路基板。
A circuit board provided with an electric circuit having a wiring part and a pad part on the surface of an insulating base material,
The electric circuit has a configuration in which a conductor is embedded in a circuit recess provided on the surface of an insulating substrate,
The circuit board, wherein the surface roughness of the bottom surface of the circuit recess is different between the wiring part and the pad part in the electric circuit.
パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいことを特徴とする請求項7に記載の回路基板。   8. The circuit board according to claim 7, wherein the surface roughness of the bottom surface of the circuit recess in the pad portion is larger than the surface roughness of the bottom surface of the circuit recess in the wiring portion. パッド部の回路用凹部の底面の十点平均粗さ(RzPB)と配線部の回路用凹部の底面の十点平均粗さ(RzLB)との比(RzPB/RzLB)が2以上((RzPB/RzLB)≧2)であることを特徴とする請求項8に記載の回路基板。   The ratio (RzPB / RzLB) of the 10-point average roughness (RzPB) of the bottom surface of the circuit recess in the pad portion to the 10-point average roughness (RzLB) of the bottom surface of the circuit recess in the wiring portion is 2 or more ((RzPB / 9. The circuit board according to claim 8, wherein RzLB) ≧ 2). パッド部の回路用凹部の底面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることにより、パッド部の回路用凹部の底面の表面粗さが配線部の回路用凹部の底面の表面粗さよりも大きいことを特徴とする請求項8に記載の回路基板。   A circuit recess in the pad portion is formed by forming a linear, curved, latticed, annular, spiral, staggered and / or dot-like fine recess in the bottom surface of the circuit recess in the pad portion. 9. The circuit board according to claim 8, wherein the surface roughness of the bottom surface of the circuit board is larger than the surface roughness of the bottom surface of the circuit recess of the wiring portion. パッド部の回路用凹部の底面の前記形状を導体が追従したことにより、パッド部の導体の表面に平面視で直線状、曲線状、格子状、環状、渦巻き状、千鳥状及び/又はドット状の微細凹部が形成されていることを特徴とする請求項10に記載の回路基板。   As the conductor follows the shape of the bottom surface of the circuit recess of the pad portion, the surface of the pad portion conductor is linear, curved, latticed, annular, spiral, staggered and / or dot-like in plan view. The circuit board according to claim 10, wherein a fine recess is formed. 導体の表面の十点平均粗さ(RzT)と回路用凹部の底面の十点平均粗さ(RzB)との比(RzT/RzB)が0.1以上かつ2.0以下(0.1≦(RzT/RzB)≦2.0)であることを特徴とする請求項11に記載の回路基板。   The ratio (RzT / RzB) of the ten-point average roughness (RzT) of the surface of the conductor to the ten-point average roughness (RzB) of the bottom surface of the circuit recess is 0.1 to 2.0 (0.1 ≦ The circuit board according to claim 11, wherein (RzT / RzB) ≦ 2.0). 請求項1〜12のいずれか1項に記載の回路基板の前記パッド部に部品が実装された半導体装置。   The semiconductor device by which components were mounted in the said pad part of the circuit board of any one of Claims 1-12.
JP2009253130A 2009-10-30 2009-11-04 Circuit board, and semiconductor device mounted with component Pending JP2011100778A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009253130A JP2011100778A (en) 2009-11-04 2009-11-04 Circuit board, and semiconductor device mounted with component
PCT/JP2010/006378 WO2011052211A1 (en) 2009-10-30 2010-10-28 Circuit board, and semiconductor device having component mounted on circuit board
CN2010800494868A CN102598883A (en) 2009-10-30 2010-10-28 Circuit board, and semiconductor device having component mounted on circuit board
EP10826347.6A EP2496061A4 (en) 2009-10-30 2010-10-28 Circuit board, and semiconductor device having component mounted on circuit board
US13/504,281 US8929092B2 (en) 2009-10-30 2010-10-28 Circuit board, and semiconductor device having component mounted on circuit board
TW099137217A TWI463930B (en) 2009-10-30 2010-10-29 Circuit board and semiconductor device including circuit board mounted with components
US14/481,188 US9332642B2 (en) 2009-10-30 2014-09-09 Circuit board
US14/554,334 US9351402B2 (en) 2009-10-30 2014-11-26 Circuit board, and semiconductor device having component mounted on circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009253130A JP2011100778A (en) 2009-11-04 2009-11-04 Circuit board, and semiconductor device mounted with component

Publications (1)

Publication Number Publication Date
JP2011100778A true JP2011100778A (en) 2011-05-19

Family

ID=44191753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253130A Pending JP2011100778A (en) 2009-10-30 2009-11-04 Circuit board, and semiconductor device mounted with component

Country Status (1)

Country Link
JP (1) JP2011100778A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125268A1 (en) * 2015-02-04 2016-08-11 三菱電機株式会社 Circuit board, method for manufacturing same and liquid level sensor
US9646908B2 (en) 2015-07-23 2017-05-09 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
WO2022004410A1 (en) * 2020-06-29 2022-01-06 日亜化学工業株式会社 Method for manufacturing base member, method for manufacturing light-emitting device, base member, and light-emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268095A (en) * 1993-03-15 1994-09-22 Seiko Epson Corp Structure of cob circuit board
JPH06283536A (en) * 1993-03-30 1994-10-07 Nec Corp Solder bump packaging substrate
JP2000261143A (en) * 1999-03-03 2000-09-22 Internatl Business Mach Corp <Ibm> Manufacture of multilayer ceramic board
JP2003209343A (en) * 2002-01-16 2003-07-25 Airex Inc Printed circuit board
JP2005167059A (en) * 2003-12-04 2005-06-23 Nippon Telegr & Teleph Corp <Ntt> Photo/electric polyimide film wiring board and method for forming wiring metal film on polyimide film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268095A (en) * 1993-03-15 1994-09-22 Seiko Epson Corp Structure of cob circuit board
JPH06283536A (en) * 1993-03-30 1994-10-07 Nec Corp Solder bump packaging substrate
JP2000261143A (en) * 1999-03-03 2000-09-22 Internatl Business Mach Corp <Ibm> Manufacture of multilayer ceramic board
JP2003209343A (en) * 2002-01-16 2003-07-25 Airex Inc Printed circuit board
JP2005167059A (en) * 2003-12-04 2005-06-23 Nippon Telegr & Teleph Corp <Ntt> Photo/electric polyimide film wiring board and method for forming wiring metal film on polyimide film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125268A1 (en) * 2015-02-04 2016-08-11 三菱電機株式会社 Circuit board, method for manufacturing same and liquid level sensor
JPWO2016125268A1 (en) * 2015-02-04 2017-04-27 三菱電機株式会社 Circuit board, method for manufacturing the same, and liquid level detection device
US9646908B2 (en) 2015-07-23 2017-05-09 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and semiconductor device
TWI624014B (en) * 2015-07-23 2018-05-11 Toshiba Memory Corp Semiconductor device and manufacturing method thereof
WO2022004410A1 (en) * 2020-06-29 2022-01-06 日亜化学工業株式会社 Method for manufacturing base member, method for manufacturing light-emitting device, base member, and light-emitting device

Similar Documents

Publication Publication Date Title
WO2011052211A1 (en) Circuit board, and semiconductor device having component mounted on circuit board
JP5583384B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
US9332642B2 (en) Circuit board
US8698003B2 (en) Method of producing circuit board, and circuit board obtained using the manufacturing method
JPWO2010087336A1 (en) Semiconductor chip mounting method, semiconductor device obtained by using the method, semiconductor chip connection method, three-dimensional structure provided with wiring on the surface, and manufacturing method thereof
WO2012160617A1 (en) Resin composition and method for producing circuit board
CN102106195B (en) Electroless copper plating method, printed wiring board, method for manufacturing printed wiring board and semiconductor device
JP5432672B2 (en) Circuit board
US20140182887A1 (en) Three-dimensional structure for wiring formation
WO2012157249A1 (en) Circuit board production method, and circuit board obtained by production method
JP2011100778A (en) Circuit board, and semiconductor device mounted with component
JP5399803B2 (en) Circuit board manufacturing method
KR101238966B1 (en) Method for manufacturing circuit board, and circuit board obtained using the manufacturing method
JP5465512B2 (en) Circuit board manufacturing method
JP5075157B2 (en) Wiring substrate manufacturing method and wiring substrate obtained by the manufacturing method
JP5374321B2 (en) Circuit board
JP5350184B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
JP5330156B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
WO2012060091A1 (en) Method for forming wiring on surface of three-dimensional structure, intermediate structure for obtaining three-dimensional structure provided with wiring on surface thereof, and three-dimensional structure provided with wiring on surface thereof
JP5411829B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
JP5295931B2 (en) Circuit board manufacturing method and circuit board obtained by the manufacturing method
JP2011100796A (en) Circuit board
JP2011100798A (en) Circuit board
WO2010064602A1 (en) Method for manufacturing circuit board, and circuit board obtained using the manufacturing method
JP2017117906A (en) Multilayer circuit board manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131105