JP2011096875A - 表面実装部品のはんだ印刷方法およびメタルマスク - Google Patents

表面実装部品のはんだ印刷方法およびメタルマスク Download PDF

Info

Publication number
JP2011096875A
JP2011096875A JP2009249883A JP2009249883A JP2011096875A JP 2011096875 A JP2011096875 A JP 2011096875A JP 2009249883 A JP2009249883 A JP 2009249883A JP 2009249883 A JP2009249883 A JP 2009249883A JP 2011096875 A JP2011096875 A JP 2011096875A
Authority
JP
Japan
Prior art keywords
solder
metal mask
solder printing
lands
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009249883A
Other languages
English (en)
Inventor
Yasuhiro Kawai
康寛 川井
Minoru Kubokawa
稔 窪川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSK Ltd
Original Assignee
NSK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSK Ltd filed Critical NSK Ltd
Priority to JP2009249883A priority Critical patent/JP2011096875A/ja
Publication of JP2011096875A publication Critical patent/JP2011096875A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】表面実装部品のリフローはんだ付け工程における、はんだボールの発生を抑制する。すなわち、はんだ印刷工程に用いられるメタルマスクにおいて、部品電極内側端部よりも内側にはんだ付け領域が存在するランドに対して、開口部の一部を削除(狭小)することで、はんだボールの抑制を図るとともに、部品電極下部でのはんだフィレット(バックフィレット)の形成を確保した実装プリント配線板を提供する。
【解決手段】はんだ印刷工程に用いられるメタルマスク5の開口部5−2を、ランド4に対して一部を削除(狭小)することで、表面実装部品のリフローはんだ付け工程におけるはんだボールの抑制を図る。
【選択図】図1

Description

本発明は、表面実装部品(電子部品)のはんだ付け方法に関し、より詳細には、リフローはんだ付けの前段階で行うプリント配線基板上の実装部品装着部分であるランド(パッド)へのはんだ印刷方法およびそれに用いるメタルマスクに関する。
従来より、表面実装部品をプリント配線基板(Printed Circuit Board、以下PCBと略す)にリフローにより実装するはんだ付けが行われている。リフローによりはんだ付けを行う工程について図3を参照して説明する。
図3において、先ずPCBのランドに対応させて、はんだ印刷する部分にだけ孔を明けたメタルマスクを用いて、はんだペーストをランドに付着させる(ステップ101)。このはんだ付着は通常、後に説明するようにはんだペーストをはんだ印刷することで行う。
続いて、印刷したはんだの上に表面実装部品(チップ部品)をチップマウンターなどで搭載する(ステップ102)。そして、表面実装部品が搭載されたPCBを、使用するはんだの融点を超えた高温のリフロー炉内を通過させることによりはんだペーストを融解させて表面実装部品の電極部とPCBのランドとのはんだ付けを行い(ステップ103)、工程の終了となる。
次に図4を参照して、はんだペーストをPCBのランド部に印刷する概略工程を説明する。先ず図4(a)に示すようにPCB3の上に表面実装部品の電極部に対応した寸法のランド4が形成されており、それが初期状態となる。次に図4(b)に示すように、ランド4に対してはんだペーストを付着させるために予め定めた大きさ、形状の開口部5−1が設けてあるメタルマスク5をPCB3(ないしランド4)と接触対向状態とする。その状態を維持したまま、ペースト状のはんだ6をメタルマスク5のPCB3と反対の面の端部に載せ、印刷スキージ7をメタルマスク5の開口部に向けPCB上を移動させて(スキージングして)、全ての開口部にペースト状のはんだ6を充填する(図4(c)参照)。
その後、図4(d)の上向き矢印に示すように、メタルマスク5をPCB3から引き離す(分離する)と、図4(e)に示すように、PCB3のランド4にはメタルマスク5の開口部5−1を通過した大きさ、形状のはんだが印刷されて残り、はんだ印刷完了となる。
ここで、図3に示したように、印刷されたはんだ6に対して後工程(ステップ102)にて電子部品が搭載された後、リフロー工程(ステップ103)で加熱することで、表面実装部品1とPCB3とのはんだ接合を完了するが、このときのはんだ接続信頼性を確保するためには、表面実装部品1の電極部2の下部へもはんだフィレット(バックフィレット)を形成させることが重要であり、そのためにPCB3上のランド4の縦横寸法は、図5(a)および同図(b)にそれぞれB寸法(本発明では表面実装部品1の軸方向であるこの方向を縦方向と定義する)、D寸法(本発明では表面実装部品1の幅方向であるこの方向を横方向と定義する)として示すように、ランド4と表面実装部品1の電極部2間に適切なはんだフィレットが形成されるように表面実装部品1の電極部2の縦横寸法を超える大きさに設定される。
よって、表面実装部品1の両電極部2、2に対応し組みとなるランド4、4間のE寸法は、表面実装部品1の両電極部2、2間の寸法Aに対して、製造誤差範囲(製造公差範囲)を超えて狭く設定されることが望ましい。
そのような寸法でランド4を設定するなかで、従来この電子部品実装基板製造のはんだ印刷工程においては、メタルマスク5の開口部5−1の寸法は印刷対象物であるPCB3上のランド4に対して1:1(100%領域)で開口していた。
つまり、電極部2、2の幅方向である横方向については、ランド4がD寸法である場合、メタルマスク5−1の開口部は略同寸法であるD’寸法とし、電極部2、2相互間である縦方向については、ランド4がB寸法である場合、メタルマスク5−1の開口部は略同寸法であるB’寸法としていた。
したがって、表面実装部品1の両電極部2、2に対応したはんだ印刷孔となるメタルマスク開口部5−1、5−1間のE寸法は、表面実装部品1の両電極部2、2間の寸法Aに対して、製造誤差範囲(製造公差範囲)を超えて狭く設定されていた。
しかしながら、前述のようなランド設計に対するメタルマスク5の開口部5−1の設計が1:1で形成された場合、正常にはんだ印刷を実施しても、部品搭載時のはんだのつぶれや、はんだ付け加熱中のはんだのダレが誘因となって、図6(a)に示すように余剰はんだ9が溶融はんだ凝集作用により表面実装部品1の中央へ凝集し、同図(b)に示すように、はんだ付け完了後にはんだボール10として発生してしまい易いという問題があった。
この問題の改善の先行技術としては、特許文献1(特開2005−311398号公報)がある。
特許文献1については、図7に示すように、ひとつの表面実装部品1についてのランド4、4のメタルマスク開口部が互いに対向する端部を三角形状としたホームベース形状に設計し、ホームベース形状のはんだ印刷を行うことではんだボールを抑制する方法を開示している。
特開2005−311398号公報
しかしながら、特許文献1では、はんだ印刷に鋭角部が存在する為、印刷後のはんだの抜け性が悪くなり、供給量が安定しないことが懸念されるという問題が有った。
本発明は、上記問題に鑑み、はんだ印刷工程に用いられるメタルマスク5において、部品電極内側端部よりも内側にはんだ付け領域が存在するランド4に対して、開口部の一部を削除(狭小)することで、はんだボールの抑制を図るとともに、部品電極下部でのはんだフィレット(バックフィレット)の形成を確保した実装プリント配線板を提供することを目的とする。
本発明の表面実装部品のはんだ印刷方法およびメタルマスクのうち、請求項1に記載した方法は、表面実装部品の電極部をプリント配線基板上のランドにはんだ付けで実装する工程の一部としてのメタルマスクを使ったはんだ印刷工程において、前記表面実装部品それぞれの前記電極部のひと組に対応して設定されるひと組の前記ランド上にはんだ印刷を行う際に、前記ランド上のそれぞれに、前記ランドの互いに対向する辺から前記ランドの互いに対向しない辺側に向けて辺と平行なはんだ印刷しない領域を製造公差の範囲を超えて設定した上で、その他部分をはんだ印刷領域としてはんだ印刷することを特徴とする表面実装部品のはんだ印刷方法である。
また、本発明の表面実装部品のはんだ印刷方法およびメタルマスクのうち、請求項2に記載した方法は、ひと組の前記ランド上の前記はんだ印刷領域の最短距離が、前記表面実装部品の前記電極部の最短距離と略同一寸法である請求項1に記載の表面実装部品のはんだ印刷方法である。
さらに、本発明の表面実装部品のはんだ印刷方法およびメタルマスクのうち、請求項3に記載したメタルマスクは、前記はんだ印刷領域をその開口部寸法として有する請求項2に記載のはんだ印刷方法を行うためのメタルマスクである。
本発明によれば、表面実装部品を用いた実装基板製造のはんだ印刷工程において、ひとつの表面実装部品に対応したひと組のランドについて対向するパッド内側方向の一部にメタルマスク開口領域を設けずに、はんだ印刷することで、はんだ供給領域を制御して、はんだ付け後のはんだボールを抑制するとともに、部品電極下部でのはんだフィレット(バックフィレット)の形成を確保した実装PCBを提供できるという効果がある。
本発明に係るはんだ印刷方法を説明する図で、(a)はその側面図、(b)はその平面図である。 本発明に係るはんだ印刷方法を用いて作成される実装構造体の一実施形態を示す図で、(a)はその平面図、(b)はその側面図である。 表面実装部品をはんだを用いて実装するための実装方法の一例を示すフローチャートである。 従来のはんだ印刷工程を示す図である。 従来のはんだ印刷を行う際に使用するメタルマスク開口部形状とPCBのランド形状の関係を説明するための図で、(a)はその側面図、(b)はその平面図である。 表面実装部品のはんだ付け工程で問題となる「はんだボール」発生を説明する図である。 特許文献1に開示された「はんだボール」発生抑制策の一案を示す参考図である。
以下、図面を参照して、本発明を説明する。
図1は、表面実装部品1の電極部2に対応してPCB3に適切に設けられたランド(パッド)4に対して、本発明のはんだ印刷方法によってはんだ6が印刷された状態と、本発明のはんだ印刷を行うためのメタルマスク5、及びその開口部5−2を示したもので、本発明はこの表面実装部品1のはんだ印刷方法およびメタルマスク9に係るものである。
図1(a)は、従来のはんだ印刷寸法を説明した図5(a)に対応させて本発明に係るはんだ印刷を示したものである。前述のように図5(a)に示す従来のはんだ印刷では、ひと組のパッド4、4の方向(前述のとおり本発明では、表面実装部品1の縦方向と定義)の寸法Bに対して、はんだ印刷されるメタルマスク5の開口部寸法は、略同一の寸法Bとしていたが、本発明に係るはんだ印刷では図1(a)に示すように、従来例と設計的には同一寸法のパッド寸法Bに対し、互いに対向するパッド4、4の辺から、対向しない辺(外側)に向けて、平行にそれぞれのパッド4、4上にはんだ印刷しない領域8、8を設けている。このはんだ印刷しない領域8、8は、従来のようにランド4、4に対して100%領域を印刷する場合において生じる可能性のある製造公差範囲内のはんだ印刷されない領域を超えて設定される。
はんだ印刷しない領域8は、図1(b)に示すように、表面実装部品1縦方向のパッド寸法Bに対して行うだけで、表面実装部品の幅方向に対しては行わない。
さらには、パッド4、4の対向する辺から対向しない辺に向けて設けるはんだ印刷しない領域8の寸法を、表面実装部品1の電極間最短寸法Aと略同一の寸法A’とすると、リフロー工程におけるはんだボール発生を抑制し、リフロー工程完了後のはんだ溶融状態を図2(a)に示すように、はんだ6がパッド4上に全体に拡散するとともに、図2(b)に示すように、実装部品1の電極部2、2とパッド4、4間に適切なはんだフィレットが形成された実装構造体11とすることができる。
よって、はんだ付着(印刷)工程におけるメタルマスク5を、従来の開口部5−1寸法のものから、図1(a)に示す本発明のように、ひと組のパッド4、4が対向する辺間は表面実装部品1の電極部2の最短寸法Aと略同一のA’寸法とし、パッド4、4が対向しない辺および表面実装部品1の電極部2、2の幅方向については、それぞれのパッド辺と略同一とした開口部5−2寸法のものに置き換えて図3に示す実装方法を行うことで、はんだボール10の発生を抑制し表面実装部品1の電極部2の下部へもはんだフィレットが形成された良好な実装構造体11を得ることができる。
本発明は、表面実装部品のはんだ付け方法に関し、より詳細には、リフローはんだ付けの前段階で行われるプリント配線板の実装部品装着部へのはんだ印刷方法およびそのためのメタルマスク開口部寸法として利用可能である。
1 表面実装部品(チップ部品)
2 電極部
3 PCB(プリント配線基板)
4 ランド(パッド)
5 メタルマスク
5−1 開口部
5−2 開口部
6 はんだ
7 印刷スキージ
8 はんだ印刷しない領域
9 余剰はんだ
10 はんだボール
11 実装構造体
101 〜 103 ステップ

Claims (3)

  1. 表面実装部品の電極部をプリント配線基板上のランドにはんだ付けで実装する工程の一部としてのメタルマスクを使ったはんだ印刷工程において、
    前記表面実装部品それぞれの前記電極部のひと組に対応して設定されるひと組の前記ランド上にはんだ印刷を行う際に、前記ランド上のそれぞれに、前記ランドの互いに対向する辺から前記ランドの互いに対向しない辺側に向けて辺と平行なはんだ印刷しない領域を製造公差の範囲を超えて設定した上で、その他部分をはんだ印刷領域としてはんだ印刷することを特徴とする表面実装部品のはんだ印刷方法。
  2. ひと組の前記ランド上の前記はんだ印刷領域の最短距離が、前記表面実装部品の前記電極部の最短距離と略同一寸法である請求項1に記載の表面実装部品のはんだ印刷方法。
  3. 前記はんだ印刷領域をその開口部寸法として有する請求項2に記載のはんだ印刷方法を行うためのメタルマスク。
JP2009249883A 2009-10-30 2009-10-30 表面実装部品のはんだ印刷方法およびメタルマスク Pending JP2011096875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009249883A JP2011096875A (ja) 2009-10-30 2009-10-30 表面実装部品のはんだ印刷方法およびメタルマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009249883A JP2011096875A (ja) 2009-10-30 2009-10-30 表面実装部品のはんだ印刷方法およびメタルマスク

Publications (1)

Publication Number Publication Date
JP2011096875A true JP2011096875A (ja) 2011-05-12

Family

ID=44113484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009249883A Pending JP2011096875A (ja) 2009-10-30 2009-10-30 表面実装部品のはんだ印刷方法およびメタルマスク

Country Status (1)

Country Link
JP (1) JP2011096875A (ja)

Similar Documents

Publication Publication Date Title
JP2009177201A (ja) 回路基板接続体の製造方法
JP2009054846A (ja) プリント配線基板及び電子装置製造方法
JP2015135906A (ja) プリント配線板および情報処理装置
JP5310081B2 (ja) 半田付け装置及び半田付け方法
JP5807145B2 (ja) 実装構造体
JP4181759B2 (ja) 電子部品の実装方法および実装構造体の製造方法
JP2010212318A (ja) プリント配線基板および部品実装構造体
JP2012064797A (ja) プリント配線板およびプリント基板
JP2011096875A (ja) 表面実装部品のはんだ印刷方法およびメタルマスク
KR100488222B1 (ko) 실장 구조체의 제조 방법, 실장 구조체, 및 금속 마스크
JP4274264B2 (ja) モジュールの製造方法
JP2005026456A (ja) プリント配線板、電子部品実装方法および電子機器
JP4273918B2 (ja) モジュールの製造方法
JP2016178150A (ja) プリント基板および実装方法
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JP2016004986A (ja) プリント配線基板の半田ランド
JP2009111410A (ja) モジュール
WO2015159567A1 (ja) プリント配線基板およびプリント回路の製造方法
JP2001339146A (ja) 半田パッド
JP2005026457A (ja) 電子部品実装方法、基板製造装置および回路基板
WO2013136575A1 (ja) プリント配線板及び回路基板
JP2005228921A (ja) 半田接合構造
JPH11177224A (ja) メタルマスク及びプリント配線板
JPH11330661A (ja) 表面実装モジュール
JP2015149418A (ja) 電子装置およびその製造方法