JP2011078146A - チャージポンプ回路 - Google Patents

Abstract

【課題】寄生容量の充放電による効率の低下を抑制できるチャージポンプ回路を提供する。
【解決手段】出力モードから入力モードへの第１遷移状態にあるチャージポンプ段（１−１，１−２）の寄生容量（Ｃｐ１，Ｃｐ２）に蓄積された電荷が、入力モードから出力モードへの第２遷移状態にあるチャージポンプ段の寄生容量へ移送される。すなわち、キャパシタＣ１，Ｃ２の充電・放電経路が遮断された状態で、各キャパシタの一方の端子（ノードＮ３，Ｎ４）がスイッチ（ＳＷ５，ＳＷ６)によって接続され、電圧「Ｖｉｎ」に充電された寄生容量からゼロボルトの寄生容量へ電荷が移送される。
【選択図】図１

Description

本発明は、半導体基板に形成されるチャージポンプ回路に係り、特に、消費電力の軽減を図ったチャージポンプ回路に関するものである。

チャージポンプ回路は、複数のキャパシタの接続をスイッチによって切り替えて、キャパシタからキャパシタへ順次に電荷を汲み上げていくことにより、入力電圧と異なる電圧を発生する回路である。チャージポンプ回路は、スイッチング・コンバータに比べてあまり大きな負荷を駆動することができないものの、キャパシタとスイッチのみで回路を構成できるため、半導体ＩＣにおいて異なる電圧を発生するための電源回路として広く用いられている。

特開２００１−０６９７４７号公報

図５は、一般的な３倍昇圧型のチャージポンプ回路の構成例を示す図である。
図５に示すチャージポンプ回路は、キャパシタＣ１１，Ｃ１２と、ダイオードＤ１１〜Ｄ１３と、スイッチＳＷ１１〜ＳＷ１４を有する。
ダイオードＤ１１，Ｄ１２，Ｄ１３はこの順序で導通方向を揃えて直列に接続されており、ダイオードＤ１１のアノードが入力端子Ｔ１に接続され、ダイオードＤ１３のカソードが出力端子Ｔ２に接続される。
キャパシタＣ１１の一方の端子は、スイッチＳＷ１１を介して入力端子Ｔ１に接続されるとともに、スイッチＳＷ１２を介して基準電位ＧＮＤに接続され、キャパシタＣ１１の他方の端子は、ダイオードＤ１１のカソード及びＤ１２のアノードに接続される。キャパシタＣ１２の一方の端子は、スイッチＳＷ１３を介して入力端子Ｔ１に接続されるとともに、スイッチＳＷ１４を介して基準電位ＧＮＤに接続され、キャパシタＣ１２の他方の端子は、ダイオードＤ１２のカソード及びダイオードＤ１３のアノードに接続される。
スイッチＳＷ１１及びＳＷ１４は制御信号φ１１に応じて、スイッチＳＷ１２及びＳＷ１３は制御信号φ１２に応じてそれぞれオン又はオフする。

図６は、スイッチＳＷ１１〜ＳＷ１４の制御信号φ１及びφ２のタイミングを示す図である。
スイッチ（ＳＷ１１〜ＳＷ１４）は、入力される制御信号（φ１，φ２）がハイレベルのときにオンする。制御信号φ１，φ２は周期Ｔｐの繰り返し信号であり、ハイレベルの期間が半周期（Ｔｐ／２）より若干短く、互いの位相が１８０°ずれている。図６に示す制御信号φ１，φ２により、スイッチＳＷ１２及びＳＷ１３がオン、スイッチＳＷ１１及びＳＷ１４がオフする期間と、スイッチＳＷ１２及びＳＷ１３がオフ、スイッチＳＷ１１及びＳＷ１４がオンする期間とが交互に繰り返される。

スイッチＳＷ１１がオフ、スイッチＳＷ１２がオンのとき、キャパシタＣ１１の一方の端子が基準電位ＧＮＤに接続され、ダイオードＤ１１がオンする。ここで、ダイオードの順電圧を無視すると、キャパシタＣ１１には入力端子Ｔ１の電圧Ｖｉｎが印加される。
この状態から、スイッチＳＷ１１がオン、スイッチＳＷ１２がオフへ変化すると、基準電位ＧＮＤに接続されていたキャパシタＣ１１の一方の端子が電圧Ｖｉｎに引き上げられる。これにより、ダイオードＤ１１のカソードとダイオードＤ１２のアノードには、電圧Ｖｉｎに対して約２倍の電圧（２×Ｖｉｎ）が印加される。このとき、ダイオードＤ１１のアノードには電圧Ｖｉｎが入力されているため、ダイオードＤ１１はオフする。また、スイッチＳＷ１３がオフ、スイッチＳＷ１４がオンしているため、キャパシタＣ１２の一方の端子は基準電位ＧＮＤに接続されており、キャパシタＣ１２には、ダイオードＤ１２を介して２倍の電圧（２×Ｖｉｎ）が印加される。
更にこの状態から、スイッチＳＷ１３がオン、スイッチＳＷ１４がオフへ変化すると、基準電位ＧＮＤに接続されていたキャパシタＣ１２の一方の端子が電圧Ｖｉｎに引き上げられる。これにより、ダイオードＤ１２のカソードとダイオードＤ１３のアノードには、電圧Ｖｉｎに対して約３倍の電圧（３×Ｖｉｎ）が印加される。このとき、ダイオードＤ１２のアノードには電圧Ｖｉｎが印加されているため、ダイオードＤ１２はオフする。端子Ｔ２には、ダイオードＤ３を介して約３倍の電圧（３×Ｖｉｎ）が出力される。
このように、キャパシタＣ１１からＣ１２へ順次に電荷を汲み上げていくことにより、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎに対して約３倍の電圧（３×Ｖｉｎ）に昇圧される。

ところで、キャパシタＣ１，Ｃ２の一方の端子には、図５に示すように、基準電位ＧＮＤに対して寄生容量Ｃｐ１１，Ｃｐ１２が存在する。寄生容量Ｃｐ１１，Ｃｐ１２がスイッチＳＷ１１〜ＳＷ１４の動作により充放電されると、その充放電電流が消費電流として流れる。

一般に、図５に示すような形式のチャージポンプ回路において昇圧段数を「Ｎ」、周波数を「Ｆ］、電荷転送用キャパシタ（Ｃ１１，Ｃ１２）の容量値を「Ｃｆ」とすると、出力抵抗Ｒｏｕｔは次式で表される。

［数１］
Ｒｏｕｔ＝（１／Ｆ）×（１／Ｃｆ）×（Ｎ−１） …（１）

ここで、寄生容量（Ｃｐ１１，Ｃｐ１２）の値を「Ｃｐ」とし、これと電荷転送用キャパシタとの比率を「α（＝Ｃｐ／Ｃｆ）」とすると、寄生容量の充放電電流ＩＬは次式で表される。

［数２］
ＩＬ＝Ｆ×Ｃｆ×α×（Ｎ−１）×Ｖｉｎ
＝（Ｎ−１）^２×（１／Ｒｏｕｔ）×α×Ｖｉｎ …（２）

式（２）で表すように、充放電電流ＩＬは比率αに比例する。従って、損失を減らすためには比率αを小さくすることが望ましい。しかしながら、電荷転送用キャパシタを半導体基板に形成する場合、比率αは数１０％にもなり、セラミックコンデンサなどの外付け部品を用いる場合に比べて非常に大きくなる。

例として、入力電圧Ｖｉｎ＝５［Ｖ］、昇圧段数Ｎ＝７、出力抵抗Ｒｏｕｔ＝６０［ｋ］の条件における充放電電流ＩＬを式（２）により計算する。

＜電荷転送用キャパシタを半導体基板に形成する場合＞
周波数Ｆを１０［ＭＨｚ］、電荷転送用キャパシタの容量Ｃｆを１０［ｐＦ］とし、半導体基板に形成されるキャパシタの典型的な比率αとして０．２５（Ｃｐ＝２．５［ｐＦ］）を適用すると、充放電電流ＩＬは７５０［μＡ］となる。

＜電荷転送用キャパシタを外付けにする場合＞
周波数を１万分の１（Ｆ＝１［ｋＨｚ］）、電荷転送用キャパシタの容量を１万倍（Ｃｆ＝１００［ｎＦ］）として、式（２）における当該２つのパラメータの寄与を前述した＜半導体基板に形成する場合＞と等価にする。このように条件を合わせた上で、外付けキャパシタの典型的な比率αとして０．０００１（Ｃｐ＝１０［ｐＦ］）を適用すると、充放電電流ＩＬは３００［μＡ］となる。

このように、図５に示すタイプのチャージポンプ回路を半導体ＩＣ内に形成した場合、寄生容量による損失が大きくなる傾向がある。また、半導体基板の不純物拡散領域（ウェル）を用いる低耐圧のキャパシタに比べて、ポリシリコンや金属などの導電層を用いる高耐圧のキャパシタは一般的に寄生容量の比率αが大きい。そのため、特に高耐圧キャパシタを用いる高圧出力型のチャージポンプ回路では、軽負荷時や容量性負荷の駆動時において、充放電電流ＩＬによる著しい効率の低下が発生する。

本発明はかかる事情に鑑みてなされたものであり、その目的は、寄生容量の充放電による効率の低下を抑制できるチャージポンプ回路を提供することにある。

本発明の第１の観点に係るチャージポンプ回路は、それぞれキャパシタを含み、入力電圧に応じた電荷を上記キャパシタに蓄積する入力モードと、上記キャパシタの電圧に所定の電圧を加えて出力する出力モードとを交互に繰り返す複数の縦続接続されたチャージポンプ段と、上記キャパシタの一方の端子と基準電位との間の寄生容量に蓄積される電荷を移送する電荷移送部であって、上記出力モードから上記入力モードへの第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷を、上記入力モードから上記出力モードへの第２遷移状態にある上記チャージポンプ段の上記寄生容量に移送する電荷移送部とを有する。

上記第１の観点に係るチャージポンプ回路によれば、上記出力モードから上記入力モードへの上記第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷が、上記入力モードから上記出力モードへの上記第２遷移状態にある上記チャージポンプ段の上記寄生容量へ移送される。
これにより、上記第１遷移状態から上記入力モードへ移行する際に放電される寄生容量の電荷の一部が、上記第２遷移状態から上記出力モードへ移行する際に充電が必要となる寄生容量へ移送されるため、上記寄生容量の無駄な充放電による損失が低減する。

好適に、上記チャージポンプ段は、上記キャパシタの上記一方の端子を駆動する駆動部であって、上記入力モードにおいて上記一方の端子に上記基準電位を入力し、上記出力モードにおいて上記一方の端子に上記所定の電圧を入力し、上記第１遷移状態及び上記第２遷移状態において上記一方の端子を高インピーダンス状態にする駆動部を有する。

好適に、上記電荷移送部は、上記第１遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子と上記第２遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子とを接続する。
上記の構成によれば、上記第１遷移状態の上記チャージポンプ段において上記所定の電圧まで充電された寄生容量から、上記第２遷移状態の上記チャージポンプ段において上記基準電位まで放電された寄生容量へ電荷が移送される。

好適に、上記縦続接続されたチャージポンプ段は、奇数段の動作モードが上記入力モードのとき偶数段の動作モードが上記出力モードになり、上記奇数段の動作モードが上記出力モードのとき上記偶数段の動作モードが上記入力モードになり、上記電荷移送部は、上記縦続接続されたチャージポンプ段が上記第１遷移状態又は上記第２遷移状態にあるとき、各々の上記チャージポンプ段に含まれる上記キャパシタの上記一方の端子を共通のノードに接続する。

本発明の第２の観点に係るチャージポンプ回路は、それぞれキャパシタを含み、入力電圧に応じた電荷を上記キャパシタに蓄積する入力モードと、上記キャパシタの電圧に所定の電圧を加えて出力する出力モードとを交互に繰り返す複数の縦続接続されたチャージポンプ段と、上記キャパシタの一方の端子と基準電位との間の寄生容量に蓄積される電荷を移送する電荷移送部であって、上記出力モードから上記入力モードへの第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷を、上記入力モードから上記出力モードへの第２遷移状態にある上記チャージポンプ段の上記寄生容量に移送する、又は、上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量に移送する電荷移送部とを有する。

上記第２の観点に係るチャージポンプ回路によれば、上記出力モードから上記入力モードへの上記第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷が、上記入力モードから上記出力モードへの上記第２遷移状態にある上記チャージポンプ段の上記寄生容量、又は、上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量へ移送される。
これにより、上記第１遷移状態から上記入力モードへ移行する際に放電される寄生容量の電荷の一部が、上記第２遷移状態から上記出力モードへ移行する際に充電が必要となる寄生容量へ移送される、又は、上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量に移送されるため、上記寄生容量の無駄な充放電による損失が低減する。

好適に、上記電荷移送部は、インダクタと、上記第１遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子と上記インダクタの一方の端子との第１電流経路を導通させ、他のチャージポンプ段の上記第１電流経路を遮断する第１スイッチ部と、上記複数のチャージポンプ段の少なくとも一つが上記第１遷移状態のとき上記インダクタの他方の端子と上記基準電位との第２電流経路を導通させ、上記複数のチャージポンプ段の少なくとも一つが上記出力モードのとき上記第２電流経路を遮断する第２スイッチ部と、上記インダクタから上記第２電流経路を介して流れる電流により上記寄生容量が上記基準電位まで放電された場合、上記インダクタにおいて一方向に流れる循環電流の経路を構成するダイオードと、上記第２スイッチ部が上記第２電流経路を遮断するとき、上記インダクタから上記第２遷移状態にある上記チャージポンプ段の上記寄生容量への第３電流経路、又は、上記インダクタから上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量への第４電流経路を導通させ、上記第１電流経路又は上記第２電流経路が導通状態にあるとき、上記第３電流経路又は上記第４電流経路を遮断する第３スイッチ部とを有する。

上記の構成によれば、上記複数のチャージポンプ段の何れかが上記第１遷移状態にあるとき、当該第１遷移状態にあるチャージポンプ段の上記第１電流経路と上記第２電流経路とを介して当該チャージポンプ段の上記寄生容量から上記インダクタに放電電流が流れる。当該寄生容量が上記基準電位まで放電されると、上記ダイオードを介して上記インダクタに循環電流が流れる。この状態で上記第２電流経路が遮断されると、上記第３電流経路又は上記第４電流経路が導通する。これにより、上記インダクタの電流が、上記第２遷移状態にある上記チャージポンプ段の上記寄生容量、又は、上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量へ供給される。

好適に、上記キャパシタの上記一方の端子が、半導体基板に形成された不純物拡散領域である、若しくは、上記キャパシタの他方の端子に比べて上記半導体基板の近くに形成された導電体である。
好適に、上記縦続接続されたチャージポンプ段の各々の入力ライン及び出力ラインを導通又は遮断するスイッチ部であって、上記入力モードにあるチャージポンプ段の上記入力ラインを導通させるとともに上記出力ラインを遮断し、上記出力モードにあるチャージポンプ段の上記入力ラインを遮断するとともに上記出力ラインを導通させるスイッチ部を有する。

本発明の第３の観点に係るチャージポンプ回路は、入力端子と第１のノードとの間に設けられた第１の整流素子と、上記第１のノードと第２のノードとの間に設けられた第２の整流素子と、上記第２のノードと出力端子との間に設けられた第３の整流素子と、上記第１のノードと第３のノードとの間に設けられた第１の容量素子と、上記第２のノードと第４のノードとの間に設けられた第２の容量素子と、上記入力端子と上記第３のノードとの間に設けられ、第３の期間に導通状態となる第１のスイッチ回路と、上記第３のノードと基準電位との間に設けられ、第１の期間に導通状態となる第２のスイッチ回路と、上記入力端子と上記第４のノードとの間に設けられ、上記第１の期間に導通状態となる第３のスイッチ回路と、上記第４のノードと基準電位との間に設けられ、上記第３の期間に導通状態となる第４のスイッチ回路と、上記第３のノードと上記第４のノードとの間に設けられ、第２の期間及び第４の期間に導通状態となる第５のスイッチ回路とを含み、上記第１の期間、上記第２の期間、上記第３の期間及び上記第４の期間が順次に繰り返される。

本発明によれば、放電前の寄生容量から充電前の寄生容量へ電荷が移送されることにより、寄生容量の充放電による効率の低下を抑制できる。

本発明の第１の実施形態に係るチャージポンプ回路の構成の一例を示す図である。 図１に示すチャージポンプ回路における各スイッチの制御信号のタイミングと、キャパシタの駆動側端子の電圧波形を例示する図である。 本実施形態に係るチャージポンプ回路の構成の一例を示す図である。 図３に示すチャージポンプ回路における各スイッチの制御信号のタイミングと、キャパシタの駆動側端子の電圧波形を例示する図である。 一般的な３倍昇圧型のチャージポンプ回路の構成例を示す図である。 図５に示すチャージポンプ回路におけるスイッチの制御信号のタイミングを示す図である。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るチャージポンプ回路の構成の一例を示す図である。図１に示すチャージポンプ回路は、３倍の昇圧を行う２つのブロック１０Ａ，１０Ｂを有する。ブロック１０Ａ、１０Ｂは共通の制御信号φ１〜φ４に基づいて昇圧を行う。後述するように、ブロック１０Ａ，１０Ｂの昇圧動作のタイミングは９０°の位相差を有する。

図１の例において、ブロック１０Ａは、ダイオードＤ１〜Ｄ３と、チャージポンプ段１−１及び１−２と、電荷移送部２とを有する。チャージポンプ段１−１はキャパシタＣ１及びスイッチＳＷ１，ＳＷ２を含み、チャージポンプ段１−２はキャパシタＣ２及びスイッチＳＷ３，ＳＷ４を含み、電荷移送部２はスイッチＳＷ５，ＳＷ６を含む。
チャージポンプ段１−１，１−２は、本発明のチャージポンプ段の一例である。
キャパシタＣ１，Ｃ２は、本発明におけるキャパシタの一例である。
スイッチＳＷ１及びＳＷ２を含む回路、並びに、スイッチＳＷ３及びＳＷ４を含む回路は、本発明の駆動部の一例である。
電荷移送部２は、本発明における電荷移送部の一例である。
ダイオードＤ１〜Ｄ３を含む回路は、本発明におけるスイッチ部の一例である。

ダイオードＤ１〜Ｄ３は、入力端子Ｔ１からチャージポンプ段１−１，１−２を介して出力端子Ｔ２に運ばれる電荷の転送経路を構成しており、チャージポンプ段１−１，１−２の各々の入力ライン及び出力ラインを導通又は遮断する。
ダイオードＤ１〜Ｄ３は、入力端子Ｔ１と出力端子Ｔ２の間において導通方向を揃えて縦続に接続される。ダイオードＤ１のアノードが入力端子Ｔ１に接続され、ダイオードＤ１のカソードとダイオードＤ２のアノードがノードＮ１に接続され、ダイオードＤ２のカソードとダイオードＤ３のアノードがノードＮ２に接続され、ダイオードＤ３のカソードが出力端子Ｔ２に接続される。

チャージポンプ段１−１，１−２は、入力端子Ｔ１と出力端子Ｔ２との間において縦続接続されており、それぞれ入力電圧を昇圧して出力する動作を繰り返す。すなわち、チャージポンプ段１−１，１−２は、入力電圧に応じた電荷を内部のキャパシタ（Ｃ１，Ｃ２）に蓄積する動作モード（入力モード）と、キャパシタ（Ｃ１，Ｃ２）の電圧に入力端子Ｔ１の電圧Ｖｉｎを加えて出力する動作モード（出力モード）とを交互に繰り返す。

スイッチＳＷ１及びＳＷ２は、チャージポンプ段１−１においてキャパシタＣ１の一方の端子（ノードＮ３）を駆動する回路を構成する。スイッチＳＷ１は、入力端子Ｔ１とノードＮ３の間に接続されており、制御信号φ３に応じてオン又はオフする。スイッチＳＷ２は、ノードＮ３と基準電位ＧＮＤとの間に接続されており、制御信号φ１に応じてオン又はオフする。
スイッチＳＷ３及びＳＷ４は、チャージポンプ段１−２においてキャパシタＣ２の一方の端子（ノードＮ４）を駆動する回路を構成する。スイッチＳＷ３は、入力端子Ｔ１とノードＮ４の間に接続されており、制御信号φ１に応じてオン又はオフする。スイッチＳＷ４は、ノードＮ４と基準電位ＧＮＤとの間に接続されており、制御信号φ３に応じてオン又はオフする。

キャパシタＣ１はノードＮ１とノードＮ３の間に接続され、キャパシタＣ２はノードＮ２とノードＮ４の間に接続される。キャパシタＣ１のノードＮ３と基準電位ＧＮＤの間には寄生容量Ｃｐ１が存在し、キャパシタＣ２のノードＮ４と基準電位ＧＮＤの間には寄生容量Ｃｐ２が存在する。

例えばキャパシタＣ１，Ｃ２は、半導体基板に形成されたキャパシタである。半導体基板に形成されるキャパシタは、その構造上、基板の基準電位に対して存在する寄生容量が２つの電極において大きく異なっており、一般的には、半導体基板に近接している側の電極により大きな寄生容量が存在する。例えば低耐圧のキャパシタの場合、半導体基板に不純物拡散領域（ウェル）として形成される電極の寄生容量が大きく、高耐圧のキャパシタの場合は、半導体基板に近い層（下層）に形成される電極（金属，ポリシリコン等の導電体）の寄生容量が大きい。本実施形態のキャパシタＣ１，Ｃ２においては、寄生容量が比較的大きい方の電極が駆動側のノードＮ３，Ｎ４に接続され、寄生容量が比較的小さい方の電極が電荷転送側のノードＮ１，Ｎ２に接続される。

電荷移送部２は、チャージポンプ段１−１，１−２が入力モードと出力モードとの間の遷移状態にあるとき、寄生容量Ｃｐ１及びＣｐ２の一方から他方へ電荷を転送する。すなわち、出力モードから入力モードへの遷移状態（第１遷移状態）にあるチャージポンプ段の寄生容量に蓄積された電荷を、入力モードから出力モードへの遷移状態（第２遷移状態）にあるチャージポンプ段の寄生容量に移送する。

本実施形態において、電荷移送部２は、スイッチＳＷ５及びＳＷ６により電荷の移送を行う。
スイッチＳＷ５，ＳＷ６は、ノードＮ３とノードＮ４の間に接続される。スイッチＳＷ５は制御信号φ２に応じてオン又はオフし、スイッチＳＷ６は制御信号φ４に応じてオン又はオフする。

以上はブロック１０Ａの構成の説明であるが、ブロック１０Ｂもブロック１０Ａと同様の構成要素（ダイオードＤ１〜Ｄ３、チャージポンプ段１−１，１−２，電荷移送部２）を有する。ただし、ブロック１０Ｂは、スイッチ（ＳＷ１〜ＳＷ６）に入力される制御信号（φ１〜φ４）に関してブロック１０Ａと異なる。すなわち、ブロック１０Ｂでは、スイッチＳＷ１及びＳＷ４に制御信号φ２が入力され、スイッチＳＷ２及びＳＷ３に制御信号φ４が入力され、スイッチＳＷ５に制御信号φ１が入力され、スイッチＳＷ６に制御信号φ３が入力される。

ここで、上述した構成を有する図１に示すチャージポンプ回路の動作について、図２を参照して説明する。

図２は、スイッチＳＷ１〜ＳＷ６の制御信号φ１〜φ４のタイミングと、ノードＮ３，Ｎ４の電圧波形の一例を示す図である。図２（Ａ）〜（Ｄ）は制御信号φ１〜φ４のタイミングを示し、図２（Ｅ）はブロック１０ＡにおけるノードＮ３の電圧Ｖ３Ａ及びノードＮ４の電圧Ｖ４Ａを示し、図２（Ｆ）はブロック１０ＢにおけるノードＮ３の電圧Ｖ３Ｂ及びノードＮ４の電圧Ｖ４Ｂを示す。

スイッチ（ＳＷ１〜ＳＷ６）は、入力される制御信号（φ１〜φ４）がハイレベルのときにオンする。制御信号φ１〜φ４は、周期Ｔｐの繰り返し信号であり、ハイレベルの期間が４分の１周期（Ｔｐ／４）より若干短い。制御信号φ１〜φ４の位相は、ハイレベルの期間が重ならないように互いにずれている。すなわち、制御信号φ２は制御信号φ１に対して、制御信号φ３は制御信号φ２に対して、制御信号φ４は制御信号φ３に対して、それぞれ位相が９０°遅れている。
以下、各制御信号（φ１〜φ４）がハイレベルになる４つ期間（Ｐ１〜Ｐ４）に分けて、ブロック１０Ａの動作を説明する。

（期間Ｐ１）
期間Ｐ１において、スイッチＳＷ２及びＳＷ３がオンし、他のスイッチがオフする。
スイッチＳＷ２，ＳＷ３がオンすると、キャパシタＣ１の一方の端子（ノードＮ３）に基準電位ＧＮＤが入力され、キャパシタＣ２の一方の端子（ノードＮ４）に電圧Ｖｉｎが入力される。キャパシタＣ１の電圧が「Ｖｉｎ」より低い場合、ダイオードＤ１がオンし、キャパシタＣ１のノードＮ１は電圧Ｖｉｎまで上昇する（ただしダイオードＤ１の順電圧は無視する。以下、ダイオードＤ２，Ｄ３についても同じ）。これにより、キャパシタＣ２には、入力端子Ｔ１の電圧Ｖｉｎに応じた電荷が蓄積される。すなわち、期間Ｐ１において、チャージポンプ段１−１は入力モードとなる。

他方、このときノードＮ４には電圧Ｖｉｎが入力されており、ノードＮ４の電圧とキャパシタＣ２の電圧とを加えた電圧がノードＮ２に発生する。ノードＮ２に発生する電圧はノードＮ１の電圧（Ｖｉｎ）より高いため、ダイオードＤ２はオフする。出力端子Ｔ２の電圧がノードＮ２の電圧より低い場合、ダイオードＤ３がオンし、キャパシタＣ２の電圧に入力端子Ｔ１の電圧Ｖｉｎを加えた電圧が出力端子Ｔ２から出力される。すなわち、期間Ｐ１において、チャージポンプ段１−２は出力モードとなる。

（期間Ｐ２）
期間Ｐ２において、スイッチＳＷ５がオンし、他のスイッチがオフする。
期間Ｐ２の初期時点において、ノードＮ４の寄生容量Ｃｐ２は電圧Ｖｉｎに充電されており、ノードＮ３の寄生容量Ｃｐ２はゼロボルトまで放電されている。スイッチＳＷ１〜ＳＷ４が全てオフのため、ノードＮ３，Ｎ４が基準電位ＧＮＤに対して高インピーダンス状態となり、キャパシタＣ１，Ｃ２の充電経路及び放電経路が遮断されている。

この状態でスイッチＳＷ５がオンすると、寄生容量Ｃｐ２に蓄積された電荷がスイッチＳＷ５を介して寄生容量Ｃｐ１に移送される。すなわち、出力モードから入力モードへの遷移状態（第１遷移状態）にあるチャージポンプ段１−２の寄生容量Ｃｐ２に蓄積された電荷が、入力モードから出力モードへの遷移状態（第２遷移状態）にあるチャージポンプ段１−１の寄生容量Ｃｐ１へ移送される。
期間Ｐ２では、寄生容量の間で電荷の移送が行われるものの、キャパシタＣ１，Ｃ２における充放電が生じないため、入力端子Ｔｉｎからの消費電流は殆ど流れない。

寄生容量Ｃｐ２からＣｐ１へ電荷が移送されると、ノードＮ４の電圧Ｖ４Ａが低下するとともにノードＮ３の電圧Ｖ３Ａが上昇し、両者の電圧が等しくなる（図２（Ｅ））。ここで、寄生容量Ｃｐ１とＣｐ２の値がほぼ等しいものとすると（以下、寄生容量Ｃｐ１及びＣｐ２の容量値を「Ｃｐ」とする）、期間Ｐ２において電圧Ｖ３Ａ，Ｖ４Ａは約「Ｖｉｎ／２」となる。

（期間Ｐ３）
期間Ｐ３において、スイッチＳＷ１及びＳＷ４がオンし、他のスイッチがオフする。
スイッチＳＷ１，ＳＷ４がオンすると、キャパシタＣ１の一方の端子（ノードＮ３）に電圧Ｖｉｎが入力され、キャパシタＣ２の一方の端子（ノードＮ４）に基準電位ＧＮＤが入力される。
ノードＮ３に電圧Ｖｉｎが入力されると、ノードＮ１には、キャパシタＣ１の電圧とノードＮ３の電圧（Ｖｉｎ）とを加えた電圧が発生する。期間Ｐ１においてキャパシタＣ１が約「Ｖｉｎ」まで充電されているため、ノードＮ１の電圧は約「２×Ｖｉｎ」となる。
このとき、ノードＮ１の電圧が入力端子Ｔ１の電圧Ｖｉｎより高くなり、ダイオードＤ１がオフする。また、ノードＮ４に基準電位ＧＮＤが入力されているため、キャパシタＣ２の電圧がノードＮ１の電圧「２×Ｖｉｎ」より低い場合、ダイオードＤ２がオンし、キャパシタＣ２が約「２×Ｖｉｎ」まで充電される。期間Ｐ３では、チャージポンプ段１−１において昇圧された電圧がチャージポンプ段１−２のキャパシタＣ２に入力されるため、チャージポンプ段１−１が出力モード、チャージポンプ段１−２が入力モードとなる。

期間Ｐ２から期間Ｐ３への移行により、ノードＮ３の寄生容量Ｃｐ１は「Ｖｉｎ／２」から「Ｖｉｎ」まで充電される。このとき、寄生容量Ｃｐ１に供給される電荷は「（Ｖｉｎ／２）×Ｃｐ」であり、寄生容量Ｃｐ１をゼロボルトから「Ｖｉｎ」まで充電する場合の電荷「Ｖｉｎ×Ｃｐ」の約半分で済む。

（期間Ｐ４）
期間Ｐ４において、スイッチＳＷ６がオンし、他のスイッチがオフする。
期間Ｐ４の初期時点において、ノードＮ３の寄生容量Ｃｐ１は電圧Ｖｉｎに充電されており、ノードＮ４の寄生容量Ｃｐ１はゼロボルトまで放電されている。スイッチＳＷ１〜ＳＷ４が全てオフのため、ノードＮ３，Ｎ４が基準電位ＧＮＤに対して高インピーダンス状態となり、キャパシタＣ１，Ｃ２の充電経路及び放電経路が遮断されている。

この状態でスイッチＳＷ６がオンすると、寄生容量Ｃｐ１に蓄積された電荷がスイッチＳＷ６を介して寄生容量Ｃｐ２に移送される。すなわち、出力モードから入力モードへの遷移状態（第１遷移状態）にあるチャージポンプ段１−１の寄生容量Ｃｐ１に蓄積された電荷が、入力モードから出力モードへの遷移状態（第２遷移状態）にあるチャージポンプ段１−２の寄生容量Ｃｐ２へ移送される。
期間Ｐ４も、期間Ｐ２と同様に、入力端子Ｔｉｎからの消費電流は殆ど流れない。

寄生容量Ｃｐ１からＣｐ２へ電荷が移送されると、ノードＮ３の電圧Ｖ３Ａが低下するとともにノードＮ４の電圧Ｖ４Ａが上昇し、両者の電圧が等しくなる（図２（Ｅ））。寄生容量Ｃｐ１とＣｐ２の値がほぼ等しい場合、期間Ｐ４において電圧Ｖ３Ａ，Ｖ４Ａは約「Ｖｉｎ／２」となる。

期間Ｐ４の後、ブロック１０Ａは再び期間Ｐ１へ移行し、チャージポンプ段１−１が入力モード、チャージポンプ段１−２が出力モードとなる。期間Ｐ４から期間Ｐ１への移行により、ノードＮ４の寄生容量Ｃｐ２は「Ｖｉｎ／２」から「Ｖｉｎ」まで充電される。このときも、寄生容量Ｃｐ２に供給される電荷は「（Ｖｉｎ／２）×Ｃｐ」であり、寄生容量Ｃｐ２をゼロボルトから「Ｖｉｎ」まで充電する場合の電荷「Ｖｉｎ×Ｃｐ」の約半分で済む。

以上はブロック１０Ａの説明であるが、ブロック１０Ｂでも上述と同様の動作が行われる。ブロック１０Ｂの動作は、図２（Ｅ）及び（Ｆ）を比較して分かるように、ブロック１０Ａの動作に対して４分の１周期遅れている。例えば、ブロック１０Ａの期間Ｐ１における動作がブロック１０Ｂでは期間Ｐ２に行われ、ブロック１０Ａの期間Ｐ２における動作がブロック１０Ｂでは期間Ｐ３に行われる。

ブロック１０Ａとブロック１０Ｂが互いの位相をずらして動作することにより、１周期に対する負荷電力の出力期間の割合（デューティー比）は約５０パーセントになる。

ここで、図１に示すチャージポンプ回路における寄生容量の充放電電流ＩＬを従来のチャージポンプ回路（図５）と比較する。
昇圧段数を「Ｎ」、周波数を「Ｆ」とし、キャパシタＣ１，Ｃ２の容量値を「Ｃｆ」とすると、出力抵抗Ｒｏｕｔは次式で表される。

［数３］
Ｒｏｕｔ＝（１／Ｆ）×（１／Ｃｆ）×（Ｎ−１）／２ …（３）

寄生容量（Ｃｐ１，Ｃｐ２）の値を「Ｃｐ」、キャパシタＣ１，Ｃ２と寄生容量との比率を「α（＝Ｃｐ／Ｃｆ）」とすると、寄生容量の充放電電流ＩＬは次式で表される。

［数４］
ＩＬ＝２×｛Ｆ×Ｃｆ×α×（Ｎ−１）×（Ｖｉｎ／２）｝ …（４）

図５に示す従来のチャージポンプ回路において、入力電圧Ｖｉｎ＝５［Ｖ］、昇圧段数Ｎ＝７、周波数Ｆ＝１０［ＭＨｚ］、キャパシタＣ１１，Ｃ１２の容量Ｃｆ＝１０［ｐＦ］、比率α＝０．２５（Ｃｐ＝２．５［ｐＦ］）とすると、出力抵抗Ｒｏｕｔは式（１）により６０［ｋΩ］となり、寄生容量の充放電電流ＩＬは式（２）により７５０［μＡ］となる。
これに対し、図１に示すチャージポンプ回路において、入力電圧Ｖｉｎ＝５［Ｖ］、昇圧段数Ｎ＝７、周波数Ｆ＝１０［ＭＨｚ］、キャパシタの容量Ｃｆ＝５［ｐＦ］、比率α＝０．２５（Ｃｐ＝２．５［ｐＦ］）とすると、出力抵抗Ｒｏｕｔは式（３）により６０［ｋΩ］となり、寄生容量の充放電電流ＩＬは式（４）により３７５［μＡ］となる。容量Ｃｆ＝５［ｐＦ］としたのは、出力抵抗Ｒｏｕｔを６０［ｋΩ］に合わせるためである。
このように、図１に示すチャージポンプ回路は、図５に示す従来のチャージポンプ回路と実質的に同等の出力抵抗Ｒｏｕｔでありながら、寄生容量の充放電電流ＩＬが半分になる。

以上説明したように、図１に示すチャージポンプ回路によれば、出力モードから入力モードへの第１遷移状態にあるチャージポンプ段（１−１，１−２）の寄生容量（Ｃｐ１，Ｃｐ２）に蓄積された電荷が、入力モードから出力モードへの第２遷移状態にあるチャージポンプ段の寄生容量へ移送される。すなわち、キャパシタＣ１，Ｃ２の充電・放電経路が遮断された状態で、各キャパシタの一方の端子（ノードＮ３，Ｎ４）がスイッチ（ＳＷ５，ＳＷ６)によって接続され、電圧「Ｖｉｎ」に充電された寄生容量からゼロボルトの寄生容量へ電荷が移送される。
このように、出力モードから入力モードへ移行するチャージポンプ段において放電される寄生容量の電荷の一部が、入力モードから出力モードへ移行するチャージポンプ段の寄生容量の充電に利用されるため、寄生容量の無駄な充放電を抑制し、電力損失を低減できる。

また、本実施形態によれば、出力モードにおいて基準電位ＧＮＤに接続され、入力モードにおいて入力端子Ｔ１（電圧Ｖｉｎ）に接続されるノードＮ３，Ｎ４が、第１遷移状態及び第２遷移状態において高インピーダンスとされ、高インピーダンスのノードＮ３，Ｎ４をスイッチ（ＳＷ５，ＳＷ６)で接続することにより電荷の移送が行われる。従って、スイッチによる単純な回路構成で電荷の移送を実現できる。

＜第２の実施形態＞
次に本発明の第２の実施形態について説明する。
図１に示すチャージポンプ回路では、高インピーダンスのノード（Ｎ３，Ｎ４）をスイッチ（ＳＷ５，ＳＷ６）で接続することにより電荷の移送が行われる。これに対し、本実施形態に係るチャージポンプ回路では、インダクタとスイッチを用いた回路により寄生容量の電荷の移送を行う。

図３は、本実施形態に係るチャージポンプ回路の構成の一例を示す図である。図３に示すチャージポンプ回路は、図１に示すチャージポンプ回路における電荷移送部２を電荷移送部３に置き換えたものであり、他の構成要素は図１に示すチャージポンプ回路と同じである。

電荷移送部３は、インダクタＬ１と、ダイオードＤ４〜Ｄ７と、スイッチＳＷ７，ＳＷ８を有する。
インダクタＬ１は、本発明におけるインダクタの一例である。
ダイオードＤ４，Ｄ５は、本発明における第１スイッチ部の一例である。
スイッチＳＷ７，ＳＷ８は、本発明における第２スイッチ部の一例である。
ダイオードＤ６は、本発明におけるダイオードの一例である。
ダイオードＤ７は、本発明における第３スイッチ部の一例である。

ダイオードＤ４は、キャパシタＣ１の一方の端子（ノードＮ３）とインダクタＬ１の一方の端子（ノードＮ５）との間の電流経路（第１電流経路）を構成する。ダイオードＤ４のアノードがノードＮ３に接続され、そのカソードがノードＮ５に接続される。
ダイオードＤ５は、キャパシタＣ２の一方の端子（ノードＮ４）とインダクタＬ１の一方の端子（ノードＮ５）との間の電流経路（第１電流経路）を構成する。ダイオードＤ５のアノードがノードＮ４に接続され、そのカソードがノードＮ５に接続される。

スイッチＳＷ７及びＳＷ８は、インダクタＬ１の他方の端子（ノードＮ６）と基準電位ＧＮＤとの間の電流経路（第２電流経路）を構成する。スイッチＳＷ７は制御信号φ２に応じてオン又はオフし、スイッチＳＷ８は制御信号φ４に応じてオン又はオフする。

ダイオードＤ６は、インダクタＬ１の一方の端子（ノードＮ５）と基準電位ＧＮＤとの間に接続される。ダイオードＤ６のアノードが基準電位ＧＮＤに接続され、そのカソードがノードＮ５に接続される。ダイオードＤ６は、スイッチＳＷ７，ＳＷ８がオンのときインダクタＬ１に流れる循環電流の経路を構成する。

ダイオードＤ７は、インダクタＬ１の他方の端子（ノードＮ６）と入力端子Ｔ１との間の電流経路（第４電流経路）を構成する。ダイオードＤ７のアノードがノードＮ６に接続され、そのカソードが入力端子Ｔ１に接続される。

ここで、上述した構成を有する図３に示すチャージポンプ回路の動作について、図４を参照して説明する。

図４は、図３に示すチャージポンプ回路におけるスイッチＳＷ１〜ＳＷ６の制御信号φ１〜φ４のタイミングと、ノードＮ３，Ｎ４の電圧波形の一例を示す図である。図４（Ａ）〜（Ｄ）は制御信号φ１〜φ４のタイミングを示し、図４（Ｅ）はブロック１０ＡにおけるノードＮ３の電圧Ｖ３Ａ及びノードＮ４の電圧Ｖ４Ａを示し、図４（Ｆ）はブロック１０ＢにおけるノードＮ３の電圧Ｖ３Ｂ及びノードＮ４の電圧Ｖ４Ｂを示す。

図４と図２を比較して分かるように、図３に示すチャージポンプ回路における制御信号（φ１〜φ４）のタイミングは図１に示すチャージポンプ回路と同じである。
以下、各制御信号（φ１〜φ４）がハイレベルになる４つ期間（Ｐ１〜Ｐ４）に分けて、ブロック１０Ａの動作を説明する。

（期間Ｐ１）
期間Ｐ１において、スイッチＳＷ２及びＳＷ３がオンし、他のスイッチがオフする。この期間におけるチャージポンプ段１−１，１−２の動作に関して、図３に示すチャージポンプ回路は図１に示すチャージポンプ回路と同じである。すなわち、チャージポンプ段１−１が入力モードとなり、チャージポンプ段１−２が出力モードとなる。期間Ｐ１において、寄生容量Ｃｐ１はゼロボルトに放電され、寄生容量Ｃｐ２は電圧Ｖｉｎまで充電される。

（期間Ｐ２）
期間Ｐ２において、スイッチＳＷ７がオンし、他のスイッチがオフする。
スイッチＳＷ７がオンすると、ノードＮ５がインダクタＬ１を介して基準電位ＧＮＤに接続されるため、電圧Ｖｉｎに充電された寄生容量Ｃｐ２（ノードＮ４）にアノードが接続されているダイオードＤ５がオンする。このとき、ダイオードＤ４のアノードは、基準電位ＧＮＤに充電された寄生容量Ｃｐ１（ノードＮ３）に接続されているためオフのままとなる。ダイオードＤ５がオンすると、寄生容量Ｃｐ２に蓄積された電荷がインダクタＬ１に流れ、寄生容量Ｃｐ２の電圧Ｖ４Ａが低下する（図４（Ｅ））。

電圧Ｖ４Ａがゼロボルト付近まで低下すると、ダイオードＤ５がオンからオフに変化する。ダイオードＤ５がオフすると、インダクタＬ１にはこの電流変化を打ち消す電圧が発生し、これによりノードＮ５の電圧が低下してダイオードＤ６がオフからオンに変化する。ダイオードＤ６がオンすると、インダクタＬ１には循環電流が流れる。

（期間Ｐ３）
期間Ｐ３において、スイッチＳＷ１及びＳＷ４がオンし、他のスイッチがオフする。
期間Ｐ２において導通していたスイッチＳＷ７が期間Ｐ２においてオフすると、インダクタＬ１にはこの電流変化を打ち消す電圧が発生し、ノードＮ６の電圧が上昇してダイオードＤ７がオフからオンに変化する。ダイオードＤ７がオンすると、インダクタＬ１に流れる電流がスイッチＳＷ１を介して寄生容量Ｃｐ１に流れる。これにより、期間Ｐ２において寄生容量Ｃｐ２からインダクタＬ１へ移された電気エネルギの一部が期間Ｐ３においてインダクタＬ１から寄生容量Ｃｐ１に移される。

期間Ｐ３におけるチャージポンプ段１−１，１−２の動作に関して、図３に示すチャージポンプ回路は図１に示すチャージポンプ回路と同じである。すなわち、チャージポンプ段１−１が出力モードとなり、チャージポンプ段１−２が入力モードとなる。期間Ｐ３において、寄生容量Ｃｐ１は電圧Ｖｉｎまで充電され、寄生容量Ｃｐ２はゼロボルトに放電される。

（期間Ｐ４）
期間Ｐ４において、スイッチＳＷ８がオンし、他のスイッチがオフする。
スイッチＳＷ８がオンすると、ノードＮ５がインダクタＬ１を介して基準電位ＧＮＤに接続されるため、電圧Ｖｉｎに充電された寄生容量Ｃｐ１（ノードＮ３）にアノードが接続されているダイオードＤ４がオンする。このとき、ダイオードＤ５のアノードは、基準電位ＧＮＤに充電された寄生容量Ｃｐ２（ノードＮ４）に接続されているためオフのままとなる。ダイオードＤ４がオンすると、寄生容量Ｃｐ１に蓄積された電荷がインダクタＬ１に流れ、寄生容量Ｃｐ１の電圧Ｖ３Ａが低下する（図４（Ｅ））。

電圧Ｖ３Ａがゼロボルト付近まで低下すると、ダイオードＤ４がオンからオフに変化する。ダイオードＤ４がオフすると、インダクタＬ１にはこの電流変化を打ち消す電圧が発生し、これによりノードＮ５の電圧が低下してダイオードＤ６がオフからオンに変化する。ダイオードＤ６がオンすると、インダクタＬ１には循環電流が流れる。

期間Ｐ４の後ブロック１０Ａが再び期間Ｐ１へ移行したとき、期間Ｐ４において導通していたスイッチＳＷ８が期間Ｐ１においてオフする。スイッチＳＷ８がオフすると、インダクタＬ１にはこの電流変化を打ち消す電圧が発生し、ノードＮ６の電圧が上昇してダイオードＤ７がオフからオンに変化する。ダイオードＤ７がオンすると、インダクタＬ１に流れる電流がスイッチＳＷ３を介して寄生容量Ｃｐ２に流れる。これにより、期間Ｐ４において寄生容量Ｃｐ１からインダクタＬ１へ移された電気エネルギの一部が期間Ｐ１においてインダクタＬ１から寄生容量Ｃｐ２に移される。

以上説明したように、図３に示すチャージポンプ回路によれば、出力モードから入力モードへの第１遷移状態にあるチャージポンプ段（１−１，１−２）の寄生容量（Ｃｐ１，Ｃｐ２）に蓄積された電荷が、出力モードにあるチャージポンプ段のキャパシタ（Ｃ１，Ｃ２）や寄生容量へ移送される。
すなわち、第１遷移状態にある一方のチャージポンプ段の寄生容量が電圧「Ｖｉｎ」に充電されているとき、この寄生容量とインダクタＬ１とがダイオード（Ｄ４，Ｄ５）及びスイッチ（ＳＷ７，ＳＷ８）を介して接続され、寄生容量に蓄えられた電荷がインダクタＬ１に流れる。これにより、インダクタＬ１に磁気エネルギーが蓄えられる。そして、他方のチャージポンプ段が出力モードへ移行するときにスイッチ（ＳＷ７，ＳＷ８）がオフすると、インダクタＬ１に蓄えられた磁気エネルギーが電流として放出され、ダイオードＤ７を介して入力端子Ｔ１に流れる。この電流が、当該他方のチャージポンプ段の寄生容量やキャパシタ（Ｃ１，Ｃ２）を充電する。
このように、出力モードから入力モードへ移行するチャージポンプ段において消費されてしまう寄生容量の静電エネルギーが、出力モードにおいてチャージポンプ段のキャパシタや寄生容量の充電に利用されるため、寄生容量の無駄な充放電を抑制し、電力損失を低減できる。

また、寄生容量を電気的に接続して電荷を移送する第１の実施形態の方法では、放電側の寄生容量に電荷が残存してしまうが、インダクタにおいて磁気エネルギを蓄える本実施形態の方法によれば、放電側の寄生容量に残存する電荷を微小にすることができ、電荷の移送を効率よく行えるため、電力損失をより少なくすることができる。

以上、本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態のみに限定されるものではなく、種々のバリエーションを含んでいる。

図１，図３では２段のチャージポンプ回路の例を示しているが、段数は３以上でもよい。
段数が３以上の場合、奇数段の動作モードが入力モードのとき偶数段の動作モードが出力モードになり、奇数段の動作モードが出力モードのとき偶数段の動作モードが入力モードになる。従って、この場合は、偶数段のチャージポンプ段におけるキャパシタの一方の端子を共通に駆動できるとともに、奇数段のチャージポンプ段におけるキャパシタの一方の端子を共通に駆動できる。
そして、図１と同様なチャージポンプ回路において段数を３以上にする場合には、例えば、奇数段のキャパシタに対する共通の駆動ラインと、偶数段のキャパシタに対する共通の駆動ラインとの間にスイッチＳＷ５，ＳＷ６を設ければよい。各チャージポンプ段が遷移状態（第１遷移状態又は第２遷移状態）にあるとき、スイッチＳＷ５又はＳＷ６を介して２つの駆動ラインを接続することで、寄生容量の電荷を移送できる。
一方、図３と同様なチャージポンプ回路において段数３以上にする場合には、例えば、奇数段のキャパシタに対する共通の駆動ラインとノードＮ５との間にダイオードＤ４を設け、偶数段のキャパシタに対する共通の駆動ラインとノードＮ５との間にダイオードＤ５を設ければよい。これにより、第２遷移状態にあるチャージポンプ段の寄生容量からダイオードＤ４又はＤ５を介してインダクタＬ１５に電流を流すことができる。

また、図１に示すチャージポンプ回路においては、電荷移送部２に２つスイッチ（ＳＷ５，ＳＷ６）が用いられているが、各々の制御信号をＯＲ回路などで１つの制御信号に合成することにより、これらを１つのスイッチに置き換えてもよい。
同様に、図３に示すチャージポンプ回路における２つのスイッチ（ＳＷ７，ＳＷ８）も１つのスイッチに置き換え可能である。

また、図１，図３に示すチャージポンプ回路における各ダイオードは、ＭＯＳトランジスタ等のスイッチに置き換え可能である。
例えば、図１，図３における３つのダイオードＤ１〜Ｄ３をスイッチに置き換える場合、入力モードにあるチャージポンプ段の入力ラインを導通させるとともに出力ラインを遮断し、出力モードにあるチャージポンプ段の入力ラインを遮断するとともに出力ラインを導通させるように各スイッチを制御すればよい。
ダイオードＤ４，Ｄ５をスイッチに置き換える場合は、第１遷移状態にあるチャージポンプ段のキャパシタの駆動側端子（ノードＮ３，Ｎ４）とインダクタＬ１の一方の端子（ノードＮ５）との電流経路（第１電流経路）を導通させ、第１遷移状態にない他のチャージポンプ段の第１電流経路を遮断するように各スイッチを制御すればよい。
ダイオードＤ７をスイッチに置き換える場合は、スイッチＳＷ７，ＳＷ８が遮断するときに導通し、スイッチＳＷ７，ＳＷ８が導通するとき遮断するように当該スイッチを制御すればよい。なお、ダイオードＤ４，Ｄ５もスイッチに置き換えられている場合は、これらのスイッチの何れかが導通するとき、ダイオードＤ７の替わりに設けたスイッチを遮断するように制御する。

また、図３に示すチャージポンプ回路において、スイッチＳＷ７，ＳＷ８がオンからオフへ切り替わるタイミング（図４（Ｅ），（Ｆ））は、各チャージポンプ段の遷移状態（第１遷移状態又は第２遷移状態）が終了する時点に限定されない。例えば、各チャージポンプ段が遷移状態にある途中で、スイッチＳＷ７，ＳＷ８をオンからオフへ切り替えてもよい。
この場合、ダイオードＤ７の替わりに、ノードＮ６とノードＮ３の間並びにノードＮ６とノードＮ４の間の電流経路（第３電流経路）にそれぞれスイッチを設けてもよい。第２遷移状態のチャージポンプ段の寄生容量にだけインダクタＬ１からの電流が流れるようにこれらのスイッチを制御することで、第１遷移状態のチャージポンプ段の寄生容量から第２遷移状態のチャージポンプ段の寄生容量へ電荷を移送できる。

また、上述の実施形態では、遷移状態（第１遷移状態，第２遷移状態）の期間が、入力モード及び出力モードの期間とほぼ同じ場合を例として挙げているが、本発明はこれに限定されない。例えば遷移状態の期間を入力モード及び出力モードに比べて短くすることによりデューティー比を向上できる。

また、各チャージポンプ段（１−１，１−２）に含まれるキャパシタ（Ｃ１，Ｃ２）の一方の端子（ノードＮ３，Ｎ４）を駆動する電圧は、初段（１−１）の入力電圧Ｖｉｎに限らず、例えば、一定の電圧でもよい。

１０Ａ，１０Ｂ…ブロック、１−１，１−２…チャージポンプ段、２，３…電荷移送部、Ｃ１，Ｃ２…キャパシタ、Ｃｐ１，Ｃｐ２…寄生容量、Ｌ１…インダクタ、ＳＷ１〜ＳＷ８…スイッチ、Ｄ１〜Ｄ７…ダイオード、Ｔ１…入力端子、Ｔ２…出力端子。

Claims (10)

1. それぞれキャパシタを含み、入力電圧に応じた電荷を上記キャパシタに蓄積する入力モードと、上記キャパシタの電圧に所定の電圧を加えて出力する出力モードとを交互に繰り返す複数の縦続接続されたチャージポンプ段と、
   上記キャパシタの一方の端子と基準電位との間の寄生容量に蓄積される電荷を移送する電荷移送部であって、上記出力モードから上記入力モードへの第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷を、上記入力モードから上記出力モードへの第２遷移状態にある上記チャージポンプ段の上記寄生容量に移送する電荷移送部と
   を有するチャージポンプ回路。
2. 上記チャージポンプ段は、上記キャパシタの上記一方の端子を駆動する駆動部であって、上記入力モードにおいて上記一方の端子に上記基準電位を入力し、上記出力モードにおいて上記一方の端子に上記所定の電圧を入力し、上記第１遷移状態及び上記第２遷移状態において上記一方の端子を高インピーダンス状態にする駆動部を有する、
   請求項１に記載のチャージポンプ回路。
3. 上記電荷移送部は、上記第１遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子と上記第２遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子とを接続する、
   請求項２に記載のチャージポンプ回路。
4. 上記縦続接続されたチャージポンプ段は、奇数段の動作モードが上記入力モードのとき偶数段の動作モードが上記出力モードになり、上記奇数段の動作モードが上記出力モードのとき上記偶数段の動作モードが上記入力モードになり、
   上記電荷移送部は、上記縦続接続されたチャージポンプ段が上記第１遷移状態又は上記第２遷移状態にあるとき、各々の上記チャージポンプ段に含まれる上記キャパシタの上記一方の端子を共通のノードに接続する、
   請求項３に記載のチャージポンプ回路。
5. それぞれキャパシタを含み、入力電圧に応じた電荷を上記キャパシタに蓄積する入力モードと、上記キャパシタの電圧に所定の電圧を加えて出力する出力モードとを交互に繰り返す複数の縦続接続されたチャージポンプ段と、
   上記キャパシタの一方の端子と基準電位との間の寄生容量に蓄積される電荷を移送する電荷移送部であって、上記出力モードから上記入力モードへの第１遷移状態にある上記チャージポンプ段の上記寄生容量に蓄積される電荷を、上記入力モードから上記出力モードへの第２遷移状態にある上記チャージポンプ段の上記寄生容量に移送する、又は、上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量に移送する電荷移送部と
   を有するチャージポンプ回路。
6. 上記電荷移送部は、
   インダクタと、
   上記第１遷移状態にある上記チャージポンプ段の上記キャパシタの上記一方の端子と上記インダクタの一方の端子との第１電流経路を導通させ、他のチャージポンプ段の上記第１電流経路を遮断する第１スイッチ部と、
   上記複数のチャージポンプ段の少なくとも一つが上記第１遷移状態のとき上記インダクタの他方の端子と上記基準電位との第２電流経路を導通させ、上記複数のチャージポンプ段の少なくとも一つが上記出力モードのとき上記第２電流経路を遮断する第２スイッチ部と、
   上記インダクタから上記第２電流経路を介して流れる電流により上記寄生容量が上記基準電位まで放電された場合、上記インダクタにおいて一方向に流れる循環電流の経路を構成するダイオードと、
   上記第２スイッチ部が上記第２電流経路を遮断するとき、上記インダクタから上記第２遷移状態にある上記チャージポンプ段の上記寄生容量への第３電流経路、又は、上記インダクタから上記入力モード若しくは上記出力モードにある上記チャージポンプ段の上記キャパシタ若しくは上記寄生容量への第４電流経路を導通させ、上記第１電流経路又は上記第２電流経路が導通状態にあるとき、上記第３電流経路又は上記第４電流経路を遮断する第３スイッチ部と、
   を有する、
   請求項５に記載のチャージポンプ回路。
7. 上記キャパシタの上記一方の端子が、半導体基板に形成された不純物拡散領域である、若しくは、上記キャパシタの他方の端子に比べて上記半導体基板の近くに形成された導電体である、
   請求項１乃至６の何れかに記載のチャージポンプ回路。
8. 上記縦続接続されたチャージポンプ段の各々の入力ライン及び出力ラインを導通又は遮断するスイッチ部であって、上記入力モードにあるチャージポンプ段の上記入力ラインを導通させるとともに上記出力ラインを遮断し、上記出力モードにあるチャージポンプ段の上記入力ラインを遮断するとともに上記出力ラインを導通させるスイッチ部を有する、
   請求項１乃至７の何れかに記載のチャージポンプ回路。
9. 入力端子と第１のノードとの間に設けられた第１の整流素子と、
   上記第１のノードと第２のノードとの間に設けられた第２の整流素子と、
   上記第２のノードと出力端子との間に設けられた第３の整流素子と、
   上記第１のノードと第３のノードとの間に設けられた第１の容量素子と、
   上記第２のノードと第４のノードとの間に設けられた第２の容量素子と、
   上記入力端子と上記第３のノードとの間に設けられ、第３の期間に導通状態となる第１のスイッチ回路と、
   上記第３のノードと基準電位との間に設けられ、第１の期間に導通状態となる第２のスイッチ回路と、
   上記入力端子と上記第４のノードとの間に設けられ、上記第１の期間に導通状態となる第３のスイッチ回路と、
   上記第４のノードと基準電位との間に設けられ、上記第３の期間に導通状態となる第４のスイッチ回路と、
   上記第３のノードと上記第４のノードとの間に設けられ、第２の期間及び第４の期間に導通状態となる第５のスイッチ回路と、
   を含み、
   上記第１の期間、上記第２の期間、上記第３の期間及び上記第４の期間が順次に繰り返される、
   チャージポンプ回路。
10. 請求項９に記載のチャージポンプ回路であって、
    上記第５のスイッチ回路が、互いに並列に設けられた第１のスイッチ素子と第２のスイッチ素子とを含み、
    上記第１のスイッチ素子が上記第２の期間に導通状態となり、上記第２のスイッチ素子が上記第４の期間に導通状態となる、
    チャージポンプ回路。