JP2011049810A - 受信モジュールおよびこれを備えた受信装置 - Google Patents

Abstract

【課題】主要な部品群を備えた受信モジュールであって、小型化を極力阻害させずに、メモリが発生させるノイズがチューナの動作に与える影響を、極力抑えることが可能となる受信モジュールを提供する。
【解決手段】受信された放送信号に選局処理を施すチューナと、選局処理の施された放送信号に所定処理を施す信号処理装置と、信号処理装置の作業領域として用いられる第１メモリと、信号処理装置を動作させるためのプログラムを記憶する第２メモリと、の各々が、基板の同じ実装面に配置されており、チューナは、該実装面の第１スペースに配置され、信号処理装置は、該実装面の略中央に位置する第２スペースに配置され、第１メモリおよび第２メモリは、該実装面の第３スペースに配置され、第１スペースと第３スペースは、第２スペースを境にして、互いに反対側に位置している受信モジュールとする。
【選択図】図２

Description

本発明は、放送信号を受信する受信装置に備えられる受信モジュール、およびこれを備えた受信装置に関する。

従来、放送信号（例えば地上デジタル放送の信号）を受信するための受信装置が広く利用されている。このような受信装置は、必要な機能の一部を備えた汎用的なモジュール（受信モジュール）が、受信装置の本体側に組み込まれるようにして製造される場合がある。このような製造手法を採用すれば、受信装置の製造効率の向上などが期待できる。

ここで、受信モジュールを備えた受信装置の構成について、一例を挙げて簡潔に説明する。図４は、当該受信装置の構成図である。本図に示すように、受信装置３０１は、ＲＦ信号コネクタ３１６、受信モジュール３１３、制御部３１１、電源部３１５、および映像音声出力回路３１４などを備えている。これらの各要素は、何れも回路基板（メイン基板）に配置されている。

ＲＦ信号コネクタ３１６は、アンテナ３０２に接続されており、受信された地上デジタル放送の放送信号（デジタル放送信号）を、受信モジュール３１３に供給する。受信モジュール３１３は、チューナ回路部３２５、信号処理ＩＣ、ＤＲＡＭ［Dynamic Random Access Memory：（ＲＡＭの一種）］３２２、およびフラッシュメモリ３２３などが、別の回路基板（サブ基板）に配置されて形成されている。

ＲＦ信号コネクタ３１６から受信モジュール３１３に供給されたデジタル放送信号は、まずチューナ回路部３２５において、選局処理が施されるとともに、中間周波数の状態に変換される。そしてデジタル放送信号は、更に信号処理ＩＣ３２１に伝送され、復調処理、圧縮解除処理、およびＤ／Ａ変換処理などが施され、アナログの映像・音声信号が生成される。この映像・音声信号は、映像音声出力回路３１４を通じて、外部の映像表示装置３０３（ディスプレイやスピーカ）に出力される。

なおＤＲＡＭ３２２は、信号処理ＩＣ３２１の作業領域（ワーキングメモリ）として用いられる。またフラッシュメモリ３２３は、信号処理ＩＣ３２１を動作させるためのプログラムを記憶させておくメモリとして用いられる。また制御部３１１は、受信装置３０１の機能が発揮されるように受信モジュール３１３等を適切に制御し、電源部３１５は、制御部３１１の指示に従って、受信モジュール３１３等に電源を供給する。

また受信モジュール３１３の形成に用いられているサブ基板には、受信モジュール３１３の各要素を外部（受信装置３０１の本体側）に接続するための接続端子が設けられている。受信モジュール３１３は、サブ基板がメイン基板に取り付けられるとともに、当該接続端子がメイン基板上の各要素に接続されることにより、受信装置３０１の一部として機能する。

上述した受信モジュールは、選局処理を行う部品（チューナ回路部３２５）、選局された放送信号に対して必要な処理を施す部品（信号処理ＩＣ３２１）、および当該処理の実現に必要なメモリ（ＤＲＡＭ３２２、フラッシュメモリ３２３）の各々（便宜的に、「主要な部品群」と称する）を備えている。このように主要な部品群を備えていることにより、当該受信モジュールは、受信装置において一般的に必要となる処理の多くを、実行することが可能となっている。

特開２０００−６８６７３号公報 特開平１１−３４１３７５号公報

ところで近年では、受信装置の小型化の要請が一層強まっている。先述したような、受信モジュールが組み込まれる受信装置の場合、受信装置の小型化を実現させるためには、受信モジュール自体を、できるだけ小型化することが重要である。

しかしながら、小型化を進めるほど、受信モジュール内に確保できるスペースは減少し、受信モジュール内の各要素が接近し易くなる。そのため、受信モジュール内で生じるノイズによって、受信モジュール自体の正常な動作が阻害され易くなる。

特に先述したように、主要な部品群を備えた受信モジュールの場合、各メモリが発生させるデジタルノイズがチューナの正常な動作を阻害し、その結果、受信装置の受信性能が劣化することが懸念される。なお、ノイズの影響を低減させるために、電磁シールド等を別途設けるようにすると、その分、受信モジュールの小型化や低廉化が阻害されることになり、好ましくないことがある。

本発明は上述した問題に鑑み、主要な部品群を備えた受信モジュールであって、小型化を極力阻害させずに、メモリが発生させるノイズがチューナの動作に与える影響を、極力抑えることが可能となる受信モジュール、および当該受信モジュールを備えた受信装置の提供を目的とする。

上記目的を達成するため、本発明に係る受信モジュールは、放送信号を受信する受信装置に備えられる受信モジュールであって、受信された放送信号に選局処理を施すチューナと、該選局処理の施された放送信号に所定処理を施す信号処理装置と、前記信号処理装置の作業領域として用いられる第１メモリと、前記信号処理装置を動作させるためのプログラムを記憶する第２メモリと、の各々が、基板の同じ実装面に配置されて形成されており、該実装面での配置態様について、前記チューナは、該実装面の第１スペースに配置されており、前記信号処理装置は、該実装面の略中央に位置する第２スペースに配置されており、前記第１メモリおよび第２メモリは、該実装面の第３スペースに配置されており、前記第１スペースと第３スペースは、前記第２スペースを境にして、互いに反対側に位置している構成とする。

本構成によれば、チューナと各メモリ（第１メモリと第２メモリ）の間に、信号処理装置が介在するようになる。そのため、信号処理装置が電磁シールドに準じた機能を発揮し、電磁シールド等を別途設けなくても、各メモリが発生させるノイズがチューナの動作に及ぼす影響を、極力抑えることが可能となる。

また上記構成において、前記放送信号は、映像および音声の情報が含まれる地上デジタル放送の信号であり、前記チューナは、受信された放送信号を中間周波数の状態に変換する処理をも実行するものであり、前記信号処理装置は、前記チューナから前記放送信号を受取り、該放送信号に復調処理を施すデジタル復調回路部と、該復調処理のなされた放送信号に施されている圧縮処理を解除し、デジタルの映像および音声の信号を取得する映像音声復調回路部と、該デジタルの映像および音声の信号を、アナログの映像および音声の信号に変換する映像音声生成回路部と、を備えた構成としてもよい。

本構成によれば、地上デジタル放送の信号が供給されることにより、当該放送に係るアナログの映像および音声の信号を生成することが可能となる。

また上記構成において、前記第１メモリはＲＡＭであり、前記第２メモリはフラッシュメモリであるとともに、前記放送信号から得られたＥＰＧデータを記憶する別のフラッシュメモリが、前記基板における、前記実装面の反対側の面に配置されている構成としてもよい。

本構成によれば、得られたＥＰＧデータを記憶しておき、適宜活用するといったことが容易となる。また基板をできるだけ大きくすることなく、当該別のフラッシュメモリの配置スペースを確保することが可能となる。その結果、受信モジュールの小型化が阻害されないようにすることが容易となる。

また上記構成としてより具体的には、前記実装面の外縁は略四角形であり、第１スペース、第２スペース、および第３スペースは、該実装面の外縁の一辺である第１辺が伸びる方向に順に並んで位置している、請求項３に記載の受信モジュールであって、外部との接続に用いられる接続端子が複数備えられている、第１端子群および第２端子群が、前記基板に備えられており、前記第１端子群は、前記第１辺に沿うように配置され、前記第２端子群は、該第１辺と対向する第２辺に沿うように配置されている構成としてもよい。

また上記構成において、前記第１端子群における第１スペースに近い側の端に設けられた接続端子は、信号入力端子として、前記チューナに接続されており、該チューナは、該信号入力端子を介して外部から入力された放送信号に選局処理を施す構成としてもよい。

本構成によれば、外部からチューナへの放送信号の伝送ラインを、各メモリ（第１メモリと第２メモリ）から、出来るだけ遠ざけることが可能となる。その結果、これらのメモリが発生させるノイズが、当該伝送ラインに混入する度合を低減させ、受信性能の劣化をより抑えることが可能となる。

また上記構成において、前記第１端子群における略中央に設けられた接続端子は、信号出力端子として、前記信号処理装置に接続されており、該信号処理装置は、アナログの映像および音声の信号を、該信号出力端子を介して外部に出力する構成としてもよい。

本構成によれば、信号処理装置から外部への映像および音声の信号の伝送ラインを、各メモリ（第１メモリと第２メモリ）から、比較的遠くに配置させることが可能となる。その結果、これらのメモリが発生させるデジタルノイズが、当該伝送ラインに混入する度合を低減させ、映像や音声の質の劣化をより抑えることが可能となる。

また上記構成において、前記第２端子群における第１スペースに近い側の端に設けられた接続端子は、電源端子として、前記基板に配置された装置に接続されており、該電源端子が接続されている装置は、該電源端子を介して外部から電源が供給される構成としてもよい。

本構成によれば、外部から供給される電源の伝送ラインを、各メモリ（第１メモリと第２メモリ）から、出来るだけ遠ざけることが可能となる。その結果、これらのメモリが発生させるデジタルノイズが、当該伝送ラインに混入する度合を低減させ、受信性能の劣化や映像や音声の質の劣化をより抑えることが可能となる。

また上記構成において、前記第２端子群における略中央に設けられた接続端子は、制御端子として、前記基板に配置された装置に接続されており、該制御端子が接続されている装置は、該制御端子を介して外部から与えられた制御信号に従って、動作する構成としてもよい。

本構成によれば、外部から与えられる制御信号の伝送ラインを、各メモリ（第１メモリと第２メモリ）から、比較的遠くに配置させることが可能となる。その結果、これらのメモリが発生させるデジタルノイズが、当該伝送ラインに混入する度合を低減させ、受信性能の劣化や映像や音声の質の劣化をより抑えることが可能となる。

また本発明に係る受信装置は、地上デジタル放送の信号を受信する受信装置であって、上記構成の受信モジュールを備えた構成とする。本構成によれば、上記構成の受信モジュールにより得られる利点を享受することが可能である。

上述した通り、本発明に係る受信モジュールによれば、チューナと各メモリ（第１メモリと第２メモリ）の間に、信号処理装置が介在するようになる。そのため、信号処理装置が電磁シールドに準じた機能を発揮し、電磁シールド等を別途設けなくても、各メモリが発生させるノイズがチューナの動作に及ぼす影響を、極力抑えることが可能となる。

本発明の実施形態に係る受信装置の全体的な構成図である。 本発明の実施形態に係る受信装置における、各要素の配置態様を表す説明図である。 本発明の実施形態に係る受信モジュールの裏面側における、各要素の配置態様を表す説明図である。 従来の受信装置の一例に係る構成図である。

本発明の実施形態について、地上デジタル放送の信号（デジタル放送信号）を受信する受信装置を例に挙げて、以下に説明する。なおデジタル放送信号は、デジタル形式による映像および音声の情報、ならびにＥＰＧデータ（電子番組表の情報）等を含んでおり、所定の圧縮処理が施された状態で、放送局から放送される。

図１は、本発明の実施形態に係る受信装置の全体的な構成図である。本図に示すように、当該受信装置１は、ＲＦ信号コネクタ１１、受信モジュール１２、映像音声出力回路１３、メイン制御部１４、入出力制御部１５、および電源部１６などを備えている。これらの各要素は、何れも回路基板（メイン基板）の実装面に配置されている。

ＲＦ信号コネクタ１１は、放送波を受信するアンテナ２に接続されており、アンテナ２を介して継続的に得られるデジタル放送信号（ＲＦ信号）を、受信モジュール１２に供給する。また受信モジュール１２は、チューナ回路部２５、信号処理ＩＣ２１、ＤＲＡＭ２２、第１のフラッシュメモリ２３、第２のフラッシュメモリ２４などが、メイン基板とは別の回路基板（サブ基板）の実装面に配置されて形成されている。

チューナ回路部２５は、前段側（本実施形態では、ＲＦ信号コネクタ１１）から送出されてきたデジタル放送信号に対して、選局処理（指定された周波数の信号を抽出する処理）や、中間周波数（予め定められた周波数）の状態に変換して増幅する処理を施す装置（チューナ）である。このようにチューナ回路部２５は、一般的なチューナとしての機能を備え、スーパーヘテロダイン方式に準じた信号処理を実現させる。

信号処理ＩＣ２１は、デジタル復調回路部１０１、映像音声復調回路部１０２、および映像音声生成回路部１０３の各機能部を備えたＩＣ（装置）として形成されている。また信号処理ＩＣ２１には、ＤＲＡＭ２２、第１のフラッシュメモリ２３、および第２のフラッシュメモリ２４の各メモリが接続されており、信号処理ＩＣ２１は、これらのメモリにアクセス可能となっている。

なおＤＲＡＭ２２は、主に、信号処理ＩＣ２１の作業領域（ワーキングメモリ）として用いられる。また第１のフラッシュメモリ２３は、主に、信号処理ＩＣ２１を動作させるためのプログラムを記憶させておくメモリとして用いられる。すなわち、信号処理ＩＣ２１は、ＤＲＡＭ２２を作業領域として用い、第１のフラッシュメモリ２３に記憶されているプログラムに基づいて動作する。信号処理ＩＣ２１における各機能部の動作内容は、次の通りである。

デジタル復調回路部１０１は、前段側（本実施形態では、チューナ回路部２５）から送出されてきたデジタル放送信号に対して、主に、復調処理を施す。映像音声復調回路部１０２は、この復調処理の施されたデジタル放送信号に対して、主に、圧縮処理を解除させる処理（圧縮されていない状態に戻す処理）を施す。

上述した各処理がなされた結果、デジタル放送信号から、デジタルの映像および音声の信号、ならびに、ＥＰＧデータが取得される。映像音声復調回路部１０２は、取得されたデジタルの映像および音声の信号を、映像音声生成回路部１０３へ送出する一方、取得されたＥＰＧデータを、第２のフラッシュメモリ２４に記憶させる。

映像音声生成回路部１０３は、送出されてきたデジタルの映像および音声の信号を、アナログの映像および音声の信号に変換する。そしてアナログの映像および音声の信号は、後段側（本実施形態では、映像音声出力回路１３）に送出される。

また、映像音声出力回路１３は、前段側から送出されてきたアナログの映像および音声の信号を、受信装置１の後段側に接続されている映像表示装置３（ディスプレイやスピーカ等によって構成されている）に出力する。これにより、地上デジタル放送に係るテレビ番組の映像表示や音声出力が実現される。

メイン制御部１４は、受信装置としての機能が発揮されるように、受信装置１の各部（受信モジュール１２を含む）に制御信号を供給し、これらの各部を適切に制御する。入出力制御部１５は、信号の入出力に関わる制御などを実行し、メイン制御部１４の動作を補助する。

また入出力制御部１５は、不図示のユーザインターフェース（例えば、操作ボタンやリモコンシステムを備える）におけるユーザの操作状態を監視し、ユーザの意図（操作状態）をメイン制御部１４へ伝えるようになっていても良い。なお受信装置１においては、電源供給のＯＮ／ＯＦＦの切替、および選局すべきチャンネル（周波数）の切替などが、ユーザによって適宜指示され、メイン制御部１４はこの指示に従って動作する。

またメイン制御部１４は、ユーザによるＥＰＧデータの出力指示がなされた場合には、第２のフラッシュメモリ２４に記憶されているＥＰＧデータが、映像表示装置３に出力されるように、各部を制御する。これにより、ユーザの指示に応じて、映像表示装置３に電子番組表を表示させることが可能となっている。

電源部１６は、例えば商用電源や電池から電源を得ることが可能となっており、受信装置１の各部（受信モジュール１２を含む）に電源を供給する。なお、受信装置１における各要素の配置態様（メイン基板を表側から見た場合）は、図２に示す通りである。

図２に示すように、メイン基板１０の実装面（表側の面）に、受信装置１の各要素（１１〜１６）が配置されている。なお受信モジュール１２は、サブ基板２０の裏側の面が、メイン基板１０の表側の面に向かい合うように、メイン基板１０に取り付けられている。次に、受信モジュール１２における各要素の配置態様について、より詳細に説明する。

受信モジュール１２は、外縁が長方形であって表裏の双方に実装面をもつサブ基板２０（プリント基板）に、各要素が配置されて形成されている。より具体的には、表側の実装面には、図２に示すように、信号処理ＩＣ２１、ＤＲＡＭ２２、第１のフラッシュメモリ２３、およびチューナ回路部２５が配置されている。

ここで、サブ基板２０の表側の実装面における配置態様について、より詳細に説明する。信号処理ＩＣ２１は、実装面のほぼ中央に位置するスペースＳＰ２に配置されている。そしてチューナ回路部２５は、スペースＳＰ２と実装面の外縁の一辺（図２における左側の辺）との間に位置する、スペースＳＰ１に配置されている。またＤＲＡＭ２２と第１のフラッシュメモリ２３は、スペースＳＰ２と実装面の外縁の一辺（図２における右側の辺）との間に位置する、スペースＳＰ３に配置されている。

なおスペースＳＰ１とスペースＳＰ３は、スペースＳＰ２を境にして、互いに反対側に位置していると見ることができる。またスペースＳＰ１、スペースＳＰ２、およびスペースＳＰ３は、実装面の外縁の一辺（図２における下側の辺）である辺Ｌ１が伸びる方向に、順に並んで位置していると見ることもできる。

このように、サブ基板２０の表側の実装面における配置態様によれば、チューナ回路部２５と各メモリ（２２、２３）の間に、信号処理ＩＣ２１が介在するようになっている。そのため、信号処理ＩＣ２１が電磁シールドに準じた機能を発揮し、各メモリ（２２、２３）が発生させるデジタルノイズがチューナ回路部２５の動作に及ぼす影響を、極力抑えることが可能となっている。

なお、電磁シールド等を別途設けなくてもこのような効果が得られるため、受信モジュール１２の小型化が、極力阻害されないようにすることが可能となっている。ただし、より一層ノイズの影響を抑えるため、電磁シールド等を別途設けるようにしても構わない。

一方、サブ基板２０の裏側の実装面には、図３に示すように、第２のフラッシュメモリ２４が配置されている。このように、第２のフラッシュメモリ２４が、裏側の実装面（第１のフラッシュメモリ２３が配置されている実装面の反対側の面）に配置されることで、サブ基板２０をできるだけ大きくすることなく、第２のフラッシュメモリ２４の配置スペースを確保することが可能となっている。その結果、受信モジュール１２の小型化が阻害されないようにすることが容易となっている。

またサブ基板２０には、先述した辺Ｌ１に沿うように、第１端子群２６が配置され、辺Ｌ１と対向する辺Ｌ２（図２における上側の辺）に沿うように、第２端子群２７が配置されている。これらの端子群（２６、２７）は、それぞれ、外部（受信装置１における他の要素）との接続に用いられる接続端子が複数備えられたものである。なお図２に示すように、第１端子群２６における各範囲（それぞれ、全体の１／３程度の長さとする）を、スペースＳＰ１に近い側から順に、範囲Ａ１、範囲Ａ２、範囲Ａ３と呼ぶことにする。また同様に、第２端子群２７における各範囲（それぞれ、全体の１／３程度の長さとする）を、スペースＳＰ１に近い側から順に、範囲Ｂ１、範囲Ｂ２、範囲Ｂ３と呼ぶことにする。

第１端子群２６における範囲Ａ１にある接続端子の全部または一部は、信号入力端子として、チューナ回路部２５に接続されている。例えば、第１端子群２６における、スペースＳＰ１に近い側の端に設けられた１個または複数個の接続端子が、信号入力端子となっている。

また第１端子群２６における範囲Ａ２にある接続端子の全部または一部は、信号出力端子として、信号処理ＩＣ２１の出力側（映像音声生成回路部１０３）に接続されている。例えば、第１端子群２６における、略中央に設けられた１個または複数個の接続端子が、信号出力端子となっている。

また第２端子群２７における範囲Ｂ１にある接続端子の全部または一部は、電源端子として、信号処理ＩＣ２１などの装置（サブ基板２０に配置された、電源を必要とする装置）に接続されている。例えば、第２端子群２７における、スペースＳＰ１に近い側の端に設けられた１個または複数個の接続端子が、電源端子となっている。

また第２端子群２７における範囲Ｂ２にある接続端子の全部または一部は、制御端子として、信号処理ＩＣ２１などの装置（サブ基板２０に配置された、制御信号を受入れる装置）に接続されている。例えば、第２端子群２７における、略中央に設けられた１個または複数個の接続端子が、制御端子となっている。

受信装置１の製造工程において、受信モジュール１２がメイン基板１０に取り付けられる際には、信号入力端子がＲＦ信号コネクタ１１に、信号出力端子が映像音声出力回路１３に、電源端子が電源部１６に、制御端子がメイン制御部１４に、それぞれ接続される。これにより、受信モジュール１２を、受信装置１の一部として適切に機能させることができる。

すなわち、ＲＦ信号コネクタ１１から送出されたデジタル放送信号は、信号入力端子を介してチューナ回路部２５に入力され、チューナ回路部２５によって、選局処理が施される。また信号処理ＩＣ２１（映像音声生成回路部１０３）から送出されたアナログの映像および音声の信号は、信号出力端子を介して映像音声出力回路１３に出力される。また信号処理ＩＣ２１等には、電源端子を介して、電源部１６から電源が供給される一方、制御端子を介して、メイン制御部１４から制御信号が与えられる。

ここで、サブ基板２０に備えられた接続端子の配置態様に着目すると、信号入力端子は、第１端子群２６の中でも、スペースＳＰ３から遠い位置に配置されたものとなっている。そのため、外部からチューナ回路部２５へのデジタル放送信号の伝送ラインを、ＤＲＡＭ２２や第１のフラッシュメモリ２３（スペースＳＰ３に配置されている）から、出来るだけ遠ざけることが可能となっている。その結果、これらのメモリ（２２、２３）が発生させるデジタルノイズが、チューナ回路部２５や当該伝送ラインに混入する度合を低減させ、受信性能の劣化をより抑えることが可能となっている。

また信号出力端子は、第１端子群２６の中でも、比較的（範囲Ａ３にある接続端子に比べて）、スペースＳＰ３から遠い位置に配置されたものとなっている。そのため、信号処理ＩＣ１２から外部への映像および音声の信号の伝送ラインを、ＤＲＡＭ２２や第１のフラッシュメモリ２３から、比較的遠くに配置させることが可能となっている。その結果、これらのメモリ（２２、２３）が発生させるデジタルノイズが、当該伝送ラインに混入する度合を低減させ、映像や音声の質の劣化をより抑えることが可能となっている。

また電源端子は、第２端子群２７の中でも、スペースＳＰ３から遠い位置に配置されたものとなっている。そのため、外部から供給される電源の伝送ライン（電源ライン）を、ＤＲＡＭ２２や第１のフラッシュメモリ２３から、出来るだけ遠ざけることが可能となっている。その結果、これらのメモリ（２２、２３）が発生させるデジタルノイズが、電源ラインに混入する度合を低減させ、受信性能の劣化や映像や音声の質の劣化をより抑えることが可能となっている。

また制御端子は、第２端子群２７の中でも、比較的（範囲Ｂ３にある接続端子に比べて）、スペースＳＰ３から遠い位置に配置されたものとなっている。そのため、外部から与えられる制御信号の伝送ライン（制御ライン）を、ＤＲＡＭ２２や第１のフラッシュメモリ２３から、比較的遠くに配置させることが可能となっている。その結果、これらのメモリ（２２、２３）が発生させるデジタルノイズが、制御ラインに混入する度合を低減させ、受信性能の劣化や映像や音声の質の劣化をより抑えることが可能となっている。

なお、サブ基板２０の表側の実装面における配置態様によれば、図２に示すように、第１端子群２６と第２端子群２７は、信号処理ＩＣ２１、各メモリ（２２、２３）、およびチューナ回路部２５を挟むように設置されている。また、チューナ回路部２５は、信号処理ＩＣ２１、第１端子群２６、および第２端子群２７によって部分的に囲まれたスペースに配置されており、各メモリ（２２、２３）は、信号処理ＩＣ２１、第１端子群２６、および第２端子群２７によって部分的に囲まれた別のスペースに配置されていると見ることができる。

また本実施形態の受信装置１では、地上デジタル放送の信号を受信するものとなっているが、他種の放送信号を受信する仕様としても構わない。また受信モジュールは、各種仕様の受信装置における構成部品として適用可能となるように、ある程度の汎用性を有するようになっていることが望ましい。

以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、本発明の主旨を逸脱しない限り、種々の改変を加えることが可能である。

本発明は、地上デジタル放送を受信する受信装置などに利用することができる。

１ 受信装置
２ アンテナ
３ 映像表示装置
１０ メイン基板
１１ ＲＦ信号コネクタ
１２ 受信モジュール
１３ 映像音声出力回路
１４ メイン制御部
１５ 入出力制御部
１６ 電源部
２０ サブ基板
２１ 信号処理ＩＣ（信号処理装置）
２２ ＤＲＡＭ（第１メモリ）
２３ 第１のフラッシュメモリ（第２メモリ）
２４ 第２のフラッシュメモリ
２５ チューナ回路部（チューナ）
２６ 第１端子群
２７ 第２端子群
Ａ１、Ａ２、Ａ３ 第１端子群における一定の範囲
Ｂ１、Ｂ２、Ｂ３ 第２端子群における一定の範囲
Ｌ１ サブ基板の実装面の外縁における一辺（第１辺）
Ｌ２ サブ基板の実装面の外縁における一辺（第２辺）
ＳＰ１ サブ基板の実装面におけるスペース（第１スペース）
ＳＰ２ サブ基板の実装面におけるスペース（第２スペース）
ＳＰ３ サブ基板の実装面におけるスペース（第３スペース）

Claims (9)

1. 放送信号を受信する受信装置に備えられる受信モジュールであって、
   受信された放送信号に選局処理を施すチューナと、
   該選局処理の施された放送信号に所定処理を施す信号処理装置と、
   前記信号処理装置の作業領域として用いられる第１メモリと、
   前記信号処理装置を動作させるためのプログラムを記憶する第２メモリと、
   の各々が、基板の同じ実装面に配置されて形成されており、
   該実装面での配置態様について、
   前記チューナは、該実装面の第１スペースに配置されており、
   前記信号処理装置は、該実装面の略中央に位置する第２スペースに配置されており、
   前記第１メモリおよび第２メモリは、該実装面の第３スペースに配置されており、
   前記第１スペースと第３スペースは、前記第２スペースを境にして、互いに反対側に位置していることを特徴とする受信モジュール。
2. 前記放送信号は、映像および音声の情報が含まれる地上デジタル放送の信号であり、
   前記チューナは、受信された放送信号を中間周波数の状態に変換する処理をも実行するものであり、
   前記信号処理装置は、
   前記チューナから前記放送信号を受取り、該放送信号に復調処理を施すデジタル復調回路部と、
   該復調処理のなされた放送信号に施されている圧縮処理を解除し、デジタルの映像および音声の信号を取得する映像音声復調回路部と、
   該デジタルの映像および音声の信号を、アナログの映像および音声の信号に変換する映像音声生成回路部と、
   を備えたことを特徴とする請求項１に記載の受信モジュール。
3. 前記第１メモリはＲＡＭであり、前記第２メモリはフラッシュメモリであるとともに、
   前記放送信号から得られたＥＰＧデータを記憶する別のフラッシュメモリが、前記基板における、前記実装面の反対側の面に配置されていることを特徴とする請求項２に記載の受信モジュール。
4. 前記実装面の外縁は略四角形であり、
   第１スペース、第２スペース、および第３スペースは、該実装面の外縁の一辺である第１辺が伸びる方向に順に並んで位置している、請求項３に記載の受信モジュールであって、
   外部との接続に用いられる接続端子が複数備えられている、第１端子群および第２端子群が、前記基板に備えられており、
   前記第１端子群は、前記第１辺に沿うように配置され、
   前記第２端子群は、該第１辺と対向する第２辺に沿うように配置されていることを特徴とする受信モジュール。
5. 前記第１端子群における第１スペースに近い側の端に設けられた接続端子は、信号入力端子として、前記チューナに接続されており、
   該チューナは、該信号入力端子を介して外部から入力された放送信号に選局処理を施すことを特徴とする請求項４に記載の受信モジュール。
6. 前記第１端子群における略中央に設けられた接続端子は、信号出力端子として、前記信号処理装置に接続されており、
   該信号処理装置は、アナログの映像および音声の信号を、該信号出力端子を介して外部に出力することを特徴とする請求項４または請求項５に記載の受信モジュール。
7. 前記第２端子群における第１スペースに近い側の端に設けられた接続端子は、電源端子として、前記基板に配置された装置に接続されており、
   該電源端子が接続されている装置は、該電源端子を介して外部から電源が供給されることを特徴とする請求項４から請求項６の何れかに記載の受信モジュール。
8. 前記第２端子群における略中央に設けられた接続端子は、制御端子として、前記基板に配置された装置に接続されており、
   該制御端子が接続されている装置は、該制御端子を介して外部から与えられた制御信号に従って、動作することを特徴とする請求項４から請求項７の何れかに記載の受信モジュール。
9. 地上デジタル放送の信号を受信する受信装置であって、
   請求項１から請求項８の何れかに記載の受信モジュールを備えたことを特徴とする受信装置。

Images