JP4562718B2 - 受信装置および受信システム - Google Patents

Description

本発明は、デジタルテレビジョン放送などの高周波信号を受信するための、受信装置ならびに受信システムに関するものである。

従来例の受信システムの概略的構成を示すブロック図を、図１に示す。図１に示される受信システム100は、高周波信号を受信するアンテナ101と、アンテナ101で受信された信号に所定の処理を施して所望の信号を取得するための受信装置102と、受信装置102で取得された信号に所定の処理を施して映像信号ならびに音声信号を取り出す映像表示装置103とで構成される。

受信装置102は、アンテナ101で受信された高周波信号を中間周波数信号に変換するチューナ回路部111と、チューナ回路部111から出力される中間周波数信号を圧縮されたデジタル信号に変換するデジタル復調部112と、チューナ回路部111およびデジタル復調部112に動作用電源を与える電源部113と、を備える。また、デジタル復調部112は、中間周波数信号をデジタル変換するための処理ＩＣであるデジタル復調ＩＣ114を備える。

映像表示装置103は、受信装置102から与えられる圧縮されたデジタル信号からデジタル映像・音声信号に変換するデジタル回路部121と、デジタル回路部121から出力されるデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路122と、映像音声出力回路122から出力されるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部123と、映像音声出力回路122から出力されるアナログの音声信号に基づいて音声を出力する処理を行う音声処理部124と、デジタル回路部121、映像音声出力回路122、表示処理部123および音声処理部124に動作用電源を与える電源部125と、を備える。

また、デジタル回路部121は、圧縮されたデジタル信号から映像信号および音声信号を抽出するための映像音声処理ＩＣ128と、映像音声処理を行う際に一時的に処理データを格納する映像音声処理メモリ126と、受信装置の制御コードを格納するプログラム用メモリ127とを備える。
特開２０００−０６８６７３号公報

このような従来構成の受信システム100は、受信装置102を電磁的に遮蔽するためにシールドで覆う一方、映像表示装置103の基板上に映像音声処理ＩＣ128、映像音声処理メモリ126、プログラム用メモリ127、映像音声出力回路122、表示処理部123、音声処理124を実装しており、部品および配線数が多くなるため映像表示装置103の基板を多層基板にする必要があった。

また、映像表示装置103の基板上に実装される、映像音声処理ＩＣ128、映像音声処理メモリ126、プログラム用メモリ127、映像音声出力回路122、表示処理部123、音声処理部124から発生する不要輻射やノイズ対策を映像表示装置103上で行う必要があり、これに伴ってシールドを追加する必要があった。

さらには、映像表示装置103の基板上に実装される、映像音声処理ＩＣ128、映像音声処理メモリ126、プログラム用メモリ127、映像音声出力回路122、表示処理部123、音声処理部124からの発熱対策として、基板の面積を大きくしたり放熱板を追加したりする必要があった。

このように従来の受信システムでは、映像表示装置は、比較的複雑な構成になるという問題があった。そこで上記の問題点に鑑み、本発明は、簡易な構成による映像表示装置を備える受信システムを提供することを目的とする。

上記目的を達成するため、本発明に係る受信装置は、アンテナで受信した高周波信号を復調し、映像・音声に変換する受信装置であって、アンテナから受信された高周波信号を中間周波数信号に変換するチューナ回路部と、前記チューナ回路部から出力される中間周波数信号を圧縮されたデジタル信号に変換するデジタル復調機能と；圧縮されたデジタル信号からデジタル映像・音声信号に変換する映像・音声処理機能と；を併せ持つデジタル復調・映像音声処理部と、前記デジタル復調・映像音声処理部から出力されるデジタル映像・音声信号をアナログ映像・音声信号に変換する映像音声出力回路部と、を有し、前記チューナ回路部は基板Ａに、前記デジタル復調・映像音声処理部、映像・音声出力回路、およびデータ保存部は基板Ｂに、それぞれ配置され、前記基板Ａと前記基板Ｂは、ジャンパー線によってインターフェースの接続がされ、外部に接する全面がシャーシに覆われている構成（第１の構成）とする。

本構成によれば、受信装置の基板上に、デジタル復調・映像音声処理部と映像音声出力回路部が実装されている。そのため、受信装置から出力される映像信号を表示、あるいは音声信号を出力するための映像表示装置は、受信装置から入力される映像信号を表示する表示処理部と音声信号を音声出力する音声処理部を備えるのみでよく、多層基板にする必要がない。

また、デジタル復調・映像音声処理部および映像音声出力回路部からの発熱対策を受信装置側で行えばよいため、映像表示装置の基板面積を広くする、あるいは放熱板を設置するなどの発熱対策を映像表示装置側で行う必要がない。そのため、受信システムにおける映像表示装置を、簡易な構成とすることが可能となる。

さらに、チューナ回路部からの信号出力用端子をシャーシ外部に持たない構成とすることができるため、受信装置外部からのチューナ回路部へのノイズの混入を防止し、チューナ回路部の性能を劣化させない効果が得られる。

また上記第１の構成において、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと、圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと、を備えている構成（第２の構成）としてもよい。

本構成によれば、デジタル復調・映像音声処理部において、デジタル復調機能や映像・音声処理機能の実現が容易となる。

また上記第１の構成において、前記チューナ回路部から出力される中間周波数信号の送り先として、前記デジタル復調・映像音声処理部とは別に、前記中間周波数信号をアナログ映像信号に変換するアナログ復調部を有し、前記アナログ復調部が前記基板Ｂに配置されている構成（第３の構成）としてもよい。

本構成によれば、中間周波数信号をアナログ映像信号に変換することができる。またアナログ復調部は基板Ｂに配置されているから、基板Ａに配置されているチューナ回路部との間における電磁的ノイズを低減させることが、同基板に配置されている場合に比べて容易とすることができる。

また上記第３の構成において、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備え、前記デジタル処理用ＩＣ、前記映像音声処理用メモリ、および前記アナログ復調ＩＣの各々は、互いに同一実装面の離れた位置に配置されている構成（第４の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、および前記アナログ復調ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くできる。

また上記第３の構成において、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備えており、前記デジタル処理用ＩＣと前記アナログ復調ＩＣは、互いに同一実装面の離れた位置に配置され、かつ、前記映像音声処理用メモリは、前記デジタル処理用ＩＣおよび前記アナログ復調ＩＣの実装されている面と反対側の面に配置されている構成（第５の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、および前記アナログ復調ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くなる。特に映像音声処理用メモリと、デジタル処理用ＩＣおよびアナログ復調ＩＣは、互いに反対側の面に実装されているから、電磁的ノイズの混入をより防止し易くできる。

また上記第３の構成において、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備えており、前記デジタル処理用ＩＣと前記映像音声処理用メモリは、互いに同一実装面の離れた位置に配置され、かつ、前記アナログ復調ＩＣは、前記デジタル処理用ＩＣおよび前記映像音声処理用メモリの実装されている面と反対側の面に配置されている構成（第６の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、およびアナログ復調ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くなる。特にアナログ復調ＩＣと、デジタル処理用ＩＣおよび映像音声処理用メモリは、互いに反対側の面に実装されているから、電磁的ノイズの混入をより防止し易くできる。

また上記第３から第６の何れかの構成において、前記アナログ復調部は、前記デジタル復調・映像音声処理部と電磁的に遮蔽されている構成（第７の構成）としてもよい。本構成によれば、アナログ復調部とデジタル復調・映像音声処理部の間における電磁的ノイズを、極力防止することが可能となる。

また上記第１の構成において、前記チューナ回路部から出力される中間周波数信号の送り先として、前記デジタル復調・映像音声処理部とは別に、前記中間周波数信号を音声中間周波数信号に変換する中間周波数処理回路部を有し、前記中間周波数処理部は、前記基板Ｂに配置されている構成（第８の構成）としてもよい。

本構成によれば、中間周波数信号を音声中間周波数信号に変換することが可能となる。また、中間周波数処理部は基板Ｂに配置されているから、基板Ａに配置されているチューナ回路部との間における電磁的ノイズを低減させることが、同基板に配置されている場合に比べて容易とすることができる。

また上記第８の構成において、前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、前記デジタル処理用ＩＣ、前記映像音声処理用メモリ、および前記中間周波数処理ＩＣは、互いに同一実装面の離れた位置に配置されている構成（第９の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、および中間周波数処理ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くできる。

また上記第８の構成において、前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、前記デジタル処理用ＩＣと前記中間周波数処理ＩＣは、互いに同一実装面の離れた位置に配置され、かつ、前記映像音声処理用メモリは、前記デジタル処理用ＩＣおよび前記中間周波数処理ＩＣの実装されている面と反対側の面に配置されている構成（第１０の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、および中間周波数処理ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くできる。特に映像音声処理用メモリと、デジタル処理用ＩＣおよび中間周波数処理ＩＣは、互いに反対側の面に実装されているから、電磁的ノイズの混入をより防止し易くできる。

また上記第８の構成において、前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、前記デジタル処理用ＩＣと前記映像音声処理用メモリは、互いに同一実装面の離れた位置に配置され、かつ、前記中間周波数処理ＩＣは、前記デジタル処理用ＩＣおよび前記映像音声処理用メモリの実装されている面と反対側の面に配置されている構成（第１１の構成）としてもよい。

本構成によれば、デジタル処理用ＩＣ、映像音声処理用メモリ、および中間周波数処理ＩＣの各々について、互いに電磁的ノイズが混入することを防止し易くなる。特に中間周波数処理ＩＣと、デジタル処理用ＩＣおよび映像音声処理用メモリは、互いに反対側の面に実装されているから、電磁的ノイズの混入をより防止し易くできる。

また上記第８から第１１の何れかの構成において、前記中間周波数処理部は、前記デジタル復調・映像音声処理部と電磁的に遮蔽されている構成（第１２の構成）としてもよい。本構成によれば、中間周波数処理部とデジタル復調・映像音声処理部の間における電磁的ノイズを、極力防止することが可能となる。

また上記第１から第１２の何れかの構成において、所定の装置に電力を供給する電源回路を備えており、該電源回路は、前記基板Ｂに配置され、かつ、前記デジタル復調・映像音声処理部、前記映像音声出力回路部、前記アナログ復調部、および前記中間周波数処理回路部の、何れとも重なることなく配置されている構成（第１３の構成）としてもよい。

本構成によれば、電源の供給手段を確保しながらも、基板において他の装置と重なり合わない配置とすることで、発熱箇所を分散することが容易となる。そのため放熱の効率を向上させることが容易となる。

また上記第１から第１３の何れかの構成において、基板Ａに配置されている回路と基板Ｂに配置されている回路は、互いに、電磁的に遮蔽されている構成（第１４の構成）としてもよい。本構成によれば、基板Ａに配置されている回路と基板Ｂに配置されている回路の間における電磁的ノイズを、極力防止することが可能となる。

また、デジタルおよびアナログ放送波を受信して、映像信号および音声信号に変換し、表示および出力する受信システムであって、上記第１から第１４の何れかの構成に係る受信装置と、該受信装置から出力される映像信号に基づいて映像を表示し、あるいは音声信号に基づいて音声を出力する処理を行う映像表示装置と、を備える構成（第１５の構成）の受信システムによれば、上記第１から第１４の何れかの構成による利点を享受し得る、受信システムとすることができる。

上述したように本発明の受信装置によれば、従来は映像表示装置に備えられていたデジタル復調・映像音声処理部、映像音声出力回路を受信装置上に実装することで、映像表示装置を多層基板にすることなく、単層基板で実現することが可能となる。また、映像処理ＩＣについても映像表示装置上に実装しないため、このＩＣからの放熱対策を行う必要がなく、簡易な構成による映像表示装置によって受信システムを実現することが可能となる。

さらに、受信装置が中間周波数信号をアナログ映像信号に変換するアナログ復調部を備えることで、アナログ映像表示装置に対しても電気的に接続を行うことが可能である。さらに、受信装置が中間周波数信号を音声中間周波数信号に変換する中間周波数処理回路部を備えることで、音声中間周波数信号の復調回路を備える映像表示装置に対しても電気的に接続を行うことが可能である。

本発明の受信システムの構成について、図面を参照して説明する。図２は、本発明の受信システムの概略的構成を示すブロック図である。

図２に示される受信システム200は、高周波信号を受信するアンテナ201と、アンテナ201で受信された信号に所定の処理を施して映像信号と音声信号を取得するための受信装置202と、受信装置202から与えられる映像信号に基づいて映像を表示し、あるいは音声信号に基づいて音声を出力する処理を行う映像表示装置203とで構成される。なお、アンテナ201は同軸ケーブルを介して受信装置202のチューナ入力端子側に接続され、受信装置202のインターフェース端子側は映像表示装置203に接続される。

受信装置202は、アンテナ201で受信された高周波信号を中間周波数信号（以下、「ＩＦ信号」と称する）に変換するチューナ回路部211と、チューナ回路部211から出力されるＩＦ信号を圧縮されたデジタル信号に変換し、圧縮されたデジタル信号からデジタル映像・音声信号に変換するデジタル復調・映像音声処理部212と、デジタル復調・映像音声処理部212から出力されるデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路部213と、チューナ回路部211、デジタル復調・映像音声処理部212、映像音声出力回路213に動作用電源を与える電源部214と、を備える。

なお、デジタル復調・映像音声処理部212は、ＩＦ信号をデジタル変換し、さらにデジタル信号からアナログ映像・音声に変換するＩＣであるデジタル処理用ＩＣ215と、圧縮されたデジタルの映像信号、音声信号および復調したデジタルの映像信号、音声信号を保存する映像音声処理メモリ216と、受信装置の制御コードを格納するプログラム用メモリ217とを備える。また、チューナ回路部211を制御するシリアル制御信号の伝送路がデジタル処理用ＩＣ215に接続されている。

映像表示装置203は、受信装置202から与えられるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部221と、アナログの音声信号に基づいて音声を出力する処理を行う音声処理部222と、表示処理部221および音声処理部222に動作用電源を与える電源部223と、を備える。

図３に示される受信システム300は、図２に示した受信システムの受信装置202にアナログ復調部を追加したものである。高周波信号を受信するアンテナ301と、アンテナ301で受信された信号に所定の処理を施して映像信号と音声信号を取得するための受信装置302と、受信装置302から与えられる映像信号に基づいて映像を表示し、あるいは音声信号に基づいて音声を出力する処理を行う映像表示装置303とで構成される。なお、アンテナ301は同軸ケーブルを介して受信装置302のチューナ入力端子側に接続され、受信装置302のインターフェース端子側は映像表示装置303に接続される。

受信装置302は、アンテナ301で受信された高周波信号をＩＦ信号に変換するチューナ回路部311と、チューナ回路部311から出力されるＩＦ信号を圧縮されたデジタル信号に変換し、圧縮されたデジタル信号からデジタル映像・音声信号に変換するデジタル復調・映像音声処理部312と、チューナ回路部311から出力されるＩＦ信号をアナログ映像信号に変換するアナログ復調部313と、デジタル復調・映像音声処理部312から出力されるデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路314と、チューナ回路部311、デジタル復調・映像音声処理部312、アナログ復調部313、映像音声出力回路314に動作用電源を与える電源部315と、を備える。

なお、デジタル復調・映像音声処理部312は、ＩＦ信号をデジタル変換し、さらにデジタル信号からアナログ映像・音声に変換するＩＣであるデジタル処理用ＩＣ316と、圧縮されたデジタルの映像信号、音声信号および復調したデジタルの映像信号、音声信号を保存する映像音声処理メモリ317と、受信装置の制御コードを格納するプログラム用メモリ318とを備える。また、チューナ回路部311を制御するシリアル制御信号の伝送路がデジタル処理用ＩＣ316に接続されている。

映像表示装置303は、受信装置302から与えられるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部321と、アナログの音声信号に基づいて音声を出力する処理を行う音声処理部322と、表示処理部321および音声処理部322に動作用電源を与える電源部323と、を備える。

図４に示される受信システム400は、図２に示した受信システムの受信装置202に中間周波数処理部を追加したものである。高周波信号を受信するアンテナ401と、アンテナ401で受信された信号に所定の処理を施して映像信号と音声信号を取得するための受信装置402と、受信装置402から与えられる映像信号に基づいて映像を表示し、あるいは音声信号に基づいて音声を出力する処理を行う映像表示装置403とで構成される。なお、アンテナ401は同軸ケーブルを介して受信装置402のチューナ入力端子側に接続され、受信装置402のインターフェース端子側は映像表示装置403に接続される。

受信装置402は、アンテナ401で受信された高周波信号をＩＦ信号に変換するチューナ回路部411と、チューナ回路部411から出力されるＩＦ信号を圧縮されたデジタル信号に変換し、圧縮されたデジタル信号からデジタル映像・音声信号に変換するデジタル復調・映像音声処理部412と、チューナ回路部411から出力されるＩＦ信号を音声中間周波数信号に変換する中間周波数処理部413と、デジタル復調・映像音声処理部412から出力されるデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路414と、チューナ回路部411、デジタル復調・映像音声処理部412、中間周波数処理部413、映像音声出力回路414に動作用電源を与える電源部415と、を備える。

なお、デジタル復調・映像音声処理部412は、ＩＦ信号をデジタル変換し、さらにデジタル信号からアナログ映像・音声に変換するＩＣであるデジタル処理用ＩＣ416と、圧縮されたデジタルの映像信号、音声信号および復調したデジタルの映像信号、音声信号を保存する映像音声処理メモリ417と、受信装置の制御コードを格納するプログラム用メモリ418とを備える。また、チューナ回路部411を制御するシリアル制御信号の伝送路がデジタル処理用ＩＣ416に接続されている。

映像表示装置403は、受信装置402から与えられるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部421と、アナログの音声信号に基づいて音声を出力する処理を行う音声処理部422と、表示処理部421および音声処理部422に動作用電源を与える電源部423と、を備える。なお、音声処理部422は、中間周波数処理回路部413から入力される音声中間周波数信号（ＳＩＦ信号）を復調するための復調回路を備える構成である。

図5は、図2における受信装置202の実装を示す模式図であり、図5（a）は、受信装置202を一方の面（表面）から見た状態を示しており、図5（b）は受信装置202を他方の面（裏面）から見た状態を示している。

図5（a）に示すように、受信装置202は第1の基板500および第2の基板501で構成され、この第1の基板500と第2の基板501の間には、第1のシールド板502が挿入されることで電磁的に遮蔽されている。

シールド板502で遮蔽された第1の基板500には、チューナ回路部211が実装されている。また、この第1の基板500は、シャーシ520に取り付けられており、このチューナ回路部211のアナログアースパターンがシャーシ520に電気的に接続される。また、第1の基板500には、チューナ入力端子503が備えられ、アンテナ201で受信された高周波信号がこのチューナ入力端子503よりチューナ回路部211に入力される構成である。なお、このシャーシ520には、表面、裏面にそれぞれフタが取り付けられており、第1の基板500および第2の基板501が、シールドで覆われている。

これにより受信装置は、外部に接する全面がシャーシに覆われる構成となる。なお受信装置を、シャーシによって略密閉状態に覆われるようにすれば、外部からの電磁波の影響を極力抑えることができる。

また第1の基板500は、チューナ入力端子503が設置される辺と反対側の辺に第1のコネクタ504を備える。一方、第2の基板502は、第1の基板500側の辺に第2のコネクタ505を備えており、これら第1のコネクタ504と第2のコネクタ505とがジャンパー線506によって電気的な接続（インターフェースの接続）がなされる。このジャンパー線506は、すべて基板の片面（表面）で接続される。

一方、第2の基板501には、デジタル復調・映像音声処理部212と、映像音声出力回路213と、電源部214とが実装されている。上述のように、この第2の基板501は、第1の基板501との間に設けられた第1のシールド板502によって電磁的に遮蔽されている。

また、第2の基板501は、基板の一辺に第3のコネクタ507を備えており、この第3のコネクタ507において、チューナ回路部211の入出力端子の他、第2の基板501に実装されているデジタル復調・映像音声処理部212、映像音声出力回路部213、電源部214に関わる入出力端子がそれぞれ配線されている。また、第3のコネクタ507における端子のうち、第1の基板500寄りの端子にはチューナ回路211のＩＦ出力端子が配置されており、このＩＦ出力端子からＩＦ信号が出力される。一方、第3のコネクタ507のうち、第1の基板500から離れた位置の端子には映像音声出力回路213の出力端子およびそのアース端子が配置されている。

この第3のコネクタ507は、第2の基板501の一辺に集中して配置されており、具体的には、チューナ入力端子503の軸に対してＬ字の方向となる一辺（チューナ入力端子503の軸と略平行に延びている一辺）に配置される。

また、デジタル復調・映像音声処理部212に備えられるデジタル処理用ＩＣ215は、ＩＣパッケージが熱伝導体を介してシャーシ520と接触している。そして、このデジタル復調・映像音声処理部212のデジタルアースパターンがシャーシ520に電気的に接続される構成である。

この第2の基板501におけるデジタルアースパターンとシャーシ520との接続、および上述の第1の基板500におけるアナログアースパターンとシャーシ520との接続は、全て基板の裏面で半田接続されることで行われる（図5(b)中の半田接続531〜540に該当）。このとき、基板の裏面とは、基板とフタとの距離が小さい方の面を示し、言い換えればシャーシ側面の高さが低い方の面を示す。裏面に半田付けを行うことで、受信装置の製造工程において、半田付け装置および工具がシャーシ側面に接触する可能性を軽減し、高効率の実装の実現が可能となる。

このとき、図5に示すように、アースパターンとシャーシとの接続箇所を、第1の基板500および第2の基板501の１辺のみでなく、複数の辺で行う構成とする。このようにすることで、シャーシとアースパターンとの間に接続点が増え、接続インピーダンスを小さくすることが可能となる。図5では、基板のすべての辺において、半田付けを行う場合を示している。このようにすることで、さらに広範囲に効率的に接続点が増え、インピーダンスを小さくする効果を得ることができる。

このとき、上述のジャンパー線506の接続を、半田付けと同様の面、すなわち裏面で行うことにより、ジャンパー線506の接続および各基板のアースパターンとシャーシ520との半田接続を実行する際、基板を裏返す必要がなく、工数を削減することができる。

図5(c)および図5(d)は、一方の面（表面）にデジタル処理用ＩＣ215が実装され、他方の面（裏面）に映像音声処理用メモリ216およびプログラム用メモリ217が実装される構成である。そして、デジタル処理用ＩＣ215と、映像処理用メモリ216およびプログラム用メモリ217との間を電気的に接続する配線が内層パターン配置されている。

そして、チューナ回路部211、デジタル復調・映像音声処理部212、映像音声出力回路部213のそれぞれの電源端子が、第3のコネクタ507内の、映像音声出力回路部213の出力端子とチューナ回路部211のＩＦ出力端子との間に配置されている。

このように構成されるとき、受信装置202の基板上に、デジタル復調・映像音声処理部212と映像音声出力回路部213を実装することで、映像表示装置203は、受信装置202から入力される映像信号を表示する表示処理部221と音声信号を音声出力する音声処理部222を備えるのみでよく、多層基板にする必要がない。

また従来構成では、デジタル回路部が映像表示装置に備えられていたため、映像音声処理ＩＣや映像音声処理メモリ、プログラム用メモリなどから発生する不要輻射やノイズ対策を映像表示装置で行う必要があったが、本発明の構成によれば、受信装置内にデジタル回路部を備えることで、デジタル回路部を備えない構成の映像表示装置を利用することができるため、これによって不要輻射やノイズ対策を映像表示装置側で行う必要がない。

そして、第1の基板500は、数十以上の多数のピンを持つＩＣが搭載されていないため、映像音声処理ＩＣやデジタル復調ＩＣを備える第2の基板501と比較して、基板の層数を少なくすることができる。たとえば、第1の基板500を2層基板とし、第2の基板501を4層基板とするものとして構わない。

また、受信装置202の基板上に実装されるデジタル処理用ＩＣ215は、熱伝導体を介してシャーシ520に接続させることで、ＩＣパッケージの発熱対策を行う一方、映像表示装置内にはＩＣパッケージを備える必要がないため、基板の面積を広げる、あるいは放熱板を追加するなどの発熱対策を映像表示装置側で行う必要がない。

また、本実施形態の構成によれば、受信装置内で、アナログ回路で構成される第1の基板と、デジタル回路で構成される第2の基板とが分離されており、これによってデジタル復調部やデジタル回路部から発生するデジタルノイズがチューナ回路部に混入するのを防止し、チューナ回路部の性能が劣化しない効果が得られる。

また、アナログアースパターンとデジタルアースパターンを、それぞれシャーシ520に電気的に接続する構成とすることで、第1の基板に備えられる第1のコネクタと、第2の基板に備えられる第2のコネクタとにアース接続を行う必要がなく、また、アナログアース間とデジタルアース間のインピーダンスを抑制する効果がある。

また、第3のコネクタ507が第2の基板501の一辺に実装され、このコネクタによって、チューナ回路部211の入出力端子の他、第2の基板501に実装されているデジタル復調・映像音声処理部212、映像音声出力回路213、電源部214に関わる入出力端子がそれぞれ配線されることで、映像表示装置側の配線設計が容易になる。

そして、第3のコネクタ507における端子のうち、第１の基板500寄りの端子にはチューナ回路部211のＩＦ出力端子が配置されており、このＩＦ出力端子からＩＦ信号が出力される。一方、第3のコネクタ507のうち、第1の基板500から離れた位置の端子には映像音声出力回路部213の出力端子およびそのアース端子が配置されている。

このようにチューナ回路部211の出力端子と映像音声出力回路部213の出力端子とを離して実装することで、チューナ回路部211から発生する高周波ノイズが映像音声出力回路部213に混入するのを抑制する効果がある。また、逆に第2の基板501上に実装されるデジタル復調・映像音声処理部212から発生するデジタルノイズがチューナ回路部211から出力されるＩＦ信号に混入するのを抑制する効果がある。

また、第1の基板と第2の基板とをシールド板で分離する構成とすることで、第2の基板に実装されるデジタル復調・映像音声処理部から発生する電磁波が、第1の基板側のチューナ回路部に混入するのを抑制する効果がある。

図6は、図3における受信装置302の実装を示す模式図であり、図6（a）は、受信装置302を一方の面（表面）から見た状態を示しており、図6（b）は受信装置302を他方の面（裏面）から見た状態を示している。受信機302は図6に示すように、図5の構成にアナログ復調部313が追加されている。

このアナログ復調部313はチューナ回路部311から出力されるＩＦ信号をアナログ映像信号に変換し、第3のコネクタ507における端子のうち、第１の基板500寄りの端子に信号を出力する。

また、アナログ復調部313は、第2のシールド板508によってデジタル復調・映像音声処理部312および映像音声出力回路部314と電磁的に遮蔽されており、このことにより、デジタルノイズがアナログ復調部313より出力されるアナログ映像信号に混入するのを防ぐ効果が得られる。

また、図6(c)および図6(d)は映像音声処理メモリ317およびプログラム用メモリ318を裏面に配置する構成を示している。

この構成により、デジタル復調・映像音声処理部の実装面積の削減効果が得られる。また、デジタル処理用ＩＣと映像音声処理メモリまたはプログラム用メモリとの間の配線を短くすることが可能となり、配線に混入するノイズの低減効果が得られる。

また、図6(e)および図6(f)はアナログ復調部313を裏面に配置する構成を示している。この構成により、アナログ復調部313がデジタル復調・映像音声処理部312および映像音声出力回路314と離れた配置とすることができ、デジタルノイズがアナログ復調部313より出力されるアナログ映像信号に混入するのを防ぐ効果がある。

図7は、図4における受信装置402の実装を示す模式図であり、図7（a）は、受信装置402を一方の面（表面）から見た状態を示しており、図7（b）は受信装置402を他方の面（裏面）から見た状態を示している。受信機402は図7に示すように、図5の構成に中間周波数処理部413が追加されている。

この中間周波数処理部413は、チューナ回路部411から出力されるＩＦ信号を音声中間周波数信号に変換し、第3のコネクタ507における端子のうち、第１の基板500寄りの端子に信号を出力する。

また、中間周波数処理部413は第2のシールド板508によってデジタル復調・映像音声処理部412および映像音声出力回路部414と電磁的に遮蔽されており、このことによりでデジタルノイズが中間周波数処理部413より出力される音声中間周波数信号に混入するのを防ぐ効果がある。

また、図7(c)および図6(d)は、映像音声処理メモリ417およびプログラム用メモリ418を裏面に配置した構成を示している。

この構成により、デジタル復調・映像音声処理部の実装面積の削減効果が得られる。また、デジタル処理用ＩＣと映像音声処理メモリまたはプログラム用メモリとの間の配線を短くすることが可能となり、配線に混入するノイズの低減効果が得られる。

また、図7(e)および図7(f)は、音声中間周波数処理部413を裏面に配置した構成を示している。

この構成により、音声中間周波数処理部413を、デジタル復調・映像音声処理部412および映像音声出力回路414と離れた配置とすることができ、デジタルノイズが音声中間周波数処理部413より出力される音声中間周波数信号に混入するのを防ぐ効果が得られる。

図3、4および図6、7に示した受信装置では、アナログ復調部と中間周波数処理部が別々のＩＣとして配置されているものとしたが、アナログ復調ＩＣと中間周波数処理ＩＣの両方の機能をあわせ持つＩＣを用いた構成としてもよい。

また以上に示した受信装置では、電源部（電源回路）を、基板Ｂ（第２基板）に配置している。そしてまた、デジタル復調・映像音声処理部、映像音声出力回路部、アナログ復調部、および中間周波数処理回路部の、何れとも重なることなく配置している。このように、他の部分と重なり合わない配置とすることで、発熱箇所を分散することができ、そのことにより放熱の効率を向上させることが可能となっている。

本発明の受信システムは、デジタルテレビジョン放送などを受信して受信映像を表示する受信システムに対して好適に利用され得る

従来の受信システムの一例に係る構成図である。 本発明の実施形態に係る受信システムの構成図である。 本発明の実施形態に係る受信システム（アナログ復調部を備えた場合）の構成図である。 本発明の実施形態に係る受信システム（中間周波数処理部を備えた場合）の構成図である。 図２に示す受信システムにおける受信装置（表面側）の構成図である。 図２に示す受信システムにおける受信装置（裏面側）の構成図である。 図５（ａ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図５（ｂ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図３に示す受信システムにおける受信装置（表面側）の構成図である。 図３に示す受信システムにおける受信装置（裏面側）の構成図である。 図６（ａ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図６（ｂ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図６（ａ）について、アナログ復調部を裏側に設けた場合の構成図である。 図６（ｂ）について、アナログ復調部を裏側に設けた場合の構成図である。 図４に示す受信システムにおける受信装置（表面側）の構成図である。 図４に示す受信システムにおける受信装置（表面側）の構成図である。 図７（ａ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図７（ｂ）について、映像音声処理メモリおよびプログラム用メモリを裏側に設けた場合の構成図である。 図７（ａ）について、中間周波数処理部を裏側に設けた場合の構成図である。 図７（ｂ）について、中間周波数処理部を裏側に設けた場合の構成図である。

符号の説明

１１２ デジタル復調部
１１４ デジタル復調ＩＣ
１２１ デジタル回路部
１２２ 映像音声出力回路
１２８ 映像音声処理ＩＣ
３１３ アナログ復調部
４１３ 中間周波数処理部
５００ 第１の基板（基板Ａ）
５０１ 第２の基板（基板Ｂ）
５０２ 第１のシールド板
５０３ チューナ入力端子
５０４ 第１のコネクタ
５０５ 第２のコネクタ
５０６ ジャンパー線
５０７ 第３のコネクタ
５０８ 第２のシールド板
５２０ シャーシ
５３１〜５４０ 半田接続部
１０１、２０１、３０１、４０１ アンテナ
１０２、２０２、３０２、４０２ 受信装置
１０３、２０３、３０３、４０３ 映像表示装置
１１１、２１１、３１１、４１１ チューナ回路部
１２３、２２１、３２１、４２１ 表示処理部
１２４、２２２、３２２、４２２ 音声処理部
１２６、２１６、３１７、４１７ 映像音声処理メモリ
１２７、２１７、３１８、４１８ プログラム用メモリ
２００、３００、４００ 受信システム
２１２、３１２、４１２ デジタル復調・映像音声処理部
２１３、３１４、４１４ 映像音声出力回路部
２１５、３１６、４１６ デジタル処理用ＩＣ

Claims (15)

1. アンテナで受信した高周波信号を復調し、映像・音声に変換する受信装置であって、
   アンテナから受信された高周波信号を中間周波数信号に変換するチューナ回路部と、
   前記チューナ回路部から出力される中間周波数信号を圧縮されたデジタル信号に変換するデジタル復調機能と；圧縮されたデジタル信号からデジタル映像・音声信号に変換する映像・音声処理機能と；を併せ持つデジタル復調・映像音声処理部と、
   前記デジタル復調・映像音声処理部から出力されるデジタル映像・音声信号をアナログ映像・音声信号に変換する映像音声出力回路部と、を有し、
   前記チューナ回路部は基板Ａに、前記デジタル復調・映像音声処理部および映像・音声出力回路部は基板Ｂに、それぞれ配置され、
   前記基板Ａと前記基板Ｂは、ジャンパー線によって互いにインターフェースの接続がされ、
   外部に接する全面は、シャーシに覆われていることを特徴とする受信装置。
2. 前記デジタル復調・映像音声処理部は、
   前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと、
   圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと、
   を備えていることを特徴とする請求項１に記載の受信装置。
3. 前記チューナ回路部から出力される中間周波数信号の送り先として、
   前記デジタル復調・映像音声処理部とは別に、前記中間周波数信号をアナログ映像信号に変換するアナログ復調部を有し、
   前記アナログ復調部は、前記基板Ｂに配置されていることを特徴とする請求項１に記載の受信装置。
4. 前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、
   前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備え、
   前記デジタル処理用ＩＣ、前記映像音声処理用メモリ、および前記アナログ復調ＩＣの各々は、互いに同一実装面の離れた位置に配置されていることを特徴とする請求項３に記載の受信装置。
5. 前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、
   前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備えており、
   前記デジタル処理用ＩＣと前記アナログ復調ＩＣは、互いに同一実装面の離れた位置に配置され、かつ、前記映像音声処理用メモリは、前記デジタル処理用ＩＣおよび前記アナログ復調ＩＣの実装されている面と反対側の面に配置されていることを特徴とする請求項３に記載の受信装置。
6. 前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備え、
   前記アナログ復調部は、前記中間周波数信号をアナログ映像信号に変換するアナログ復調ＩＣを備えており、
   前記デジタル処理用ＩＣと前記映像音声処理用メモリは、互いに同一実装面の離れた位置に配置され、かつ、前記アナログ復調ＩＣは、前記デジタル処理用ＩＣおよび前記映像音声処理用メモリの実装されている面と反対側の面に配置されていることを特徴とする請求項３に記載の受信装置。
7. 前記アナログ復調部は、前記デジタル復調・映像音声処理部と電磁的に遮蔽されていることを特徴とする請求項３から請求項６の何れかに記載の受信装置。
8. 前記チューナ回路部から出力される中間周波数信号の送り先として、
   前記デジタル復調・映像音声処理部とは別に、前記中間周波数信号を音声中間周波数信号に変換する中間周波数処理回路部を有し、
   前記中間周波数処理部は、前記基板Ｂに配置されていることを特徴とする請求項１記載の受信装置。
9. 前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、
   前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、
   前記デジタル処理用ＩＣ、前記映像音声処理用メモリ、および前記中間周波数処理ＩＣは、互いに同一実装面の離れた位置に配置されていることを特徴とする請求項８に記載の受信装置。
10. 前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、
    前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、
    前記デジタル処理用ＩＣと前記中間周波数処理ＩＣは、互いに同一実装面の離れた位置に配置され、かつ、前記映像音声処理用メモリは、前記デジタル処理用ＩＣおよび前記中間周波数処理ＩＣの実装されている面と反対側の面に配置されていることを特徴とする請求項８に記載の受信装置。
11. 前記中間周波数処理回路部は、中間周波数信号を音声中間周波数信号に変換するための中間周波数処理ＩＣを備えており、
    前記デジタル復調・映像音声処理部は、前記チューナ回路部から出力される中間周波数信号をデジタル変換し、さらには圧縮されたデジタル映像・音声信号を復調するデジタル処理用ＩＣと；圧縮されたデジタル映像・音声信号および復調したデジタル映像・音声信号を保存する映像音声処理用メモリと；を備えており、
    前記デジタル処理用ＩＣと前記映像音声処理用メモリは、互いに同一実装面の離れた位置に配置され、かつ、前記中間周波数処理ＩＣは、前記デジタル処理用ＩＣおよび前記映像音声処理用メモリの実装されている面と反対側の面に配置されていることを特徴とする請求項８に記載の受信装置。
12. 前記中間周波数処理部は、
    前記デジタル復調・映像音声処理部と電磁的に遮蔽されていることを特徴とする請求項８から請求項１１の何れかに記載の受信装置。
13. 所定の装置に電力を供給する電源回路を備えており、
    該電源回路は、
    前記基板Ｂに配置され、かつ、前記デジタル復調・映像音声処理部、前記映像音声出力回路部、前記アナログ復調部、および前記中間周波数処理回路部の、何れとも重なることなく配置されていることを特徴とする請求項１から請求項１２の何れかに記載の受信装置。
14. 基板Ａに配置されている回路と基板Ｂに配置されている回路は、互いに、電磁的に遮蔽されていることを特徴とする請求項１から請求項１３の何れかに記載の受信装置。
15. デジタルおよびアナログ放送波を受信して、映像信号および音声信号に変換し、表示および出力する受信システムであって、
    請求項１から請求項１４の何れかに記載の受信装置と、
    該受信装置から出力される映像信号に基づいて映像を表示し、あるいは音声信号に基づいて音声を出力する処理を行う映像表示装置と、を備えることを特徴とする受信システム。

Images