JP2011040749A - 回路チップ・パッケージングのための方法及びパッケージ - Google Patents

回路チップ・パッケージングのための方法及びパッケージ Download PDF

Info

Publication number
JP2011040749A
JP2011040749A JP2010179491A JP2010179491A JP2011040749A JP 2011040749 A JP2011040749 A JP 2011040749A JP 2010179491 A JP2010179491 A JP 2010179491A JP 2010179491 A JP2010179491 A JP 2010179491A JP 2011040749 A JP2011040749 A JP 2011040749A
Authority
JP
Japan
Prior art keywords
circuit chip
temperature
cte
lid
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010179491A
Other languages
English (en)
Inventor
C Martin Yves
イブ・シー・マーティン
Kessel Theodore G Van
セオドア・ジェラード・ヴァン・ケッセル
Sushumna Iruvanti
スシュムナ・イルバンティ
Xiaojin Wei
シャオジン・ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011040749A publication Critical patent/JP2011040749A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 屈曲した回路チップ・パッケージの組立方法及び屈曲構造を有する回路チップ・パッケージを提供すること。
【解決手段】 回路チップ・パッケージは、第１の熱膨張係数（ＣＴＥ）を有する基板と、第２のＣＴＥを有し、基板の上に装着される回路チップと、回路チップの上に配置され、それをもって熱接触する金属箔と、（ｉ）第１のＣＴＥとは異なる第３のＣＴＥ及び（ｉｉ）底縁部領域を有し、金属箔の上に配置され、それをもって熱接触する金属蓋と、金属蓋の底縁部に沿った接着剤層であって、第１の温度で硬化し、蓋を基板に接合し、組立体を生成し、前記組立体が第２の温度にて変形して屈曲した回路チップ・パッケージとなる、接着剤層とを含む。
【選択図】 図１

Description

本発明は、回路チップのパッケージングに関し、より具体的には、回路チップ・パッケージを冷却するための組立方法及び装置を提供することに関する。
特許文献１は、カスタマイズされた蓋の下部構造及びシムを有する熱伝導性蓋構造体を記載する。この構造体は、主要な放熱経路内で熱伝導性の柔軟な又は非剛性の材料を使用する。
特許文献２は、放熱経路の質を高めるために回路チップと放熱構造体との間に配置されるパターン形成された金属製の変形可能な熱インターフェイスを記載する。
米国特許第６，２９２，３６９号明細書 米国特許出願公開第２００８／０１６５５０２号明細書 米国特許第５，８２１，６１７号明細書
パッケージのさまざまな組立ステップ及び動作を通じた温度変化に起因してパッケージ要素にかかる応力を低減するために、特許文献３は、熱膨張係数（ＣＴＥ）が互いに適合し、かつシリコン回路チップに対して適合する材料を用いるパッケージを設けることによって、性能を高めることを教示している。なぜなら、熱膨張係数（ＣＴＥ）が異なる材料をパッケージ部品に用いることで応力が高まるからである。従って、特許文献３で教示されているように、異なる熱膨張係数（ＣＴＥ）を有する材料の使用は業界で推奨されていない。そのため、パッケージの温度の偏倚を通じて、チップとヒートスプレッダ又はヒートシンクとの間での良好な熱結合をもたらすパッケージが必要とされている。
本発明の実施形態において、回路チップ・パッケージの部品に使用する材料は、異なる熱膨張係数を有するように選択される。これは、ＣＴＥが適合する材料を使用することによってパッケージ要素にかかる応力を低減するという、一般に認識されている要求に反している。異なるＣＴＥを有する材料の選択は、屈曲部を有するパッケージをもたらし、この屈曲部が、パッケージの熱インターフェイスにかかる応力を高め、パッケージの熱インターフェイスの熱抵抗を低下させる。
最も広い概念において、本発明は、屈曲構造を有する改良された回路チップ・パッケージを提供し、その改良点は、金属蓋の底縁部に沿って配置された第１の温度で硬化する接着剤層が、蓋を基板に接合させ、組立体を生成し、この組立体が、第２の温度において変形して屈曲回路チップ・パッケージになることにある。
本発明の態様によれば、屈曲した回路チップ・パッケージの組立方法が提供される。この方法は、第１の熱膨張係数（ＣＴＥ）を有する基板を準備すること、基板の上に第２のＣＴＥを有する回路チップを装着すること、回路チップ上に金属箔を配置し、それをもって熱接触を確立すること、底縁部領域及び第１のＣＴＥとは異なる第３のＣＴＥを有する金属蓋の上に、金属蓋の底縁部に沿って接着剤を塗工すること、接着剤をその上に有する底縁部領域が基板と接して組立体を形成するように金属蓋を金属箔の上に配置し、それをもって熱接触を確立すること、組立体を、第１の温度にて、接着剤を硬化させて蓋を基板に接合させるのに十分な並びに圧力及び時間で圧縮すること、及び、組立体の温度を組立体の屈曲を生じさせる第２の温度まで変化させて、それにより熱接触の熱抵抗を低下させ、かつ屈曲した回路チップ・パッケージを形成することを含む。
本発明の別の態様によれば、屈曲構造を有する回路チップ・パッケージが提供される。この回路チップ・パッケージは、第１の熱膨張係数（ＣＴＥ）を有する基板と、第２のＣＴＥを有し、基板の上に装着される回路チップと、回路チップの上に配置され、それをもって熱接触する金属箔と、（ｉ）第１のＣＴＥと異なる第３のＣＴＥ及び（ｉｉ）底縁部領域を有し、金属箔の上に配置され、それをもって熱接触する金属蓋と、金属蓋の底縁部に沿った接着剤層であって、第１の温度で硬化し、蓋を基板に接合し、組立体を生成し、この組立体が第２の温度にて変形して、屈曲した回路チップ・パッケージとなる、接着剤層とを含む。
本発明のさらに別の態様によれば、屈曲構造と、第１の熱膨張係数（ＣＴＥ）を有する基板と、基板の上に装着される第２のＣＴＥを有する回路チップと、回路チップの上に配置され、それをもって熱接触する金属箔と、第１のＣＴＥとは異なる第３のＣＴＥを有する金属蓋であって、底縁部領域を有し、かつ金属箔の上に配置され、それをもって熱接触する金属蓋とを有する、改良された回路チップ・パッケージが提供される。
この改良点は、金属蓋の底縁部に沿って配置された第１の温度で硬化する接着剤層が、蓋を基板に接合させ、組立体を生成し、この組立体が第２の温度において変形して屈曲した回路チップ・パッケージになることを含む。
本発明の回路チップ・パッケージは、チップから離れてパッケージ・モジュールの外に向かいパッケージの外部表面に至る主要放熱経路の質が大幅に向上するので、１つ又は複数のチップ、特にハイパワー・チップによって発生する熱を放散する能力を有する。
本発明の実施形態による回路チップ・パッケージの組立体の図である。 本発明の回路チップ・パッケージを示す図である。 代替的な実施形態を示す図である。 本発明の実施形態による回路チップ・パッケージの組立方法を示すフロー・チャートである。
図１は、本発明の実施形態による組立体の略図１００である。図面は必ずしも縮尺通りに描かれているわけではない。以降の図面における要素に対する同様の番号の使用は、同様の要素を示す。
第１のパッケージ要素は、その上に回路チップ１２０が装着される基板１１０である。基板は、配線素子、コンタクトの端子領域、及び誘電体材料を含むことができる。基板の大部分は、誘電体材料である。その相互接続又は配線を含めた基板の材料が、温度変化の結果として生じる基板の膨張又は収縮、例えば基板の熱膨張係数を決定する。使用される材料は、有機材料、例えば、エポキシ若しくはプラスチック、エポキシ−ガラス若しくはＦＲ−４、又はセラミックを含むことができる。
基板の上に、集積回路チップ（ＩＣ）１２０が装着され、電気的に接続される。このようなチップは、半導体論理若しくはメモリ回路又はその両方を含む。チップのバルク材料は、シリコンとすることができる。回路チップの機能面は、典型的にはアルミニウム又は銅である配線レベル、半導体回路、および相互接続のための端子領域を有する。基板回路に対するチップ回路の電気的接続は、はんだ接合によって形成することができる。この一例が、ＩＢＭによって開発された崩壊制御チップ接続（Controlled Collapse Chip Connection）（Ｃ４）プロセスである。使用することができるその他のコンタクト又は接続は、導電性高分子複合材料である。
チップ１２０及び基板１１０の組立体において、図示されていないが、従来のアンダーフィルを基板に面したチップ１２０の回路側と基板の上面との間の空間を充填するように施すことができる。このアンダーフィルは、熱サイクリング中の機械的応力から電気的相互接続を保護する。アンダーフィル材料は、エポキシ又は他の公知のアンダーフィル材料とすることができる。
本発明の一実施形態において、回路チップ１２０と蓋１３０との間の熱インターフェイスとして働く金属箔１４０が、チップの背面又は非回路側と蓋１３０との間に配置される。この蓋はヒートスプレッダであり、それ自体をヒートシンクとして単独に用いることもでき、又はその上に追加される付加的なヒートシンクとともに用いることもできる。
金属箔の熱インターフェイス１４０は、パターン形成された金属箔、金属メッシュ、又穿孔された金属シートとすることができる。熱インターフェイスの金属は、固体金属、すなわち、固相である。箔は、中程度の圧力下で容易に変形する比較的軟質の金属から作られる。本発明の実施形態において、箔は、インジウム（Ｉｎ）を含む。使用することができるその他の金属は、鉛（Ｐｂ）、金（Ａｕ）、銀（Ａｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）、錫（Ｓｎ）、タリウム（Ｔｉ）若しくはガリウム（Ｇａ）、又はこれらの金属を含有する、Ｉｎ−Ｓｎ、Ｉｎ−Ａｇ、Ｐｂ−Ｓｎのような合金を含む。別の実施形態において、熱インターフェイス１４０は、軟質金属メッシュを有する。熱インターフェイス１４０は、パターン形成又はテクスチャ加工されていてもよく、すなわち、熱インターフェイスは、実質的に均一な厚さ及び平坦性を示すが、局所的な微細構造（topography）、高低のスポットを有する。さらなる実施形態において、熱インターフェイスは、約１５０ミクロンの厚さを有する。
図１に示される、パターン形成された金属箔の熱インターフェイスとしての使用により、熱を発生する回路チップ１２０からヒートスプレッダ蓋１３０への伝熱の改善がもたらされ、従って、回路チップ１２０からのより良好な放熱が可能となる。詳細には、パターン形成された金属箔はチップと蓋状ヒートスプレッダ１３０との間で圧迫されたときに変形し、一方の熱インターフェイスをチップの背面に追従させ、他方を蓋の底部、例えば、チップに面する蓋の表面に追従させることができる。これにより、チップと金属箔の熱インターフェイスとの間、そしてまた熱金属箔と蓋との間に、熱接触がもたらされる。熱インターフェイス１７０は図１に示される。従って、チップが発生した熱は、パターン形成された金属箔の熱インターフェイスを介して、蓋ヒートスプレッダの基部に移動する。基部は次に、ヒートスプレッダ蓋の残りの容積に熱を拡散させる。チップとヒートスプレッダ蓋との間のより良好な熱結合の結果として、組立体１００によるより良好な放熱が生じる。
金属箔と接触する回路チップの背面は、金属の単一の薄層又は二層若しくはそれ以上の金属層で被覆することができる。この被覆は、真空蒸着によって達成することができる。例えば、金属層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、又はアルミニウム（Ａｌ）とすることができる。これらの金属は、単独で使用することもでき、又はチップのシリコン表面に対する付着を確実なものとするために、その下にクロム（Ｃｒ）、クロム−銅（Ｃｒ−Ｃｕ）、ニッケル−バナジウム（Ｎｉ−Ｖ）、又はチタン（Ｔｉ）の層を有することもできる。これらの層は、数百ナノメートルの厚さとすることができる。
ヒートスプレッダ蓋１３０は、金属箔１４０及び基板１１０と接するように配置される。蓋は、熱インターフェイス１７０のところで金属箔と熱接触する。
一実施形態において、金属蓋は、銅から成ることが好ましいが、ニッケル、又はニッケルめっきされた銅、又は別の元素金属、又はベリリウム−銅（Ｂｅ−Ｃｕ）若しくはニッケル−鉄（Ｎｉ−Ｆｅ）のような合金であってもよい。例えば、Ｎｉ−Ｆｅ合金である４２合金を蓋材料に使用することができる。金属箔に面した蓋の表面は、金属箔とのさらに良好な接触を確実にするために、真空蒸着又はめっきによってその表面を被覆する別の材料を有することができる。使用することができる表面金属としては、金（Ａｕ）、ニッケル、錫、又は銅が挙げられる。これらの表面被膜は、数百ナノメートルの厚さとすることができる。
蓋の底縁部１３５は、図１に示されるように接着剤１５０によって基板に接合される。接着剤１５０は、蓋の底縁部１３５に沿って塗工される。本発明の実施形態において、蓋の縁部を基板に接合するために使用される接着剤は、Ｄｏｗ Ｃｏｒｎｉｎｇ Ｓｙｌｇａｒｄ（登録商標）５７７シリコーン系接着剤である。この接着剤は、１００℃と１３０℃との間の温度で硬化することができる。この温度は、インジウムの融点１５６℃に近いがそれを超えない。接着剤の硬化時間は、１分間と１００分間との間とすることができる。この時間は、温度及び使用するシーラントのタイプに依存する。
パッケージが組み立てられるとき、金属箔は回路チップと蓋との間で圧縮される。組立中にかかる圧力は、典型的には１０ｌｂ／ｉｎ２と１００ ｌｂ／ｉｎ２との間、およそ７０ｋＰａから７００ｋＰａである。圧縮の初期相の間に１００℃から１３０℃までの間に温度を上げることで、金属箔が圧縮してチップ及び蓋状ヒートシンクの形状に追従することが促進される。これにより、金属箔と、その表面がＣｕ、Ｎｉ若しくはＡｕであり得る蓋及び／又はチップの金属との間にある程度の金属間結合がもたらされる。温度は、箔の融解温度、例えばインジウム箔の場合には１５６℃を下回るよう保たれる。温度を正確に監視する必要はない。
組立はその場（インサイチュ）で行うことができ、基板、チップ及び蓋は、コンピュータのマザー・ボード上におけるそれらの最終位置に位置決めされる。一実施形態において、パッケージ基板は、バネ状の電気コンタクトを備えたソケット内に配置される。この配置は、しばしば、ランド・グリッド・アレイ（ＬＧＡ）と呼ばれる。自動組立は、部品のロボット装着を準備し、ソケット内の基板及びチップから開始する。この後に、チップの上に金属箔が配置され、粘稠な液状の接着剤がプロセッサ基板又は蓋の上の封止領域上に塗工され、蓋が配置され、圧縮バネを備えたヒートシンクが蓋の上に用いて配置される。次いで、マザー・ボードは組み立てられたパッケージと共に、金属箔及び接着剤のインサイチュ硬化のために、温和な１００℃から１３０℃までの温度に加熱され、その間、パッケージは圧縮状態に保持される。或いは、プロセッサ及び蓋は、後の段階でコンピュータのマザー・ボード内に挿入される、モジュールとして組み立てることができる。組立体は、蓋の下に空隙領域１６０を残すことができる。この空気で満たされた領域は、後で熱伝導性材料で充填することができる。
この組立方法及び得られるパッケージの利点は複数ある。その利点には、従来のはんだ付けで蓋をするプロセスに比べて複雑さが減ることが含まれる。フラックスも、重要なチップの金属化も、はんだの融解プロセスの厳密な制御も必要としない。金属箔の融解が起こらないので、接合ラインは極めて精密に保持され、元の箔の厚さによって定められる。
図２は、組み立てられた、作動中の本発明の回路チップ・パッケージをさらに示す図である。図１において、パッケージが組み立てられた時点で、接着剤が典型的には１００℃から１３０℃までの範囲で硬化したとき、パッケージの水平面同士は互いに相対的に平行である。
しかしながら、温度が硬化温度である１００℃から１３０℃から、異なる温度、例えば、およそ約２０℃の室温、又はおよそ６０℃から７０℃のパッケージの通常の動作温度へと変化すると、パッケージ組立体２００は屈曲することがある。図示されるようにすべての部品が屈曲部を有するが、パッケージ全体が屈曲を呈するとはいえ熱インターフェイス１７０における屈曲部１８０が特に重要である。図２に示されるように、屈曲は、蓋の上方から見て凸面形状をとる。屈曲は、温度の変化によって生じる。この屈曲部は、部品のＣＴＥに基づいて選択されたパッケージの要素又は部品の材料、並びに組立温度と保管又は動作温度とを比較した相対的温度によって生じる。
例えば、基板１１０に使用される材料は、有機材料、ＣＴＥが５０ｐｐｍ／℃又はそれ以上のエポキシ若しくはプラスチック、ＣＴＥが１５から２０ｐｐｍ／℃までのエポキシ−ガラス若しくはＦＲ−４、又はＣＴＥが０から１０ｐｐｍ／℃までのセラミックを含む。
集積回路チップ１２０は、一般的にシリコンから成る。シリコンは、比較的低い３ｐｐｍ／℃に等しいＣＴＥを有する。
蓋は、ＣＴＥが２３ｐｐｍ／℃に等しいアルミニウム、ＣＴＥが１７ｐｐｍ／℃に等しい銅、ＣＴＥが１４ｐｐｍ／℃に等しいニッケル、ＣＴＥが５ｐｐｍ／℃に等しい４２合金を含めて、様々な金属から作ることができる。
従って、蓋、チップ、及び基板を含む組立体部品が、基板のＣＴＥがチップ及び蓋のＣＴＥより大きくなるように選択された場合、パッケージが、相対的に高いパッケージの組立及び硬化温度である１３０℃から、相対的に低い通常の動作温度７０℃又は室温約２０℃まで冷却されたとき、基板は他の部品よりも収縮して、パッケージを図２に示される凸面状の構成を取るように屈曲させる。
本発明の実施形態において、蓋はＣＴＥが１７ｐｐｍ／℃に等しい銅とすることができ、回路チップはＣＴＥが３ｐｐｍ／℃に等しいシリコンとすることができ、基板は、ＣＴＥが２０ｐｐｍ／℃に等しくなるように選択されたエポキシ−ガラスとすることができる。或いは、基板は、５０ｐｐｍ／℃と等しいか又はそれ以上のＣＴＥを有するプラスチック又は有機材料となるように選択することができる。パッケージの屈曲１８０は、特に熱インターフェイス１７０において、金属箔とチップとの間、及び金属箔と蓋との間の金属箔の熱インターフェイスに付加的な応力をかける。これが、チップの背面と金属箔との間、及び金属箔と蓋との間の熱接触の熱抵抗を低下させる。これは、熱インターフェイスの適正な働き及び一体性のために有益である。
従って、このパッケージ設計を使用すると、通常の動作の下で金属箔のインターフェイスにかかる圧力は常に正圧になる。これが、効果的な放熱デバイスであるインジウム又は他の軟質金属箔を使用する金属箔インターフェイス・パッケージを作成する際の重要なステップである。金属箔は、その変形が基本的に塑性的であり、弾性的ではないので、正圧下に保たれる必要がある。
或いは、所望であれば、パッケージ部品の材料のためのＣＴＥの選択、又は組立温度及び作動温度の選択を逆にすることによって、凹面のパッケージ形状を得ることができる。この凹面状屈曲部もまた、熱接触の質を高めるために熱インターフェイスに応力を加えるために用いることができる。
パッケージ方法及び装置は、パッケージが第１の温度で組み立て及び硬化され、その後、より低い第２の温度で動作される場合に限定する必要はない。例えば、パッケージ及び接着剤を相対的に低い温度、例えば室温の２０℃で、組み立て及び硬化させ、その後７０℃で動作させることができる。この場合には、パッケージの凸面状の歪みを達成するために、異なるＣＴＥを有する材料の選択を逆にすることができる。
例えば、ＣＴＥが１７ｐｐｍ／℃に等しい銅の蓋を使用することが望まれる場合には、基板は、低ＣＴＥ材料、例えば３ｐｐｍ／℃に等しいＣＴＥを有するセラミックにするように選択することできる。すると、２０℃での組み立て及び硬化の時点では、パッケージは図１と似たものとなる。パッケージが７０℃の通常動作温度なると、蓋の方がチップ及び基板に比べ大きく膨張する結果として、パッケージは図２に示される凸面形状を呈するようになる。
一般に、パッケージの半導体回路チップはシリコンである。チップがシリコンである場合、チップ材料のＣＴＥの選択において、選択の余地はない。しかしながら、チップのためのその他の材料、例えば、サファイア又はダイヤモンドを用いることができる。所望の凸面形状を達成するためにふさわしいＣＴＥの材料の選択は、蓋及びチップを作る材料のためのＣＴＥの選択に主として依存することになる。
パッケージを、上述の方法に従い、上述の材料を使用して設計し、組み立てた。試験の結果、インジウム金属インターフェイスの熱抵抗は、５ｍｍ２ｄｅｇＣ／Ｗａｔｔという低さであることが示された。これを、熱抵抗が１３から１５ｍｍ２ｄｅｇＣ／Ｗａｔｔであることが見いだされている、伝導性熱移動要素として熱ペーストを使用する従来のパッケージと比較することができる。
図３は、本発明の代替的な実施形態を示す図である。この代替的な組立体は、パターン形成された蓋、及びパターン形成された又は相対的にパターン形成されていない軟質金属箔を使用する。軟質金属箔は、例えば、箔を蓋のパターン内に押し込むことによって蓋に部分的に接合され、これは、熱、又はパターン形成された蓋の表面処理が加えられ又は加えずに行われる。表面処理は、あらかじめスズめっきすること、又は蓋の上に薄い接着剤層を塗布することという形で行うことができる。この蓋構造体を上述のようにプロセッサ・チップの上に圧縮し組み立てることによって、高伝導性金属熱インターフェイスを備えた蓋付きモジュールが得られる。
図４は、本発明の実施形態の方法を示すフロー・チャートである。フロー・チャート４００は、パッケージ部品のための材料の選択４１０から開始する。基板、チップ及び蓋の材料は、それらの熱膨張係数（ＣＴＥ）に応じて選択される。
材料のＣＴＥは、ステップ４２０において、パッケージがその動作温度にて動作したときに蓋の上方から見てパッケージを凸面形状に屈曲させるように、選ばれる。組立温度は接着剤の硬化温度であると解釈される。
ステップ４２０において、組立温度が動作温度より高い場合、プロセスはステップ４４０に移る。組立温度が動作温度より低い場合、プロセスはステップ４３０に移る。
ステップ４３０において、基板材料のＣＴＥがチップ又は蓋のＣＴＥより小さくなるように選択が行われる。
ステップ４４０において、基板材料のＣＴＥがチップ又は蓋のＣＴＥより大きくなるように選択が行われる。適切な材料の例は、上記の図１及び図２の説明において挙げた。
或いは、基板、チップ及び蓋部品の材料は、あらかじめ選択しておくことができる。この場合、適切な組立及び接着剤の硬化温度を選択することができる。例えば、プロセスは、基板のＣＴＥがチップ及び蓋のＣＴＥより大きい場合には、動作温度より高い硬化温度を有する接着剤を選択することになる。また、プロセスは、基板のＣＴＥがチップ及び蓋のＣＴＥより小さい場合には、動作温度より低い硬化温度を有する接着剤を選択することになる。
ステップ４５０において、選択された又はあらかじめ定められたＣＴＥを有するパッケージ部品が準備される。次のステップで使用される接着剤は、あらかじめ定められた又は選択された硬化温度を有する。
ステップ４６０において、部品が組み立てられる。組立プロセスは、蓋を基板に接合するために接着剤を準備すること、図１及び図２に示されるように金属箔を回路チップ上に配置すること、蓋の底縁部上に接着剤を塗工すること、回路チップ上の金属箔及び基板の上に蓋を配置すること、及び、第１の温度、例えば接着剤の硬化温度にて、図１の説明で論じたような所定時間及び所定圧力で組立体を圧縮することを含む。これが、接着剤を硬化させ、蓋を基板に接合する。
ステップ４７０において、パッケージの温度が、異なる温度又は第２の温度、例えば保管温度又は動作温度まで変化したときに、図２に示されるように、パッケージは所望の凸面形状を呈するようになる。凸面形状にパッケージが屈曲することは、金属箔の熱インターフェイスに付加的な応力をかける。従って、パッケージ部品のための材料は、主流となっている特許技術とは反対に、異なる熱膨張係数を有するように選択される。これらの異なる部品のＣＴＥを、異なる組立温度及び動作温度と組み合わせることで、優れた熱的性能を示す回路チップ・パッケージが生成される。
本発明を現時点で好ましい実施形態であると考えられるものに関して説明してきたが、本発明は開示された実施形態に限定されるものではないことを理解すべきである。その反対に、本発明は、添付の請求項の範囲の精神及び範囲に含まれるさまざまな改変及び均等な配置に及ぶことが意図される。以下の特許請求の範囲は、このようなすべての改変並びに均等な構造及び機能を包含するように、最も広い範囲で解釈されたものに一致することになる。

Claims (24)

  1. 屈曲した回路チップ・パッケージの組立方法であって、
    第１の熱膨張係数（ＣＴＥ）を有する基板を準備すること、
    前記基板の上に第２のＣＴＥを有する回路チップを装着すること、
    前記回路チップの上に金属箔を配置し、それをもって熱接触を確立すること、
    底縁部領域及び前記第１のＣＴＥとは異なる第３のＣＴＥを有する金属蓋の上に、前記金属蓋の前記底縁部に沿って接着剤を塗工すること、
    前記接着剤をその上に有する底縁部領域が前記基板と接して組立体を形成するように前記金属蓋を前記金属箔の上に配置し、それをもって熱接触を確立すること、
    前記組立体を、第１の温度にて、前記接着剤を硬化させて前記蓋を前記基板に接合させるのに十分な並びに圧力及び時間で圧縮すること、
    前記組立体の温度を前記組立体の屈曲を生じさせる第２の温度まで変化させ、それにより前記熱接触の熱抵抗を低下させ、かつ前記屈曲した回路チップ・パッケージを生成すること
    を含む方法。
  2. 前記熱接触の前記熱抵抗を低下させることが、前記回路チップ・パッケージの熱抵抗を低下させる、請求項１に記載の方法。
  3. 前記第１の温度が前記第２の温度より高い場合に、前記第１のＣＴＥが前記第３のＣＴＥより大きい、請求項１に記載の方法。
  4. 前記第１の温度が前記第２の温度より低い場合に、前記第１のＣＴＥが前記第３のＣＴＥより小さい、請求項１に記載の方法。
  5. 前記金属箔と熱接触する蓋表面をパターン形成することをさらに含む、請求項１に記載の方法。
  6. 前記金属箔が、インジウム、鉛（Ｐｂ）、金、銀、ビスマス、アンチモン、錫、タリウム、ガリウム、及びそれらの合金から成る群から選択される金属を有する、請求項１に記載の方法。
  7. 前記合金が、インジウム−錫、インジウム−銀、及び鉛−錫（Ｐｂ−Ｓｎ）から成る群から選択される、請求項６に記載の方法。
  8. 前記金属箔と熱接触する回路チップ表面を、金、銅、ニッケル、クロム、Ｃｒ−Ｃｕ、Ｎｉ−Ｖ、チタン、及びアルミニウムから成る群から選択される金属で被覆することをさらに含む、請求項１に記載の方法。
  9. 前記金属箔と熱接触する蓋表面を、金、ニッケル、錫、クロム、チタン、及び銅から成る群から選択される金属で被覆することをさらに含む、請求項１に記載の方法。
  10. 前記金属箔をパターン形成することをさらに含む、請求項１に記載の方法。
  11. 前記第１の温度が、前記接着剤の硬化温度である、請求項１に記載の方法。
  12. 前記第２の温度が、室温又は前記パッケージの動作温度である、請求項１に記載の方法。
  13. 屈曲構造を有する回路チップ・パッケージであって、
    第１の熱膨張係数（ＣＴＥ）を有する基板と、
    第２のＣＴＥを有し、前記基板の上に装着される回路チップと、
    前記回路チップの上に配置され、それをもって熱接触する金属箔と、
    （ｉ）前記第１のＣＴＥとは異なる第３のＣＴＥ及び（ｉｉ）底縁部領域を有する金属蓋であって、前記金属箔の上に配置され、それをもって熱接触する金属蓋と、
    前記金属蓋の前記底縁部に沿った接着剤層であって、第１の温度で硬化し、前記蓋を前記基板に接合し、組立体を生成し、前記組立体が第２の温度にて変形して、屈曲した回路チップ・パッケージとなる、接着剤層と
    を含む、回路チップ・パッケージ。
  14. 前記屈曲した組立体が、前記回路チップ・パッケージの熱抵抗を低下させる屈曲部を有する、請求項１３に記載の回路チップ・パッケージ。
  15. 前記第１の温度が前記第２の温度より高い場合に、前記第１のＣＴＥが前記第３のＣＴＥより大きい、請求項１３に記載の回路チップ・パッケージ。
  16. 前記第１の温度が前記第２の温度より低い場合に、前記第１のＣＴＥが前記第３のＣＴＥより小さい、請求項１３に記載の回路チップ・パッケージ。
  17. 前記第１の温度が、前記接着剤の硬化温度である、請求項１３に記載の回路チップ・パッケージ。
  18. 前記第２の温度が、室温又は前記パッケージの動作温度である、請求項１３に記載の回路チップ・パッケージ。
  19. 前記金属箔と熱接触する蓋表面がパターン形成されている、請求項１３に記載の回路チップ・パッケージ。
  20. 前記金属箔がパターン形成されている、請求項１３に記載の回路チップ・パッケージ。
  21. 前記金属箔が、インジウム、鉛（Ｐｂ）、金、銀、ビスマス、アンチモン、錫、タリウム、ガリウム、及びそれらの合金から成る群から選択される金属を有する、請求項１３に記載の回路チップ・パッケージ。
  22. 前記合金が、インジウム−錫、インジウム−銀、及び鉛−錫（Ｐｂ−Ｓｎ）から成る群から選択される、請求項１３に記載の回路チップ・パッケージ。
  23. 前記金属箔と熱接触する回路チップ表面が、金、銅、ニッケル、クロム、チタン、及びアルミニウムから成る群から選択される金属の被膜を有する、請求項１３に記載の回路チップ・パッケージ。
  24. 前記金属箔と熱接触する蓋表面が、金、ニッケル、錫、クロム、チタン、及び銅から成る群から選択される金属の被膜を有する、請求項１３に記載の回路チップ・パッケージ。
JP2010179491A 2009-08-13 2010-08-10 回路チップ・パッケージングのための方法及びパッケージ Pending JP2011040749A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/540,481 US8053284B2 (en) 2009-08-13 2009-08-13 Method and package for circuit chip packaging

Publications (1)

Publication Number Publication Date
JP2011040749A true JP2011040749A (ja) 2011-02-24

Family

ID=43588111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010179491A Pending JP2011040749A (ja) 2009-08-13 2010-08-10 回路チップ・パッケージングのための方法及びパッケージ

Country Status (3)

Country Link
US (2) US8053284B2 (ja)
JP (1) JP2011040749A (ja)
KR (1) KR101154733B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012045656A (ja) * 2010-08-25 2012-03-08 Toshiba Corp 電気部品およびその製造方法
JP2015002351A (ja) * 2013-06-14 2015-01-05 レアード テクノロジーズ インコーポレイテッドＬａｉｒｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ． 熱継手をヒートスプレッダ又は蓋及び熱源間に形成するための方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5246334B2 (ja) * 2009-06-10 2013-07-24 トヨタ自動車株式会社 半導体装置
EP2674971B1 (en) 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and method for manufacturing semiconductor module using said heat dissipating plate
DE102011078460A1 (de) * 2011-06-30 2013-01-03 Robert Bosch Gmbh Elektronische Schaltungsanordnung zur Entwärmung von Verlustwärme abgebenden Komponenten
US20150129189A1 (en) * 2012-02-09 2015-05-14 Nokia Solutions And Networks Oy Method and Apparatus for Reducing the Mechanical Stress when Mounting Assemblies with Thermal Pads
US20130299131A1 (en) * 2012-05-14 2013-11-14 Alexander Timashov Adjustable heat dissipation assembly for magnetic devices
KR102028985B1 (ko) * 2013-03-27 2019-10-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
US9331000B2 (en) 2014-04-02 2016-05-03 Kyocera America, Inc. Heat management in electronics packaging
EP2955749A1 (en) * 2014-06-10 2015-12-16 ABB Technology Oy A method of heat transfer in power electronics applications
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
US9373590B1 (en) 2014-12-30 2016-06-21 International Business Machines Corporation Integrated circuit bonding with interposer die
EP3096351B1 (en) * 2015-05-22 2017-12-13 ABB Technology Oy Thermal interface foil
US9892935B2 (en) * 2015-05-28 2018-02-13 International Business Machines Corporation Limiting electronic package warpage with semiconductor chip lid and lid-ring
WO2017086222A1 (ja) * 2015-11-19 2017-05-26 京セラ株式会社 電子素子実装用基板および電子装置
US10607963B2 (en) * 2016-09-15 2020-03-31 International Business Machines Corporation Chip package for two-phase cooling and assembly process thereof
US10269669B2 (en) * 2016-12-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming the same
JP6743916B2 (ja) * 2017-02-13 2020-08-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10325830B1 (en) 2017-11-30 2019-06-18 International Business Machines Corporation Multipart lid for a semiconductor package with multiple components
TWI750054B (zh) * 2020-11-13 2021-12-11 立錡科技股份有限公司 晶片封裝方法以及晶片封裝單元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284737A1 (en) * 2006-06-07 2007-12-13 Seah Sun Too Void Reduction in Indium Thermal Interface Material
JP2008306064A (ja) * 2007-06-08 2008-12-18 Opnext Japan Inc 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896544A (en) 1973-01-15 1975-07-29 Essex International Inc Method of making resilient electrical contact assembly for semiconductor devices
US4442450A (en) 1981-03-30 1984-04-10 International Business Machines Corporation Cooling element for solder bonded semiconductor devices
US4993482A (en) 1990-01-09 1991-02-19 Microelectronics And Computer Technology Corporation Coiled spring heat transfer element
US5289337A (en) 1992-02-21 1994-02-22 Intel Corporation Heatspreader for cavity down multi-chip module with flip chip
US5821617A (en) 1996-07-29 1998-10-13 Microsemi Corporation Surface mount package with low coefficient of thermal expansion
US6118177A (en) 1998-11-17 2000-09-12 Lucent Technologies, Inc. Heatspreader for a flip chip device, and method for connecting the heatspreader
US6091603A (en) 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
US6292369B1 (en) 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6896045B2 (en) 2001-10-24 2005-05-24 Cool Shield, Inc. Structure and method of attaching a heat transfer part having a compressible interface
US6882041B1 (en) 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
US6888238B1 (en) 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
US7081669B2 (en) 2003-12-04 2006-07-25 Intel Corporation Device and system for heat spreader with controlled thermal expansion
US7361985B2 (en) 2004-10-27 2008-04-22 Freescale Semiconductor, Inc. Thermally enhanced molded package for semiconductors
US7408780B2 (en) 2005-06-14 2008-08-05 International Business Machines Corporation Compliant thermal interface structure utilizing spring elements with fins
US7694719B2 (en) 2007-01-04 2010-04-13 International Business Machines Corporation Patterned metal thermal interface
US8269340B2 (en) 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284737A1 (en) * 2006-06-07 2007-12-13 Seah Sun Too Void Reduction in Indium Thermal Interface Material
JP2008306064A (ja) * 2007-06-08 2008-12-18 Opnext Japan Inc 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012045656A (ja) * 2010-08-25 2012-03-08 Toshiba Corp 電気部品およびその製造方法
JP2015002351A (ja) * 2013-06-14 2015-01-05 レアード テクノロジーズ インコーポレイテッドＬａｉｒｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ． 熱継手をヒートスプレッダ又は蓋及び熱源間に形成するための方法
US10373891B2 (en) 2013-06-14 2019-08-06 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources
US10600714B2 (en) 2013-06-14 2020-03-24 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources
US10964617B2 (en) 2013-06-14 2021-03-30 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources
US11610831B2 (en) 2013-06-14 2023-03-21 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources
US11776868B2 (en) 2013-06-14 2023-10-03 Laird Technologies, Inc. Methods for establishing thermal joints between heat spreaders or lids and heat sources

Also Published As

Publication number Publication date
US8053284B2 (en) 2011-11-08
KR101154733B1 (ko) 2012-06-08
US8455998B2 (en) 2013-06-04
KR20110017341A (ko) 2011-02-21
US20120018873A1 (en) 2012-01-26
US20110037167A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
US8455998B2 (en) Method and package for circuit chip packaging
TW550774B (en) Electronic assembly comprising solderable thermal interface and methods of manufacture
KR100886778B1 (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
US4034468A (en) Method for making conduction-cooled circuit package
US6706562B2 (en) Electronic assembly with high capacity thermal spreader and methods of manufacture
US7485495B2 (en) Integrated heat spreader with intermetallic layer and method for making
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
TW200834853A (en) Wiring board and semiconductor device
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
JP2007335742A (ja) 半導体装置およびその製造方法
JP5378585B2 (ja) 半導体装置
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
TWI304253B (en) Flip chip bga process and package with stiffener ring
JP2005129847A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
JP2006210566A (ja) 半導体装置
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP2003218253A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH08107164A (ja) 半導体装置
US20220189895A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI294676B (en) Semiconductor package structure
JP2013012570A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20150626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526