JP2011040498A - 電子部品用基板及び発光デバイス - Google Patents

電子部品用基板及び発光デバイス Download PDF

Info

Publication number
JP2011040498A
JP2011040498A JP2009185079A JP2009185079A JP2011040498A JP 2011040498 A JP2011040498 A JP 2011040498A JP 2009185079 A JP2009185079 A JP 2009185079A JP 2009185079 A JP2009185079 A JP 2009185079A JP 2011040498 A JP2011040498 A JP 2011040498A
Authority
JP
Japan
Prior art keywords
substrate
hole
opening area
back surface
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009185079A
Other languages
English (en)
Inventor
Keiichiro Hayashi
恵一郎 林
Hitoshi Kamamori
均 釜森
Sadao Oku
定夫 奥
Hiroyuki Fujita
宏之 藤田
Koji Tsukagoshi
功二 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009185079A priority Critical patent/JP2011040498A/ja
Publication of JP2011040498A publication Critical patent/JP2011040498A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】基板２に形成した貫通孔４に充填する導電材料の容積を制御することができ、貫通電極３が貫通孔４から脱落し難い構成とする。
【解決手段】厚さ方向に貫通する貫通孔４が形成された基板２と、この貫通孔４に充填された導電材料とを備える電子部品用基板１であって、貫通孔４は、厚さ方向の略中央部における開口面積が、基板２の表面（又は裏面）における開口面積よりも小さく、裏面（又は表面）における開口面積と等しい又は当該開口面積よりも小さい形状を有する電子部品用基板１とした。
【選択図】図１

Description

本発明は貫通電極を形成した電子部品用基板及びこれを用いた発光デバイスに関する。
面発光素子、特にＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、近年、発光輝度等の改善が図られて、用途拡大への期待が高い。従来はプラスチックケースにＬＥＤを実装し、マイクロレンズなどを光路の途中において集光させたり、ＬＥＤ及びＬＥＤを実装した基板全体を、透明な樹脂でモールドし、樹脂の表面を滑らかな球面などに仕上げることで、樹脂をレンズとして使用して集光させたりした。このようなＬＥＤを実装した発光デバイスは、例えば液晶表示装置のバックライト、信号機の発光素子、大型電光掲示板や映像画面、その他イルミネーション用として使用されている。ＬＥＤは、低電圧、低消費電力で駆動でき、発光輝度や発光寿命が改善されたことから室内灯や自動車照明、液晶表示画面のバックライト用などの幅広い分野への適用が期待されている。
特許文献１には、表面に導体膜を印刷したセラミックグリーンシートを成形加工してキャビティーを形成し、このキャビティーの底部にＬＥＤを実装したＬＥＤ基板（パッケージ）が記載されている。また、キャビティーの底部にはスルーホールが形成され、このスルーホールを介して裏面側に配線が引き出されている。このスルーホール及びスルーホール内の電極は次のように形成される。まず、アルミナを主成分とするグリーンシートを所定のサイズに切り出し、それにパンチングマシーンを使用して通常の方法で０．２５ｍｍφのスルーホールを形成する。次に、ＬＥＤを搭載しない側から、スクリーン印刷法によりタングステン導体ペーストでスルーホールの穴埋め、および配線部分の印刷を行う。次に、プレス機に装着してプレスし、キャビティーを形成する。その後、焼成してグリーンシート及び導体ペースト中の有機物を燃焼除去して貫通電極及び導体層を形成し、グリーンシートをセラミック化する。
特開平９−４５９６５号公報
しかしながら、スクリーン印刷法等によりスルーホール（貫通孔）に導電ペーストを圧入して充填する際に、導電ペーストの粘性を低下させて貫通孔に充填し易くすると、導電ペーストが貫通孔を介して反対側の表面に染み出し、導電ペーストの体積や形状を一定に保持することができない、という不具合が発生した。また、導電ペーストの形状保持性を向上させる目的で一定以上の粘性を付与すると、直径が小さい貫通孔への充填が困難となった。
また、高温処理を行わないで貫通電極を形成する方法として、基板に形成した貫通孔に金属メッキ処理を施す方法が知られているが、メッキ処理により析出した貫通電極と貫通孔の側壁面との間の密着性が弱く、温度変化を繰り返すことにより貫通電極が脱落する、などの課題があった。
本発明の電子部品用基板は、厚さ方向に貫通する貫通孔が形成された基板と、前記貫通孔に充填された導電材料とを備える電子部品用基板であって、前記貫通孔は、厚さ方向の略中央部における開口面積が、前記基板の表面（又は裏面）における開口面積よりも小さく、前記裏面（又は表面）における開口面積と等しい又は前記開口面積よりも小さい形状を有する電子部品用基板とした。
また、前記貫通孔は、前記基板の表面（又は裏面）から前記略中央部に向けて開口面積が次第に減少する形状を有することとした。
また、前記貫通孔は、前記基板の表面（又は裏面）から前記略中央部に向けて開口面積が一定の筒状の形状を有することとした。
また、前記貫通孔は、前記略中央部に段差部が形成され、前記段差部における開口面積は前記基板の表面及び裏面における開口面積よりも小さいこととした。
また、前記基板には前記貫通孔が複数形成され、前記複数の貫通孔は、前記基板の表面の開口面積が互いに異なり、貫通孔の略中央部から裏面に向けた容積が互いに等しいこととした。
本発明に係る発光デバイスは、表面及び裏面を有し、前記表面の中央部に窪みを有する基板と、前記窪みの底部に設けられ、前記基板の表面から裏面にかけて貫通する貫通孔に、導電材料が充填されてなる貫通電極と、前記窪みに収納され、前記貫通電極の上に実装された発光ダイオード素子と、前記発光ダイオード素子を封止する封止材と、から構成される発光デバイスであって、前記貫通孔は、前記基板の厚さ方向の略中央部における開口面積が、前記基板の表面（又は裏面）における開口面積よりも小さく、前記裏面（又は表面）における開口面積と等しい又は前記開口面積よりも小さい形状を有する発光デバイスとした。
本発明は、厚さ方向に貫通する貫通孔が形成された基板と、貫通孔に充填された導電材料とを備える電子部品用基板であって、この貫通孔は、厚さ方向の略中央部における開口面積が、基板の表面（又は裏面）における開口面積よりも小さく、裏面（又は表面）における開口面積と等しい又は開口面積よりも小さい形状を有する電子部品用基板とした。これにより、基板に形成した貫通孔に充填する導電材料の容積を制御することができる。また、貫通電極が貫通孔から脱落するなどの不具合が発生することを防止することができる。
本発明に係る電子部品用基板の模式的な縦断面図である。 本発明に係る電子部品用基板の模式的な縦断面図である。 本発明に係る電子部品用基板の模式的な縦断面図である。 本発明に係る電子部品用基板の模式的な縦断面図である。 本発明に係る発光デバイスを表す模式的な説明図である。
（第一実施形態）
図１は本発明の第一実施形態に係る電子部品用基板１の模式的な縦断面図を示す。電子部品用基板１は、基板２と、基板２の貫通孔４に充填した貫通電極３から構成されている。貫通孔４には、その厚さ方向の略中央部に括れ部５が形成されている。この括れ部５における開口面積Ｓ３は、基板２の表面ｈ１の開口面積Ｓ１や裏面ｈ２の開口面積Ｓ２よりも小さく形成されている。
このように、表面ｈ１又は裏面ｈ２の開口面積Ｓ１又はＳ２よりも括れ部５の開口面積Ｓ３を小さく形成することにより、貫通電極３を形成する際に充填する導電材料の体積を制御することができる。例えば、表面ｈ１側からスクリーン印刷法により銀ペースト等の導電材料を充填する際、導電材料は括れ部５より上部に充填された後に括れ部５を通過して貫通孔４の下部に充填される。括れ部５の開口面積Ｓ３を制御することにより、貫通孔４の下部に充填される導電材料の容積を制御することができる。その結果、導電材料が裏面ｈ２側に必要以上に漏れ出す過充填や、導電材料の容積が不足する過小充填を低減することができる。また、貫通孔４の厚さ方向の略中央部に括れ部５を形成したので、貫通電極３の脱落も防止することができる。
貫通孔４の断面形状は円形であっても多角形であってもよい。図１では、括れ部５の上部と下部が同軸の柱状形状を有している。括れ部５の上部及び下部の柱状形状の直径は０．０５ｍｍ〜１．０ｍｍ、好ましくは０．１ｍｍ〜０．８ｍｍとする。括れ部５の直径は、０．１ｍｍ〜０．５ｍｍ、より好ましくは０．２ｍｍ〜０．４ｍｍとする。図１では、基板２の表面ｈ１の開口面積Ｓ１よりも括れ部５の開口面積Ｓ３を小さくしたが、これに代えて、基板２の表面ｈ１の開口面積Ｓ１と括れ部５の開口面積Ｓ３とを同じとしてもよい。貫通孔４の形状を表面ｈ１側と裏面ｈ２側を反転させてもよい。
基板２は、樹脂材料からなる樹脂基板や、無機材料からなる無機基板を使用することができる。無機基板として、窒化アルミニウム、酸化ベリリウム、炭化珪素、アルミナ、ムライト、窒化ホウ素、ホウケイ酸ガラス等の公知のセラミック基板やガラス基板を使用することができる。また、貫通電極３として、電気導電性を有する材料であれば特に限定されず、例えば各種金属材料を使用することができる。金属材料を使用する場合は熱伝導性もよいので、発熱素子を実装したときはその放熱部として利用することができる。例えばＡｇ等の金属材料が好適である。
（第二実施形態）
図２は本発明の第二実施形態に係る電子部品用基板１の模式的な縦断面図である。貫通孔４は、基板２の厚さ方向の略中央部に括れ部５が形成され、この括れ部５から表面ｈ１側及び裏面ｈ２側に向かって開口面積が次第に大きくなるように壁面が傾斜している。即ち、括れ部５の開口面積Ｓ３は、表面ｈ１の開口面積Ｓ１及び裏面ｈ２の開口面積Ｓ２よりも小さい。また、表面ｈ１の開口面積Ｓ１と裏面ｈ２の開口面積Ｓ２は同じであっても、異なっていてもよい。括れ部５よりも上部及び下部の穴径が次第に増加するので、パンチング等により貫通孔４を容易に穿設することができる。その他、貫通孔４の横断面形状、基板２及び貫通電極３の材料等は上記第一実施形態と同様である。
（第三実施形態）
図３は本発明の第三実施形態に係る電子部品用基板１の模式的な縦断面図である。貫通孔４は、基板２の厚さ方向の略中央部に括れ部５が形成され、この括れ部５から表面ｈ１側及び裏面ｈ２側に向かって開口面積が大きくなるように壁面が傾斜している。括れ部５から上方の壁面の傾斜角（表面ｈ１の法線からの傾き）は括れ部５から下方の壁面の傾斜角より大きい。更に、括れ部５の裏面ｈ２側には基板２の表面ｈ１と略平行な面を有する段差部６が形成されている。括れ部５の開口面積Ｓ３は表面ｈ１の開口面積Ｓ１より小さく、表面ｈ１の開口面積Ｓ１は裏面ｈ２の開口面積Ｓ２より小さい。段差部６を形成することにより、貫通孔４の括れ部５より下方の容積を括れ部５の上方の容積よりも大きく形成することができる。
表面ｈ１の開口面積Ｓ１や括れ部５の開口面積Ｓ３の大きさが異なることに起因して圧入される導電材料の体積がばらつく場合でも、貫通孔４の下方の容積が大きいので、導電材料の体積のばらつきが吸収され、導電材料が裏面ｈ２の貫通孔４から漏洩することが防止される。
なお、図３に示すように括れ部５の下部の貫通孔４は、その縦断面が台形形状を有しているが、台形形状に変えて半円形状であってもよいし、多角形の形状であってもよい。また、貫通孔４の横断面は円形であっても多角形の形状であってもよい。その他の部分は上記第二実施形態と同様なので、説明を省略する。
（第四実施形態）
図４は本発明の第四実施形態に係る電子部品用基板１０の模式的な縦断面図である。基板２には第１貫通孔４ａと第２貫通孔４ｂが形成されている。第１貫通孔４ａは基板２の厚さ方向の略中央部に第１括れ部５ａを有し、第２貫通孔４ｂは基板２の厚さ方向の略中央部に第２括れ部５ｂを有している。第１貫通孔４ａ及び第２貫通孔４ｂは、第１括れ部５ａより上方が逆円錐台形状を有し、第１括れ部５ａより下方は円錐台形状を有している。第１括れ部５ａの裏面ｈ２側には段差部６ａが、第２括れ部５ｂの裏面ｈ２側には段差部６ｂが形成されている。
第１貫通孔４ａについて、第１括れ部５ａの開口面積Ｓａ３は表面ｈ１の開口面積Ｓａ１より小さく、表面ｈ１の開口面積Ｓａ１は裏面ｈ２の開口面積Ｓａ２より小さい。同様に、第２貫通孔４ｂについて、第２括れ部５ｂの開口面積Ｓｂ３は表面ｈ１の開口面積Ｓｂ１より小さく、表面ｈ１の開口面積Ｓｂ１は裏面ｈ２の開口面積Ｓｂ２より小さい。また、第１貫通孔４ａの開口面積Ｓａ１は第２貫通孔４ｂの開口面積Ｓｂ１より大きく、第１貫通孔４ａの開口面積Ｓａ２及び開口面積Ｓａ３はそれぞれ第２貫通孔４ｂの開口面積Ｓｂ２及び開口面積Ｓｂ３より大きいか又はほぼ等しい。言い換えると、表面ｈ１に露出する貫通電極３の露出面積は第１貫通孔４ａのほうが第２貫通孔４ｂより大きく、括れ部５よりも下部の貫通孔４の容積は、第１貫通孔４ａのほうが第２貫通孔４ｂより大きいか又はほぼ等しい。
表面ｈ１の開口面積Ｓ１が複数の貫通孔４で異なり、この開口面積Ｓ１が互いに異なることに起因して充填される導電材料の体積にばらつきが生じる。しかし、貫通孔４の括れ部５の下方の容積を上方の容積よりも大きく形成したことにより、充填される導電材料の体積のばらつきを吸収し、裏面ｈ２の表面に導電材料が漏れ出すことを防止することができる。例えば、導電ペーストを貫通孔４にスキージを用いて圧入するスクリーン印刷では、表面ｈ１の開口面積Ｓ１が大きいほど充填される導電材料の容積が大きくなり、裏面ｈ２側に導電材料が漏洩しやすくなる。括れ部５より下部の貫通孔４の容積を大きく形成することにより、導電材料の裏面ｈ２側への漏洩を防止することができる。更に、基板２の厚さ方向に括れ部５を形成したので、貫通電極３の脱落も防止することができる。
また、基板２の表面ｈ１に形成する開口部の形状や、括れ部５から上方の貫通孔４の形状に、圧入される導電材料の体積が依存することがある。そこで、複数の貫通孔４ａ、４ｂにおいて、括れ部５より下方の容積を上方の容積よりも大きく、且つほぼ一定とする。これにより、圧入される導電材料の体積にばらつきが生じても、括れ部５の下部の大きな容積により導電材料の体積のばらつきが吸収されて、基板２の裏面ｈ２に導電材料が漏れ出すことを防止することができる。
なお、図４において貫通孔４ａ、４ｂの形状を、括れ部５より上部を逆円錐台形状、下部を円錐台形状としたが、これに限定されない。図１に示す第一実施形態のように、括れ部５より上部及び下部とも筒形状としてもよい。また、図２に示す第二実施形態のように、括れ部５から表面ｈ１側及び裏面ｈ２側に向けて開口面積Ｓが次第に拡大する形状であってもよい。また、図３に示す第三実施形態のように、括れ部５から表面ｈ１側及び裏面ｈ２側に向かって開口面積が大きくなるように壁面が傾斜し、括れ部５より上部の壁面の傾斜角は括れ部５より下部の壁面の傾斜角より大きく、且つ括れ部５の裏面ｈ２側に基板２の表面ｈ１と略平行な面を有する段差部６が形成される形状であってもよい。また、括れ部５の下部の貫通孔４ａ、４ｂの縦断面形状が半円形、多角形であってもよい。更に、複数の貫通孔４ａ、４ｂにおいて、上記の各実施形態に示した貫通孔４が混在してもよい。
（第五実施形態）
図５は、本発明の第五実施形態に係る発光デバイス２０を示す模式的な説明図である。図５（ａ）はＬＥＤ１１を実装する前の電子部品用基板１の平面図であり、（ｂ）は部分ＸＸの縦断面図であり、（ｃ）はＬＥＤ１１を実装した後の部分ＸＸの縦断面図である。なお、同一の部分又は同一の機能を表す部分には同一の符号を付している。
図５（ａ）、（ｂ）に示すように、基板２の表面ｈ１には窪み１４が形成されている。窪み１４の底面から裏面ｈ２にかけて貫通する２個の貫通孔４ａ、４ｂが形成され、各貫通孔４ａ、４ｂには貫通電極３ａ、３ｂが充填されている。各貫通孔４ａ、４ｂ及び貫通電極３ａ、３ｂの形状は第四実施形態と同様である。即ち、基板２には第１貫通孔４ａと第２貫通孔４ｂが形成されている。第１貫通孔４ａは基板２の厚さ方向の略中央部に第１括れ部５ａを有し、第２貫通孔４ｂは基板２の厚さ方向の略中央部に第２括れ部５ｂを有している。第１貫通孔４ａ及び第２貫通孔４ｂは、第１括れ部５ａ及び第２括れ部５ｂより上方が逆円錐台形状を有し、第１括れ部５ａ及び第２括れ部５ｂより下方は円錐台形状又は筒形状を有している。第１括れ部５ａの裏面ｈ２側には段差部６ａが、第２括れ部５ｂの裏面ｈ２側には段差部６ｂが形成されている。また、第２貫通孔４ｂの表面ｈ１には表面電極１５が形成されている。
第１貫通孔４ａの表面ｈ１の開口部の直径は０．５ｍｍであり、第１括れ部５ａの開口部の直径は０．４ｍｍであり、裏面ｈ２の開口部の直径は０．８ｍｍである。第２貫通孔４ｂの表面ｈ１の直径は０．３ｍｍであり、第２括れ部５ｂの開口部の直径は０．２ｍｍであり、裏面ｈ２の開口部の直径は０．８ｍｍである。更に、第１括れ部５ａと第２括れ部５ｂの段差部６ａ、６ｂの直径は０．５ｍｍである。従って、第１貫通孔４ａの第１括れ部５ａより下方の貫通孔の容積と、第２貫通孔４ｂの第２括れ部５ｂより下方の貫通孔４の容積は等しい。
図５（ｃ）に示すように、第１貫通孔４ａの第１貫通電極３ａの上部には導電体１６を介してＬＥＤ１１が実装されている。ＬＥＤ１１の上面の図示しない電極と第２貫通孔４ｂの第２貫通電極３ｂとはワイヤー１３により電気的に接続されている。基板２の窪み１４には封止材１２が充填され、ＬＥＤ１１とワイヤー１３を密封している。即ち、ＬＥＤ１１を駆動するための電力は第１貫通電極３ａと第２貫通電極３ｂを介して供給される。
基板２はセラミックス又はガラスから構成されている。第１及び第２貫通電極３ａ、３ｂと表面電極１５はＡｇを主成分とする導電材料から形成されている。ＬＥＤ１１は駆動することにより発熱する。ＬＥＤ１１により発熱した熱は第１貫通孔４ａの第１貫通電極３ａを介して基板２の裏面ｈ２に伝達される。従って、ＬＥＤ１１により発熱した熱を効率よく外部に放熱するためには、第１貫通電極３ａとＬＥＤ１１の裏面に形成した図示しない電極との電気的或いは熱的な接触面積を大きくとる必要がある。
一方、発光デバイス２０をできるだけコンパクトに構成する必要から、第１貫通電極３ａと第２貫通電極３ｂとを近接して形成する必要がある。本発明による発光デバイス２０では、第１貫通孔４ａの表面ｈ１における開口面積Ｓａ１と第１括れ部５ａの開口面積Ｓａ３を、第２貫通孔４ｂの表面ｈ１における開口面積Ｓｂ１と第２括れ部５ｂの開口面積Ｓｂ３よりも大きく形成した。これにより、ＬＥＤ１１により生成される熱を効率よく放熱することができるとともに、第１及び第２貫通電極３ａ、３ｂを高密度に構成することができる。
なお、上記第五実施形態において、窪み１４の傾斜する側壁面には、ＬＥＤ１１から発行する光を反射する反射面を設けることができる。また、基板２の裏面ｈ２には、第１貫通電極３ａ及び第２貫通電極３のそれぞれと電気的に接続する裏面電極が形成されているが、省略されている。
１、１０ 電子部品用基板
２ 基板
３ 貫通電極
４ 貫通孔
５ 括れ部
６ 段差部
２０ 発光デバイス
１１ ＬＥＤ
１２ 封止材
１３ ワイヤー

Claims (6)

  1. 厚さ方向に貫通する貫通孔が形成された基板と、前記貫通孔に充填された導電材料とを備える電子部品用基板であって、
    前記貫通孔は、厚さ方向の略中央部における開口面積が、前記基板の表面（又は裏面）における開口面積よりも小さく、前記裏面（又は表面）における開口面積と等しい又は前記開口面積よりも小さい形状を有する電子部品用基板。
  2. 前記貫通孔は、前記基板の表面（又は裏面）から前記略中央部に向けて開口面積が次第に減少する形状を有することを特徴とする請求項１に記載の電子部品用基板。
  3. 前記貫通孔は、前記基板の表面（又は裏面）から前記略中央部に向けて開口面積が一定の筒状の形状を有することを特徴とする請求項１に記載の電子部品用基板。
  4. 前記貫通孔は、前記略中央部に段差部が形成され、前記段差部における開口面積は前記基板の表面及び裏面における開口面積よりも小さいことを特徴とする請求項１〜３のいずれか１項に記載の電子部品用基板。
  5. 前記基板には前記貫通孔が複数形成され、
    前記複数の貫通孔は、前記基板の表面の開口面積が互いに異なり、貫通孔の略中央部から裏面に向けた容積が互いに等しいことを特徴とする請求項１〜４のいずれか１項に記載の電子部品用基板。
  6. 表面及び裏面を有し、前記表面の中央部に窪みを有する基板と、
    前記窪みの底部に設けられ、前記基板の表面から裏面にかけて貫通する貫通孔に、導電材料が充填されてなる貫通電極と、
    前記窪みに収納され、前記貫通電極の上に実装された発光ダイオード素子と、
    前記発光ダイオード素子を封止する封止材と、から構成される発光デバイスであって、
    前記貫通孔は、前記基板の厚さ方向の略中央部における開口面積が、前記基板の表面（又は裏面）における開口面積よりも小さく、前記裏面（又は表面）における開口面積と等しい又は前記開口面積よりも小さい形状を有する発光デバイス。
JP2009185079A 2009-08-07 2009-08-07 電子部品用基板及び発光デバイス Withdrawn JP2011040498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185079A JP2011040498A (ja) 2009-08-07 2009-08-07 電子部品用基板及び発光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185079A JP2011040498A (ja) 2009-08-07 2009-08-07 電子部品用基板及び発光デバイス

Publications (1)

Publication Number Publication Date
JP2011040498A true JP2011040498A (ja) 2011-02-24

Family

ID=43767985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185079A Withdrawn JP2011040498A (ja) 2009-08-07 2009-08-07 電子部品用基板及び発光デバイス

Country Status (1)

Country Link
JP (1) JP2011040498A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
JP2016181726A (ja) * 2011-05-13 2016-10-13 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2018032608A (ja) * 2016-08-26 2018-03-01 パナソニックＩｐマネジメント株式会社 発光モジュール、移動体用照明装置及び移動体
JP2019186493A (ja) * 2018-04-17 2019-10-24 日亜化学工業株式会社 発光装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335521A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 半導体装置
JP2006093565A (ja) * 2004-09-27 2006-04-06 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335521A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 半導体装置
JP2006093565A (ja) * 2004-09-27 2006-04-06 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181726A (ja) * 2011-05-13 2016-10-13 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2022009093A (ja) * 2011-05-13 2022-01-14 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP7252665B2 (ja) 2011-05-13 2023-04-05 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
JP2018032608A (ja) * 2016-08-26 2018-03-01 パナソニックＩｐマネジメント株式会社 発光モジュール、移動体用照明装置及び移動体
JP2019186493A (ja) * 2018-04-17 2019-10-24 日亜化学工業株式会社 発光装置及びその製造方法
JP7111950B2 (ja) 2018-04-17 2022-08-03 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4794481B2 (ja) バックライトユニット
KR101305884B1 (ko) 발광 다이오드 패키지, 이의 제조 방법 및 이를 구비하는백라이트 유닛
EP1816685A1 (en) Light emitting element mounting board, light emitting element storing package, light emitting device and lighting equipment
US20100025722A1 (en) Light emitting device, its manufacturing method and its mounted substrate
JP2008147605A (ja) 発光装置及びその製造方法並びに実装基板
KR101006357B1 (ko) 멀티칩 엘이디 패키지
CN101084585A (zh) 照明组件及其制造方法
US20070236934A1 (en) Illumination system and display device
JP4948818B2 (ja) 発光装置および照明装置
JP2006344690A (ja) 発光素子実装用ホーロー基板、発光素子モジュール、照明装置、表示装置及び交通信号機
US8487339B2 (en) Light-emitting diode chip package body and method for manufacturing same
KR101622399B1 (ko) Ｌｅｄ 장치
JP2006190814A (ja) 発光素子用の配線基板
TW201703289A (zh) 包括量子點的經密封裝置及用於製作相同物的方法
JP2011040498A (ja) 電子部品用基板及び発光デバイス
CN102005533A (zh) 发光装置以及光单元
WO2008059650A1 (fr) Dispositif électroluminescent, son procédé de fabrication et son substrat monté
JP2011044533A (ja) 電子デバイス及びその製造方法
JP2011233775A (ja) 半導体パッケージおよび半導体発光装置
JP2004022802A (ja) 半導体発光装置のパッケージに用いられる熱放散構造とその製造方法
US20130168714A1 (en) Light emitting diode package structure
JP2006324392A (ja) 発光素子搭載用基板，発光素子収納用パッケージ，発光装置および照明装置
JP2006060034A (ja) チップ部品型発光装置及びそのための配線基板
JP2008160032A (ja) 発光装置
JP2008135526A (ja) 発光素子用連結基板および発光装置連結基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121127